CN106376184B - 埋入式线路制作方法和封装基板 - Google Patents
埋入式线路制作方法和封装基板 Download PDFInfo
- Publication number
- CN106376184B CN106376184B CN201610864336.1A CN201610864336A CN106376184B CN 106376184 B CN106376184 B CN 106376184B CN 201610864336 A CN201610864336 A CN 201610864336A CN 106376184 B CN106376184 B CN 106376184B
- Authority
- CN
- China
- Prior art keywords
- layer
- line
- copper
- copper foil
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种埋入式线路制作方法,包括:提供承载板,所述承载板包括绝缘基层和复合铜箔层,所述复合铜箔层包括两层可分离的超薄铜箔层;将所述复合铜箔层的线路图形区域蚀刻掉一定厚度;在所述线路图形区域形成非铜金属保护层;采用电镀工艺,在所述线路图形区域形成第一线路层;在第一线路层上进行压合增层,使得所述第一线路层成为埋入式线路;将所述复合铜箔层分离,得到封装基板;将超薄铜箔层蚀刻去除,以及,将所述非铜金属保护层蚀刻去除,显露出第一线路层。本发明实施例还提供相应的封装基板。本发明技术方案解决了现有技术中因埋入式线路低于基材表面而导致的问题。
Description
本申请要求于2016年7月22日提交中国专利局、申请号为201610586453.6、发明名称为“埋入式线路制作方法和封装基板”的中国专利申请的优先权,其全部内容通过引用结合在本申请中。
技术领域
本发明涉及封装基板制作技术领域,具体涉及一种埋入式线路制作方法和封装基板。
背景技术
在电子器件及系统技术中,印刷电路板(Printed Circuit Board,PCB)扮演的角色越来越重要。随着系统体积缩小的趋势,IC制程及封装技术不断向更细更小的连接及体积发展,作为器件及系统连接角色的PCB也朝向连接细微化的高密度PCB发展,随着电子产品集成密度的不断提升,对于PCB线路设计的需求也越来越受到重视。
采用埋入式的设计方案,将电路板上的线路埋入到基板中,可消除制作过程中侧蚀对线宽、线距的影响,从而提高布线的密集和精度,实现高密度封装。
但是,埋入式线路受到差分蚀刻、超粗化等制程的影响,导致线路表面会低于基材表面,在线路表面和基材之间产生高度差,该高度差会造成以下问题:
1、线路与基材的结合力受到影响;
2、封装过程中焊锡或塑封料难以浸润,并易于产生空洞或缝隙;
3、线路的凹陷标准不易于监控侦测,造成不良品的产生和漏出。
发明内容
本发明实施例提供一种埋入式线路制作方法和封装基板,用于解决现有技术中因埋入式线路低于基材表面而导致的问题。
本发明第一方面提供一种埋入式线路制作方法,包括:提供承载板,所述承载板包括绝缘基层和复合铜箔层,所述复合铜箔层包括两层可分离的超薄铜箔层;在所述复合铜箔层表面设置抗蚀膜,定义出线路图形;进行微蚀,将所述复合铜箔层的线路图形区域蚀刻掉一定厚度;进行非铜金属电镀,在所述线路图形区域形成非铜金属保护层;采用电镀工艺,在所述线路图形区域形成第一线路层;去除所述抗蚀膜后,在所述第一线路层上进行压合增层,使得所述第一线路层嵌入到所压合的绝缘层内成为埋入式线路;将所述复合铜箔层包括的两层超薄铜箔层分离,得到包括所述第一线路层的封装基板;将所述第一线路层表面附着的一层超薄铜箔层,以及,将所述非铜金属保护层蚀刻去除,显露出所述第一线路层。
本发明第二方面提供一种封装基板,包括:绝缘层,所述绝缘层的一面具有第一线路层,该第一线路层是埋入式线路,所述第一线路层的顶部高于所述绝缘层的表面。
由上可见,本发明一些可行的实施方式中,采用先对复合铜箔层的线路图形区域进行微蚀,并电镀一层非铜金属保护层进行保护,然后再电镀形成埋入式线路的技术方案,这样,完成后续制程得到的封装基板上,其埋入式线路的顶部会高于所述绝缘层的表面,而不再是低于基材表面,从而取得了以下技术效果:
1、解决了现有技术中埋入式线路的凹陷问题;
2、提高了线路与绝缘层的结合力;
3、封装过程中焊锡或塑封料容易浸润,可避免产生空洞或缝隙;
4、使埋入式线路具备常规线路的特征,其品质易于监控侦测,减少了不良品的产生和漏出。
5、工艺方法不受图形设计的限制;
6、不改变原埋入式线路工艺的高密度电气互联能力;
7、兼容线路板主流生产工艺,无需引入中型或大型工艺设备。
附图说明
为了更清楚地说明本发明实施例技术方案,下面将对实施例和现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1是本发明实施例提供的一种埋入式线路制作方法的流程示意图;
图2a至2n是本发明一个实施例中封装基板加工流程在各个阶段的示意图;
图3是本发明实施例提供的一种封装基板的结构示意图。
具体实施方式
本发明实施例提供一种埋入式线路制作方法,用于解决现有技术中因埋入式线路低于基材表面而导致的问题。本发明实施例还提供相应的封装基板。
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
下面通过具体实施例,分别进行详细的说明。
实施例一、
请参考图1,本发明实施例提供一种埋入式线路制作方法,该方法用于具有凸出线路特征的埋入式线路工艺点路板产品,可应用于高密度互联半导体封装中,并解决同类型工艺产品的埋入式线路的凹陷问题。该方法可包括:
101、提供承载板,所述承载板包括绝缘基层和复合铜箔层,所述复合铜箔层包括两层可分离的超薄铜箔层。
请参考图2a,本文中所述的承载板20,包括绝缘基层21和设置在绝缘基层至少一侧表面的复合铜箔层22。具体的,该承载板可是表面带有复合铜箔层的覆铜板。其中,绝缘基层21具体可是玻纤板或半固化片或树脂或其它绝缘材料。符合铜箔层22是双层结构,包括两层可分离的超薄铜箔层,如图2a中所示的第一超薄铜箔层2201和第二超薄铜箔层2202。
102、在所述复合铜箔层表面设置抗蚀膜,定义出线路图形。
请参考图2b,本步骤在复合铜箔层22的表面,通过设置抗蚀膜23定义出线路图形。值得说明的是,所述抗蚀膜23例如可以干膜,也可以是其它固态或液态的可以进行光刻技术的感光材料。
可选的,设置抗蚀膜23的具体过程可以包括:首先,在复合铜箔层22全表面贴干膜,然后,进行曝光,将底片或其它透明材料上的线路图形转移到干膜上,接着,进行显影,将未发生光学反应的部分干膜通过显影液去除,这样,剩余的干膜就在所述复合铜箔层22表面定义出线路图形。
值得说明的是,本步骤的线路图形形成方式,不限于采用上述的曝光显影技术,也可以采用电子束或等离子束等其它图形形成方式。
103、进行微蚀,将所述复合铜箔层的线路图形区域蚀刻掉一定厚度。
请参考图2c,本步骤中,对承载板20的复合铜箔层22进行微蚀,与常规蚀刻相比,微蚀的时间较短,蚀刻深度较浅。这里,微蚀的区域是前一步骤定义的线路图形区域,将该区域的复合铜箔层22表面蚀刻成凹坑24。需要指出的是,微蚀的深度应小于复合铜箔层22表层的第一超薄铜箔层2201的厚度,不能穿透第一超薄铜箔层2201。利用微蚀出来的凹坑24,后续电镀形成的埋入式线路落入该凹坑24的部门将会成为小小凸起。值得说明的是,本步骤中的微蚀可以采用化学蚀刻方法,也可以采用其它方法。
104、进行非铜金属电镀,在所述线路图形区域形成非铜金属保护层。
请参考图2d,本步骤在复合铜箔层22的线路图形区域进行一次非铜金属电镀,目的是在该线路图形区域形成一个非铜金属保护层25。可选的,本次电镀可以是金属镍电镀,形成的非铜金属保护层25可以是一层薄薄的镀镍层。可选的,非铜金属保护层25也可以是其它非铜金属层,只要与铜是不同的蚀刻体系即可。非铜金属保护层25的作用是,用来保护后续将要电镀形成的埋入式线路,以便后续蚀刻去除第一超薄铜箔层2201时,保证埋入式线路不被蚀刻破坏。
105、采用电镀工艺,在所述线路图形区域形成第一线路层。
请参考图2e,本步骤采用电镀工艺,在复合铜箔层22的线路图形区域制作第一线路层26,该第一线路层26后续将成为埋入式线路。可选的,本步骤中采用金属铜电镀,在抗蚀膜23定义出的线路图形区域,电镀一定厚度的铜,形成金属铜结构的第一线路层26。
106、去除所述抗蚀膜后,在所述第一线路层上进行压合增层,使得所述第一线路层嵌入到所压合的绝缘层内成为埋入式线路;
本步骤中所述的压合增层,可以是层叠压合一层绝缘层和一层铜箔层后,用于制作双层板;也可以是分一次或多次压合多层绝缘层和多层铜箔层,用于制作多层板。
下面,以制作双层板的封装基板为例进行说明,则本步骤具体可以包括:
S1、在所述第一线路层上压合一绝缘层和一铜箔层,使得所述第一线路层嵌入到所压合的绝缘层内成为埋入式线路。
请参考图2f,是去除抗蚀膜23后的结构示意图。
请参考图2g,本步骤中,进行增层压合,去除抗蚀膜23后,在已形成有第一线路层26的复合铜箔层22上,压合绝缘层27和铜箔层28,使得第一线路层26嵌入到绝缘层27内成为埋入式线路。可选的,所述绝缘层27可以为半固化片或玻纤板或树脂或其它绝缘材料。
S2、制作贯穿所述绝缘层的层间导通结构,并在所述铜箔层上制作第二线路层,所述第二线路层与所述第一线路层通过所述层间导通结构电连接。
本步骤中制作层间导通结构和进行外层图形加工。
其中,层间导通结构可以采用导通孔,也可以采用铜柱或其它金属柱,还可以其它任意形式的层间导通结构,下文中以导通孔为例。
其中,外层图形加工可选择采用图形电镀工艺进行。
首先,如图2h所示,可采用激光钻孔或者机械钻孔等工艺,加工出贯穿铜箔层28和绝缘层27的盲孔29;该盲孔29的底部显露出第一线路层26。
其次,如图2i所示,在所述铜箔层28上进行贴膜,曝光,显影等步骤,实现图形转移,定义出线路图形;这里的贴膜是指在所述铜箔层28上贴抗镀膜30。值得说明的是,所述抗镀膜30例如可以干膜,也可以是其它固态后液态的可以进行光刻技术的感光材料。值得说明的是,本步骤的线路图形形成方式,不限于采用上述的曝光显影技术,也可以采用电子束或等离子束等其它图形形成方式。
再次,如图2j所示,进行电镀,在铜箔层28的线路图形区域形成一定厚度的电镀层,电镀层将所述盲孔29电镀为导通孔31,并在所述铜箔层28上形成第二线路层32;可选的,这里的电镀是指金属铜电镀。其中,所述第二线路层32与所述第一线路层26通过所述导通孔31电连接。
电镀完成后还要去膜,即去除抗镀膜30,得到的结构如图2k所示。
其中,将所述盲孔29电镀为导通孔31可以有多种方式,例如,可以将盲孔29电镀填充为实心的导通孔31,也可以仅仅在盲孔29的孔壁上电镀形成一金属层形成空心的导通孔31;实际上只需对盲孔29金属化使其满足电气连接即可。
可选的,如果需要制作多层的封装基板,则步骤S2之后还可以包括:
S3、继续在所述第二线路层上进行压合增层。
通过重复进行压合增层,可以制作出任意层数的封装基板。
107、将所述复合铜箔层包括的两层超薄铜箔层分离,得到包括所述第一线路层的封装基板。
本步骤进行复合铜箔层分离,将两层超薄铜箔层分离后,如图2l所示,得到上下两部分彼此独立的结构,其中,上部的结构即是所需要的半成品的封装基板40。假设上一步骤的压合增层中,只压合了一层绝缘层和一层铜箔层,则得到的双层的封装基板40,其包括:第一线路层26,绝缘层27,铜箔层28,第二线路层32,以及附着的第一线路层26表面的第一超薄铜箔层2201和非铜金属保护层25。
此时,第一线路层26的各部分线路仍被第一超薄铜箔层2201连接,第二线路层32的各部分结构仍被铜箔层28连接,均不能行使电路功能。
108、将所述第一线路层表面附着的一层超薄铜箔层,以及,将所述非铜金属保护层蚀刻去除,显露出所述第一线路层。
本步骤中,可通过蚀刻工艺,将将所述第一线路层26表面附着的第一超薄铜箔层2201,以及将所述铜箔层28蚀刻去除,如图2m所示。本次蚀刻时,由于非铜金属保护层25的保护,第一线路层26不会被蚀刻到。
随后,如图2n所示,将非铜金属保护层25蚀刻去除,由于与铜采用不同的蚀刻药水,本次蚀刻非铜金属保护层25时,第一线路层26也不会被蚀刻到,或者说,对金属铜的第一线路层26的蚀刻量极小。
两次蚀刻后,嵌入在绝缘层27中作为埋入式线路的第一线路层26的表面显露出来。容易看出,第一线路层26的落入凹坑24的部分成为小小的凸起2601,凸出于绝缘层27的表面,高于绝缘层27。而传统的埋入式线路的表面通常是低于绝缘层的表面的。
值得说明的是,本步骤中的两次蚀刻可以采用化学蚀刻方法,也可以采用其它方法。
至此,埋入式线路的制作基本完成。可选的,还可以对具有埋入式线路的封装基板40执行以下常规流程,例如,如图3所示,对所述封装基板40进行阻焊和表面涂覆处理,图3中,附图标记33表示阻焊油墨例如绿油。
完成阻焊和表面涂覆等正常封装基板后端流程后,形成封装基板成品。
值得说明的是,本发明实施例方法制得的封装基板可以是双层板,也可以是多层板例如4层或6层或更多层,本文对此不予限制。
以上,本发明实施例方法,采用一种非铜金属保护层例如薄镍层的电镀和微蚀技术来制作无线路凹陷异常的具有埋入式线路的封装基板产品。如上文所述,借助非铜金属保护层的保护,使得埋入式线路的界面高于所嵌入的绝缘层的表面,并在蚀刻线路时保护线路不受蚀刻影响,从而可以消除埋入式线路的凹陷缺陷。
由上可见,本发明一些可行的实施方式中,采用先对复合铜箔层的线路图形区域进行微蚀,并电镀一层非铜金属保护层进行保护,然后再电镀形成埋入式线路的技术方案,这样,完成后续制程得到的封装基板上,其埋入式线路的顶部会微微凸起于或者说高于所述绝缘层的表面,而不再是低于基材表面,从而取得了以下技术效果:
1、解决了现有技术中埋入式线路的凹陷问题;
2、提高了线路与绝缘层的结合力;
3、封装过程中焊锡或塑封料容易浸润,可避免产生空洞或缝隙;
4、使埋入式线路具备常规线路的特征,其品质易于监控侦测,减少了不良品的产生和漏出。
5、工艺方法不受图形设计的限制;
6、不改变原埋入式线路工艺的高密度电气互联能力;
7、兼容线路板主流生产工艺,无需引入中型或大型工艺设备。
实施例二、
请参考图3,本发明实施例提供一种封装基板40,可包括:
绝缘层27,所述绝缘层27的一面具有第一线路层26,该第一线路层是埋入式线路,所述第一线路层26的顶部高于所述绝缘层27的表面。
可选的,所述封装基本40可以是双层板。此时,如图3所示,所述绝缘层27的另一面可具有第二线路层32,该第二线路层是非埋入式线路,所述第一线路层26与所述第二线路层32通过贯穿所述绝缘层27的层间导通结构电连接。
可选的,所述封装基本40也可以是多层板。这里不再详述。
可选的,所述绝缘层27为半固化片或玻纤板或树脂。
以上,本实施例公开了一种封装基板,该封装基板可以采用本发明实施例一公开的方法制作得到,关于该封装基板的更详细的描述请参考实施例一。
由上可见,本发明一些可行的实施方式中,公开了一种封装基板,其埋入式线路的顶部会微微凸起于或者说高于所述绝缘层的表面,而不再是低于基材表面,从而取得了以下技术效果:
1、解决了现有技术中埋入式线路的凹陷问题;
2、提高了线路与绝缘层的结合力;
3、封装过程中焊锡或塑封料容易浸润,可避免产生空洞或缝隙;
4、使埋入式线路具备常规线路的特征,其品质易于监控侦测,减少了不良品的产生和漏出。
5、工艺方法不受图形设计的限制;
6、不改变原埋入式线路工艺的高密度电气互联能力;
7、兼容线路板主流生产工艺,无需引入中型或大型工艺设备。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详细描述的部分,可以参见其它实施例的相关描述。
需要说明的是,对于前述的各方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述动作顺序的限制,因为依据本发明,某些步骤可以采用其它顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本发明所必须的。
以上对本发明实施例所提供的埋入式线路制作方法和封装基板进行了详细介绍,但以上实施例的说明只是用于帮助理解本发明的方法及其核心思想,不应理解为对本发明的限制。本技术领域的技术人员,依据本发明的思想,在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。
Claims (8)
1.一种埋入式线路制作方法,其特征在于,包括:
提供承载板,所述承载板包括绝缘基层和复合铜箔层,所述复合铜箔层包括两层可分离的超薄铜箔层;
在所述复合铜箔层表面设置抗蚀膜,定义出线路图形;
进行微蚀,将所述复合铜箔层的线路图形区域蚀刻掉一定厚度;
进行非铜金属电镀,在所述线路图形区域形成非铜金属保护层;
采用电镀工艺,在所述线路图形区域形成第一线路层;
去除所述抗蚀膜后,在所述第一线路层上进行压合增层,使得所述第一线路层嵌入到所压合的绝缘层内成为埋入式线路;
将所述复合铜箔层包括的两层超薄铜箔层分离,得到包括所述第一线路层的封装基板;
将所述第一线路层表面附着的一层超薄铜箔层,以及,将所述非铜金属保护层蚀刻去除,显露出所述第一线路层。
2.根据权利要求1所述的方法,其特征在于,所述在所述第一线路层上进行压合增层,包括:
在所述第一线路层上压合一绝缘层和一铜箔层;
制作贯穿所述绝缘层的层间导通结构,并在所述铜箔层上制作第二线路层,所述第二线路层与所述第一线路层通过所述层间导通结构电连接。
3.根据权利要求2所述的方法,其特征在于,还包括:
继续在所述第二线路层上进行压合增层。
4.根据权利要求1所述的方法,其特征在于,所述在所述复合铜箔层表面设置抗蚀膜,定义出线路图形包括:
在所述复合铜箔层表面贴干膜;
进行曝光和显影去除部分干膜,剩余的干膜在所述复合铜箔层表面定义出线路图形。
5.根据权利要求1所述的方法,其特征在于,
所述进行微蚀的步骤中,微蚀的深度小于所述超薄铜箔层的厚度。
6.根据权利要求2所述的方法,其特征在于,所述制作贯穿所述绝缘层的层间导通结构,并在所述铜箔层上制作第二线路层包括:
采用激光钻孔工艺加工出贯穿所述铜箔层和所述绝缘层的盲孔;
在所述铜箔层上进行贴膜,曝光,显影,定义出线路图形;
进行电镀,将所述盲孔电镀为导通孔,并在所述铜箔层上形成第二线路层;
电镀完成后去膜。
7.根据权利要求1所述的方法,其特征在于,
所述非铜金属保护层为镀镍层。
8.根据权利要求1所述的方法,其特征在于,
所述第一线路层的顶部高于所述绝缘层的表面。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610586453 | 2016-07-22 | ||
CN2016105864536 | 2016-07-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106376184A CN106376184A (zh) | 2017-02-01 |
CN106376184B true CN106376184B (zh) | 2019-02-01 |
Family
ID=57897149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610864336.1A Active CN106376184B (zh) | 2016-07-22 | 2016-09-28 | 埋入式线路制作方法和封装基板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106376184B (zh) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108401361B (zh) * | 2017-02-04 | 2020-08-07 | 欣兴电子股份有限公司 | 电路板与其制作方法 |
US10512165B2 (en) | 2017-03-23 | 2019-12-17 | Unimicron Technology Corp. | Method for manufacturing a circuit board |
CN107146781B (zh) * | 2017-05-27 | 2019-08-30 | 华进半导体封装先导技术研发中心有限公司 | 一种用于bot封装的双面有芯板结构及其制造方法 |
CN107104091B (zh) * | 2017-05-27 | 2019-07-05 | 华进半导体封装先导技术研发中心有限公司 | 一种半埋入线路基板结构及其制造方法 |
CN107645842B (zh) * | 2017-10-12 | 2020-05-05 | 安捷利电子科技(苏州)有限公司 | 一种线路埋入式的单面柔性线路板及其制备方法 |
CN107734846A (zh) * | 2017-10-12 | 2018-02-23 | 安捷利电子科技(苏州)有限公司 | 一种基于可分离铜箔的双面柔性线路板及其制备方法 |
CN107734845A (zh) * | 2017-10-12 | 2018-02-23 | 安捷利电子科技(苏州)有限公司 | 一种柔性线路板及其制备方法 |
CN107666776B (zh) * | 2017-10-12 | 2020-05-05 | 安捷利电子科技(苏州)有限公司 | 一种双面柔性线路板及其制备方法 |
TWI640237B (zh) * | 2017-12-18 | 2018-11-01 | 台郡科技股份有限公司 | Thin type buried line roll manufacturing method |
CN109951969B (zh) * | 2017-12-21 | 2021-06-29 | 台郡科技股份有限公司 | 薄型化埋入式线路卷式制造方法 |
CN108207082A (zh) * | 2017-12-29 | 2018-06-26 | 上海美维科技有限公司 | 一种激光加工线路槽制作双面埋线印制电路板的方法 |
CN110381676B (zh) * | 2018-04-13 | 2021-10-12 | 台郡科技股份有限公司 | 曝光成孔薄型化埋入式线路卷式制造方法 |
CN110859022A (zh) * | 2018-08-24 | 2020-03-03 | 三赢科技(深圳)有限公司 | 电路板及应用该电路板的电子装置 |
CN111447745A (zh) * | 2020-04-29 | 2020-07-24 | 苏州群策科技有限公司 | 埋入式电路板的制备方法 |
CN111477556A (zh) * | 2020-05-19 | 2020-07-31 | 深圳市和美精艺科技有限公司 | 一种超薄基板的封装方法及其芯片结构 |
CN111586995B (zh) * | 2020-06-16 | 2021-06-25 | 上海泽丰半导体科技有限公司 | 一种多层有机基板及制作方法 |
CN114190002A (zh) * | 2021-12-09 | 2022-03-15 | 上达电子(深圳)股份有限公司 | 一种柔性封装基板半埋入式厚铜精细线路的成型方法 |
CN116321810A (zh) * | 2023-02-09 | 2023-06-23 | 无锡深南电路有限公司 | 线路板制备方法以及线路板 |
CN116614964B (zh) * | 2023-05-25 | 2024-02-02 | 深圳市祺利电子技术有限公司 | 一种ic载板及其制作方法 |
CN117253805A (zh) * | 2023-11-03 | 2023-12-19 | 浙江晶引电子科技有限公司 | 柔性薄膜封装基板的可重复高精度制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102163556A (zh) * | 2010-02-24 | 2011-08-24 | 苏州群策科技有限公司 | 采用埋入式线路基板进行无导电线电镀方法 |
CN103579011A (zh) * | 2012-08-08 | 2014-02-12 | 旭德科技股份有限公司 | 封装载板及其制作方法 |
CN105282969A (zh) * | 2014-07-21 | 2016-01-27 | 三星电机株式会社 | 印刷电路板及其制造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5322531B2 (ja) * | 2008-05-27 | 2013-10-23 | 新光電気工業株式会社 | 配線基板の製造方法 |
-
2016
- 2016-09-28 CN CN201610864336.1A patent/CN106376184B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102163556A (zh) * | 2010-02-24 | 2011-08-24 | 苏州群策科技有限公司 | 采用埋入式线路基板进行无导电线电镀方法 |
CN103579011A (zh) * | 2012-08-08 | 2014-02-12 | 旭德科技股份有限公司 | 封装载板及其制作方法 |
CN105282969A (zh) * | 2014-07-21 | 2016-01-27 | 三星电机株式会社 | 印刷电路板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106376184A (zh) | 2017-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106376184B (zh) | 埋入式线路制作方法和封装基板 | |
JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
CN107393899B (zh) | 芯片封装基板 | |
KR20060061953A (ko) | 얇은 코어층을 갖는 인쇄회로기판 제조방법 | |
JP2006229115A (ja) | 配線基板製造用金属部材と、それを用いた配線基板の製造方法 | |
CN106340461B (zh) | 一种超薄无芯封装基板的加工方法和结构 | |
TWI492690B (zh) | 電路板製作方法 | |
JP5908003B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
KR101019150B1 (ko) | 비아-온-패드 구조를 갖는 인쇄회로기판 제조방법 | |
JP2008078343A (ja) | プリント配線板及びその製造方法 | |
JP2013168691A (ja) | 印刷回路基板及びそのビアホールの充填方法 | |
CN104703390B (zh) | 电路板及其制作方法 | |
KR101044787B1 (ko) | 인쇄회로기판 제조방법 | |
KR102361851B1 (ko) | 인쇄 배선판 및 그 제조 방법 | |
US8074352B2 (en) | Method of manufacturing printed circuit board | |
CN106998629A (zh) | 一种电路板制作方法及电路板 | |
JP2018019076A (ja) | プリント回路基板 | |
KR20150024093A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
KR20150024161A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 | |
JP2008235655A (ja) | 基板及びこの基板の製造方法 | |
KR20100109698A (ko) | 인쇄회로기판의 제조방법 | |
KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
KR100990575B1 (ko) | 미세 패턴을 갖는 인쇄회로기판 및 그 제조 방법 | |
KR20150061108A (ko) | 인쇄회로기판의 제조방법 | |
CN107484358A (zh) | 一种无压合无钻孔的多层线路板制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |