CN111477556A - 一种超薄基板的封装方法及其芯片结构 - Google Patents
一种超薄基板的封装方法及其芯片结构 Download PDFInfo
- Publication number
- CN111477556A CN111477556A CN202010427066.4A CN202010427066A CN111477556A CN 111477556 A CN111477556 A CN 111477556A CN 202010427066 A CN202010427066 A CN 202010427066A CN 111477556 A CN111477556 A CN 111477556A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit
- substrate
- nickel
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 60
- 239000011889 copper foil Substances 0.000 claims abstract description 43
- 229910052802 copper Inorganic materials 0.000 claims abstract description 17
- 239000010949 copper Substances 0.000 claims abstract description 17
- 238000009713 electroplating Methods 0.000 claims abstract description 10
- 238000007747 plating Methods 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 238000005520 cutting process Methods 0.000 claims abstract description 7
- 238000005554 pickling Methods 0.000 claims abstract description 6
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 298
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 76
- 229910052759 nickel Inorganic materials 0.000 claims description 38
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 33
- 229910052737 gold Inorganic materials 0.000 claims description 33
- 239000010931 gold Substances 0.000 claims description 33
- 230000003064 anti-oxidating effect Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 10
- 239000004332 silver Substances 0.000 claims description 10
- 238000003825 pressing Methods 0.000 claims description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 4
- 239000012790 adhesive layer Substances 0.000 claims description 4
- 238000003466 welding Methods 0.000 claims description 3
- MOFOBJHOKRNACT-UHFFFAOYSA-N nickel silver Chemical group [Ni].[Ag] MOFOBJHOKRNACT-UHFFFAOYSA-N 0.000 claims description 2
- 239000010956 nickel silver Substances 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 claims 1
- 238000005553 drilling Methods 0.000 abstract description 5
- 239000012528 membrane Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- KGBXLFKZBHKPEV-UHFFFAOYSA-N boric acid Chemical compound OB(O)O KGBXLFKZBHKPEV-UHFFFAOYSA-N 0.000 description 1
- 239000004327 boric acid Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- KERTUBUCQCSNJU-UHFFFAOYSA-L nickel(2+);disulfamate Chemical compound [Ni+2].NS([O-])(=O)=O.NS([O-])(=O)=O KERTUBUCQCSNJU-UHFFFAOYSA-L 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/031—Manufacture and pre-treatment of the bonding area preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明涉及一种超薄基板的封装方法及其芯片结构，其方法包括第一步：制作载板基板，第二步：对该载板基板进行高温烤板，第三步：机械钻孔，第四步：线路制作,得到干膜层空腔，第五步：检测线路，第六步：酸洗、修整该铜箔层的铜厚，第七步：电镀线路并退膜，在该干膜层空腔中电镀线路，形成线路层，并剥离该干膜层，该线路层设置在该铜箔层顶面上，第八步：印刷油墨层并显影，第九步：镀镍金层，第十步：在第九步的该载板基板顶部贴上芯片，并进行邦定互联，并进行封装，第十一步：剥离该载板基板得到成品，并对成品进行切割，得到成品芯片。
Description
技术领域
本发明涉及一种基板的封装方法及其芯片结构，特别是指一种适合制作超薄芯片的方法及其芯片结构。
背景技术
在当今信息时代，随着电子工业的迅猛发展，计算机、移动电话等产品日益普及。人们对电子产品的功能要求越来越多、对性能要求越来越强，这就促使电子产品向多功能、高性能和小型化、轻型化方向发展。为实现这一目标，IC芯片的特征尺寸就要越来越小，复杂程度不断增加，为了适应这一发展要求，超薄封装基板技术应运而生。而且该技术仍朝着细节距、高端数方向发展。但是目前的基板封装方法以及结构都不能适应超薄、小尺寸的封装，而此是为传统技术的主要缺点。
发明内容
本发明所采用的技术方案为：一种超薄基板的封装方法，其适用于芯片的封装，包括如下步骤。
第一步：制作载板基板，该载板基板包括基板层、覆铜层以及铜箔层，其中，该覆铜层分别设置在该基板层的顶面以及底面上，该铜箔层设置在该基板层顶面上的该覆铜层的顶部。
第二步：对该载板基板进行高温烤板，第三步：机械钻孔。
第四步：线路制作,得到干膜层空腔，其具体步骤如下：步骤1、中粗化压膜，在该铜箔层顶部设置干膜层，步骤2、线路曝光，步骤3、显影蚀刻退膜。
第五步：检测线路，第六步：酸洗、修整该铜箔层的铜厚，第七步：电镀线路并退膜，在该干膜层空腔中电镀线路，形成线路层，并剥离该干膜层，该线路层设置在该铜箔层顶面上。
第八步：印刷油墨层并显影，在第七步的该载板基板顶部印刷油墨层，并对该油墨层进行显影，形成若干敞口，该油墨层底面设置在该铜箔层顶面上，同时，该油墨层嵌设在该线路层中，该油墨层包括埋入部分以及顶层部分，其中，该顶层部分固定连接在该埋入部分顶部，该顶层部分具有敞口，该线路层处于该敞口的正下方，该埋入部分嵌设在该线路层中，该线路层包括若干条线路，该埋入部分设置在任意相邻的两条该线路之间，该顶层部分压设在该线路顶部。
第九步：镀镍金层，在第八步的该线路层顶部分别电镀镍层以及金层，该镍层以及该金层处于该敞口中，其中，该镍层设置在该线路层顶部，该金层设置在该镍层顶部，该金层顶面与该油墨层顶面相平齐。
第十步：在第九步的该载板基板顶部贴上芯片，并进行邦定互联，并进行封装。
第十一步：剥离该载板基板得到成品，并对成品进行切割，得到成品芯片，第十一步包括如下步骤，步骤1、同时剥离该基板层以及该覆铜层，并裸露出该铜箔层，步骤2、微蚀刻剥离掉该铜箔层，步骤3、对该线路层底部进行防氧化处理，形成防氧化层，步骤4、对成品进行切割，切割成若干颗芯片，得到成品芯片。
一种超薄芯片结构，其包括线路层、油墨层以及芯片，该芯片连接在该线路层顶部，该油墨层嵌设在该线路层中，该油墨层包括埋入部分以及顶层部分，其中，该顶层部分固定连接在该埋入部分顶部，该顶层部分具有敞口，该线路层处于该敞口的正下方，该埋入部分嵌设在该线路层中，该线路层包括若干条线路，该埋入部分设置在任意相邻的两条该线路之间，该顶层部分压设在该线路顶部，该线路层顶部分别设置有镍层以及金层，该镍层以及该金层处于该敞口中，其中，该镍层设置在该线路层顶部，该金层设置在该镍层顶部，该金层顶面与该油墨层顶面相平齐，该芯片顶部封装在黑胶层中，该黑胶层将该芯片罩设在该线路层顶部，该线路层底部设置有防氧化层，该防氧化层设置在每一条该线路的底部。
本发明的有益效果为：本发明在封装的时候，首先加入载板基板，在完成芯片封装之后将载板基板剥离，通过其生产方法能够实现对超薄芯片的封装。
附图说明
图1为本发明的第一步的示意图。
图2为本发明的第四步的示意图。
图3为本发明的第七步的示意图。
图4为本发明的第八步的示意图。
图5为本发明的第九步的示意图。
图6为本发明的第十步的示意图。
图7为本发明的第十一步的示意图。
图8为本发明的芯片结构的示意图。
具体实施方式
如图1至7所示，一种超薄基板的封装方法，本方法主要适用于芯片的封装，其包括如下步骤。
如图1所示,第一步：制作载板基板10。
该载板基板10包括基板层11、覆铜层12以及铜箔层13，其中，该覆铜层12分别设置在该基板层11的顶面以及底面上，该铜箔层13设置在该基板层11顶面上的该覆铜层12的顶部，在具体实施的时候，该覆铜层12的厚度优选18um，该铜箔层13的厚度优选3um。
在具体实施的时候，该载板基板10按照如下的步骤制作。
步骤1、将该覆铜层12分别固定设置在该基板层11的顶面以及底面上。
步骤2、对该基板层11顶面上的该覆铜层12的顶面以及该铜箔层13的底面进行粗化处理，也就是说，对该铜箔层13和该覆铜层12铜面接合面进行粗化处理，在铜面得到一种微观粗糙的结构，增加其表面的粗糙度，从而明显提高铜面与铜箔之间的附着力，为下压合提供前提条件。
步骤3、使用热压机，将该铜箔层13压合在该基板层11顶面上的该覆铜层12的顶部，具体描述为，利用树脂高温固化的原理将3um铜箔和18um基板通过压合的压力使其铜面间紧密贴合在一起，得到该载板基板10。
第二步：对该载板基板10进行高温烤板，烤板的过程中控制温度在195℃，持续2H,以去除该载板基板10板面潮气，稳定该载板基板10尺寸涨缩，减少该载板基板10后续生产中变形，用测铜仪将3um铜箔面标识清楚，方便后续钻孔分方向。
第三步：机械钻孔，具体描述为，3um铜箔面朝上钻，检测钻孔尺寸合格，并编号。
如图2所示,第四步：线路制作,得到干膜层空腔15。
其具体步骤如下。
步骤1、中粗化压膜，在该铜箔层13顶部设置干膜层14，具体描述为，中粗化药水化学反应使该铜箔层13表面创造出一种微观粗糙的结构，提高干膜与铜面之间结合力，压膜机将感光材料（干膜层14）压附在该铜箔层13上。
步骤2、线路曝光，具体描述为，利用干膜具有感光性的原理，使用曝光机将线路菲林资料转移到该干膜层14上，曝光机对半成品板体正片曝光，正字面对位，反字面曝死处理。
步骤3、显影蚀刻退膜，具体描述为，利用显影液药水将未曝光的该干膜层14去除得到该干膜层空腔15，蚀刻去掉多余铜皮，保留线路图形， 酸洗清洁铜面，然后将表面烘干，防止铜箔氧化。
第五步：检测线路，具体描述为，AOI机利用光学原理检测线路开短路。
第六步：酸洗、修整该铜箔层13的铜厚，具体描述为，板电前先酸洗，除去铜面氧化，再将该铜箔层13电上要求的铜厚，使其具有导电性能。
如图3所示,第七步：电镀线路并退膜，在该干膜层空腔15中电镀线路，形成线路层16，并剥离该干膜层14，该线路层16设置在该铜箔层13顶面上。
如图4所示,第八步：印刷油墨层并显影，在第七步的该载板基板10顶部印刷油墨层17，并对该油墨层17进行显影，形成若干敞口173。
该油墨层17底面设置在该铜箔层13顶面上，同时，该油墨层17嵌设在该线路层16中，该油墨层17包括埋入部分171以及顶层部分172，其中，该顶层部分172固定连接在该埋入部分171顶部，该顶层部分172具有敞口173，实践中，该敞口173可以为开口、孔、敞口槽道等结构。
该线路层16处于该敞口173的正下方，该埋入部分171嵌设在该线路层16中。
在具体实施的时候，该线路层16包括若干条线路161，该埋入部分171设置在任意相邻的两条该线路161之间，该顶层部分172压设在该线路161顶部。
如图5所示,第九步：镀镍金层。
在第八步的该线路层16顶部分别电镀镍层181以及金层182，该镍层181以及该金层182处于该敞口173中，其中，该镍层181设置在该线路层16顶部，该金层182设置在该镍层181顶部，该金层182顶面与该油墨层17顶面相平齐。
镀镍金层按照如下的步骤进行。
首先，微蚀粗化该线路层16顶面，硫酸洗活化其顶面，防止铜面氧化，之后，在需要镀上镍层的部位镀上一层镍,为邦定、焊接提供可靠性，最后在需要镀上金层的部位镀上一层金层,用于邦定或焊接使用。
在具体实施的时候，该镍层181厚度为2.54-15um，该金层182厚度为0.03-0.5um。
实践中，镍金层可以为镍银金层，其银层厚度为0.5-2um，银层处于该镍层181与该金层182之间，以降低贵重金属厚度，降低产品成本。
实践中银镀层的厚度优选为1μm。
本发明镍镀液含：氨基磺酸镍70～110克/升，氯化镍10～30克/升，硼酸30～50克/升，镍镀液温度55～65℃，pH3.8～4.4。
本发明在该线路层16上直接电镀一层镍层取代目前的铜层，即使银镀层厚度在0.1～0.3μm也不会高温变色，保证性能要求的同时，减少了贵金属银的使用，节约了成本，解决了目前银镀层薄则高温烘烤变色，银层厚成品率不高，成本高的问题。
实践中，第九步后可进行下述工作，成型机利用CAD做好的资料，铣刀深度补偿锣出要求的尺寸，得到想要的尺寸的成品，并确保SET尺寸要求。将成型后的产品表面进行清洁，得到最终的封装基板成品。
如图6所示,第十步：在第九步的该载板基板10顶部贴上芯片20，并进行邦定互联，并进行封装。
具体描述为：将粘贴有芯片20的该载板基板10放入到定制的模具中，采用黑胶层21灌胶将芯片与基板封装在一起，初步完成BGA的封装。
如图7所示,第十一步：剥离该载板基板10得到成品，并对成品进行切割，得到成品芯片。
在具体实施的时候，第十一步包括如下步骤。
步骤1、同时剥离该基板层11以及该覆铜层12，并裸露出该铜箔层13。
步骤2、微蚀刻剥离掉该铜箔层13，具体描述为，采用微蚀刻的方法蚀刻掉该铜箔层13。
步骤3、对该线路层16底部进行防氧化处理，形成防氧化层162，具体描述为，将裸露的该线路层16过OSP(防氧化处理)，便于后续给该线路层16上锡。
步骤4、对成品进行切割，切割成若干颗芯片，得到成品芯片。
如图8所示,一种超薄芯片结构，其包括线路层16、油墨层17以及芯片20，该芯片20连接在该线路层16顶部，该油墨层17嵌设在该线路层16中。
该油墨层17包括埋入部分171以及顶层部分172，其中，该顶层部分172固定连接在该埋入部分171顶部，该顶层部分172具有敞口173，实践中，该敞口173可以为开口、孔、敞口槽道等结构。
该线路层16处于该敞口173的正下方，该埋入部分171嵌设在该线路层16中，在具体实施的时候，该线路层16包括若干条线路161，该埋入部分171设置在任意相邻的两条该线路161之间，该顶层部分172压设在该线路161顶部。
该线路层16顶部分别设置有镍层181以及金层182，该镍层181以及该金层182处于该敞口173中，其中，该镍层181设置在该线路层16顶部，该金层182设置在该镍层181顶部，该金层182顶面与该油墨层17顶面相平齐。
该芯片20顶部封装在黑胶层21中，该黑胶层21将该芯片20罩设在该线路层16顶部，该线路层16底部设置有防氧化层162，该防氧化层162设置在每一条该线路161的底部。
Claims (8)
1.一种超薄基板的封装方法，其适用于芯片的封装，其特征在于，包括如下步骤：
第一步：制作载板基板，
该载板基板包括基板层、覆铜层以及铜箔层，其中，该覆铜层分别设置在该基板层的顶面以及底面上，该铜箔层设置在该基板层顶面上的该覆铜层的顶部，
第二步：对该载板基板进行高温烤板，
第三步：机械钻孔，
第四步：线路制作,得到干膜层空腔，
其具体步骤如下：步骤1、中粗化压膜，在该铜箔层顶部设置干膜层，步骤2、线路曝光，步骤3、显影蚀刻退膜，
第五步：检测线路，
第六步：酸洗、修整该铜箔层的铜厚，
第七步：电镀线路并退膜，在该干膜层空腔中电镀线路，形成线路层，并剥离该干膜层，该线路层设置在该铜箔层顶面上，
第八步：印刷油墨层并显影，
在第七步的该载板基板顶部印刷油墨层，并对该油墨层进行显影，形成若干敞口，该油墨层底面设置在该铜箔层顶面上，同时，该油墨层嵌设在该线路层中，该油墨层包括埋入部分以及顶层部分，其中，该顶层部分固定连接在该埋入部分顶部，该顶层部分具有敞口，该线路层处于该敞口的正下方，该埋入部分嵌设在该线路层中，该线路层包括若干条线路，该埋入部分设置在任意相邻的两条该线路之间，该顶层部分压设在该线路顶部，
第九步：镀镍金层，
在第八步的该线路层顶部分别电镀镍层以及金层，该镍层以及该金层处于该敞口中，其中，该镍层设置在该线路层顶部，该金层设置在该镍层顶部，该金层顶面与该油墨层顶面相平齐，
第十步：在第九步的该载板基板顶部贴上芯片，并进行邦定互联，并进行封装，
第十一步：剥离该载板基板得到成品，并对成品进行切割，得到成品芯片，
第十一步包括如下步骤，
步骤1、同时剥离该基板层以及该覆铜层，并裸露出该铜箔层，
步骤2、微蚀刻剥离掉该铜箔层，
步骤3、对该线路层底部进行防氧化处理，形成防氧化层，
步骤4、对成品进行切割，切割成若干颗芯片，得到成品芯片。
2.如权利要求1所述的一种超薄基板的封装方法，其特征在于：第一步中，该覆铜层的厚度为18um，该铜箔层的厚度为3um。
3.如权利要求1所述的一种超薄基板的封装方法，其特征在于：
第一步中，该载板基板按照如下的步骤制作,
步骤1、将该覆铜层分别固定设置在该基板层的顶面以及底面上，
步骤2、对该基板层顶面上的该覆铜层的顶面以及该铜箔层的底面进行粗化处理，
步骤3、使用热压机，将该铜箔层压合在该基板层顶面上的该覆铜层的顶部。
4.如权利要求1所述的一种超薄基板的封装方法，其特征在于：第二步中，烤板的过程中控制温度在195℃，持续2H,以去除该载板基板板面潮气，稳定该载板基板尺寸涨缩，减少该载板基板后续生产中变形。
5.如权利要求1所述的一种超薄基板的封装方法，其特征在于：第九步中，镀镍金层按照如下的步骤进行，首先，微蚀粗化该线路层顶面，硫酸洗活化其顶面，防止铜面氧化，之后，在需要镀上镍层的部位镀上一层镍，最后在需要镀上金层的部位镀上一层金层,用于邦定或焊接使用。
6.如权利要求1所述的一种超薄基板的封装方法，其特征在于：第九步中，该镍层厚度为2.54-15um，该金层厚度为0.03-0.5um。
7.如权利要求1所述的一种超薄基板的封装方法，其特征在于：第九步中，镍金层为镍银金层，其银层厚度为0.5-2um，银层处于该镍层与该金层之间，该镍层厚度为2.54-15um，该金层厚度为0.03-0.5um。
8.一种超薄芯片结构，其特征在于：其包括线路层、油墨层以及芯片，该芯片连接在该线路层顶部，该油墨层嵌设在该线路层中，
该油墨层包括埋入部分以及顶层部分，其中，该顶层部分固定连接在该埋入部分顶部，该顶层部分具有敞口，
该线路层处于该敞口的正下方，该埋入部分嵌设在该线路层中，该线路层包括若干条线路，该埋入部分设置在任意相邻的两条该线路之间，该顶层部分压设在该线路顶部，
该线路层顶部分别设置有镍层以及金层，该镍层以及该金层处于该敞口中，其中，该镍层设置在该线路层顶部，该金层设置在该镍层顶部，该金层顶面与该油墨层顶面相平齐，
该芯片顶部封装在黑胶层中，该黑胶层将该芯片罩设在该线路层顶部，该线路层底部设置有防氧化层，该防氧化层设置在每一条该线路的底部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010427066.4A CN111477556A (zh) | 2020-05-19 | 2020-05-19 | 一种超薄基板的封装方法及其芯片结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010427066.4A CN111477556A (zh) | 2020-05-19 | 2020-05-19 | 一种超薄基板的封装方法及其芯片结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111477556A true CN111477556A (zh) | 2020-07-31 |
Family
ID=71762608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010427066.4A Pending CN111477556A (zh) | 2020-05-19 | 2020-05-19 | 一种超薄基板的封装方法及其芯片结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111477556A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112490134A (zh) * | 2021-01-07 | 2021-03-12 | 深圳和美精艺半导体科技股份有限公司 | 一种双面osp工艺的封装基板加工方法 |
| CN113161241A (zh) * | 2021-02-05 | 2021-07-23 | 东莞市春瑞电子科技有限公司 | 一种分立式半导体封装支架制备方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090091441A (ko) * | 2008-02-25 | 2009-08-28 | 대덕전자 주식회사 | 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법 |
| KR20090101404A (ko) * | 2008-04-18 | 2009-09-28 | 대덕전자 주식회사 | 코어리스 인쇄회로기판 제조 방법 |
| CN103280439A (zh) * | 2013-05-20 | 2013-09-04 | 江苏长电科技股份有限公司 | 超薄高密度多层线路芯片倒装封装结构及制作方法 |
| CN103311216A (zh) * | 2013-05-20 | 2013-09-18 | 江苏长电科技股份有限公司 | 新型高密度多层线路芯片倒装封装结构及制作方法 |
| CN106376184A (zh) * | 2016-07-22 | 2017-02-01 | 深南电路股份有限公司 | 埋入式线路制作方法和封装基板 |
| CN109346432A (zh) * | 2018-11-16 | 2019-02-15 | 深圳市和美精艺科技有限公司 | 一种超薄pcb基板的封装方法及其结构 |
| CN211858587U (zh) * | 2020-05-19 | 2020-11-03 | 深圳市和美精艺科技有限公司 | 一种超薄芯片结构 |
-
2020
- 2020-05-19 CN CN202010427066.4A patent/CN111477556A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090091441A (ko) * | 2008-02-25 | 2009-08-28 | 대덕전자 주식회사 | 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법 |
| KR20090101404A (ko) * | 2008-04-18 | 2009-09-28 | 대덕전자 주식회사 | 코어리스 인쇄회로기판 제조 방법 |
| CN103280439A (zh) * | 2013-05-20 | 2013-09-04 | 江苏长电科技股份有限公司 | 超薄高密度多层线路芯片倒装封装结构及制作方法 |
| CN103311216A (zh) * | 2013-05-20 | 2013-09-18 | 江苏长电科技股份有限公司 | 新型高密度多层线路芯片倒装封装结构及制作方法 |
| CN106376184A (zh) * | 2016-07-22 | 2017-02-01 | 深南电路股份有限公司 | 埋入式线路制作方法和封装基板 |
| CN109346432A (zh) * | 2018-11-16 | 2019-02-15 | 深圳市和美精艺科技有限公司 | 一种超薄pcb基板的封装方法及其结构 |
| CN211858587U (zh) * | 2020-05-19 | 2020-11-03 | 深圳市和美精艺科技有限公司 | 一种超薄芯片结构 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112490134A (zh) * | 2021-01-07 | 2021-03-12 | 深圳和美精艺半导体科技股份有限公司 | 一种双面osp工艺的封装基板加工方法 |
| CN113161241A (zh) * | 2021-02-05 | 2021-07-23 | 东莞市春瑞电子科技有限公司 | 一种分立式半导体封装支架制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100733253B1 (ko) | 고밀도 인쇄회로기판 및 그 제조방법 | |
| CN110139505B (zh) | 一种具有局部软板分层的软硬结合板的制作方法 | |
| US8124880B2 (en) | Circuit board and method for manufacturing thereof | |
| CN108718485B (zh) | 一种制造细线厚铜双面fpc的半加成法技术 | |
| KR20060037698A (ko) | 리지드-플렉서블 기판의 제조 방법 | |
| CN111477556A (zh) | 一种超薄基板的封装方法及其芯片结构 | |
| CN112312662A (zh) | 一种精细线路印制电路板的制作方法 | |
| CN107660069A (zh) | 一种具有半孔的pcb板制作方法 | |
| CN211858587U (zh) | 一种超薄芯片结构 | |
| CN112770540B (zh) | 一种台阶位置含邦定结构的厚铜pcb板的加工方法 | |
| CN114615813A (zh) | 线路层局部薄与局部厚的柔性线路板生产工艺 | |
| CN108366492A (zh) | 一种基于手指连接位预大的无引线电镀方法 | |
| KR20210156005A (ko) | 연성인쇄회로기판의 제조 방법 | |
| CN111315151A (zh) | 无引线插头电镀金与板面化金印制电路板加工工艺 | |
| CN111343790B (zh) | 一种pcb板软硬结合工艺 | |
| CN213960422U (zh) | 超厚铜镀镍金板压合结构 | |
| CN111225497B (zh) | 一种局部超薄镂空双层fpc产品及其制作方法 | |
| KR20060042723A (ko) | 경연성 다층 인쇄회로기판의 제조 방법 | |
| JP4073579B2 (ja) | フレキシブルプリント配線板の製造方法 | |
| KR100771310B1 (ko) | 리지드-플렉서블 인쇄회로기판 및 그 제조방법 | |
| KR100648235B1 (ko) | 다층 인쇄회로기판 제조방법 | |
| CN108811354A (zh) | 电路板及其制作方法 | |
| CN114727509A (zh) | 一种防止断连接位的局部电厚金方法 | |
| CN117336969A (zh) | 一种ic封装载板双面埋线路的制作方法 | |
| CN117202520A (zh) | 一种制作盲槽底部有线路的印制线路板的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 2 / F, No.26, niumianling new village, sifangpu community, Pingdi street, Longgang District, Shenzhen, Guangdong 518000 Applicant after: Shenzhen Hemei Jingyi Semiconductor Technology Co.,Ltd. Address before: 2 / F, No.26, niumianling new village, sifangpu community, Pingdi street, Longgang District, Shenzhen, Guangdong 518000 Applicant before: SHENZHEN HEMEI JINGYI TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information |