CN111447745A - 埋入式电路板的制备方法 - Google Patents

埋入式电路板的制备方法 Download PDF

Info

Publication number
CN111447745A
CN111447745A CN202010356097.5A CN202010356097A CN111447745A CN 111447745 A CN111447745 A CN 111447745A CN 202010356097 A CN202010356097 A CN 202010356097A CN 111447745 A CN111447745 A CN 111447745A
Authority
CN
China
Prior art keywords
metal layer
layer
circuit
prepreg
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010356097.5A
Other languages
English (en)
Inventor
马越波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unimicron Technology Suzhou Corp
Original Assignee
Unimicron Technology Suzhou Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Suzhou Corp filed Critical Unimicron Technology Suzhou Corp
Priority to CN202010356097.5A priority Critical patent/CN111447745A/zh
Publication of CN111447745A publication Critical patent/CN111447745A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种埋入式电路板的制备方法,包括以下步骤:将第一金属层设置在芯板上,其中,所述芯板包括基材板和覆盖在所述基材板上的第二金属层,所述第一金属层设置在所述第二金属层上;在所述第一金属层上形成第一线路层,所述第一线路层上包括至少一个第一线路;将半固化片压合在所述第一线路层上,以使得所述第一线路层上的线路埋入所述半固化片中;将所述第一金属层和所述第二金属层分离,并将所述第一金属层蚀刻以使得埋入所述半固化片中的第一线路层露出。本方案具有提高线路密集性、减少线路间串扰、减少线路被蚀刻量等优点。

Description

埋入式电路板的制备方法
技术领域
本发明涉及了PCB技术领域,具体的是一种埋入式电路板的制备方法。
背景技术
随着电子产品越来越多功能性及轻薄短小的要求,电子产品中的电路板上的线路越来越多,且电路板的尺寸也越来越小型化。
在尺寸缩小的电路板上设置更多的线路,势必会造成线路的线宽变小或者线路之间的距离变窄。线宽过小的线路容易因附着力不足而脱离电路板,而线路间距过窄会导致线路之间发生串扰,且间距过窄会导致在蚀刻过程中线路的边缘容易被蚀刻掉,进一步缩小线宽,如此,将会导致电子产品失效,使得电子产品的可靠度下降。
发明内容
为了克服现有技术中的缺陷,本发明实施例提供了一种埋入式电路板的制备方法,其用于解决上述问题中的至少一种。
本申请实施例公开了:一种埋入式电路板的制备方法,包括以下步骤:
将第一金属层设置在芯板上,其中,所述芯板包括基材板和覆盖在所述基材板上的第二金属层,所述第一金属层设置在所述第二金属层上;
在所述第一金属层上形成第一线路层,所述第一线路层上包括至少一个第一线路;
将半固化片压合在所述第一线路层上,以使得所述第一线路层上的线路埋入所述半固化片中;
将所述第一金属层和所述第二金属层分离,并将所述第一金属层蚀刻以使得埋入所述半固化片中的第一线路层露出。
具体的,在所述第一金属层上形成第一线路层的方法包括以下步骤:
对所述第一金属层依次进行前处理、压膜、曝光和显影;
对所述第一金属层上需要形成第一线路的位置进行退膜;
对所述第一金属层上退膜的位置进行电镀。
具体的,所第二金属层包括与所述第一线路层对应的内部和围绕所述内部的边缘部,所述边缘部上不设有所述第一金属层。
具体的,在步骤“对所述第一金属层上退膜的位置进行电镀”中,还包括:对所述第二金属层的边缘部进行电镀以形成封边层。
具体的,在步骤“将半固化片压合在所述第一线路层上,以使得所述第一线路层上的线路埋入所述半固化片中”之前,还包括:将所述第二金属层的边缘部上的封边层去除。
具体的,在步骤“将所述第一金属层和所述第二金属层分离,并将所述第一金属层蚀刻以使得埋入所述半固化片中的第一线路层露出”之前,还包括:
在所述半固化片背离所述第一线路层的一侧上设置第三金属层;
对所述第三金属层和所述半固化片进行开槽以获得线路槽,所述线路槽与所述第一线路贯通;
在所述第三金属层上形成第二线路层,所述第二线路层至少有一个第二线路设置在所述线路槽内;
在所述第二线路层上压覆第二干膜。
具体的,所述基材板沿厚度方向相对设置的两侧上均设有所述第二金属层,两个所述第二金属层上均设有所述第一金属层。
具体的,所述第一金属层的厚度为5~8μm,所述第二金属层的厚度为15~20μm。
具体的,所述第一金属层和所述第二金属层均为铜箔。
本发明至少具有如下有益效果:
1.本实施例采用将第一线路层埋入半固化片的方式,第一线路层上相邻两个第一线路之间具有半固化片间隔,因此,当相邻两个第一线路的间距变窄也无需担心信号串扰的问题,另外,半固化片也可以保护埋入其中的第一线路不被蚀刻,减少第一线路的蚀刻量,有利于保护线宽。
2.采用本实施例中的方法,可以在一个芯板上同时生产两个埋入式电路,提高了生产效率。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附图式,作详细说明如下。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例中所述第一金属层放置在所述芯板上的结构示意图;
图2是本发明实施例中所述第二金属层的边缘部不设有所述第一金属层的结构示意图;
图3是本发明实施例中所述第一金属层上退膜后的结构示意图;
图4是本发明实施例中所述第一金属层上形成所述第一线路层的结构示意图;
图5是本发明实施例中所述半固化片压合在所述第一线路层上的结构示意图;
图6是本发明实施例中所述第三金属层和所述半固化片上设置所述线路槽的结构示意图;
图7是本发明实施例中所述第三金属层上形成所述第二线路层的结构示意图;
图8是本发明实施例中所述第二金属层被蚀刻后露出第一线路层的结构示意图。
以上附图的附图标记:1、芯板;11、基材板;12、第二金属层;121、内部;122、边缘部;2、第一金属层;3、第一干膜;41、第一线路;42、封边层;5、半固化片;51、线路槽;6、第三金属层;7、第二线路;8、第二干膜。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1至8所示,本实施例中的埋入式电路板的制备方法,包括以下步骤:
首先,将第一金属层2设置在芯板1上,其中,芯板1包括基材板11和覆盖在基材板11上的第二金属层12,第一金属层2设置在第二金属层12上。较佳的,基材板11沿其厚度方向相对设置的两侧上均设有第二金属层12,两个第二金属层12上均可以设有第一金属层2,也就是说,本实施例中可以同时制备两个埋入式电路板,以提高生产效率。第一金属层2和第二金属层12之间可以具有一定的粘性,该粘性可以使得在料件的转运过程中,第一金属层2和第二金属层12之间不会产生相对的移动,同时,该粘性也使得在后工序中,第一金属层2和第二金属层12易于分离。
接着,在第一金属层2上形成第一线路层,该第一线路层上至少包括一个第一线路41,具体的,该第一线路层包括多个第一线路41,多个第一线路41可以相同也可以不同。
接着,将半固化片5压合在第一线路层上,从而使得第一线路层上的全部第一线路41均埋入半固化片5中,换句话说,能使得半固化片5包裹所有的第一线路41。
接着,将第一金属层2和第二金属层12分离,并将第一金属层2蚀刻以使得埋入半固化片5中的第一线路层露出。也即是说,当第一线路层埋入到半固化片5内之后,将第一金属层2和第二金属层12分离,以使得半固化片5和埋入半固化片5内的第一线路层与芯板1分离,随后,将覆盖住第一线路层的第一金属层2蚀刻掉,以使得埋入半固化片5中的多个第一线路41显露出来。
具体来说,如图3和4所示,在第一金属层2上形成第一线路层时,包括:对第一金属层2依次进行前处理、采用第一干膜3对第一金属层2进行压膜、曝光和显影;对第一金属层2上需要形成第一线路41的位置进行退膜,也即,将第一金属层2上需要形成第一线路41的位置所对应的第一干膜3去除;对第一金属层2上退膜的位置进行电镀,以形成多个第一线路41。
具体的,如图1至4所示,为了能在第一金属层2的四周形成用于使第一金属层2防撞、防药水渗入第一金属层2和第二金属层12之间的封边层42,第二金属层12包括与第一线路层对应的内部121和围绕在该内部121外侧的边缘部122,边缘部122上不设有第一金属层2。通常的,第一金属层2和第二金属层12可以是方形的结构,则,第二金属层12的四个边的边缘上可以不设有第一金属层2。为了便于第一个步骤中第一金属层2和第二金属层12的对位,可以采用其长度和宽度与第二金属层12的长度和宽度相同的第一金属层2放置在第二金属层12上,随后再将第一金属层2的四边蚀刻掉。进一步的,在对第一金属层2上退膜的位置进行电镀时,也可以同时对第二金属层12的边缘部122进行电镀以形成封边层42,从而可以减少生产的工序,提高生产效率。
具体的,如图5所示,当第二金属层12的边缘部122上镀有封闭层时,在将半固化片5压合在第一线路层上之前,还需要将第二金属层12上的封边层42去除,以确保埋入半固化片5内的线路符合产品的设计。
具体的,如图6所示,在将第一金属层2和第二金属层12分离之前,还可以包括以下步骤:首先,在半固化片5背离第一线路层的一侧上设置第三金属层6。接着,对第三金属层6和半固化片5进行开槽以获得线路槽51,线路槽51的数量可以是多个,线路槽51与第一线路41贯通。接着,在第三金属层6上形成第二线路层,第二线路层上可以设有多个第二线路7,且至少有一个第二线路7设置在线路槽51内,且设置在线路槽51内的第二线路7与对应的第一线路41导通,多个第二线路7可以相同也可以不同;具体来说,对于一些双面电路板来说,第二线路层上的一些第二线路7需要与第一线路层上的第一线路41导通,此时,可以通过线路槽51实现第二线路7和第一线路41的导通。接着,在第二线路层上压覆第二干膜8,该第二干膜8可以在第一金属层2和第二金属层12进行分离时对第二线路层起到保护的作用。
待第一金属层2被蚀刻、第一线路层上的所有第一线路41均显露出来之后,可以采用传统的电路板生产工艺对埋入式电路进行后续的生产。
具体的,第一金属层2的厚度可以为5~8μm,例如5μm;第二金属层12的厚度可以为15~20μm,例如18μm。第一金属层2、第二金属层12和第三金属层6均可以为铜箔。
综上所述,本实施例中的埋入式电路的制备方法具有以下优点:
1.本实施例采用将第一线路层埋入半固化片5的方式,第一线路层上相邻两个第一线路41之间具有半固化片5间隔,因此,当相邻两个第一线路41的间距变窄也无需担心信号串扰的问题,另外,半固化片5也可以保护埋入其中的第一线路41不被蚀刻,减少第一线路41的蚀刻量,有利于保护线宽。
2.采用本实施例中的方法,可以在一个芯板1上同时生产两个埋入式电路,提高了生产效率。
本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种埋入式电路板的制备方法,其特征在于,包括以下步骤:
将第一金属层设置在芯板上,其中,所述芯板包括基材板和覆盖在所述基材板上的第二金属层,所述第一金属层设置在所述第二金属层上;
在所述第一金属层上形成第一线路层,所述第一线路层上包括至少一个第一线路;
将半固化片压合在所述第一线路层上,以使得所述第一线路层上的线路埋入所述半固化片中;
将所述第一金属层和所述第二金属层分离,并将所述第一金属层蚀刻以使得埋入所述半固化片中的第一线路层露出。
2.根据权利要求1所述的方法,其特征在于,在所述第一金属层上形成第一线路层的方法包括以下步骤:
对所述第一金属层依次进行前处理、压膜、曝光和显影;
对所述第一金属层上需要形成第一线路的位置进行退膜;
对所述第一金属层上退膜的位置进行电镀。
3.根据权利要求2所述的方法,其特征在于,所第二金属层包括与所述第一线路层对应的内部和围绕所述内部的边缘部,所述边缘部上不设有所述第一金属层。
4.根据权利要求3所述的方法,其特征在于,在步骤“对所述第一金属层上退膜的位置进行电镀”中,还包括:对所述第二金属层的边缘部进行电镀以形成封边层。
5.根据权利要求4所述的方法,其特征在于,在步骤“将半固化片压合在所述第一线路层上,以使得所述第一线路层上的线路埋入所述半固化片中”之前,还包括:将所述第二金属层的边缘部上的封边层去除。
6.根据权利要求1所述的方法,其特征在于,在步骤“将所述第一金属层和所述第二金属层分离,并将所述第一金属层蚀刻以使得埋入所述半固化片中的第一线路层露出”之前,还包括:
在所述半固化片背离所述第一线路层的一侧上设置第三金属层;
对所述第三金属层和所述半固化片进行开槽以获得线路槽,所述线路槽与所述第一线路贯通;
在所述第三金属层上形成第二线路层,所述第二线路层至少有一个第二线路设置在所述线路槽内;
在所述第二线路层上压覆第二干膜。
7.根据权利要求1所述的方法,其特征在于,所述基材板沿厚度方向相对设置的两侧上均设有所述第二金属层,两个所述第二金属层上均设有所述第一金属层。
8.根据权利要求1所述的方法,其特征在于,所述第一金属层的厚度为5~8μm,所述第二金属层的厚度为15~20μm。
9.根据权利要求1所述的方法,其特征在于,所述第一金属层和所述第二金属层均为铜箔。
CN202010356097.5A 2020-04-29 2020-04-29 埋入式电路板的制备方法 Withdrawn CN111447745A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010356097.5A CN111447745A (zh) 2020-04-29 2020-04-29 埋入式电路板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010356097.5A CN111447745A (zh) 2020-04-29 2020-04-29 埋入式电路板的制备方法

Publications (1)

Publication Number Publication Date
CN111447745A true CN111447745A (zh) 2020-07-24

Family

ID=71653569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010356097.5A Withdrawn CN111447745A (zh) 2020-04-29 2020-04-29 埋入式电路板的制备方法

Country Status (1)

Country Link
CN (1) CN111447745A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112135431A (zh) * 2020-10-08 2020-12-25 广州添利电子科技有限公司 用于埋线线路板制作中的一种封边工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150041191A1 (en) * 2013-08-08 2015-02-12 Peking University Founder Group Co., Ltd. Printed circuit board and preparation method thereof
CN106376184A (zh) * 2016-07-22 2017-02-01 深南电路股份有限公司 埋入式线路制作方法和封装基板
CN109673106A (zh) * 2018-12-25 2019-04-23 苏州群策科技有限公司 一种埋入式电路用基板的制作方法及装置
CN110381676A (zh) * 2018-04-13 2019-10-25 台郡科技股份有限公司 曝光成孔薄型化埋入式线路卷式制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150041191A1 (en) * 2013-08-08 2015-02-12 Peking University Founder Group Co., Ltd. Printed circuit board and preparation method thereof
CN106376184A (zh) * 2016-07-22 2017-02-01 深南电路股份有限公司 埋入式线路制作方法和封装基板
CN110381676A (zh) * 2018-04-13 2019-10-25 台郡科技股份有限公司 曝光成孔薄型化埋入式线路卷式制造方法
CN109673106A (zh) * 2018-12-25 2019-04-23 苏州群策科技有限公司 一种埋入式电路用基板的制作方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112135431A (zh) * 2020-10-08 2020-12-25 广州添利电子科技有限公司 用于埋线线路板制作中的一种封边工艺

Similar Documents

Publication Publication Date Title
KR101022873B1 (ko) 인쇄회로기판의 제조방법
US20130341073A1 (en) Packaging substrate and method for manufacturing same
US11160166B2 (en) Printed circuit board with high-capacity copper circuit
CN107801310A (zh) 电路板制作方法及电路板
TWI478642B (zh) 具有內埋元件的電路板及其製作方法
CN102340933B (zh) 电路板的制作方法
CN105530768B (zh) 一种电路板的制作方法及电路板
JP4394432B2 (ja) 配線回路基板保持シートの製造方法
JP6326026B2 (ja) パッケージ基板およびその製造方法
CN111447745A (zh) 埋入式电路板的制备方法
CN209949555U (zh) 线路板
WO2023123907A1 (zh) 软硬结合板的制作方法及电路板
CN113225940B (zh) Pcb的制作方法
JP5302927B2 (ja) 多層配線基板の製造方法
CN110062538B (zh) 一种阶梯槽槽底含引线的pcb制作方法及pcb
CN109673106B (zh) 一种埋入式电路用基板的制作方法及装置
CN114080089B (zh) 传输线结构及其制作方法
TWI830644B (zh) 柔性電路板及其製備方法
TWI792566B (zh) 電路板的製作方法
US11606862B2 (en) Circuit board, method for manufacturing the same
CN114554700B (zh) 线路板的制备方法
CN112312682B (zh) 具有厚铜线路的电路板及其制作方法
CN106604545A (zh) 铜箔基板的制作方法
CN116963393A (zh) 基板结构及其制作方法
TW202439872A (zh) 柔性電路板及其製備方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20200724

WW01 Invention patent application withdrawn after publication