CN112312682B - 具有厚铜线路的电路板及其制作方法 - Google Patents

Abstract

本发明提供一种具有厚铜线路的电路板的制作方法，其包括以下步骤：提供单面覆铜基板，所述单面覆铜基板包括基层及形成于所述基层表面的铜箔层；蚀刻所述铜箔层形成多个线路图案；在所述多个线路图案的表面形成多个锡膏层；在所述基层表面形成多个纯胶层，其中部分纯胶层填充于相邻线路图案之间；在一个锡膏层的表面装设电子元件；弯折所述基层，使部分锡膏层的位置相对应，并使所述电子元件及一个线路图案的位置分别与一纯胶层的位置相对应；压合弯折后的基层，使相对应的锡膏层相结合，并使所述电子元件内埋于相应的纯胶层中。本发明还提供采用上述制作方法制备得到的电路板。

Description

具有厚铜线路的电路板及其制作方法

技术领域

本发明涉及电路板制作领域，尤其涉及一种具有厚铜线路的电路板及其制作方法。

背景技术

在一些特殊领域，例如在大电流充电、散热板、汽车电路板、WPC/NFC等领域，需要一些铜厚相对较厚，但线宽线距要求很小的电路板，例如，铜厚＞30um，线宽/线距＜30um。常规印刷电路板生产工艺受限于铜层厚度，其用于制作厚铜线路时，因蚀刻能力的限制而影响蚀刻因子，导致蚀刻因子参数不达标，或线宽线距不达标。

发明内容

有鉴于此，有必要提供一种能够解决上述技术问题的电路板制作方法制作而成的电路板。

本发明提供一种具有厚铜线路的电路板的制作方法，其包括以下步骤：

提供单面覆铜基板，所述单面覆铜基板包括基层及形成于所述基层表面的铜箔层；

蚀刻所述铜箔层形成多个线路图案，所述多个线路图案包括第一线路图案、第二线路图案、第三线路图案及第四线路图案；

在所述多个线路图案的表面形成多个锡膏层，每个锡膏层与相应的线路图案共同形成层叠结构，所述多个锡膏层包括位于所述第一线路图案上的第一锡膏层、位于所述第二线路图案上的第二锡膏层、位于所述第三线路图案上的第三锡膏层以及位于所述第四线路图案上的第四锡膏层；

在所述基层表面形成多个纯胶层，其中部分纯胶层填充于相邻层叠结构之间；

在所述第一锡膏层的表面装设电子元件；

弯折所述基层，使所述第二锡膏层的位置与所述第三锡膏层的位置相对应，并使所述电子元件的位置与一纯胶层的位置相对应；

压合弯折后的基层，使相对应的所述第二锡膏层与所述第三锡膏层相结合，并使所述电子元件内埋于相应的纯胶层中，所述第四锡膏层的位置与一纯胶层的位置相对应。

本发明还提供一种具有厚铜线路的电路板，其包括：

基层，所述基层弯折形成一收容槽，所述收容槽包括相对设置的第一侧面及第二侧面；

多个线路图案，包括第一线路图案、第二线路图案、第三线路图案及第四线路图案，所述第一线路图案、所述第二线路图案及所述第四线路图案设置于所述第一侧面，所述第三线路图案设置于所述第二侧面并与所述第二线路图案相对应；

多个锡膏层，包括第一锡膏层、第二锡膏层、第三锡膏层及第四锡膏层，所述第一锡膏层及第二锡膏层设置于所述第一线路图案表面，所述第三锡膏层设置于所述第三线路图案表面并与所述第二锡膏层相结合，所述第四锡膏层设置于所述第四线路图案表面并与所述第二侧面间隔预设距离形成缝隙；

电子元件，设置于所述第一锡膏层表面，并与所述第二侧面间隔预设距离形成缝隙；以及

纯胶层，填充于所述收容槽的缝隙中，并包裹所述电子元件。

本发明提供的具有厚铜线路的电路板，其第二线路图案及第三线路图案所在区域的铜厚为两层铜箔层的厚度，可满足局部大电流电性要求；其第四线路图案所在区域的铜厚为单层铜箔层的厚度，可满足正常规格电流的电性传输；且所述电子元件内埋于所述纯胶层中，可避免信号对电子元件的串扰，并缩小了电路板的体积表面积。本发明提供的具有厚铜线路的电路板的制作方法，先在所述单面覆铜基板上形成多个线路图案，再沿所述单面覆铜基板的宽边弯折，使部分线路图案的位置相对应，并通过锡膏层相结合，从而得到局部具有双层铜箔层厚度的铜厚；所述制作方法中，仅需对薄铜进行蚀刻，克服了采用常规电路板生产工艺制备具有厚铜线路的电路板中蚀刻能力的限制。

附图说明

为了更清楚地说明本发明实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施方式提供的单面覆铜基板的剖视图。

图2是蚀刻单面覆铜基板表面形成线路图案后的剖视图。

图3是在线路图案的表面形成锡膏层后的剖视图。

图4是在线路图案之间填充纯胶层后的剖视图。

图5是在单面覆铜基板的另一表面形成屏蔽层后的剖视图。

图6是在锡膏层表面安装电子元件后的剖视图。

图7是将单面覆铜基板弯折后的示意图。

图8是将弯折后的单面覆铜基板进行压合后得到具有厚铜线路的电路板的剖面图。

主要元件符号说明

单面覆铜基板	10
		基层	11
铜箔层	12
		第一线路图案	21
第二线路图案	22
		第三线路图案	23
第五线路图案	24
		第六线路图案	25
第四线路图案	26
		第一锡膏层	31
第二锡膏层	32
		第三锡膏层	33
第五锡膏层	34
		第六锡膏层	35
第四锡膏层	36
		纯胶层	40
屏蔽层	50
		电子元件	60

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本发明一部分实施方式，而不是全部的实施方式。基于本发明中的实施方式，本领域普通技术人员在没有付出创造性劳动前提下所获得的所有其他实施方式，都属于本发明保护的范围。

需要说明的是，在本发明实施方式中使用的术语是仅仅出于描述特定实施方式的目的，而非旨在限制本发明。在本发明实施方式和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“及/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。另外，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明一实施方式提供一种具有厚铜线路的电路板的制作方法，其包括以下步骤：

步骤一，请参阅图1，提供单面覆铜基板10。所述单面覆铜基板10包括绝缘的基层11及形成于所述基层11表面的铜箔层12。

所述基层11包括相对设置的第一表面及第二表面，所述铜箔层12设置于所述基层11的第一表面上。

所述基层11可为感光型材质或非感光型材质。优选的，所述基层11为非感光型材质，所述基层11的材质可为聚酰亚胺(polyimide，PI)、聚对苯二甲酸乙二醇脂(Polyethylene Terephthalate，PET)以及聚萘二甲酸乙二醇脂(PolyethyleneNaphthalate，PEN)等中的一种。本实施方式中，所述基层11的材质为PI。

步骤二，请参阅图2，蚀刻所述铜箔层12形成多个线路图案。

本实施方式中，采用贴干膜、曝光、显影、蚀刻及剥膜工艺处理所述铜箔层12以形成所述多个线路图案。

本实施方式中，所述多个线路图案包括设置于所述基层11第一表面的第一线路图案21、第二线路图案22及第三线路图案23。优选的，所述第一线路图案21、所述第二线路图案22及所述第三线路图案23沿所述基层11的长度方向依次设置，其中，所述第一线路图案21及所述第二线路图案22位于所述基层11的中轴线的同一侧，所述第二线路图案22及所述第三线路图案23相对所述基层11的中轴线对称设置。

进一步地，所述多个线路图案还包括设置于所述基层11第一表面的第四线路图案26。优选的，所述第四线路图案26、所述第二线路图案22、所述第一线路图案21及所述第五线路图案24位于所述基层11的中轴线的同一侧，其中，所述第四线路图案26位于所述第二线路图案22及所述第三线路图案23之间。

进一步地，所述多个线路图案还包括设置于所述基层11第一表面的第五线路图案24及第六线路图案25。所述第五线路图案24及所述第六线路图案25位于所述基层11的两端并接地。优选的，所述第五线路图案24、所述第一线路图案21、所述第二线路图案22、所述第三线路图案23及所述第六线路图案25沿所述基层11的长度方向依次设置，所述第五线路图案24及所述第六线路图案25相对所述基层11的中轴线对称设置。

步骤三，请参阅图3，在所述多个线路图案表面形成多个锡膏层。每个锡膏层与相应的线路图案共同形成层叠结构。设于所述线路图案表面的锡膏层，可防止相应线路图案氧化。

所述多个锡膏层包括第一锡膏层31、第二锡膏层32及第三锡膏层33。所述第一锡膏层31设置于所述第一线路图案21表面。所述第二锡膏层32设置于所述第二线路图案22表面。所述第三锡膏层33设置于所述第三线路图案23表面。

进一步地，所述多个锡膏层还包括设于所述第四线路图案26表面的第四锡膏层36。

进一步地，所述多个锡膏层还包括第五锡膏层34及第六锡膏层35。所述第五锡膏层34设于所述第五线路图案24表面，所述第六锡膏层35设于所述第六线路图案25表面。

本实施方式中，所述多个锡膏层通过整面化锡的方式形成于所述多个线路图案的表面。可以理解的是，所述多个锡膏层还可通过印刷等其他方式形成于所述多个线路图案的表面。

步骤四，请参阅图4，在所述基层表面形成多个纯胶层40，其中部分纯胶层40填充于相邻层叠结构之间的缝隙中。所述多个纯胶层40的表面与所述多个锡膏层的表面相平齐。

本实施方式中，步骤四具体包括以下步骤：在所述多个线路图案的表面整面涂布纯胶，其中部分纯胶涂布于所述多个线路图案的表面，其中另一部分纯胶填充于相邻层叠结构之间形成所述纯胶层40；采用磨刷方式去除涂布于所述多个线路图案表面的纯胶。可以理解的是，还可以采用其他方式去除位于所述多个线路图案表面的纯胶，例如剥离方式。

可以理解的是，还可以采用其他方式在所述基层表面形成多个纯胶层40，例如点胶方式。

步骤五，请参阅图5，在所述基层11的第二表面形成屏蔽层50。所述屏蔽层50完全覆盖所述基层11的第二表面。

本实施方式中，所述屏蔽层50为金属屏蔽层，优选的，所述屏蔽层50为银箔，其通过涂布方式形成于所述基层11的第二表面。可以理解的是，所述屏蔽层50还可由其他电磁屏蔽材料制成。所述屏蔽层50用于屏蔽所述具有厚铜线路的电路板内部线路对外界的电磁干扰以及外部电磁场对所述具有厚铜线路的电路板内部的电磁干扰。

步骤六，请参阅图6，在所述第一锡膏层31的表面装设电子元件60。

本实施方式中，所述电子元件60通过表面组装技术装设于所述第一锡膏层31上。

步骤七，请参阅图7，弯折所述基层11，使所述第二锡膏层32的位置与所述第三锡膏层33的位置相对应，且所述电子元件60的位置与一纯胶层40的位置相对应。

优选的，所述基层11沿所述基层11的宽边进行对折，使所述第二锡膏层32的位置与所述第三锡膏层33的位置相对应，使所述电子元件60的位置与一纯胶层40的位置相对应。

进一步地，所述基层11弯折后，所述第五锡膏层34的位置与所述第六锡膏层35的位置相对应，所述第四锡膏层36的位置与位于第二线路图案22及第三线路图案23之间的纯胶层40的位置相对应。

步骤八，请参阅图8，压合弯折后的基层11，使相对应的第二锡膏层32及第三锡膏层33相结合，并使所述电子元件60内埋于相应的纯胶层40中，从而得到所述具有厚铜线路的电路板100。压合后，纯胶填充于所述电子元件60的引脚之间。通过压合，相对应的第二锡膏层32及第三锡膏层33相结合，从而将弯折后的基层11的上下两侧连接在一起。

进一步地，压合弯折后的基层11，位于所述基层11相对两端的第五锡膏层34及第六锡膏层35相结合，从而在所述基层11的端部形成封闭结构，以封闭所述具有厚铜线路的电路板的内部空间。接地的第五线路图案24、所述第五锡膏层34、所述第六锡膏层35及接地的第六线路图案25共同形成屏蔽接地结构，具有屏蔽接地的作用。

请再次参阅图8，本发明还提供由上述制作方法制作而成的电路板100。所述电路板100包括基层11、多个线路图案、多个锡膏层、电子元件60、纯胶层40以及屏蔽层50。

所述基层11弯折形成一收容槽，所述收容槽包括相对设置的第一侧面及第二侧面。优选的，所述基层11沿其宽边对折形成所述收容槽。

所述多个线路图案包括设置于所述基层11上并收容于所述收容槽中的第一线路图案21、第二线路图案22及第三线路图案23。优选的，所述第一线路图案21及所述第二线路图案22设置于所述第一侧面，所述第三线路图案23设置于所述第二侧面并与所述第二线路图案22相对应。

进一步地，所述多个线路图案还包括第五线路图案24及第六线路图案25。所述第五线路图案24设置于所述第一侧面远离所述基层11的弯折线的端部，所述第六线路图案25设置于所述第二侧面远离所述基层11的弯折线的端部并与所述第五线路图案24相对应。

进一步地，所述多个线路图案还包括第四线路图案26。所述第四线路图案26设置于所述第一侧面，并位于所述第二线路图案22与所述第三线路图案23之间。

所述多个锡膏层设置于所述多个线路图案表面，每个锡膏层与相应的线路图案共同构成层叠结构。所述多个锡膏层包括第一锡膏层31、第二锡膏层32及第三锡膏层33。所述第一锡膏层31设置于所述第一线路图案21表面。所述第二锡膏层32设置于所述第二线路图案22表面。所述第三锡膏层33设置于所述第三线路图案23表面。所述第二锡膏层32与所述第三锡膏层33相结合。

进一步地，所述多个锡膏层还包括第五锡膏层34及第六锡膏层35。所述第五锡膏层34设于所述第五线路图案24表面，所述第六锡膏层35设于所述第六线路图案25表面，并与所述第五锡膏层34相结合。所述第五线路图案24、所述第五锡膏层34、所述第六锡膏层35及所述第六线路图案25在所述基层11的一端共同形成一封闭结构，以封闭所述收容槽。

进一步地，所述多个锡膏层还包括第四锡膏层36，所述第四锡膏层36设于所述第四线路图案26表面，并与所述第二侧面间隔预设距离形成缝隙。

所述电子元件60设置于所述第一锡膏层31表面，并与所述第二侧面间隔预设距离形成缝隙。

所述纯胶层40填充于所述收容槽的缝隙中，并包裹所述电子元件60。具体的，所述纯胶层填充于相邻层叠结构之间的缝隙中，填充于所述电子元件60与所述第二侧面之间的缝隙中，填充于所述第四锡膏层36与所述第二侧面之间的缝隙中，并填充所述电子元件60的引脚之间的缝隙中。

所述屏蔽层50叠设于所述基层11背离所述收容槽的一侧，用于实现屏蔽。所述屏蔽层50完全覆盖所述基层11背离所述收容槽的一侧，用作所述电路板100的外层。

本发明提供的具有厚铜线路的电路板100，其第二线路图案22及第三线路图案23所在区域的铜厚为两层铜箔层12的厚度，可满足局部大电流电性要求；且所述电子元件60设置于所述电路板100的内部，并内埋于所述纯胶层40中，可避免信号对电子元件的串扰，并可实现静电防护。另外，所述电路板100的第四线路图案26所在区域的铜厚为单层铜箔层12的厚度，可满足正常规格电流的电性传输。再者，所述多个线路图案及所述电子元件60均设置于所述电路板100的内部，有利于实现高密度封装，缩小电路板体积表面积。

本发明提供的具有厚铜线路的电路板的制作方法，先在所述单面覆铜基板10上形成多个线路图案，再沿所述单面覆铜基板10的宽边弯折，使部分线路图案的位置相对应，并通过锡膏层相结合，从而得到局部具有双层铜箔层12厚度的铜厚。所述制作方法中，仅需对薄铜进行蚀刻，克服了采用常规电路板生产工艺制备具有厚铜线路的电路板中蚀刻能力的限制。另外，采用整面化锡方式在所述多个线路图案上形成多个锡膏层，可避免在进行电子元件表面安装时，进行锡膏印刷制程，节约了流程。

以上所揭露的仅为本发明较佳实施方式而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (8)

1.一种具有厚铜线路的电路板的制作方法，其包括以下步骤：

提供单面覆铜基板，所述单面覆铜基板包括基层及形成于所述基层表面的铜箔层；

蚀刻所述铜箔层形成多个线路图案，所述多个线路图案包括第一线路图案、第二线路图案、第三线路图案及第四线路图案，所述第四线路图案位于所述第二线路图案及所述第三线路图案之间；

在所述多个线路图案的表面形成多个锡膏层，每个锡膏层与相应的线路图案共同形成层叠结构，所述多个锡膏层包括位于所述第一线路图案上的第一锡膏层、位于所述第二线路图案上的第二锡膏层、位于所述第三线路图案上的第三锡膏层以及位于所述第四线路图案上的第四锡膏层；

在所述基层表面形成多个纯胶层，其中部分纯胶层填充于相邻层叠结构之间；

在所述第一锡膏层的表面装设电子元件；

弯折所述基层，使所述第二锡膏层的位置与所述第三锡膏层的位置相对应，并使所述电子元件的位置与一纯胶层的位置相对应，所述第四锡膏层的位置与一纯胶层的位置相对应；

压合弯折后的基层，使相对应的所述第二锡膏层与所述第三锡膏层相结合使得所述第二线路图案和所述第三线路图案结合为一个线路图案，所述第二线路图案和所述第三线路图案所在区域的铜厚为两层所述铜箔层的厚度，并使所述电子元件和所述第四线路图案内埋于相应的纯胶层中。

2.如权利要求1所述的具有厚铜线路的电路板的制作方法，其特征在于，所述多个线路图案还包括第五线路图案及第六线路图案，所述第五线路图案及第六线路图案位于所述基层的两端并接地，所述多个锡膏层还包括位于所述第五线路图案上的第五锡膏层及位于所述第六线路图案上的第六锡膏层，弯折所述基层后，所述第五锡膏层的位置与所述第六锡膏层的位置相对应。

3.如权利要求1所述的具有厚铜线路的电路板的制作方法，其特征在于，所述多个锡膏层通过化锡或印刷方式形成于所述多个线路图案的表面。

4.如权利要求1所述的具有厚铜线路的电路板的制作方法，其特征在于，在相邻的层叠结构之间填充纯胶形成纯胶层的步骤包括：在所述多个线路图案的表面整面涂布纯胶，其中部分纯胶涂布于所述多个线路图案的表面，其中另一部分纯胶填充于相邻层叠结构之间形成所述纯胶层；采用磨刷方式去除涂布于所述多个线路图案表面的纯胶。

5.如权利要求1所述的具有厚铜线路的电路板的制作方法，其特征在于，还包括以下步骤：在所述基层背离所述铜箔层的表面形成屏蔽层。

6.一种具有厚铜线路的电路板，其包括：

基层，所述基层弯折形成一收容槽，所述收容槽包括相对设置的第一侧面及第二侧面；

多个线路图案，由一铜箔层制成并包括第一线路图案、第二线路图案、第三线路图案及第四线路图案，所述第一线路图案、所述第二线路图案及所述第四线路图案设置于所述第一侧面，所述第三线路图案设置于所述第二侧面并与所述第二线路图案相对应；

多个锡膏层，包括第一锡膏层、第二锡膏层、第三锡膏层及第四锡膏层，所述第一锡膏层及第二锡膏层设置于所述第一线路图案表面和所述第二线路图案表面，所述第三锡膏层设置于所述第三线路图案表面并与所述第二锡膏层相结合使得所述第二线路图案和所述第三线路图案结合为一个线路图案，所述第二线路图案和所述第三线路图案所在区域的铜厚为两层所述铜箔层的厚度，所述第四锡膏层设置于所述第四线路图案表面并与所述第二侧面间隔预设距离形成缝隙；

电子元件，设置于所述第一锡膏层表面，并与所述第二侧面间隔预设距离形成缝隙；以及

纯胶层，填充于所述收容槽的缝隙中，并包裹所述电子元件和所述第四线路图案。

7.如权利要求6所述的具有厚铜线路的电路板，其特征在于，所述多个线路图案还包括第五线路图案及第六线路图案，所述第五线路图案设置于所述第一侧面的端部，所述第六线路图案设置于所述第二侧面的端部，所述多个锡膏层还包括位于所述第五线路图案上的第五锡膏层及位于所述第六线路图案上的第六锡膏层，所述第五锡膏层与所述第六锡膏层相结合。

8.如权利要求6所述的具有厚铜线路的电路板，其特征在于，所述具有厚铜线路的电路板还包括屏蔽层，所述屏蔽层叠设置于所述基层背离所述收容槽的一侧。