CN112752390B - 多层电路板及其制作方法 - Google Patents

Abstract

一种多层电路板，包括第一基材层、形成在第一基材层相背两表面上的第一和第二导电线路层、第二基材层及形成在第二基材层上的第三导电线路层；多层电路板分为连接的第一及第二阶梯段；第一及第二阶梯段呈错位阶梯状排布；第一基材层、第一导及第二导电线路层位于第一阶梯段内，第二基材层及第三导电线路层位于第二阶梯段内；第二基材层与第一基材层不在同一层上且呈错位阶梯状排布，第二基材层与第二导电线路层位于同一层上；第三导电线路层包括第一外接线路及第一结点线路，第一结点线路连接第一基材层与第二基材层并与第一导电线路层电连接；第一外接线路与第一基材层位于同一层。本发明还涉及一种多层电路板的制作方法。

Description

多层电路板及其制作方法

技术领域

本发明涉及一种多层电路板及其制作方法。

背景技术

随着电子产品向高密度发展，多层电路板的应用越来越高。现有技术中，常采用导电通孔进行电导通，导电通孔的制作涉及的制作流程较多，且导电通孔在制作过程中存在扯胶的风险。另外，采用多层叠构压合的方法进行增层，再采用开盖制程裸露内部导电线路，如此，会造成多层板层间对位不良、开盖不良及压合不良等问题。

发明内容

有鉴于此，有必要提供一种能够避免扯胶、层间对位不良、开盖不良及压合不良的多层电路板。

另外，还有必要提供一种上述多层电路板的制作方法。

一种多层电路板，所述多层电路板包括第一基材层、形成在所述第一基材层相背两表面上的第一导电线路层和第二导电线路层、第二基材层及形成在所述第二基材层上的第三导电线路层；所述多层电路板分为连接的第一阶梯段及第二阶梯段；所述第一阶梯段与所述第二阶梯段呈错位阶梯状排布；所述第一基材层、所述第一导电线路层及所述第二导电线路层位于所述第一阶梯段内，所述第二基材层及所述第三导电线路层位于所述第二阶梯段内；所述第二基材层与所述第一基材层不在同一层上且呈错位阶梯状排布，所述第二基材层与所述第二导电线路层位于同一层上；所述第三导电线路层包括一第一外接线路及至少一第一结点线路，所述第一结点线路连接所述第一基材层与所述第二基材层并与所述第一导电线路层电连接；所述第一外接线路与所述第一基材层位于同一层。

进一步地，所述第二导电线路层的厚度与所述第一导电线路层的厚度不同。

进一步地，所述多层电路板还包括一形成在所述第二基材层上且与所述第三导电线路层相背的第四导电线路层；所述多层电路板还分为与所述第二阶梯段连接的第三阶梯段；所述第二阶梯段与第三阶梯段呈错位阶梯状排布；所述第一基材层、所述第一导电线路层及所述第二导电线路层还位于所述第三阶梯段内；位于所述第三阶梯段内的第一基材层与位于第二阶梯段内的第二基材层之间具有一错位缝隙；所述第三导电线路层还包括一第二结点线路，所述第二结点线路电连接位于所述第三阶梯段内的所述第一导电线路层；位于所述第三阶梯段内的所述第二导电线路层包括至少一第三结点线路，所述第三结点线路与位于所述第二阶梯段内的所述第四导电线路层电连接，所述第三结点线路与所述第二结点线路在所述错位缝隙内电连接。

进一步地，所述多层电路板还分为与所述第三阶梯段连接的第四阶梯段，所述第四阶梯段与所述第三阶梯段呈错位阶梯状排布；所述第二基材层、所述第三导电线路层及所述第四导电线路层还位于所述第四阶梯段内；位于所述第三阶梯段内的所述第二导电线路层包括至少一第四结点线路，所述第四结点线路与位于所述第四阶梯段内的所述第四导电线路层电连接。

进一步地，所述多层电路板还包括一形成在所述第一导电线路层及第三导电线路层上的第一覆盖层及一形成在所述第二导电线路层及第四导电线路层上的第二覆盖层，所述第一覆盖层或所述第二覆盖层上形成有至少一开口，部分所述第一导电线路层、部分所述第二导电线路层、部分所述第三导电线路层、部分所述第四导电线路层中的一个或多个从所述开口内裸露出来，以连接电子元件。

一种多层电路板的制作方法，包括步骤：提供一双面覆铜基板，所述双面覆铜基板包括一第一基材层及形成在所述第一基材层上的第一铜箔层和第二铜箔层；所述双面覆铜基板分为连接的第一阶梯段及第二阶梯段；分别去除位于所述第二阶梯段内的所述第一铜箔层和第二铜箔层，以形成第一开槽及第二开槽；在所述第二开槽内选择性涂布第二基材层；去除从所述第一开槽内裸露出来的第一基材层，以形成第三开槽；在所述第三开槽内形成第一电镀铜层；及分别将所述第一铜箔层、所述第二铜箔层及所述第一电镀铜层制作形成第一导电线路层、第二导电线路层及第三导电线路层；所述第二基材层与所述第一基材层不在同一层上且呈错位阶梯状排布，所述第二基材层与所述第二导电线路层位于同一层上；所述第三导电线路层包括一第一外接线路及至少一结点线路，所述结点线路连接所述第一基材层与所述第二基材层并与所述第一导电线路层电连接；所述第一外接线路与所述第一基材层位于同一层。

进一步地，在“在所述第三开槽内形成第一电镀铜层”的步骤的同时，还包括步骤：在所述第二基材层的表面进行选择性电镀，以在所述第二基材层的表面形成第二电镀铜层；在“分别将所述第一铜箔层、所述第二铜箔层及所述第一电镀铜层制作形成第一导电线路层、第二导电线路层及第三导电线路层”的步骤的同时，还包括步骤：将所述第二电镀铜层制作形成第四导电线路层。

进一步地，所述双面覆铜基板还分为与所述第二阶梯段连接的第三阶梯段，所述第三阶梯段内的所述第一导电线路层及所述第二导电线路层的形成步骤与所述第一阶梯段内的所述第一导电线路层及所述第二导电线路层的形成步骤一致；位于所述第三阶梯段内的第一基材层与位于第二阶梯段内的第二基材层之间具有一错位缝隙，所述第一电镀铜层与从所述错位缝隙内露出的第二铜箔层相接触；所述第三导电线路层还包括一第二结点线路，所述第二结点线路电连接位于所述第三阶梯段内的所述第一导电线路层；位于所述第三阶梯段内的所述第二导电线路层包括至少一第三结点线路，所述第三结点线路与位于所述第二阶梯段内的所述第四导电线路层电连接，所述第三结点线路与所述第二结点线路在所述错位缝隙内电连接。

进一步地，所述多层电路板还分为与所述第三阶梯段连接的第四阶梯段，所述第四阶梯段内的所述第三导电线路层及所述第四导电线路层的形成步骤与所述第二阶梯段内的所述第三导电线路层及所述第四导电线路层的形成步骤一致；位于所述第三阶梯段内的所述第二导电线路层包括至少一第四结点线路，所述第四结点线路与位于所述第四阶梯段内的所述第四导电线路层电连接。

进一步地，在所述第二基材层的表面进行选择性电镀的同时，还包括步骤：在位于所述第一阶梯段或第四阶梯段内的所述第二铜箔层的表面电镀，以在所述第二铜箔层上形成第三电镀铜层；在将第二铜箔层制作形成第二导电线路层的同时，还包括步骤：将所述第三电镀铜层与所述第二铜箔层一起制作形成第二导电线路层。

本发明提供的多层电路板及其制作方法，将一双面覆铜基板通过蚀刻、基材的选择性涂布及选择性电镀的方式制作成呈错位阶梯状排布的导电线路层与基材层，1)相邻的基材层之间不包括导电线路层，从而能够降低多层电路板的厚度，减少线路增层的流程、降低多层线路板的制作成本；2)在相邻的阶梯段的连接处采用结点线路代替导通孔直接实现导电线路层之间的电导通，能够避免在制作导通孔时可能会出现的扯胶风险、降低信号传输损耗、增加布线密度；3)可以通过选择性电镀调整导电线路层的厚度，从而可以搭载具有不同电流需求的产品，进而能够提升多层相电路板的设计灵活性；4)因不同阶梯段之间的导电线路层之间是错位阶梯状排布的，因此，不同阶梯段之间的导电线路层之间不会出现重叠，从而不同的导电线路层均可形成焊垫，从而能够满足更多的打件需求，增加产品的功能特性，进而满足电路板的高密度的发展需求；5)不同阶梯段之间的导电线路层之间及基材层之间未叠设在一起，从而可以使得本案的多层线路板保持与双面覆铜基板相同的挠折性；6)因本案的多层电路板的制作并不需要压合，因此，可以避免现有技术中因压合过程产生的多层板层间对位不良、开盖制程不良及压合不良等问题。

附图说明

图1是本发明较佳实施例提供的双面覆铜基板的剖视图。

图2是蚀刻掉部分第一铜箔层、第二铜箔层，形成第一、第二、第五及第六开槽后的剖视图。

图3是在第二及第六开槽内选择性涂布第二基材层。

图4是去除从第一、第五开槽裸露出来的第一基材层，以形成第三及第四开槽后的剖视图。

图5是在第三及第四开槽内选择性电镀形成第一电镀铜层，在第一铜箔层及第二基材层上形成第二电镀铜层后的剖视图。

图6是将第一铜箔层、第二铜箔层、第一电镀铜层及第二电镀铜层分别制作形成第一、第二、第三及第四导电线路层，形成电路基板后的剖视图。

图7是在图6所示的电路基板的相背两侧形成以第一及第二覆盖层，形成多层电路板后的剖视图。

图8是是在图7所示的多层电路板上打件后的剖视图。

主要元件符号说明

多层电路板 100 双面覆铜基板 10

第一阶梯段 101 第二阶梯段 102

第三阶梯段 103 第四阶梯段 104

第一基材层 11 第一铜箔层 12

第二铜箔层 13 第一开槽 121

第二开槽 131 第五开槽 122

第六开槽 132 第二基材层 14

第三开槽 161 第四开槽 162

第一电镀铜层 17 第二电镀铜层 18

电路基板 110 第一导电线路层 23

第一信号线路 231 第二外接线路 232

第二导电线路层 24 第三外接线路 241

第二信号线路 242 第三结点线路 243

第四结点线路 244 第三导电线路层 19

第一外接线路 191 第一结点线路 192

第二结点线路 193 第三信号线路 194

第四导电线路层 25 第四信号线路 251

第五信号线路 252 第一覆盖层 31

第一开口 311 第二开口 312

第二覆盖层 32 第三开口 321

电子元件 200 错位缝隙 41

第三电镀铜层 21

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

请结合参阅图1～图8，本发明较佳实施例提供一多层电路板100的制作方法，包括步骤：

步骤S1，请参阅图1，提供一双面覆铜基板10。

其中，所述双面覆铜基板10包括一第一基材层11及形成在所述第一基材层11相背两表面上的第一铜箔层12及第二铜箔层13。

其中，所述双面覆铜基板10划分为连接的第一阶梯段101、第二阶梯段102、第三阶梯段103及第四阶梯段104。

在其他实施方式中，所述双面覆铜基板10也可以仅分为第一阶梯段101及第二阶梯段102或分为四个以上的阶梯段。

步骤S2，请参阅图2，分别去除位于所述第二阶梯段102内的所述第一铜箔层12及所述第二铜箔层13，以形成第一开槽121及第二开槽131。

其中，位于所述第二阶梯段102内的所述第一基材层11从所述第一开槽121及第二开槽131内裸露出来，所述第二开槽131的宽度小于所述第一开槽121的宽度。

在本实施方式中，步骤S2还包括：去除位于所述第四阶梯段104内的所述第一铜箔层12及所述第二铜箔层13，以形成第五开槽122及第六开槽132。

其中，位于所述第四阶梯段104内的所述第一基材层11从所述第五开槽122及第六开槽132内裸露出来，所述第六开槽132的宽度小于所述第五开槽122的宽度。

其中，可以通过蚀刻、机械切割、激光等方式形成所述第一开槽121、第二开槽131、第五开槽122及第六开槽132。在本实施方式中，述第一开槽121、第二开槽131、第五开槽122及第六开槽132通过蚀刻方式形成。

步骤S3，请参阅图3，在所述第二开槽131内选择性涂布所述第二基材层14。

在本实施方式中，步骤S3还包括：在所述第六开槽132内选择性涂布所述第二基材层14。

步骤S4，请参阅图3-4，去除从所述第一开槽121内裸露出来的第一基材层11，以形成第三开槽161。

其中，所述第一开槽121为所述第三开槽161的一部分，所述第二基材层14从所述第三开槽161内裸露出来。

在本实施方式中，步骤S4还包括：去除从所述第五开槽122内裸露出来的第一基材层11，以形成第四开槽162。

其中，所述第五开槽122为所述第四开槽162的一部分，所述第二基材层14从所述第四开槽162内裸露出来。

其中，可以通过蚀刻、机械切割、激光等方式形成所述第三开槽161及所述第四开槽162。在本实施方式中，所述第三开槽161及所述第四开槽162通过蚀刻方式形成。

步骤S5，请参阅图5，选择性电镀，以在所述第三开槽161内形成第一电镀铜层17，并在所述第二基材层14上形成第二电镀铜层18。

在本实施方式中，步骤S5还包括：选择性电镀，以在所述第四开槽162内形成第一电镀铜层17。

在本实施方式中，步骤S5还包括：选择性电镀，在位于所述第一阶梯段101及/或所述第四阶梯段104内的所述第二铜箔层13上形成第三电镀铜层21。在其他实施方式中，还可以不在所述第二铜箔层13上形成第三电镀铜层21。

步骤S6，请参阅图6，将所述第一铜箔层12制作形成第一导电线路层23，将第二铜箔层13及第三电镀铜层21制作形成第二导电线路层24，并将第一电镀铜层17制作形成第三导电线路层19，以形成电路基板110。

在本实施方式中，步骤S6还包括：将所述第二电镀铜层18制作形成第四导电线路层25。

具体地，所述第一导电线路层23包括至少一第一信号线路231及至少一第二外接线路232，所述第一信号线路231位于所述第一阶梯段101内，所述第二外接线路232位于所述第三阶梯段103内。所述第二导电线路层24包括至少一第三外接线路241、至少一第二信号线路242、一第三结点线路243及一第四结点线路244。所述第三外接线路241位于所述第一阶梯段101内，所述第二信号线路242、第三结点线路243及第四结点线路244位于所述第三阶梯段103内。所述第三导电线路层19包括至少一第一外接线路191、一第一结点线路192、一第二结点线路193及第三信号线路194。所述第一外接线路191、第一结点线路192及第二结点线路193位于所述第二阶梯段102内，所述第三信号线路194位于所述第四阶梯段104内。所述第四导电线路层25包括至少一第四信号线路251及至少一第五信号线路252。所述第四信号线路251位于所述第二阶梯段102内，所述第五信号线路252位于所述第四阶梯段104内。所述第一结点线路192连接所述第一基材层11与所述第二基材层14并与所述第一导电线路层23的所述第一信号线路231电连接。所述第二结点线路193电连接位于所述第三阶梯段103内的所述第一导电线路层23的第二外接线路232且与所述第三结点线路243电连接。所述第三结点线路243与位于所述第二阶梯段102内的所述第四导电线路层25的所述第四信号线路251电连接。所述第四结点线路244与所述第四阶梯段104内的第五信号线路252电连接。

其中，所述第二基材层14与所述第一基材层11不在同一层上且呈错位阶梯状排布。所述第二基材层14与所述第二导电线路层24位于同一层上。所述第一导电线路层23与所述第三导电线路层19不在同一层上且呈错位阶梯状排布。所述第二导电线路层24与所述第四导电线路层25不在同一层上且呈错位阶梯状排布。具体地，所述第一外接线路191及所述第三信号线路194与所述第一基材层11位于同一层。所述第三外接线路241及所述第二信号线路242与所述第二基材层14位于同一层。

步骤S7，请参阅图7，在所述电路基板110的相背两表面上分别贴合一第一覆盖层31和一第二覆盖层32，以形成多层电路板100。

在本实施方式中，所述第一覆盖层31上形成有第一开口311及第二开口312。所述第一外接线路191从所述第一开口311内裸露出来，所述第二外接线路232从所述第二开口312内裸露出来。在其他实施方式中，所述第一覆盖层31上还可以形成其他数量的开口，也可以不形成开口。

在本实施方式中，所述第二覆盖层32上形成有第三开口321。所述第三外接线路241从所述第三开口321内裸露出来。在其他实施方式中，所述第二覆盖层32上还可以形成其他数量的开口，也可以不形成开口。

步骤S8，请参阅图8，在所述多层电路板100上贴装上多个电子元件200。

在本实施方式中，多个所述电子元件200分别与从所述第一开口311内裸露出来的所述第一外接线路191、从所述第二开口312内裸露出来的所述第二外接线路232及所述第三开口321内裸露出来的所述第三外接线路241电连接。

请参阅图6-7，本发明还提供一种多层电路板100。所述多层电路板100包括一电路基板110及形成在所述电路基板110的相背两表面上的第一覆盖层31及第二覆盖层32。

其中，所述电路基板110包括第一基材层11、形成在所述第一基材层11相背两表面上的第一导电线路层23和第二导电线路层24、第二基材层14及形成在所述第二基材层14上的第三导电线路层19。所述多层电路板100分为连接的第一阶梯段101及第二阶梯段102。所述第一阶梯段101与所述第二阶梯段102呈错位阶梯状排布。所述第一基材层11、所述第一导电线路层23及所述第二导电线路层24位于所述第一阶梯段101内，所述第二基材层14及所述第三导电线路层19位于所述第二阶梯段102内。所述第二基材层14与所述第一基材层11不在同一层上且呈错位阶梯状排布且与所述第二导电线路层24位于同一层上。所述第三导电线路层19包括一第一外接线路191及至少一第一结点线路192，所述第一结点线路192连接所述第一基材层11与所述第二基材层14并与所述第一导电线路层23电连接。所述第一外接线路191与所述第一基材层11位于同一层。

其中，所述多层电路板100还包括一形成在所述第二基材层14上且与所述第三导电线路层19相背的第四导电线路层25。所述第四导电线路层25与所述第二导电线路层24不在同一层上且呈错位阶梯状排布。

其中，所述多层电路板100还分为与所述第二阶梯段102连接的第三阶梯段103，所述第二阶梯段102与第三阶梯段103呈错位阶梯状排布。所述第一基材层11、所述第一导电线路层23及所述第二导电线路层24还位于所述第三阶梯段103内。位于所述第三阶梯段103内的第一基材层11与位于第二阶梯段102内的第二基材层14之间具有一错位缝隙41。所述第三导电线路层19还包括一第二结点线路193，所述第二结点线路193电连接位于所述第三阶梯段103内的所述第一导电线路层23。位于所述第三阶梯段103内的所述第二导电线路层24包括至少一第三结点线路243，所述第三结点线路243与位于所述第二阶梯段102内的所述第四导电线路层25电连接且与所述第二结点线路193在所述错位缝隙41内电连接。

其中，所述多层电路板100还分为与所述第三阶梯段103连接的第四阶梯段104，所述第四阶梯段104与所述第三阶梯段103呈错位阶梯状排布。所述第二基材层14、所述第三导电线路层19及所述第四导电线路层25还位于所述第四阶梯段104内。位于所述第三阶梯段103内的所述第二导电线路层24包括至少一第四结点线路244，所述第四结点线路244与位于所述第四阶梯段104内的所述第四导电线路层25电连接。

具体地，所述第一导电线路层23包括至少一第一信号线路231及至少一第二外接线路232，所述第一信号线路231位于所述第一阶梯段101内，所述第二外接线路232位于所述第三阶梯段103内。所述第二导电线路层24还包括至少一第三外接线路241及至少一第二信号线路242。所述第三外接线路241位于所述第一阶梯段101内，所述第二信号线路242位于所述第三阶梯段103内。所述第三导电线路层19还包括至少一第一外接线路191及第三信号线路194。所述第一外接线路191位于所述第二阶梯段102内，所述第三信号线路194位于所述第四阶梯段104内。所述第四导电线路层25包括至少一第四信号线路251及至少一第五信号线路252。所述第四信号线路251位于所述第二阶梯段102内，所述第五信号线路252位于所述第四阶梯段104内。所述第一结点线路192与所述第一导电线路层23的所述第一信号线路231电连接。所述第二结点线路193电连接所述第二外接线路232及所述第三结点线路243。所述第三结点线路243与所述第四信号线路251电连接。所述第四结点线路244与所述第五信号线路252电连接。

在本实施方式中，所述第一覆盖层31上形成有第一开口311及第二开口312。所述第一外接线路191从所述第一开口311内裸露出来，所述第二外接线路232从所述第二开口312内裸露出来。在其他实施方式中，所述第一覆盖层31上还可以形成其他数量的开口，也可以不形成开口。

在本实施方式中，所述第二覆盖层32上形成有第三开口321。所述第三外接线路241从所述第三开口321内裸露出来。在其他实施方式中，所述第二覆盖层32上还可以形成其他数量的开口，也可以不形成开口。

在本实施方式中，从所述第一开口311内裸露出来的所述第一外接线路191、从所述第二开口312内裸露出来的所述第二外接线路232及所述第三开口321内裸露出来的所述第三外接线路241用于外接电子元件200。

其中，所述第一导电线路层23、所述第二导电线路层24、所述第三导电线路层19及所述第四导电线路层25的厚度可以相同，也可以不同。

本发明提供的多层电路板及其制作方法，将一双面覆铜基板通过蚀刻、基材的选择性涂布及选择性电镀的方式制作成呈错位阶梯状排布的导电线路层与基材层，1)相邻的基材层之间不包括导电线路层，从而能够降低多层电路板的厚度，减少线路增层的流程、降低多层线路板的制作成本；2)在相邻的阶梯段的连接处采用结点线路代替导通孔直接实现导电线路层之间的电导通，能够避免在制作导通孔时可能会出现的扯胶风险、降低信号传输损耗、增加布线密度；3)可以通过选择性电镀调整导电线路层的厚度，从而可以搭载具有不同电流需求的产品，进而能够提升多层相电路板的设计灵活性；4)因不同阶梯段之间的导电线路层之间是错位阶梯状排布的，因此，不同阶梯段之间的导电线路层之间不会出现重叠，从而不同的导电线路层均可形成焊垫，从而能够满足更多的打件需求，增加产品的功能特性，进而满足电路板的高密度的发展需求；5)不同阶梯段之间的导电线路层之间及基材层之间未叠设在一起，从而可以使得本案的多层线路板保持与双面覆铜基板相同的挠折性；6)因本案的多层电路板的制作并不需要压合，因此，可以避免现有技术中因压合过程产生的多层板层间对位不良、开盖制程不良及压合不良等问题。

以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种多层电路板，所述多层电路板包括第一基材层、形成在所述第一基材层相背两表面上的第一导电线路层和第二导电线路层、第二基材层及形成在所述第二基材层上的第三导电线路层；其特征在于，所述多层电路板分为连接的第一阶梯段及第二阶梯段；所述第一阶梯段与所述第二阶梯段呈错位阶梯状排布；所述第一基材层、所述第一导电线路层及所述第二导电线路层位于所述第一阶梯段内，所述第二基材层及所述第三导电线路层位于所述第二阶梯段内；所述第二基材层与所述第一基材层不在同一层上且呈错位阶梯状排布，所述第二基材层与所述第二导电线路层位于同一层上；所述第三导电线路层包括一第一外接线路及至少一第一结点线路，所述第一结点线路连接所述第一基材层与所述第二基材层并与所述第一导电线路层电连接；所述第一外接线路与所述第一基材层位于同一层。

2.如权利要求1所述的多层电路板，其特征在于，所述第一外接线路低于所述第一导电线路层，所述第二导电线路层的厚度与所述第一导电线路层的厚度不同。

3.如权利要求1所述的多层电路板，其特征在于，所述多层电路板还包括一形成在所述第二基材层上且与所述第三导电线路层相背的第四导电线路层；所述多层电路板还分为与所述第二阶梯段连接的第三阶梯段；所述第二阶梯段与第三阶梯段呈错位阶梯状排布；所述第一基材层、所述第一导电线路层及所述第二导电线路层还位于所述第三阶梯段内；位于所述第三阶梯段内的第一基材层与位于第二阶梯段内的第二基材层沿垂直所述多层电路板厚度方向错开形成一错位缝隙；所述第三导电线路层还包括一第二结点线路，所述第二结点线路电连接位于所述第三阶梯段内的所述第一导电线路层；位于所述第三阶梯段内的所述第二导电线路层包括至少一第三结点线路，所述第三结点线路与位于所述第二阶梯段内的所述第四导电线路层电连接，所述第三结点线路与所述第二结点线路在所述错位缝隙内电连接。

4.如权利要求3所述的多层电路板，其特征在于，所述多层电路板还分为与所述第三阶梯段连接的第四阶梯段，所述第四阶梯段与所述第三阶梯段呈错位阶梯状排布；所述第二基材层、所述第三导电线路层及所述第四导电线路层还位于所述第四阶梯段内；位于所述第三阶梯段内的所述第二导电线路层包括至少一第四结点线路，所述第四结点线路与位于所述第四阶梯段内的所述第四导电线路层电连接。

5.如权利要求4所述的多层电路板，其特征在于，所述多层电路板还包括一形成在所述第一导电线路层及第三导电线路层上的第一覆盖层及一形成在所述第二导电线路层及第四导电线路层上的第二覆盖层，所述第一覆盖层或所述第二覆盖层上形成有至少一开口，部分所述第一导电线路层、部分所述第二导电线路层、部分所述第三导电线路层、部分所述第四导电线路层中的一个或多个从所述开口内裸露出来，以连接电子元件。

6.一种多层电路板的制作方法，包括步骤：

提供一双面覆铜基板，所述双面覆铜基板包括一第一基材层及形成在所述第一基材层上的第一铜箔层和第二铜箔层；所述双面覆铜基板分为连接的第一阶梯段及第二阶梯段；

分别去除位于所述第二阶梯段内的所述第一铜箔层和第二铜箔层，以形成第一开槽及第二开槽；

在所述第二开槽内选择性涂布第二基材层；

去除从所述第一开槽内裸露出来的第一基材层，以形成第三开槽；

在所述第三开槽内形成第一电镀铜层；及

分别将所述第一铜箔层、所述第二铜箔层及所述第一电镀铜层制作形成第一导电线路层、第二导电线路层及第三导电线路层；所述第二基材层与所述第一基材层不在同一层上且呈错位阶梯状排布，所述第二基材层与所述第二导电线路层位于同一层上；所述第三导电线路层包括一第一外接线路及至少一结点线路，所述结点线路连接所述第一基材层与所述第二基材层并与所述第一导电线路层电连接；所述第一外接线路与所述第一基材层位于同一层。

7.如权利要求6所述的多层电路板的制作方法，其特征在于，在“在所述第三开槽内形成第一电镀铜层”的步骤的同时，还包括步骤：在所述第二基材层的表面进行选择性电镀，以在所述第二基材层的表面形成第二电镀铜层；在“分别将所述第一铜箔层、所述第二铜箔层及所述第一电镀铜层制作形成第一导电线路层、第二导电线路层及第三导电线路层”的步骤的同时，还包括步骤：将所述第二电镀铜层制作形成第四导电线路层。

8.如权利要求7所述的多层电路板的制作方法，其特征在于，所述双面覆铜基板还分为与所述第二阶梯段连接的第三阶梯段，所述第三阶梯段内的所述第一导电线路层及所述第二导电线路层的形成步骤与所述第一阶梯段内的所述第一导电线路层及所述第二导电线路层的形成步骤一致；位于所述第三阶梯段内的第一基材层与位于第二阶梯段内的第二基材层沿垂直所述多层电路板厚度方向错开形成一错位缝隙，所述第一电镀铜层与从所述错位缝隙内露出的第二铜箔层相接触；所述第三导电线路层还包括一第二结点线路，所述第二结点线路电连接位于所述第三阶梯段内的所述第一导电线路层；位于所述第三阶梯段内的所述第二导电线路层包括至少一第三结点线路，所述第三结点线路与位于所述第二阶梯段内的所述第四导电线路层电连接，所述第三结点线路与所述第二结点线路在所述错位缝隙内电连接。

9.如权利要求8所述的多层电路板的制作方法，其特征在于，所述多层电路板还分为与所述第三阶梯段连接的第四阶梯段，所述第四阶梯段内的所述第三导电线路层及所述第四导电线路层的形成步骤与所述第二阶梯段内的所述第三导电线路层及所述第四导电线路层的形成步骤一致；位于所述第三阶梯段内的所述第二导电线路层包括至少一第四结点线路，所述第四结点线路与位于所述第四阶梯段内的所述第四导电线路层电连接。

10.如权利要求7所述的多层电路板的制作方法，其特征在于，在所述第二基材层的表面进行选择性电镀的同时，还包括步骤：在位于所述第一阶梯段或第四阶梯段内的所述第二铜箔层的表面电镀，以在所述第二铜箔层上形成第三电镀铜层；在将第二铜箔层制作形成第二导电线路层的同时，还包括步骤：将所述第三电镀铜层与所述第二铜箔层一起制作形成第二导电线路层。

Images