CN112888163A - 电路板及电路板的制作方法 - Google Patents

电路板及电路板的制作方法 Download PDF

Info

Publication number
CN112888163A
CN112888163A CN201911203013.8A CN201911203013A CN112888163A CN 112888163 A CN112888163 A CN 112888163A CN 201911203013 A CN201911203013 A CN 201911203013A CN 112888163 A CN112888163 A CN 112888163A
Authority
CN
China
Prior art keywords
hole
circuit board
hole section
section
crimp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911203013.8A
Other languages
English (en)
Inventor
郭聪
丁大舟
余晋磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shennan Circuit Co Ltd
Original Assignee
Shennan Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shennan Circuit Co Ltd filed Critical Shennan Circuit Co Ltd
Priority to CN201911203013.8A priority Critical patent/CN112888163A/zh
Publication of CN112888163A publication Critical patent/CN112888163A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请公开了一种电路板和电路板的制作方法。该电路板上设有通孔,通孔沿轴向设有至少两层导电层,各导电层之间彼此绝缘,且各导电层被配置为彼此独立的网络连接层。通过在电路板上设置通孔,并在通孔内沿轴向设置至少两层导电层,且各导电层之间彼此绝缘,各导电层被配置为彼此独立的网络连接层,因而本申请能够在电路板上的同一孔位实现多层网络走线,增加了同一孔位的走线容量。

Description

电路板及电路板的制作方法
技术领域
本申请涉及印刷电路板技术领域,特别是涉及一种电路板及电路板的制作方法。
背景技术
随着高密度集成电路技术和微电子技术的发展,电子产品的体积变得更薄、更小,且电路板的功能也变得更加强大,进而需要电路板在面积不变的情况下增加走线数量以增加电路板的功能,或者需要电路板的体积减小减薄且走线数量也得到增加。
目前,在多层电路板的制作布线设计中,不同层间网络连接都是利用过孔。由于每个过孔在电路板板面上占据一定面积,则电路板设计的网络越多,过孔的数量就越多,这样过孔在电路板板面的占据面积就越大,则电路板上的布线空间就越少,电路板的体积就无法做到更薄、更小。
发明内容
本申请主要提供一种电路板及电路板的制作方法,以解决电路板上的过孔影响电路板的布线空间的问题。
为解决上述技术问题,本申请采用的一个技术方案是:提供一种电路板。该电路板上设有通孔,通孔沿轴向设有至少两层导电层,各导电层之间彼此绝缘,且各导电层被配置为彼此独立的网络连接层。
在一些实施方式中,所述通孔沿轴向包括第一孔段和第二孔段,所述第一孔段的孔径大于所述第二孔段的孔径,所述第一孔段和所述第二孔段均设有所述导电层。
在一些实施方式中,所述第一孔段位于所述电路板的表面的开口边缘处设置有第一焊盘,所述第一焊盘与所述第一孔段对应的所述导电层电连接;所述第二孔段位于所述电路板的另一表面的开口边缘处设置有第二焊盘,所述第二焊盘与所述第二孔段对应的所述导电层电连接。
在一些实施方式中,所述电路板具有彼此背离的第一表面和第二表面,所述电路板上设有至少两个所述通孔,所述第一表面和所述第二表面均设有至少一个所述第一孔段的开口。
在一些实施方式中,所述第一孔段被配置为压接孔,所述压接孔还用于连接具有压接针的电子元件。
在一些实施方式中,所述电路板还包括具有压接针的电子元件,所述压接针插接于所述第一孔段,且所述压接针与所述第一孔段对应的所述导电层电连接。
在一些实施方式中,所述电路板的板厚为4mm至8mm,所述压接孔沿轴向长度为1.5mm。
在一些实施方式中,所述压接孔的孔径与所述第二孔段的孔径之比大于等于2。
在一些实施方式中,所述通孔还包括第三孔段,所述第二孔段位于所述第一孔段与所述第三孔段之间,所述第三孔段的孔径大于所述第二孔段的孔径,所述第三孔段设有所述导电层,所述第一孔段和所述第三孔段均被配置为压接孔。
为解决上述技术问题,本申请采用的另一个技术方案是:提供一种电路板的制作方法。该电路板的制作方法包括:提供一电路板;对电路板进行钻孔,以在电路板上形成通孔;对通孔进行金属化,以形成覆盖通孔的内侧壁的金属层;对应通孔的位置进行再次钻孔,以使得通孔内的金属层断开而形成沿轴向的多层导电层,各导电层被配置为彼此独立的网络连接层。
本申请的有益效果是:区别于现有技术的情况,本申请公开了一种电路板和电路板的制作方法。本申请实施例通过在电路板上设置通孔,并在通孔内沿轴向设置至少两层导电层,且各导电层之间彼此绝缘,各导电层被配置为彼此独立的网络连接层,该网络连接层用于实现电路板上不同层芯板上的电路的连通,从而电路板上的同一孔位可以实现多层网络走线,增加了同一孔位的走线容量,有利于减少电路板的开孔位,进而增加电路板的布线空间,即可增加电路板上的走线数量。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,其中:
图1是本申请提供的电路板第一实施例的结构示意图;
图2是本申请提供的电路板第二实施例的结构示意图;
图3是本申请提供的电路板第三实施例的结构示意图;
图4是本申请提供的电路板第四实施例的结构示意图;
图5是本申请提供的电路板第五实施例的结构示意图;
图6是本申请提供的电路板第六实施例的结构示意图;
图7是本申请提供的电路板的制作方法一实施例的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请的一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请实施例中的术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元,而是可选地还包括没有列出的步骤或单元,或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其他实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其他实施例相结合。
本申请提供一种电路板100,参阅图1,参阅图1是本申请提供的电路板一实施例的结构示意图。
该电路板100上设有通孔10,通孔10贯穿电路板100,通孔10沿轴向设有至少两层导电层12,各导电层12之间彼此绝缘,且各导电层12被配置为彼此独立的网络连接层。
电路板100由多层芯板层压而成,各芯板上均具有电路走线图,网络连接层用于实现各层芯板之间的电路连接。
例如,电路板100包括12层芯板,现需要将第1层芯板上的电路与第4层芯板上的电路连通,以及同时需要将第6层芯板上的电路与第10层芯板的电路连通,通孔10贯穿12层芯板,则可通过在同一通孔10内设置两层导电层12,其中一层导电层12作为第1层芯板的电路和第4层芯板的电路的网络连接层,即该导电层12电连接第1层芯板上的电路和第4层芯板上的电路,另一层导电层12作为第6层芯板上的电路和第10层芯板上的电路的网络连接层,该另一层导电层12电连接第6层芯板上的电路和第10层芯板上的电路。
本申请实施例通过在电路板100上设置通孔10,并在通孔10内沿轴向设置至少两层导电层,且各导电层12之间彼此绝缘,各导电层12被配置为彼此独立的网络连接层,该网络连接层用于实现电路板100上至少两层芯板上的电路的连通,从而电路板100上的同一孔位可以实现多层网络走线,增加了同一孔位的走线容量,有利于减少电路板100的开孔位,进而增加电路板100的各层芯板的布线空间,即可增加各层芯板上的走线数量。
同一通孔10内可设置两层、三层或四层等数量的导电层12,同一通孔10内的导电层12的数量可以依照需求进行设置,本申请对此不作限制。
参阅图2,通孔10沿轴向包括第一孔段11和第二孔段13,第一孔段11的孔径大于第二孔段13的孔径,第一孔段11和第二孔段13均设有导电层12,第一孔段11上的导电层12与第二孔段13上的导电层12彼此绝缘。
通孔10可以呈阶梯孔状,在电路板100上制作阶梯状的通孔10,并对阶梯状通孔10进行沉铜电镀,以形成金属化的阶梯状通孔10,之后再次进行钻孔,此次钻孔的孔径小于第一孔段11的孔径且大于第二孔段13的孔径,进而使得第一孔段11上的导电层12与第二孔段13上的导电层12断开,形成互不导通的两层导电层12,每层导电层12可作为一网络连接层。
参阅图3,电路板100还包括具有压接针20的电子元件,第一孔段11被配置为压接孔,压接孔用于连接具有压接针20的电子元件,压接针20插接于第一孔段11,且压接针20与第一孔段11对应的导电层12电连接。
相对于在电路板100上设置柱状通孔作为压接孔的方案,本实施例中通过将第一孔段11配置为压接孔,第二孔段13可不配置为压接孔,因而可相对减小第二孔段13的孔径,使得第二孔段13的孔径小于第一孔段11的孔径,进而在第二孔段13处相对增加了孔墙,提升了电路板100的布线空间。
进一步地,压接孔的孔径与第二孔段13的孔径之比大于等于2。换言之,第二孔段13的孔径可以相对第一孔段11的孔径减小百分之五十以上,因而在各层芯板上的走线线宽、走线间距、线到孔间距不变的情况下,可增加电路板上的走线数量。
本实施例中,进一步限制电路板100的板厚为4mm至8mm,压接孔沿轴向长度为1.5mm,即压接孔沿板厚方向长度为1.5mm,则电路板100的厚度减去压接孔的长度的剩余板厚可作为孔径较小的第二孔段13的长度,进而电路板100上至少还有百分之六十二点五的板厚可以通过形成孔径较小的第二孔段13以增加孔墙,从而提升电路板100的布线空间。
电路板100具有彼此背离的两个表面,第一孔段11位于其中一个表面的开口边缘处设置有第一焊盘14,第一焊盘14与第一孔段11对应的导电层12电连接;第二孔段13位于另一个表面的开口边缘处设置有第二焊盘15,第二焊盘15与第二孔段13对应的导电层12电连接。其中,第一焊盘14和第二焊盘15可用于焊接电子元件。
参阅图4,电路板100具有彼此背离的第一表面21和第二表面22,电路板100上设有至少两个通孔10,第一表面21和第二表面22均设有至少一个第一孔段11的开口。换言之,电路板100上的通孔10存在位置相互倒置的两种设置方式,进而具有压接针20的电子元件可以安装于电路板100的第一表面21和第二表面22。
在另一些实施方式中,参阅图5,通孔10还可以包括第三孔段16,第二孔段13位于第一孔段11与所述第三孔段16之间,第三孔段16的孔径大于第二孔段13的孔径,第三孔段16也设有导电层12,第一孔段11和第三孔段16均被配置为压接孔,则具有压接针20的电子元件可以安装于电路板100的两表面,同时同一通孔10处可以实现三层网络走线。
在其他实施方式中,参阅图6,电路板100还可以包括多层子板30,每层子板30由多层芯板组成,该多层子板30层叠压制成电路板100,各层子板30上均设有子通孔31,子通孔31具有第一子孔段32和第二子孔段33,第一子孔段32和第二子孔段33上均设有导电层12,且第一子孔段32和第二子孔段33上的导电层12互不导通,各层子板30层叠设置而使得相应的各子通孔31依次层叠组合形成通孔10,因而可使得同一孔位具有多层导电层12。
例如,电路板100包括两层子板30,则电路板100上同一通孔10位可对应形成有四层导电层12;或者,其中一个子板30的子通孔31具有三段孔,从而该电路板100的同一通孔10位可对应形成有五层导电层12。
本申请还提供一种电路板的制作方法,请参阅图7,图7是本申请提供的电路板的制作方法一实施例的流程示意图,本实施例中,该电路板的制作方法包括:
S11:提供一电路板。
该电路板100包括有多层芯板,该多层芯板依次层叠压制,各层芯板上均设有电路走线。
S12:对电路板进行钻孔,以在电路板上形成通孔。
对电路板100进行钻孔,以在电路板100上形成通孔10,通孔10贯穿电路板100。
例如,通孔10呈阶梯状,通孔10包括第一孔段11和第二孔段13,其中第二孔段13的孔径小于第一孔段11的孔径。
例如,在电路板100上进行第一次钻孔,以形成第一孔段11。该第一次钻孔为控深钻孔,第一孔段11未贯穿电路板100。对应于第一孔段11的位置进行第二次钻孔,以形成与第一孔段11连通的第二孔段13,第一孔段11和第二孔段13形成贯穿电路板100的通孔10。
或者,在电路板100上进行第一次钻孔,第一次钻孔的孔径为上述第二孔段13的孔径大小,且第一次钻孔贯穿电路板100,再对应第一次钻孔的位置进行第二次钻孔,第二次钻孔为控深钻孔,且第二次钻孔的孔径为上述第一孔段11的孔径大小,从而形成连通的第一孔段11和第二孔段13。
S13:对通孔进行金属化,以形成覆盖通孔的内侧壁的金属层。
对通孔100进行金属化。换言之,对通孔100进行电镀沉铜,以形成覆盖通孔100的内侧壁的金属层,即该金属层作为一个整体同时覆盖第一孔段11和第二孔段13的内侧壁。
S14:对应通孔的位置进行再次钻孔,以使得通孔内的金属层断开而形成沿轴向的多层导电层。
对应于通孔10的位置进行再次钻孔,此次钻孔的孔径大于第二孔段的孔径且小于第一孔段的孔径,从而钻孔时可以清除第一孔段11与第二孔段13连接处的金属层,而不破坏第一孔段11和第二孔段13上的金属层,进而使得通孔10内的金属层自第一孔段11与第二孔段13连接处断开,并形成沿轴向的两层导电层12,该两层导电层12对应位于第一孔段11与第二孔段13内,且两层导电层12彼此绝缘,各导电层12被配置为彼此独立的网络连接层,网络连接层用于连接不同层芯板上的电路走线。
当通孔10包括三段孔,例如通孔10包括第一孔段11、第二孔段13和第三孔段16,则电路板100的同一孔位还可形成有三层导电层12。
通孔10内还可形成四层或五层等数量的导电层12,其具体结构可参照上述结构实施例,不再赘述。
区别于现有技术的情况,本申请公开了一种电路板和电路板的制作方法。本申请实施例通过在电路板上设置通孔,并在通孔内沿轴向设置至少两层导电层,且各导电层之间彼此绝缘,各导电层被配置为彼此独立的网络连接层,该网络连接层用于实现电路板上不同层芯板上的电路的连通,从而电路板上的同一孔位可以实现多层网络走线,增加了同一孔位的走线容量,有利于减少电路板的开孔位,进而增加电路板的布线空间,即可增加电路板上的走线数量。
以上所述仅为本申请的实施例,并非因此限制本申请的专利范围,凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种电路板,其特征在于,所述电路板上设有通孔,所述通孔沿轴向设有至少两层导电层,各所述导电层之间彼此绝缘,且各所述导电层被配置为彼此独立的网络连接层。
2.根据权利要求1所述的电路板,其特征在于,所述通孔沿轴向包括第一孔段和第二孔段,所述第一孔段的孔径大于所述第二孔段的孔径,所述第一孔段和所述第二孔段均设有所述导电层。
3.根据权利要求2所述的电路板,其特征在于,所述第一孔段位于所述电路板的表面的开口边缘处设置有第一焊盘,所述第一焊盘与所述第一孔段对应的所述导电层电连接;所述第二孔段位于所述电路板的另一表面的开口边缘处设置有第二焊盘,所述第二焊盘与所述第二孔段对应的所述导电层电连接。
4.根据权利要求2所述的电路板,其特征在于,所述电路板具有彼此背离的第一表面和第二表面,所述电路板上设有至少两个所述通孔,所述第一表面和所述第二表面均设有至少一个所述第一孔段的开口。
5.根据权利要求2至4任一项所述的电路板,其特征在于,所述第一孔段被配置为压接孔,所述压接孔还用于连接具有压接针的电子元件。
6.根据权利要求5所述的电路板,其特征在于,所述电路板还包括具有压接针的电子元件,所述压接针插接于所述第一孔段,且所述压接针与所述第一孔段对应的所述导电层电连接。
7.根据权利要求5所述的电路板,其特征在于,所述电路板的板厚为4mm至8mm,所述压接孔沿轴向长度为1.5mm。
8.根据权利要求5所述的电路板,其特征在于,所述压接孔的孔径与所述第二孔段的孔径之比大于等于2。
9.根据权利要求2所述的电路板,其特征在于,所述通孔还包括第三孔段,所述第二孔段位于所述第一孔段与所述第三孔段之间,所述第三孔段的孔径大于所述第二孔段的孔径,所述第三孔段设有所述导电层,所述第一孔段和所述第三孔段均被配置为压接孔。
10.一种电路板的制作方法,其特征在于,所述电路板的制作方法包括:
提供一电路板;
对所述电路板进行钻孔,以在所述电路板上形成通孔;
对所述通孔进行金属化,以形成覆盖所述通孔的内侧壁的金属层;
对应所述通孔的位置进行再次钻孔,以使得所述通孔内的金属层断开而形成沿轴向的多层导电层,各所述导电层被配置为彼此独立的网络连接层。
CN201911203013.8A 2019-11-29 2019-11-29 电路板及电路板的制作方法 Pending CN112888163A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911203013.8A CN112888163A (zh) 2019-11-29 2019-11-29 电路板及电路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911203013.8A CN112888163A (zh) 2019-11-29 2019-11-29 电路板及电路板的制作方法

Publications (1)

Publication Number Publication Date
CN112888163A true CN112888163A (zh) 2021-06-01

Family

ID=76039717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911203013.8A Pending CN112888163A (zh) 2019-11-29 2019-11-29 电路板及电路板的制作方法

Country Status (1)

Country Link
CN (1) CN112888163A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603623A2 (en) * 1992-12-23 1994-06-29 International Business Machines Corporation Joining of layers and multi-layer circuit boards
US20090045889A1 (en) * 2007-08-13 2009-02-19 Force 10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
CN102291934A (zh) * 2011-08-05 2011-12-21 华为技术有限公司 电镀通孔、印刷电路板以及制造电镀通孔的方法
CN207604033U (zh) * 2017-03-14 2018-07-10 开平依利安达电子第三有限公司 多网络通孔电路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0603623A2 (en) * 1992-12-23 1994-06-29 International Business Machines Corporation Joining of layers and multi-layer circuit boards
US20090045889A1 (en) * 2007-08-13 2009-02-19 Force 10 Networks, Inc. High-speed router with backplane using muli-diameter drilled thru-holes and vias
CN102291934A (zh) * 2011-08-05 2011-12-21 华为技术有限公司 电镀通孔、印刷电路板以及制造电镀通孔的方法
CN207604033U (zh) * 2017-03-14 2018-07-10 开平依利安达电子第三有限公司 多网络通孔电路板

Similar Documents

Publication Publication Date Title
US4170819A (en) Method of making conductive via holes in printed circuit boards
KR101145038B1 (ko) 프린트 배선판
US20050272276A1 (en) Wired circuit board and connection structure of wired circuit board
US20060183354A1 (en) Via providing multiple electrically conductive paths
US20060281361A1 (en) Connection structure of printed wiring board
JP2004335550A (ja) 多層プリント配線板の接続構造
EP2658354B1 (en) Golden finger and plate edge interconnection device
CN100589684C (zh) 埋图案基板及其制造方法
EP1443810A1 (en) Multilayer backplane with vias for pin connection
US6802120B2 (en) Method of manufacturing a printed wiring board having a non-through mounting hole
US9510455B2 (en) Electronic component embedded substrate and manufacturing method thereof
EP1813001B1 (en) Two piece mid-plane
CN112888163A (zh) 电路板及电路板的制作方法
CN101641461B (zh) 具有填铜穿透孔的多层印刷线路板
CN110996508A (zh) 电路板及其制作方法和电子设备
CN112752390B (zh) 多层电路板及其制作方法
CN219068482U (zh) 软硬板结合结构
CN113301716B (zh) 一种带异型孔的多层pcb板及加工方法
US11234331B2 (en) Multilayer printed circuit board and method for manufacturing the same
RU2534024C1 (ru) Способ изготовления многослойной печатной платы сверхплотного монтажа
KR100779505B1 (ko) 전자 부품을 삽입 실장하기 위한 홀을 구비한 인쇄회로기판
TW201143568A (en) Hybrid high/low-density multi-layer circuit board and its manufacturing process
CN112888199A (zh) 一种多层pcb板引脚插孔开设方法
CN116234161A (zh) 电路板及计算设备
CN113993293A (zh) 一种细线路板制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210601

RJ01 Rejection of invention patent application after publication