JP2005116811A - 多層配線回路基板およびその作製方法 - Google Patents

多層配線回路基板およびその作製方法 Download PDF

Info

Publication number
JP2005116811A
JP2005116811A JP2003349659A JP2003349659A JP2005116811A JP 2005116811 A JP2005116811 A JP 2005116811A JP 2003349659 A JP2003349659 A JP 2003349659A JP 2003349659 A JP2003349659 A JP 2003349659A JP 2005116811 A JP2005116811 A JP 2005116811A
Authority
JP
Japan
Prior art keywords
wiring
layer
cross
wiring board
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003349659A
Other languages
English (en)
Other versions
JP4363947B2 (ja
Inventor
Daisuke Mizutani
大輔 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2003349659A priority Critical patent/JP4363947B2/ja
Publication of JP2005116811A publication Critical patent/JP2005116811A/ja
Application granted granted Critical
Publication of JP4363947B2 publication Critical patent/JP4363947B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 高密度実装の要求と高周波化の要求を同時に満たす多層配線回路基板を低コストで製造する。
【解決手段】 第1の断面積の信号配線(13)を有し、両面に電源層(11)を設けた第1配線板(10)と、第1の断面積よりも小さい第2の断面積の高密度信号配線(23)を有し、実装面と反対側の面に電源(21)を設けた一対の第2配線板(20)とを個別に準備する。前記一対の第2配線板で第1配線板を挟むように、前記第1配線板の電源・グランド層と、第2配線板の電源・グランド層とを、所定の位置に導電性の貫通ビア(31)を有する接着性の絶縁シート(30)で張り合わせる。
【選択図】 図1

Description

本発明は、電子機器に使用する多層配線回路基板に関し、特に、1GHzを超える高周波への適応と、実装部品の高密度化に伴う微細化を両立させることのできる、製造コストを抑えた多層配線回路基板に関する。
従来、電子機器用のマザーボード、あるいはバックパネルと呼ばれる多層配線板では、動作周波数が1GHz以下のものがほとんどであった。そのため、LSIの微細化に伴う部品実装の高密度化に重点的に対応した技術開発がなされ、たとえばビルドアップ基板などの配線効率を向上させる努力がなされてきた。同時に、配線層数の低減によって、製品のコスト低減を実現し、また、動作周波数の増加に対しては、配線の特性インピーダンス整合精度を高精度化する努力がなされてきた。
しかし、基板の動作周波数が1GHzを超える高周波になるに到って、従来、配線の特性インピーダンスを整合させておけば成り立っていた配線板が、周波数に依存した損失を低減しなければ回路として成り立たないという問題に直面するようになった。
特に、3GHz以上の周波数では、周波数の増加にともなって、インピーダンスのわずかな不整合による損失が顕著になる。インピーダンス不整合は、たとえば、信号接続上は不要であるにもかかわらず基板内に残っているスタブと呼ばれる銅めっき余長部分などの存在によって生じる。
伝送損失の低減防止には、配線幅を大きくして配線の導体抵抗を低くすることが効果的である。しかし、配線幅を広くすることは、実装部品の高密度化の要請と相反する。微細化のためには、複数の配線層間を接続するためのビアホール(複数層間の貫通ビア)を多数形成する必要があるが、配線はこのビアホールを避けて形成しなければならない。したがって、最大配線幅は必然的にビアホールの間隔に依存し、伝送損失の低減には限界がある。
また、配線の特性インピーダンスを整合させる必要があるので、同じ配線層内で配線幅を変えるのは困難である。特性インピーダンスを整合させるために、絶縁材料の膜厚を配線幅に応じて変更しなければならないからである。このため、たとえ配線幅を広くして導体抵抗を低減する余地があったとしても、同一配線層内に高周波用の幅広の配線と、高密度用の微細な引き出し配線とを配置することが困難である。また、配線幅を変えるためには、各々の配線幅に応じた新たなビアホールを形成する必要があるため、さらに配線を通す余地を減少させてしまう。
一方、携帯電話やW−CDMA基地局などの無線通信の分野では、小型、高速、高周波を実現するビルドアップ基板の普及が著しい。ビルドアップ基板は、層間絶縁樹脂などを複数層重ねて積層成形し、ビア加工、めっき、パターン形成といったプロセスをとる。ビルドアップ基板は一般に小型パッケージ用に用いられ、また、歩留まりがよくないので、これをたとえばサーバや基地局ルータに用いられる60cm×60cmの大基板にそのまま適用することはできない。
簡単で歩留まりのよい高密度、多層配線回路基板を実現する方法として、配線パターンを形成した個別の支持体を、プリプレグ(未硬化のガラス強化プラスチック板)で張り合わせる方法が提案されている(たとえば特許文献1参照)。このプリプレグは、両面に接着層を有する絶縁体基板に、あらかじめビアホールを形成し、ビアホール内に導電性ペーストを充填したものである。しかし、この方法は高周波に対応しておらず、均一な配線幅を有する高密度配線基板を意図している。
特開2001−326458号公報
そこで、本発明は、1GHzを超える高周波への適応と、実装部品の微細化に伴う高密度化を両立し、かつ安価な多層配線回路基板を提供することを目的とする。
また、このような高周波への対応と高密度化を両立させる安価な多層配線回路基板を容易に製造することのできる多層配線回路基板の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の第1の側面では、多層配線回路基板は、
(a)第1絶縁材料層と、当該第1絶縁材料層に形成され第1の断面積を有する信号配線とを含む第1配線部と、
(b)第2絶縁材料層と、当該第2絶縁材料層に形成され前記第1の断面積よりも小さい第2の断面積の高密度信号配線とを含み、前記第1配線部を挟んで厚さ方向に対称に位置する一対の第2配線部と、
(c)前記第1配線部と各々の第2配線部との間に挿入され、所定の位置に形成された導電性の貫通ビアを有する接着性の絶縁層と、
(d)前記第1配線部と接着性絶縁層、および接着性絶縁層と第2配線部との間に位置する電源層と
を備える。
第1配線部において信号線路が形成される第1絶縁材料層の誘電率は、第2配線部において高密度信号配線が形成される第2絶縁材料層の誘電率よりも低い。
接着性絶縁層は、たとえば、熱硬化性樹脂をガラスクロスに含侵したコンポジット材料、熱硬化性樹脂をアラミド不織布に含侵したコンポジット材料、熱硬化性樹脂に被覆された樹脂材料などで形成される。
本発明の第2の側面では、多層配線回路基板の製造方法を提供する。この多層配線回路基板の製造方法は、
(a)第1の断面積の信号配線を有し、両面に電源層を設けた第1配線板と、第1の断面積よりも小さい第2の断面積の高密度信号配線を有し、実装面と反対側の面に電源層を設けた一対の第2配線板とを個別に準備する工程と、
(b)前記一対の第2配線板で第1配線板を挟むように、第1配線板の電源層と第2配線板の電源層とを、所定の位置に導電性の貫通ビアを有する接着性の絶縁シートで張り合わせる工程と、
を含む。
第1および第2の配線板を準備する工程は、第1の断面積の信号配線を第1の絶縁材料層に形成する工程と、第2の断面積の高密度信号配線を、第1の絶縁材料層よりも誘電率の大きい第2の絶縁材料層に形成する工程を含む。
上記の多層配線回路基板によれば、実装部品の高密度化と、動作周波数の高周波化との双方に対応することができる。
多層配線回路基板全体を貫通するスルービアを大幅に低減し、高周波に対応できる信号線の線幅を確保することができる。
また、高周波に対応可能な第1配線部を高密度配線部で両側から挟みこんだ対称構造とすることで、大基板であっても反りを排除することができる。
上記の多層配線回路基板の製造方法によれば、既存のプリント配線基板製造プロセスをそのまま用いて、高密度化と高周波化の双方に適応した多層配線回路基板を低コストで簡易に製造することができる。
また、高周波配線板と高密度配線板とを、それぞれの電源層(グランド層を含む)で張り合わせることによって、張り合わせ時に生じる特性インピーダンスのばらつきの影響を排除することができる。
また、ビアホールのスタブを最低限に抑えることができるので、特性インピーダンスの整合性が向上する。
以下、図面を参照して、本発明の良好な実施形態を説明する。
図1は、本発明の一実施形態に係る多層配線回路基板1の分解模式図である。多層配線板1は、高速配線板10と、この高速配線板を挟んで厚さ方向に対称に位置する一対の高密度配線板20と、高速配線板10と高密度配線板20の間に挿入されるビア入りプレプレグ30で構成される。高密度配線板20は、高速配線板に対して対称な位置に配置されるだけであり、内部配線構造は必ずしも対称である必要はない。
高速配線板10は、絶縁層14に形成された高速、高周波伝送に必要な高周波信号線13と、貫通ビア12と、両面に形成された電源層11とを有する。一方、高密度配線板20は、LSIや、LSIを直接搭載したパッケージ基板を高密度で実装する配線板であり、絶縁層24に形成された高密度信号配線23と、貫通ビア22と、高速配線板と対向する面に形成された電源層21とを有する。ここで、電源層11、21は、多層配線回路基板上の素子を駆動する際の基準電圧となるGND電圧(たとえば0V)用のグランド層も含み、便宜上、電源・グランド層と称することとする。ビア入りプレプレグ30は接着性の絶縁シートから成り、所定の位置にあらかじめ形成された導電性の貫通ビア31を有する。
高速配線板10の高周波信号線13の断面積(信号線の線幅と厚さで規定される面積)は、高密度配線板20の高密度信号配線23の断面積よりも大きく設定されている。これにより、高周波信号線13の導体抵抗を低減する。また、高速配線板10の絶縁層14と高密度配線板20の絶縁層24は、絶縁層14の誘電率が絶縁層24の誘電率よりも小さくなるように材料が選択されている。たとえば、高密度配線板20の絶縁層24の誘電率は4.5〜4.7であるのに対し、高速配線板10の絶縁層14の誘電率は3.5〜3.7あるいはそれ以下である。
低誘電率の絶縁層14と、これに形成された断面積の大きい高周波信号線13とで、第1配線部を構成する。一方、絶縁層14よりも誘電率の高い絶縁層24と、これに形成された信号線断面積の小さい高密度信号線23とで、第2配線部を構成する。
ビア入りプレプレグ30として、熱硬化性樹脂をガラスクロスに含侵したコンポジット材料、熱硬化性樹脂をアラミド不織布に含侵したコンポジット材料、両面に熱硬化性樹を塗布した樹脂フィルムなどを用いる。樹脂フィルムは、たとえばポリイミドフィルムである。このようなプリプレグ30にレーザ加工などによって形成された層間接続用の貫通ビアホールに、導電性ペーストが充填されている。
高速配線板10の貫通ビア12と、高密度配線板20の貫通ビア22も、層間接続用のビアホール内に導電性樹脂を充填したものである。これにより、ビアホールのスタブを最低限に抑えることができる。また、高速配線板10には最低限必要な貫通ビア11が形成され、高周波信号線13の線幅や信号線配置の自由度を確保している。
図2は、図1の多層配線回路基板1の各部分を、真空積層プレスで一体にした状態を示す断面模式図である。図1において、高速配線板10の電源・グランド層11と、高密度配線板20の電源・グランド層21とを張り合わせ面として、接着性のプリプレグ30で張り合わせている。
あらかじめ層間接続用の貫通ビアを形成した接着性の絶縁シート(プリプレグ)30を用いて、層間距離精度を必要としない電源・グランド間で張り合わせる構造を採用することによって、張り合わせ時に生じる特性インピーダンスのばらつきの影響を排除することができる。
張り合わせの結果、多層配線回路基板1は、ひとつの回路基板内に、電気特性の異なる2つの配線部、すなわち、高速配線板10からなる高速配線部(第1配線部)と、これを挟んで膜厚方向に対称に位置する高密度配線板20からなる高密度配線部(第2配線部)とを備えることになる。外側に配置される高密度配線部(第2配線部)の貫通ビア22の一端部はプリプレグ(絶縁体)でふさがれ、露出を防止できるので、インピーダンスのずれを抑制し、高周波伝送の信頼性を確保することができる。同様に、内側に配置される高速配線部(第1配線部)の貫通ビア12も、その両端部で表面の露出が防止される。
図3〜6は、図1および2に示した多層配線回路基板1の製造工程を示す図である。このうち、図3と4は、図1の高周波配線板10と、高密度配線板20とを個別に準備する工程を示すものであり、配線幅、配線配置、材料、条件などは異なるものの、高周波配線板10と高密度配線板20の作製の双方に適用される。
まず、図3(a)において、たとえばガラスエポキシ材などの絶縁層41の両面に、厚さ35μmの銅箔43を張り付けたコア材40を準備する。
次に、図3(b)において、塩化銀など銅を腐食、溶解する溶液によって、コア材40の銅箔43を化学エッチングし、配線パターン43Sを形成する。このとき、パターンとして銅を残したい部分を覆うようにエッチングレジスト(不図示)をパターニングし、エッチングによる配線パターン43Sの形成後に、レジストを除去する。高速配線板10を準備する場合は、たとえば、配線幅200μm、厚さ35μmの高周波信号線のパターンを形成し、高密度配線板20を準備する場合は、配線幅90μm、厚さ35μmの高密度信号配線のパターンを形成する。
次に、図3(c)において、パターン43Sを形成したコア材40と、プリプレグ45を交互に積層し、最表面に銅箔47を重ねる。高速配線板10を準備する場合は、厚さ200μm、誘電率3.5〜3.7あるいはそれ以下のプリプレグを用いる。高密度配線板20を準備する場合は、厚さ100μm、誘電率4.5〜4.7のプリプレグを用いる。高速配線板20の絶縁層14となるプリプレグとしては、日立化成MCL−LX−67(誘電率3.5)や、松下電工MEGTRON−5(誘電率3.7)がある。高密度配線板20の絶縁層24となるプリプレグとしては、たとえば日立化成MCL−E−679F、松下電工R−1755(それぞれ誘電率4.5〜4.7)を用いることができる。
次に、図3(d)において、真空中で加熱プレスして一体化して、配線板50を形成する。高速配線板10を準備する場合は、200℃で1時間、高密度配線板20を準備する場合は、170℃で1時間加熱プレスする。
次に、図4(e)において、機械加工(ドリル)あるいはレーザ加工により、層間接続用のスルーホール51を形成する。
次に、図4(f)において、スルーホール内壁に銅めっきを施してめっき層53を形成し、層間接続を行う。
次に、図4(g)において、最表層の銅めっき層53と銅箔47を、塩化銅など銅を腐食、溶解する溶液によって化学エッチングし、パターン54を形成する。このときも、パターンとして銅を残したいところを覆うようにエッチングレジスト(不図示)をパターニングし、パターン54形成後にレジストを除去する。なお、図4(g)では図示しないが、さらにプリプレグと銅箔を積み上げて、多層配線板を形成してもよい。高速配線板10を準備する場合は、最表面の両面のパターンが、電源・グランド層を構成する。高密度配線板20を準備する場合は、最表層の実装面に形成されるパターンが、部品搭載用の導体パターンとなり、反対側の面に形成されるパターンが電源・グランド層となる。
次に、図4(h)において、スルーホール内に導電性樹脂55を充填する。
以上の工程により、それぞれ所定の配線幅の信号配線パターンを有する高速配線板10と、高密度配線板20を個別に準備する。
次に、図5(i)において、ビルドアップで個別に形成した高速配線板50Aと、高密度配線板50Bの間に、厚さ60μmのプリプレグ60を挿入する。プリプレグ60の所定の位置には、あらかじめ貫通孔が形成され、銅ペーストが充填された貫通ビア61が設けられている。高密度配線板50Bは、高速配線板50Aの両面側に、厚さ方向に対称となる位置関係で配置される。
高速配線板50Aの高周波信号線53aの断面積は、高密度配線板50Bの高密度信号配線53bよりも大きい。高速配線板50Aの絶縁層45aの誘電率は、高密度配線板50Bの絶縁層45bの誘電率よりも小さく設定されているので、誘電損失が小さい。
高速配線板50Aの両面の最表層には、電源・グランド層57aが形成されている。高密度配線板50Bの高速配線板50Aと対向する面には、電源・グランド層57bが形成され、反対側の実装面には、部品搭載用の導体パターン54が形成されている。このように、導電性の貫通ビア61を有するプリプレグ60を介して、高速配線層50Aの電源・グランド層57aと、高密度配線板50Bの電源・グランド層57bを張り合わせ面とする。
次に、図6(j)において、170℃で1時間、真空中で加熱プレスを行い、一体化して、多層配線回路基板が完成する。真空加熱プレスに先立ち、高速配線板50Aの両面側でプリプレグ60との位置合わせを行い、さらにその外側で、電源・グランド層57bが高速配線板50Aに対抗するように高密度配線板20を位置合わせする。真空加熱プレスによる一体化の後に、両面に部品実装パターンをエッチングにより形成する。
このように、複数の多層配線板を張り合わせてひとつの回路基板として使用する張り合わせ基板の技術を用いる。すなわち、LSIやLSIを直接搭載したパッケージ基板を高密度で実装するための高密度用の配線板50Bと、高速伝送に必要な信号配線を有する高周波用の配線板50Aを、あらかじめ別個に容易する。電気特性が異なる複数種類の配線板を、導電性の貫通ビアを有する接着性の絶縁層(プリプレグ)で張り合わせるので、従来のプリント配線基板製造プロセスをそのまま利用して、高周波化と高密度化の双方に適合する多層配線回路基板を製造することができる。
また、層間距離精度を必要としない電源−グランド層間で張り合わせるので、張り合わせ時に生じる特性インピーダンスのばらつきを低減することができる。
図7(a)は、本発明の高周波/高密度対応の多層配線回路基板の断面模式図を示し、図7(b)は、これと同等の配線構造を有する従来のスルーホール基板の断面模式図である。図7(a)と図7(b)の双方において、線幅100μm、線路長10cmの配線パターンと、線幅200μm、線路長10cmの高周波伝送線路パターンを配置した構成を有する。図7(a)では、入出力ビア71の底面が絶縁膜でふさがれているのに対し、図7(b)の従来のスルーホール基板では、入出力ビア72の片側が露出する。このようにビアの一方の面が露出すると、交流インピーダンスが下がり、特性インピーダンスの整合性が悪化する。
図8は、図7(a)に示した本発明の多層配線回路基板と、図7(b)に示した従来の多層配線回路基板の伝送損失の周波数依存性を示すグラフである。太線で示す伝送損失特性が、本願発明の多層配線回路基板によるものである。グラフから明らかなように、従来のスルーホール多層配線回路基板と比較して、本発明では5GHz以上の周波数において、伝送損失が低減されている。このように、実測グラフからも、高周波領域における本発明の多層配線回路基板の有効性が確認される。
最後に、上記説明に関して、以下の付記を開示する。
(付記1) 第1絶縁材料層と、当該第1絶縁材料層に形成され第1の断面積を有する信号配線とを含む第1配線部と、
第2絶縁材料層と、当該第2絶縁材料層に形成され前記第1の断面積よりも小さい第2の断面積の高密度信号配線とを含み、前記第1配線部を挟んで厚さ方向に対称に位置する一対の第2配線部と、
前記第1配線部と各々の第2配線部との間に挿入され、所定の位置に形成された導電性の貫通ビアを有する接着性の絶縁層と、
前記第1配線部と接着性絶縁層、および接着性絶縁層と第2配線部との間に位置する電源層と
を備える多層配線回路基板。
(付記2) 前記第1配線部において前記信号線路が形成される第1絶縁材料層の誘電率は、第2配線部において前記高密度信号配線が形成される第2絶縁材料層の誘電率よりも低いことを特徴とする付記1に記載の多層配線回路基板。
(付記3) 前記接着性絶縁層は、熱硬化性樹脂をガラスクロスに含侵したコンポジット材料、熱硬化性樹脂をアラミド不織布に含侵したコンポジット材料、熱硬化性樹膜で被覆された樹脂材料のいずれかで形成されることを特徴とする付記1に記載の多層配線回路基板。
(付記4) 前記接着性絶縁層の樹脂材料は、ポリイミドであることを特徴とする付記3に記載の多層配線回路基板。
(付記5) 前記接着性絶縁層の膜厚は、前記第1絶縁材料層および前記第2絶縁材料層の膜厚よりも薄いことを特徴とする付記2に記載の多層配線回路基板。
(付記6) 第1の断面積の信号配線を有し、両面に電源層を設けた第1配線板と、第1の断面積よりも小さい第2の断面積の高密度信号配線を有し、実装面と反対側の面に電源層を設けた一対の第2配線板とを個別に準備する工程と、
前記一対の第2配線板で第1配線板を挟むように、前記第1配線板の電源層と、第2配線板の電源層とを、所定の位置に導電性の貫通ビアを有する接着性の絶縁シートで張り合わせる工程と、
を含むことを特徴とする多層配線回路基板の製造方法。
(付記7) 前記第1および第2の配線板を準備する工程は、
前記第1の断面積の信号配線を、第1の絶縁材料層に形成する工程と、前記第2の断面積の高密度信号配線を、前記第1の絶縁材料層よりも誘電率の大きい第2の絶縁材料層に形成する工程を含むことを特徴とする付記6に記載の多層配線回路基板の製造方法。
(付記8) 前記接着性の絶縁シートとして、熱硬化性樹脂をガラスクロスに含侵したコンポジット材料、熱硬化性樹脂をアラミド不織布に含侵したコンポジット材料、両面に熱硬化性樹を塗布した樹脂フィルムのいずれかを用いることを特徴とする付記6に記載の多層配線回路基板の製造方法。
(付記9) 前記第1および第2の配線板を準備する工程は、第1配線板と第2配線板を、ビルドアップ基板として作製する工程を含むことを特徴とする付記6に記載の多層配線回路基板の製造方法。
(付記10) 前記接着性の絶縁シートの膜厚を、前記第1配線板の第1絶縁材料層と、第2配線板の第2絶縁材料層の膜厚よりも薄く設定することを特徴とする付記7に記載の多層配線回路基板の製造方法。
本発明の一実施形態に係る多層配線回路基板の分解模式図である。 本発明の一実施形態に係る多層配線回路基板の断面模式図である。 本発明の一実施形態に係る多層配線回路基板の製造工程(その1)である。 本発明の一実施形態に係る多層配線回路基板の製造工程(その2)であり、図3(d)に引き続く工程を示す。 本発明の一実施形態に係る多層配線回路基板の製造工程(その3)であり、図3および4で個別に作製した配線板を張り合わせ工程を示す。 本発明の一実施形態に係る多層配線回路基板の製造工程(その4)であり、張り合わせにより一体化された多層配線回路基板を示す。 従来の多層配線構造と本発明の多層配線構造とを比較する模式図である。 周波数と伝送損失の関係を示すグラフであり、本発明の多層配線回路基板による伝送損失低減の効果を示すグラフである。
符号の説明
1 多層配線回路基板
10、50A 高速配線板(第1配線板)
11、21、57a、57b 電源層(電源・グランド層)
12、22、55a、55b 配線板貫通ビア
13 高周波信号線路
14 高速配線板の絶縁層(第1絶縁材料層)
23 高密度信号配線
24 高密度配線板の絶縁層(第2絶縁材料層)
20、50B 高密度配線板(第2配線板)
30、60 プリプレグ(接着性絶縁層)
31、61 プリプレグ貫通ビア
40 コア材
41 コア材絶縁層
43、47 銅箔
45 プリプレグ(絶縁層)
51 ビアホール
71、72 入出力ビア

Claims (5)

  1. 第1絶縁材料層と、当該第1絶縁材料層に形成され第1の断面積を有する信号配線とを含む第1配線部と、
    第2絶縁材料層と、当該第2絶縁材料層に形成され前記第1の断面積よりも小さい第2の断面積の高密度信号配線とを含み、前記第1配線部を挟んで厚さ方向に対称に位置する一対の第2配線部と、
    前記第1配線部と各々の第2配線部との間に挿入され、所定の位置に形成された導電性の貫通ビアを有する接着性の絶縁層と、
    前記第1配線部と接着性絶縁層、および接着性絶縁層と第2配線部との間に位置する電源層と
    を備える多層配線回路基板。
  2. 前記第1配線部において前記信号線路が形成される第1絶縁材料層の誘電率は、第2配線部において前記高密度信号配線が形成される第2絶縁材料層の誘電率よりも低いことを特徴とする請求項1に記載の多層配線回路基板。
  3. 前記接着性絶縁層は、熱硬化性樹脂をガラスクロスに含侵したコンポジット材料、熱硬化性樹脂をアラミド不織布に含侵したコンポジット材料、熱硬化性樹膜で被覆された樹脂材料のいずれかで形成されることを特徴とする請求項1に記載の多層配線回路基板。
  4. 第1の断面積の信号配線を有し、両面に電源層を設けた第1配線板と、第1の断面積よりも小さい第2の断面積の高密度信号配線を有し、実装面と反対側の面に電源層を設けた一対の第2配線板とを個別に準備する工程と、
    前記一対の第2配線板で第1配線板を挟むように、前記第1配線板の電源層と、第2配線板の電源層とを、所定の位置に導電性の貫通ビアを有する接着性の絶縁シートで張り合わせる工程と、
    を含むことを特徴とする多層配線回路基板の製造方法。
  5. 前記第1および第2の配線板を準備する工程は、
    前記第1の断面積の信号配線を、第1の絶縁材料層に形成する工程と、前記第2の断面積の高密度信号配線を、前記第1の絶縁材料層よりも誘電率の大きい第2の絶縁材料層に形成する工程を含むことを特徴とする請求項4に記載の多層配線回路基板の製造方法。
JP2003349659A 2003-10-08 2003-10-08 多層配線回路基板およびその作製方法 Expired - Fee Related JP4363947B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003349659A JP4363947B2 (ja) 2003-10-08 2003-10-08 多層配線回路基板およびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003349659A JP4363947B2 (ja) 2003-10-08 2003-10-08 多層配線回路基板およびその作製方法

Publications (2)

Publication Number Publication Date
JP2005116811A true JP2005116811A (ja) 2005-04-28
JP4363947B2 JP4363947B2 (ja) 2009-11-11

Family

ID=34541468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003349659A Expired - Fee Related JP4363947B2 (ja) 2003-10-08 2003-10-08 多層配線回路基板およびその作製方法

Country Status (1)

Country Link
JP (1) JP4363947B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153499A1 (en) 2010-06-03 2011-12-08 Ddi Global Corp. Systems and methods of manufacturing printed circuit boards using blind and internal micro vias to couple subassemblies
JP2012074577A (ja) * 2010-09-29 2012-04-12 Hitachi Chem Co Ltd Svh付き多層配線基板
JP2013074154A (ja) * 2011-09-28 2013-04-22 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
US8942006B2 (en) 2013-01-19 2015-01-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. PCB stackup having high- and low-frequency conductive layers and having insulating layers of different material types
JP2016040797A (ja) * 2014-08-12 2016-03-24 日本シイエムケイ株式会社 多層プリント配線板
US9320154B2 (en) 2013-05-28 2016-04-19 Hitachi, Ltd. Method of manufacturing an interlayer connection substrate
WO2017056340A1 (ja) * 2015-09-29 2017-04-06 日立化成株式会社 多層配線板及びその製造方法
JPWO2021153016A1 (ja) * 2020-01-30 2021-08-05
US11335628B2 (en) 2019-05-29 2022-05-17 Denso Corporation Semiconductor package, semiconductor device and semiconductor package manufacturing method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119292A (ja) * 1986-11-07 1988-05-23 日本電気株式会社 多層配線板
JPH06152137A (ja) * 1992-11-12 1994-05-31 Nippon Telegr & Teleph Corp <Ntt> 多層プリント板構造
JPH08181458A (ja) * 1994-12-27 1996-07-12 Sony Corp 多層プリント配線板及びその製造方法
JP2000332419A (ja) * 1999-05-24 2000-11-30 Hitachi Ltd 多層プリント基板および液晶表示装置
JP2000353765A (ja) * 1999-04-06 2000-12-19 Fujitsu Ltd 配線基板及びこれを使用したチップモジュール
JP2003174265A (ja) * 2001-09-28 2003-06-20 Fujitsu Ltd 多層配線回路基板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119292A (ja) * 1986-11-07 1988-05-23 日本電気株式会社 多層配線板
JPH06152137A (ja) * 1992-11-12 1994-05-31 Nippon Telegr & Teleph Corp <Ntt> 多層プリント板構造
JPH08181458A (ja) * 1994-12-27 1996-07-12 Sony Corp 多層プリント配線板及びその製造方法
JP2000353765A (ja) * 1999-04-06 2000-12-19 Fujitsu Ltd 配線基板及びこれを使用したチップモジュール
JP2000332419A (ja) * 1999-05-24 2000-11-30 Hitachi Ltd 多層プリント基板および液晶表示装置
JP2003174265A (ja) * 2001-09-28 2003-06-20 Fujitsu Ltd 多層配線回路基板

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011153499A1 (en) 2010-06-03 2011-12-08 Ddi Global Corp. Systems and methods of manufacturing printed circuit boards using blind and internal micro vias to couple subassemblies
EP2577724A4 (en) * 2010-06-03 2015-07-01 Ddi Global Corp SYSTEMS AND METHOD FOR THE PRODUCTION OF FITTED PCB WITH THE USE OF PANELS AND INTERNAL MICRO DIRECTIONS FOR THE COUPLING OF SUB-ASSEMBLIES
KR101860965B1 (ko) * 2010-06-03 2018-07-05 디디아이 글로벌 코퍼레이션 서브어셈블리를 결합시키기 위해 블라인드 및 내부 마이크로 비아를 사용하는 인쇄 회로 기판 제조시스템 및 그 방법
JP2012074577A (ja) * 2010-09-29 2012-04-12 Hitachi Chem Co Ltd Svh付き多層配線基板
JP2013074154A (ja) * 2011-09-28 2013-04-22 Hitachi Chemical Co Ltd 多層配線基板及びその製造方法
US8942006B2 (en) 2013-01-19 2015-01-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. PCB stackup having high- and low-frequency conductive layers and having insulating layers of different material types
US9320154B2 (en) 2013-05-28 2016-04-19 Hitachi, Ltd. Method of manufacturing an interlayer connection substrate
JP2016040797A (ja) * 2014-08-12 2016-03-24 日本シイエムケイ株式会社 多層プリント配線板
JP2017069319A (ja) * 2015-09-29 2017-04-06 日立化成株式会社 多層配線板
KR20180054729A (ko) * 2015-09-29 2018-05-24 히타치가세이가부시끼가이샤 다층 배선판 및 그의 제조 방법
WO2017056340A1 (ja) * 2015-09-29 2017-04-06 日立化成株式会社 多層配線板及びその製造方法
KR102104185B1 (ko) 2015-09-29 2020-04-23 히타치가세이가부시끼가이샤 다층 배선판 및 그의 제조 방법
US11335628B2 (en) 2019-05-29 2022-05-17 Denso Corporation Semiconductor package, semiconductor device and semiconductor package manufacturing method
JPWO2021153016A1 (ja) * 2020-01-30 2021-08-05
WO2021153016A1 (ja) * 2020-01-30 2021-08-05 京セラ株式会社 配線基板
JP7431865B2 (ja) 2020-01-30 2024-02-15 京セラ株式会社 配線基板

Also Published As

Publication number Publication date
JP4363947B2 (ja) 2009-11-11

Similar Documents

Publication Publication Date Title
US5925206A (en) Practical method to make blind vias in circuit boards and other substrates
JP3927955B2 (ja) 層間電気接続が向上された多層印刷回路基板及びその作製方法
KR20130069469A (ko) 배선판 및 그 제조 방법
KR20030088357A (ko) 금속 코어 기판 및 그 제조 방법
JPH05198946A (ja) 多層プリント回路基板の製造方法
US20080210460A1 (en) Circuit board structure with capacitors embedded therein and method for fabricating the same
TWI296492B (en) Un-symmetric circuit board and method for fabricating the same
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JPH08125342A (ja) フレキシブル多層配線基板とその製造方法
KR20040043736A (ko) 세라믹 다층기판 및 그 제조방법
JP4363947B2 (ja) 多層配線回路基板およびその作製方法
US6745463B1 (en) Manufacturing method of rigid flexible printed circuit board
JP2005079402A (ja) 回路基板およびその製造方法
WO2004017689A1 (ja) 多層プリント配線板及びその製造方法
US6586687B2 (en) Printed wiring board with high density inner layer structure
US20110005071A1 (en) Printed Circuit Board and Manufacturing Method Thereof
KR100699240B1 (ko) 소자 내장 인쇄회로기판 및 그 제조방법
JPH0794868A (ja) 多層配線基板及びその製造方法
JPS59175796A (ja) 多層印刷配線板の製造方法
JPS62186594A (ja) 多層印刷配線板の製造方法
KR20140148111A (ko) 경연성 인쇄회로기판 및 그 제조방법
WO2003100852A1 (fr) Fil metallique de blindage dans une carte multicouches, puce a semi-conducteurs, element de circuit electronique et procede de production de ce fil
JP2005109299A (ja) 多層配線板およびその製造方法
JPS62186595A (ja) 多層印刷配線板の製造方法
JPH11186726A (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees