JPH06152137A - 多層プリント板構造 - Google Patents

多層プリント板構造

Info

Publication number
JPH06152137A
JPH06152137A JP32618792A JP32618792A JPH06152137A JP H06152137 A JPH06152137 A JP H06152137A JP 32618792 A JP32618792 A JP 32618792A JP 32618792 A JP32618792 A JP 32618792A JP H06152137 A JPH06152137 A JP H06152137A
Authority
JP
Japan
Prior art keywords
board
sub
power supply
layer
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32618792A
Other languages
English (en)
Inventor
Toru Kishimoto
亨 岸本
Shinichi Sasaki
伸一 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP32618792A priority Critical patent/JPH06152137A/ja
Publication of JPH06152137A publication Critical patent/JPH06152137A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 配線収容性、給電容量を向上し、かつ高速な
同時動作を可能とする多層プリント板構造の提供 【構成】 少なくとも1層以上の信号用配線層75と、
少なくとも1層以上からなるグランド層(リフアレンス
層)70から構成される、少なくとも1つ以上の信号用
サブ基板200と、少なくとも2層以上の電源層100
を有し、基板上に搭載される部品への電流供給および電
流帰路となる電源ペア間を、高誘電率基材102を使用
してラミネートするとともに、上記電源ペア以外の間
は、低誘電基材103を使用してラミネートして構成さ
れる、少なくとも1つ以上の給電用サブ基板300とを
具備し、前記信号用サブ基板200と前記給電用サブ基
板300とを接着材90にてラミネートし、前記信号用
サブ基板200と前記給電用サブ基板300の間を、所
定の大口径スルーホール62で接続を採った多層プリン
ト板構造

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は多層プリント板構造に関
するもので、特に電子装置システムの高速化、高密度実
装化により、優れた伝送性能、高い配線密度、優れた給
電能力を必要とする多層プリント板構造に関するもので
ある。
【0002】
【従来の技術】図4は、従来の多層プリント板構造の断
面図であって、3は部品を半田付けするための表面パッ
ド、63は信号層間あるいは電源層間の電気的接続をと
るためのスルーホール、76は信号配線層、81は電源
層、82は絶縁層である。なお、図で電源層81等は黒
線で示し、絶縁層82及び後記の80,80a,103
は白地で示してある。(以下他の図も同じ) 前記構造は、信号層数6層、表面層2層、電源層6層か
らなる極めて代表的な多層プリント板構造である。信号
層76は、2層を組にして電源層81にはさみこまれた
オフセット(ダブル)ストリップライン構成採用したも
のである。また信号層76の間、信号層76と表面パッ
ド3の間、電源層81の間、あるいは電源層81と表面
パッド3との間を接続するため、スルーホール63によ
り電気的な接続を採った構造である。
【0003】
【発明が解決しようとする課題】このような従来の多層
プリント板構造では、各基材をラミネートした後に、機
械的なドリリングにより穴あけを行ない、さらにメッキ
を施すことにより図4に示す(以下同様)スルーホール
63を形成し電気的な接続を採っている。このため、通
常2.54mmピッチにスルーホール63を設ける場合
を例にとると、スルーホール63の間隙をぬって通過で
きる配線本数は、3〜4本程度である。従ってその配線
密度は低く、多層プリント板に搭載された部品間の接続
ネット数の増加に対しては、信号層数を増すことによっ
て対処することが行なわれてきた。しかし多層化は、基
板製造コストの急激な増加を招く問題があった。即ち配
線密度向上には、信号層76に設けるパターンの微細化
もさることながら、スルーホール径の微細化が、もっと
も重要なキー技術となる。
【0004】これを解決するため、電着レジストを用い
たサブトトラクト法や、フルもしくはセミアディティブ
法による新たな製造プロセスが開発され、スルーホール
63形成用のドリル径も100μmφのものが一部使用
され、ファインパターン、ファインなスルーホール63
が形成できるようになってきた。またベリードヴィアの
ような技術によって、電気接続が必要な層間のみ接続す
ることも可能となってきた。しかしファインなスルーホ
ール形成には、微細なドリルを使用するため、そのドリ
ル長は短く、形成できるスルーホール長には制限があ
り、例えば100μmφのドリルを使用すると、スルー
ホール長は1mm程度に制限される。このため多層構造
のプリント板に微細スルーホールを設けることができな
い問題があった。
【0005】一方電子装置は、高速かつ高密度化の要求
が高く、その結果プリント板から給電する電流容量も増
加の一途をたどっている。電流容量増加への対処策とし
ては、電源層81の導体厚を増すことが最も有効な手立
てである。しかしながら、上記に示した新しいファイン
化へ対応した技術の使用を前提とした場合、厚い導体を
有する電源層81を多数同時にラミネートすると、プリ
ント板のトータル厚さが増し、その結果、微細なパター
ン形成はできるものの、微細なドリリングが不可能とな
り(ドリル径と穴に深さの比で定義するアスペクト比が
大きいと、ドリリング、メッキともに困難となる)、最
初に示したように、比較的大きな径を有するドリルを使
用する以外、手立てがなく、ひいては高密度化ができな
くなるといった問題を有していた。
【0006】また高速・高密度化と、デバイスの同時動
作数増加によって、電源雑音量(電源のゆらぎに起因し
た雑音)が増加するため、表面層には多数のディカップ
リングコンデンサを搭載し、電源ノイズ低減を図ること
が行なわれてきた。しかし多数のコンデンサ搭載は、デ
バイス実装領域を減らし、ファインパターンのプリント
板を用いても、部品搭載領域制限により高密度化制限さ
れてしまう問題もあった。また表面搭載したコンデンサ
では、インダクタンス成分を無視することができないた
め、特に高周波領域でコンデンサとして有効に作用させ
ることが困難となる問題があった。
【0007】本発明は、微細なパターン、微細なスルー
ホールを有する高密度配線が可能な、信号用サブ基板
と、電源ペア層間には、高誘電率絶縁性基材を用いてラ
ミネートすることにより、良好な特性を有するディカッ
プリングコンデンサを形成し、かつ導体厚の厚い導体の
使用により大電流を給電できる、給電用サブ基板とをス
ルーホールにより接続した構造を提供することにより、
配線収容性、給電容量を向上し、かつ高速な同時動作を
可能とする多層プリント板構造を提供することを目的と
するものである。
【0008】
【課題を解決するための手段】前記課題を解決するた
め、請求項1において、本発明は、少なくとも1層以上
の信号用配線層と、インピーダンス整合をとるための少
なくとも1層以上からなるグランド層(リファレンス
層)から構成される、少なくとも1つ以上の信号用サブ
基板と、少なくとも2層以上の電源層を有し、基板上に
搭載される部品への電流供給および電流帰路となる電源
ペア間を、高誘電率基材を使用してラミネートするとと
もに、上記電源ペア以外の間は、低誘電率基材を使用し
てラミネートして構成される、少なくとも1つ以上の給
電用サブ基板とを具備し、前記信号用サブ基板と前記給
電用サブ基板とを接着材にてラミネートし、前記信号用
サブ基板と前記給電用サブ基板の間の電気的接続をとる
ため、所定の大きさの大口径のスルーホール(以下大口
径スルーホールという)で接続を採った多層プリント板
構造を構成した。
【0009】また請求項2において、請求項1記載の信
号用サブ基板と、給電用サブ基板とを、交互に複数枚ラ
ミネートし、相互の電気接続を、大口径スルーホールで
接続を採った多層プリント板構造を構成した。
【0010】
【作用】本発明を請求項1のように構成したので、この
ことにより、微細なパターン、微細なスルーホールを有
する高密度配線が可能な、信号用サブ基板を複数使用す
ることにより、配線収容性を大幅に向上でき、デバイス
を高密度実装できるのである。また給電用サブ基板の電
源ペア層間には、高誘電率絶縁性基材を用いてラミネー
トすることにより、インダクタンス成分を大きく低減
し、高周波特性に優れ、かつプリント板全面にコンデン
サ形成ができる。この時、プリント板内部に形成され
た、ディカップリングコンデンサの容量値は、電源雑音
低減に十分なものであり、プリント板表面層にコンデン
サを搭載する必要がないため、デバイスの実装密度を大
きく向上させることができ、さらに動作周波数を向上で
きるのである。給電用サブ基板には、厚い導体を使用し
た電源層を形成できるため、大電流を給電できるのであ
る。また請求項2のように構成し、請求項1の構成を、
複合することにより、高い配線収容性、電源雑音低減に
よる高速動作、コンデンサの表面層搭載が不要なことに
起因した、実装領域低減、高い給電能力を同時に満足で
きるのである。
【0011】
【実施例】図1は、本発明による第1の実施例の多層プ
リント板断面図を示したものである。ここで1はLSI
チップを搭載したパッケージ、2はI/Oリード、3は
表面パッド、60は小径スルーホールで100〜200
μmφのもの、61はベリードヴィア、62は大口径ス
ルーホールで、300〜500μmφのもの、70はリ
ファレンス層、75は信号層、80は低誘電率材料から
なる絶縁層、90は接着層、100a,b,c,d,
e,fは電源層、102は高誘電率材料からなる絶縁
層、103は低誘電率材料からなる絶縁層、200は信
号用サブ基板、300は給電用サブ基板である。
【0012】図1に示すように、本発明の第1の実施例
は、信号用サブ基板200と給電用サブ基板300とを
接着層90によりラミネートし、大口径スルーホール6
2により電気的接続を形成するものであって、詳細に説
明すると、本構造は、LSIパッケージ1を多数搭載す
るために必要となる配線層を、信号用サブ基板200内
に、ファインパターンで形成するとともに、配線収容性
向上の決め手となるスルーホールの微細化に関しては、
小径のドリルを用いた小径スルーホール60と、信号層
75間には、さらに径の細いベリードヴィア61を用い
た形成したものである。本構造では2つの信号層75が
リファレンス層70にサンドイッチされたオフセットス
トリップライン構造となっており、インピーダンスの整
合を採った構造となっている。また径の小さいベリード
ヴィア61により信号層75間を接続するため、そのヴ
ィア容量を減らすことができ、高速化にも容易に対応で
きる。このように、信号用サブ基板200には、主に信
号層75と、そのリファレンス層70のみを含むため、
その厚さは薄く、容易に微細なドリルを用いてスルーホ
ール60,61を形成できる。このため高い配線収容性
を確保することができる。
【0013】一方給電用サブ基板300は、電源層ペア
(この図では100a−100b,100c−100
d,100e−100f)間には、高誘電率を有する絶
縁性材料を、できるだけ薄くラミネートするとともに、
電源ペア以外の間の絶縁層には低誘電率材料を用いてラ
ミネートした構造であるため、電源ペア間のディカップ
リング効果(ディカップリングコンデンサとして作用)
を高めることができる。特に、ここで構成されるディカ
ップリングコンデンサは、電源層100間に直接形成さ
れるため、そのインダクタンス成分が少なく、高周波特
性にすぐれたコンデンサとして機能する。このためデバ
イスの高速かつ多数の同時動作を容易に実現できる。さ
らにコンデンサ内蔵により、表面層にディスクリートな
部品で構成されるコンデンサを多数搭載する必要がなく
なるため、実装効率を大きく改善できる。さらに電源層
100は、比較的厚い導体で形成されるため、給電容量
のおおきなプリント板を簡便に実現できる。また給電用
サブ基板300から表面へ接続すべき本数は少ない。
【0014】図2は、図1に示した多層プリント板の製
造工程を示す分解説明図である。図2において、aは信
号配線用サブ基板製造工程、bは給電用サブ基板製造工
程、cはラミネート工程、dはドリリング工程を示す。
図示の如く、a,b,に示すように、公知の技術により
信号用サブ基板200と、給電用サブ基板300を個別
に製造しておき、矢印で示すようにcにおいてその後接
着層90により両者を最終ラミネートし、さらにdにお
いて給電用スルーホールとして、大口径スルーホール6
2を設けることにより、信号用サブ基板200と給電用
サブ基板300との電気的接続を容易に形成できる。
【0015】このように、信号層には、ファインな製造
技術を使用して配線収容性を高めるとともに、給電層に
は、電源ペア間に埋め込み形ディカップリングコンデン
サを形成し、デバイスの高速動作を可能とするととも
に、表面搭載部品を大幅に減らせるため、部品コスト、
アセンブルコストを大きく低減できる。さらには、厚い
導体にて電源層100を形成できるため、大電流の給電
も同時に可能となる。
【0016】図3は、本発明による第2の実施例の多層
プリント板断面図を示したものである。ここで3,3a
は表面パッド、60は小径スルーホール、61,61a
はベリードヴィア、62は大口径スルーホール、70,
70aはリファレンス層、75,75aは信号層、80
は低誘電率材料からなる絶縁層、90は接着層、100
a,b,c,d,e,fは電源層、102は高誘電率材
料からなる絶縁層、103は低誘電率材料からなる絶縁
層、200,201は信号用サブ基板、300は給電用
サブ基板である。本実施例では、配線収容性を増すた
め、給電用サブ基板300の両側に、信号用サブ基板2
00,201をラミネートし、これを大口径スルーホー
ル62により電気的な接続をした構成となっており、そ
の利点は第1の実施例で示したとうりである。
【0017】また図示は省略したがさらに複数の給電用
サブ基板300と、信号用サブ基板200を交互にラミ
ネートしていくことにより、配線収容性を増すととも
に、大電流給電ができることはいうまでもない。
【0018】
【発明の効果】以上説明したように、請求項1,請求項
2による本発明は、少なくとも1層以上の信号用配線層
75と、インピーダンス整合をとるための少なくとも1
層以上からなるグランド層(リファレンス層)70から
構成される、少なくとも1つ以上の信号用サブ基板20
0と、少なくとも2層以上の電源層100を有し、基板
上に搭載される部品への電流供給および電流帰路となる
電源ペア間を、高誘電率基材102を使用してラミネー
トするとともに、上記電源ペア以外の間は、低誘電率基
材103を使用してラミネートして構成される、少なく
とも1つ以上の給電用サブ基板300とを具備し、前記
信号用サブ基板200と前記給電用サブ基板300とを
接着材90にてラミネートし、前記信号用サブ基板20
0と前記給電用サブ基板300の間の電気的接続をとる
ため、比較的大きな径のスルーホール62で接続を採っ
たことを最も大きな特徴とするもので、このことによ
り、微細なパターン、微細なスルーホールを有する高密
度配線が可能な、信号用サブ基板200を複数使用する
ことにより、配線収容性を大幅に向上でき、デバイスを
高密度実装できる利点がある。また給電用サブ基板30
0の電源ペア層間には、高誘電率絶縁性基材を用いてラ
ミネートすることにより、インダクタンス成分を大きく
低減し、高周波特性に優れ、かつプリント板全面にコン
デンサ形成ができる。プリント板内蔵コンデンサは電源
雑音低減に十分なものであり、プリント板表面層にコン
デンサを搭載する必要がないため、デバイスの実装密度
を大きく向上させることができる利点がある。さらに受
動部品で形成されるコンデンサを無くすることによっ
て、部品コスト、さらにはアセンブルコストを大幅に低
減できる利点がある。またインダクタンス成分の少ない
コンデンサ搭載により、高周波のデバイス動作を保証す
るとともに、動作可能なI/O数を増すことができる利
点がある。信号用サブ基板200で全ての配線を収容し
ているため、給電用サブ基板300には、厚い導体を使
用した電源層100を形成でき、大電流を給電できる。
このため高速化、高密度化に伴って、高パワー化するデ
バイスを容易に搭載できる利点もある。従って、本発明
による総合的な効果として、今後の高密度化、高速化に
よってますます実装が難しくなる複数デバイスを、容易
に搭載することができる利点がある。
【図面の簡単な説明】
【図1】本発明による第1の実施例の多層プリント板構
造断面図
【図2】図1に示した多層プリント板の製造工程を示す
分解説明図
【図3】本発明による第2の実施例の多層プリント板構
造断面図
【図4】従来の多層プリント板構造の断面図
【符号の説明】
1 LSI搭載ケース 2 I/Oリード 3 表面パッド 3a 表面パッド 60 小径スルーホール 61 ベリードヴィア 61a ベリードヴィア 62 大口径スルーホール 63 大口径スルーホール 70 リファレンス層 70a リファレンス層 75 信号層 75a 信号層 80 低誘電率材料からなる絶縁層 80a 低誘電率材料からなる絶縁層 90 接着層 100a 電源層 100b 電源層 100c 電源層 100d 電源層 100e 電源層 100f 電源層 102 高誘電率材料からなる絶縁層材料 103 高誘電率材料からなる絶縁層材料 200 信号用サブ基板 201 信号用サブ基板 300 給電用サブ基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも1層以上の信号用配線層と、
    インピーダンス整合をとるための少なくとも1層以上か
    らなるグランド層(リフアレンス層)から構成される、
    少なくとも1つ以上の信号用サブ基板と、少なくとも2
    層以上の電源層を有し、基板上に搭載される部品への電
    流供給および電流帰路となる電源ペア間を、高誘電率基
    材を使用してラミネートするとともに、上記電源ペア以
    外の間は、低誘電率基材を使用してラミネートして構成
    される、少なくとも1つ以上の給電用サブ基板とを具備
    し、前記信号用サブ基板と前記給電用サブ基板とを接着
    材にてラミネートし、前記信号用サブ基板と前記給電用
    サブ基板の間の電気的接続をとるため、所定の大口径ス
    ルーホールで接続を採ったことを特徴とする、多層プリ
    ント板構造。
  2. 【請求項2】 請求項1記載の信号用サブ基板と同じく
    給電用サブ基板とを、交互に複数枚を接着材にてラミネ
    ートし、相互の電気接続を、所定の大口径スルーホール
    で接続を採ったことを特徴とする、多層プリント板構
    造。
JP32618792A 1992-11-12 1992-11-12 多層プリント板構造 Pending JPH06152137A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32618792A JPH06152137A (ja) 1992-11-12 1992-11-12 多層プリント板構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32618792A JPH06152137A (ja) 1992-11-12 1992-11-12 多層プリント板構造

Publications (1)

Publication Number Publication Date
JPH06152137A true JPH06152137A (ja) 1994-05-31

Family

ID=18185006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32618792A Pending JPH06152137A (ja) 1992-11-12 1992-11-12 多層プリント板構造

Country Status (1)

Country Link
JP (1) JPH06152137A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116811A (ja) * 2003-10-08 2005-04-28 Fujitsu Ltd 多層配線回路基板およびその作製方法
JP2007096223A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd 電気部品の電源ピンへのコンデンサ内蔵型給電装置
JP2009212116A (ja) * 2008-02-29 2009-09-17 Oki Printed Circuits Co Ltd 多層プリント配線板
US7676921B2 (en) 2004-08-16 2010-03-16 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board including embedded capacitors
JP2018021914A (ja) * 2017-08-04 2018-02-08 スリーエム イノベイティブ プロパティズ カンパニー Icデバイス用ソケット

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005116811A (ja) * 2003-10-08 2005-04-28 Fujitsu Ltd 多層配線回路基板およびその作製方法
US7676921B2 (en) 2004-08-16 2010-03-16 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing printed circuit board including embedded capacitors
JP2007096223A (ja) * 2005-09-30 2007-04-12 Fujitsu Ltd 電気部品の電源ピンへのコンデンサ内蔵型給電装置
JP2009212116A (ja) * 2008-02-29 2009-09-17 Oki Printed Circuits Co Ltd 多層プリント配線板
JP2018021914A (ja) * 2017-08-04 2018-02-08 スリーエム イノベイティブ プロパティズ カンパニー Icデバイス用ソケット

Similar Documents

Publication Publication Date Title
US7152319B2 (en) Method of making high speed circuit board
US5530288A (en) Passive interposer including at least one passive electronic component
US6281446B1 (en) Multi-layered circuit board and method of manufacturing the same
US7377033B2 (en) Method of making circuitized substrate with split conductive layer and information handling system utilizing same
US20070249089A1 (en) Method of making circuitized substrate with internal organic memory device
KR20030088357A (ko) 금속 코어 기판 및 그 제조 방법
US6756628B2 (en) Capacitor sheet with built in capacitors
JPH07283539A (ja) ビルドアップ多層プリント配線板
KR930001621B1 (ko) 다층배선기판 및 이것을 사용하는 반도체 집적 회로장치
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
JPH06152137A (ja) 多層プリント板構造
JP2003051427A (ja) キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置
JPH05343856A (ja) 多層プリント配線板およびその製造方法
JP2002171072A (ja) 配線基板
JPH05152702A (ja) プリント配線板
JP2002171073A (ja) 配線基板
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法
JPH01183195A (ja) 多層印刷配線板装置の製造方法
JP2002319745A (ja) プリント配線板
JPS60113995A (ja) 多層プリント配線基板
JPH05102667A (ja) 多層プリント配線基板
JPH01194500A (ja) 多層配線基板
JPH08241935A (ja) 多層回路基板
JPH11145623A (ja) 多層プリント基板
JPH11330711A (ja) 多層基板