WO2021153016A1 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
WO2021153016A1
WO2021153016A1 PCT/JP2020/045635 JP2020045635W WO2021153016A1 WO 2021153016 A1 WO2021153016 A1 WO 2021153016A1 JP 2020045635 W JP2020045635 W JP 2020045635W WO 2021153016 A1 WO2021153016 A1 WO 2021153016A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
conductor
conductor layer
wiring board
laminated body
Prior art date
Application number
PCT/JP2020/045635
Other languages
English (en)
French (fr)
Inventor
亜紀 川瀬
誠 城下
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to US17/795,448 priority Critical patent/US20230088233A1/en
Priority to EP20916929.1A priority patent/EP4099377A4/en
Priority to JP2021574498A priority patent/JP7431865B2/ja
Publication of WO2021153016A1 publication Critical patent/WO2021153016A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0256—Electrical insulation details, e.g. around high voltage areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0761—Insulation resistance, e.g. of the surface of the PCB between the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09327—Special sequence of power, ground and signal layers in multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Definitions

  • the present invention relates to a wiring board.
  • the power supply conductor layer and the grounding conductor layer included in the build-up layer face each other via an insulating layer. They are arranged alternately like this.
  • the inductance generated in the power supply conductor layer and the inductance generated in the grounding conductor layer cancel each other out.
  • the inductance of the wiring board can be reduced.
  • the positions of the pad for connecting electronic components, the pad for connecting to the motherboard, and the through hole formed in the core insulating layer can be easily adjusted.
  • the wiring board according to the present disclosure includes a core insulating layer, a first laminated body located on the upper surface of the core insulating layer, and a second laminated body located on the lower surface of the core insulating layer.
  • the first laminated body and the second laminated body each have a structure in which at least four conductor layers and at least three build-up insulating layers are alternately located.
  • the first laminate includes a first mounting area for mounting electronic components.
  • the conductor layer includes two types, a first conductor layer and a second conductor layer. In the conductor layer in the first laminated body, at least the first outermost layer and the first innermost layer are the first conductor layers, and at least two first intermediate layers are located farther from the core insulating layer than the first innermost layer. This is the second conductor layer described above.
  • the power supply conductor layer and the grounding conductor layer included in the build-up layer are alternately arranged so as to face each other via the insulating layer. ..
  • the build-up insulating layer may be formed thin as the wiring board becomes smaller.
  • the first outermost layer and the first innermost layer among the conductor layers in the first laminated body are the first conductor layers.
  • the first intermediate layer located farther from the core insulating layer than the first innermost layer is at least two or more second conductor layers. That is, in the wiring board according to the present disclosure, since there is a portion in the first intermediate layer in which the same type of conductor layers face each other via the build-up insulating layer, the occurrence of short circuits is reduced. Further, there is a portion where different types of conductor layers face each other via the build-up insulating layer. Therefore, it also contributes to the effect of reducing inductance and the ease of arranging the conductor layer.
  • FIG. 1 is an explanatory diagram showing a main part according to an embodiment of the present disclosure.
  • the wiring board according to one embodiment includes a core insulating layer 1, a first laminated body 2 located on the upper surface of the core insulating layer 1, and a second laminated body 3 located on the lower surface of the core insulating layer 1. include.
  • the core insulating layer 1 is not particularly limited as long as it is a material having insulating properties.
  • the insulating material include resins such as epoxy resin, bismaleimide-triazine resin, polyimide resin, and polyphenylene ether resin. Two or more of these resins may be mixed and used.
  • the thickness of the core insulating layer 1 is not particularly limited, and is, for example, 200 ⁇ m or more and 1500 ⁇ m or less.
  • the core insulating layer 1 may contain a reinforcing material.
  • the reinforcing material include insulating cloth materials such as glass fiber, glass non-woven fabric, aramid non-woven fabric, aramid fiber, and polyester fiber. Two or more types of reinforcing materials may be used in combination.
  • an inorganic insulating filler such as silica, barium sulfate, talc, clay, glass, calcium carbonate, or titanium oxide may be dispersed in the core insulating layer 1.
  • a through-hole conductor 11 is located in the core insulating layer 1 in order to electrically connect the upper and lower surfaces of the core insulating layer 1.
  • the through-hole conductor 11 is located in a through-hole that penetrates the upper and lower surfaces of the core insulating layer 1.
  • the through-hole conductor 11 is formed of, for example, a metal-plated conductor such as copper plating.
  • the through-hole conductor 11 is connected to the conductor layers 4 located on both sides of the core insulating layer 1.
  • the through-hole conductor 11 may be formed only on the inner wall surface of the through hole, or may be filled in the through hole.
  • the core insulating layer 1 may have a circuit connected to the through-hole conductor 11 inside.
  • the first laminated body 2 located on the upper surface of the core insulating layer 1 has a structure in which the conductor layer 4 and the build-up insulating layer 5 are alternately laminated.
  • the outermost layer of the first laminated body 2 includes a first mounting region X including a first pad 21.
  • the first pad 21 provided in the first mounting area X has a relatively small diameter and is used, for example, for connecting electronic components.
  • the electronic component is not limited as long as it is an electronic component generally mounted on a wiring board. Examples of such electronic components include semiconductor integrated circuit elements, optoelectronic elements, and the like.
  • the diameter of the first pad 21 is, for example, 35 ⁇ m or more and 180 ⁇ m or less, and the distance between the pads is 40 ⁇ m or more and 200 ⁇ m or less.
  • the conductor layer 4 is formed of, for example, a conductor made of copper foil or copper plating.
  • the thickness of the conductor layer 4 is not particularly limited, and is, for example, 1 ⁇ m or more and 20 ⁇ m or less.
  • the conductor layer 4 includes a first conductor layer 41 and a second conductor layer 42.
  • the first conductor layer 41 and the second conductor layer 42 are different types of conductor layers (conductor layers having different potentials), and examples of such conductor layers include a power supply conductor layer and a grounding conductor layer. For example, if the first conductor layer 41 is a power supply conductor layer, the second conductor layer 42 is a grounding conductor layer.
  • the second conductor layer 42 is a power supply conductor layer.
  • the conductor layer 4 includes a signal conductor layer in addition to the above, but FIGS. 1 to 3 briefly show the arrangement relationship between the power supply conductor layer and the grounding conductor layer for convenience of explanation.
  • the conductor layer 4 is located so as to face each other via the build-up insulating layer 5.
  • the build-up insulating layer 5 is not particularly limited as long as it is a material having an insulating property like the core insulating layer 2.
  • the insulating material include resins such as epoxy resin, bismaleimide-triazine resin, polyimide resin, and polyphenylene ether resin. Two or more of these resins may be mixed and used.
  • the build-up insulating layer 5 may be formed of the same resin or different resins.
  • the build-up insulating layer 5 and the core insulating layer 2 may be formed of the same resin or different resins.
  • an inorganic insulating filler such as silica, barium sulfate, talc, clay, glass, calcium carbonate, and titanium oxide may be dispersed in the build-up insulating layer 5.
  • the thickness of the build-up insulating layer 5 is not particularly limited, and is, for example, 3 ⁇ m or more and 40 ⁇ m or less.
  • the build-up insulating layer 5 may have the same thickness or may have different thicknesses.
  • the build-up insulating layer 5 has a via hole conductor for electrically connecting the layers.
  • the via hole conductor is located in the via hole penetrating the upper and lower surfaces of the build-up insulating layer 5.
  • the via hole conductor is formed of a metal-plated conductor such as copper plating.
  • the via hole conductor is connected to the conductor layer 4 located on both sides of the build-up insulating layer 5.
  • the via hole conductor may be filled in the via hole, or may be formed only on the inner wall surface of the via hole.
  • the first outermost layer 2a and the first innermost layer 2b are the first conductor layers 41.
  • the first intermediate layer 2c located farther from the core insulating layer 1 than the first innermost layer 2b is at least two or more second conductor layers 42.
  • the first one is present in the first intermediate layer 2c between the outermost first outermost layer 2a and the innermost first innermost layer 2b of the conductor layers 4 in the first laminated body 2, the first one is present.
  • the two or more conductor layers 4 on the side closer to the innermost layer 2b are the second conductor layer 42.
  • the second laminated body 3 located on the lower surface of the core insulating layer 1 has a structure in which the conductor layer 4 and the build-up insulating layer 5 are alternately laminated.
  • the outermost layer of the second laminated body 3 includes a second mounting region Y including a second pad 31.
  • the second pad 31 provided in the second mounting area Y usually has a diameter larger than that of the first pad 21 provided in the first mounting area X, and is used for connecting to, for example, a motherboard or the like. ..
  • the conductor layer 4 and the build-up insulating layer 5 are as described above, and detailed description thereof will be omitted.
  • the diameter of the second pad 31 is, for example, 250 ⁇ m or more and 800 ⁇ m or less, and the distance between the pads is 300 ⁇ m or more and 1000 ⁇ m or less.
  • the second outermost layer 3a and the second innermost layer 3b are the second conductor layers 42.
  • the second intermediate layer 3c which is located farther from the core insulating layer 1 than the second innermost layer 3b, is at least two or more first conductor layers 41.
  • the second layer 3c in the second intermediate layer 3c between the outermost second outermost layer 3a and the innermost second innermost layer 3b of the conductor layers 4 in the second laminated body 3, the second layer 3c.
  • the two or more conductor layers 4 on the side closer to the innermost layer 3b are the first conductor layer 41.
  • the arrangement of the conductor layer 4 forming the second laminated body 3 is opposite to the arrangement of the conductor layer 4 forming the first laminated body 2.
  • the same type of conductor layers are opposed to each other via the build-up insulating layer 5 in the first laminated body 2.
  • the second laminated body 3 includes a portion in which the same type of conductor layer (first conductor layer 41 shown in FIG. 1) is present so as to face each other via the build-up insulating layer 5. Therefore, for example, when the thickness of the build-up insulating layer 5 is thin, short circuits that are likely to occur between different types of conductor layers 4 are reduced. Further, there is a portion where different types of conductor layers 4 face each other via the build-up insulating layer 5.
  • the portion of each of the first laminated body 2 and the second laminated body 3 in which the different types of conductor layers 4 face each other via the build-up insulating layer 5 of the outermost layer is an inductance because it is a portion close to an electronic component. It is advantageous for stable operation of electronic components due to the reduction of. Further, the portions of the first laminated body 2 and the second laminated body 3 in which the different types of conductor layers 4 face each other via the innermost build-up insulating layer 5 are the first pad 21 and the second pad 31. It is advantageous in terms of ease of arranging the conductor layer 4 that connects the two.
  • the wiring board as described above is formed as follows, for example.
  • the core insulating layer 1 is prepared.
  • the core insulating layer 1 is formed by drilling, blasting, or laser-processing an insulating plate such as a double-sided copper-clad laminate, and a through hole is formed in the conductor layer 4 on the insulating plate surface and the through hole by the subtractive method.
  • the conductor 11 is formed.
  • the conductor layers 4 on the upper and lower surfaces of the core insulating layer 1 are conducted by the through-hole conductors 11.
  • a build-up insulating layer 5 is formed on the upper and lower surfaces of the core insulating layer 1.
  • the build-up insulating layer 5 is formed by applying a thermosetting insulating resin film to the upper and lower surfaces of the core insulating layer 1 under vacuum and thermally curing the film.
  • the build-up insulating layer 5 is laser-processed to form a via hole with the conductor layer 4 as the bottom.
  • the adhesion strength between the via hole and the via hole conductor is improved by performing a desmear treatment for removing carbides and the like.
  • a conductor layer 4 is formed on the surface of the build-up insulating layer 5 and a via hole conductor is formed in the via hole by a copper-plated metal by a semi-additive method.
  • the conductor layer 4 on the surface of the build-up insulating layer 5 and the conductor layer 4 at the bottom of the via hole are conducted by the via hole conductor.
  • the build-up insulating layer 5 can be formed into a predetermined number of layers.
  • the first laminated body 2 is formed on the upper surface of the core insulating layer 1, and the second laminated body 3 is formed on the lower surface.
  • the first pad 21 is formed on the upper surface of the first laminated body 2, and the second pad 31 is formed on the lower surface of the second laminated body 3 by the same manufacturing method as that of the conductor layer 4. In this way, the wiring board as shown in FIG. 1 is formed.
  • the wiring board according to another embodiment of the present disclosure will be described with reference to FIG.
  • the same members as the wiring boards according to the one embodiment shown in FIG. 1 are designated by the same numbers, and detailed description of the members will be omitted.
  • the wiring board according to another embodiment shown in FIG. 2 has a conductor layer 4 in the first laminated body 2 that is further inner than the first outermost layer 2a in addition to the first outermost layer 2a and the first innermost layer 2b. Also, the first conductor layer 41 is located. Similarly, among the conductor layers 4 in the second laminated body 3, the second conductor layer 42 is located in the inner layer of the second outermost layer 3a in addition to the second outermost layer 3a and the second innermost layer 3b. ..
  • the first conductor layer 41 may be located at least in the first outermost layer 2a and the first innermost layer 2b among the conductor layers 4 in the first laminated body 2. Therefore, as shown in FIG. 1, the first conductor layer 41 may be located only in the first outermost layer 2a and the first innermost layer 2b, and as shown in FIG. 2, the first outermost layer 2a and the first outer layer 2a and the first layer 1 may be located. In addition to the innermost layer 2b, the first conductor layer 41 may be located one more inner layer than the first outermost layer 2a.
  • the second conductor layer 42 may be located at least in the second outermost layer 3a and the second innermost layer 3b among the conductor layers 4 in the second laminated body 3. Therefore, as shown in FIG. 1, the second conductor layer 42 may be located only in the second outermost layer 3a and the second innermost layer 3b, and as shown in FIG. 2, the second outermost layer 3a and the second outer layer 3a and the second are used. In addition to the innermost layer 3b, the second conductor layer 42 may be located one more inner layer than the second outermost layer 3a.
  • the wiring board according to another embodiment as shown in FIG. 2 is adopted, for example, when the area of the conductor layer 4 for a predetermined purpose cannot be sufficiently secured.
  • the first outermost layer 2a of the first laminated body 2 and the second outermost layer 3a of the second laminated body 3 have a first pad 21 and a second pad 31 (a power supply pad, a grounding pad, and a signal pad, respectively). Is included) is located. Therefore, if the area where these pads are located becomes wide, it becomes impossible to sufficiently secure the arrangement area of the conductor layer 4 located in the first outermost layer 2a and the second outermost layer 3a.
  • the first outermost layer 2a and the second outermost layer 3a are the first conductor layer 41 and the inner layer is the second conductor layer 42
  • the first conductor layer 41 and the second conductor layer 42 face each other.
  • the area may not be sufficiently secured and the effect of reducing the inductance may be insufficient. Therefore, for example, in the first laminated body 2, the conductor layer 4 located one layer inner layer from the first outermost layer 2a is also set as the first conductor layer 41, so that an area facing the second conductor layer 42 is secured and the inductance is increased. Reduce.
  • the conductor layer 4 located further inner than the first outermost layer 2a and the second outermost layer 3a is also of the same type as the first outermost layer 2a and the second outermost layer 3a.
  • the number of pads arranged as described above is large, and the area of the conductor layer 4 located in the first outermost layer 2a and the second outermost layer 3a is large. It is adopted when only 50% or less of the area of the conductor layer 4 (different types of conductor layers) located further inside the first outermost layer 2a and the second outermost layer 3a can be secured.
  • the wiring board according to still another embodiment of the present disclosure will be described with reference to FIG.
  • the same member as the wiring board according to one embodiment shown in FIG. 1 is assigned the same number, and detailed description of the member will be omitted.
  • the build-up insulating layer 5'existing between the first conductor layer 41 and the second conductor layer 42 has a two-layer structure. As described above, when different types of conductor layers 4 face each other via the build-up insulating layer 5, a short circuit may occur between the different types of conductor layers 4. Such a short circuit is likely to occur when impurities are mixed in the build-up insulating layer 5.
  • the impurities mixed in the build-up insulating layer may be located over the upper and lower surfaces of the build-up insulating layer.
  • different types of conductor layers 4 are present on the upper surface and the lower surface of the build-up insulating layer 5, short circuits are likely to occur between the conductor layers 4 via impurities.
  • the probability that the impurities mixed in each insulating layer overlap with each other is high. It is possible to reduce the state in which impurities are located low from the upper surface to the lower surface of the build-up insulating layer 5'. As a result, the occurrence of short circuits between different types of conductor layers 4 is further reduced.
  • the wiring board of the present disclosure is not limited to the above-described embodiment. Although not shown in FIGS. 1 to 3, solder resists may be formed on a part of both surfaces of the wiring board of the present disclosure. When the wiring board has a solder resist, it is advantageous in that the conductor layer 4 can be protected from heat when mounting electronic components.
  • the wiring board there may be multiple conductor layers for power supply with different routes.
  • at least the above structure is applied to a conductor layer for power supply that occupies 25% or more of the flat area of the insulating layer 1 for core. That is, by applying the structure of the present disclosure to the conductor layer for power supply which has a large area for supplying a large current to the electronic component, it is particularly advantageous to reduce the short circuit between the conductor layers.
  • the flat area of such a power supply conductor layer occupies 25% or more of the flat area of the core insulating layer 1 in at least one layer of each layer in the same path.
  • the area occupancy of such a power supply conductor layer can be confirmed, for example, by polishing the wiring board in a plane to expose the conductor layer 4.
  • the first laminated body 2 and the second laminated body 3 have the same number of layers, and the conductor layer 4 and the build-up insulating layer 5 are laminated.
  • the first laminated body 2 and the second laminated body 3 each have a structure in which at least four conductor layers 4 and at least three layers of build-up insulating layers 5 are alternately laminated.
  • the number of layers may be different between the first laminated body 2 and the second laminated body 3.
  • both the first laminated body 2 and the second laminated body 3 include a layer in which the same type of conductor layer 4 faces each other has been shown. In consideration of the above, only one of them may include a layer in which the same type of conductor layer 4 faces each other.
  • Insulation layer for core 2 1st laminated body 2a 1st outermost layer 2b 1st innermost layer 2c 1st intermediate layer 3 2nd laminated body 3a 2nd outermost layer 3b 2nd innermost layer 3c 2nd intermediate layer 4 Conductor layer 41st 1 Conductor layer 42 2nd conductor layer 5 Build-up insulation layer X 1st mounting area Y 2nd mounting area

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本開示に係る配線基板は、コア用絶縁層と、コア用絶縁層の上面に位置する第１積層体と、コア用絶縁層の下面に位置する第２積層体とを含む。第１積層体および第２積層体が、それぞれ少なくとも４層の導体層と少なくとも３層のビルドアップ用絶縁層とが交互に位置している構造を有する。第１積層体が、電子部品を実装するための第１実装領域を含む。導体層は、第１導体層および第２導体層の２種を含む。第１積層体における導体層は、少なくとも第１最外層および第１最内層が第１導体層であり、第１最内層よりもコア用絶縁層から離れて位置する第１中間層が少なくとも２層以上の第２導体層である。

Description

配線基板
　本発明は、配線基板に関する。
　特許文献１に記載のような、コア層の表面にビルドアップ層が形成された配線基板において、ビルドアップ層に含まれる電源用導体層と接地用導体層とは、絶縁層を介して対向するように交互に配置されている。このように、電源用導体層と接地用導体層とが交互に配置されることによって、電源用導体層で発生するインダクタンスと接地用導体層で発生するインダクタンスとが相殺される。その結果、配線基板においてインダクタンスを低減することができる。さらに、電子部品を接続するためのパッドとマザーボードに接続するためのパッドとコア用絶縁層に形成されたスルーホールとの位置調整も容易に行える。
特開２０１０－１５３５２０号公報
　本開示に係る配線基板は、コア用絶縁層と、コア用絶縁層の上面に位置する第１積層体と、コア用絶縁層の下面に位置する第２積層体とを含む。第１積層体および第２積層体が、それぞれ少なくとも４層の導体層と少なくとも３層のビルドアップ用絶縁層とが交互に位置している構造を有する。第１積層体が、電子部品を実装するための第１実装領域を含む。導体層は、第１導体層および第２導体層の２種を含む。第１積層体における導体層は、少なくとも第１最外層および第１最内層が第１導体層であり、第１最内層よりもコア用絶縁層から離れて位置する第１中間層が少なくとも２層以上の第２導体層である。
本開示の一実施形態に係る配線基板の要部を示す説明図である。 本開示の他の実施形態に係る配線基板の要部を示す説明図である。 本開示のさらに他の実施形態に係る配線基板の要部を示す説明図である。
　上述のような効果を発揮させるために、従来の配線基板において、ビルドアップ層に含まれる電源用導体層と接地用導体層とは、絶縁層を介して対向するように交互に配置されている。ところで、配線基板の小型化などに伴ってビルドアップ用絶縁層が薄く形成されることがある。ビルドアップ用絶縁層が薄くなると、この絶縁層を介して対向する電源用導体層と接地用導体層との間でショートが発生しやすくなる。
　本開示に係る配線基板は、上述のように、第１積層体における導体層のうち、少なくとも第１最外層および第１最内層が第１導体層である。第１最内層よりもコア用絶縁層から離れて位置する第１中間層が、少なくとも２層以上の第２導体層である。すなわち、本開示に係る配線基板は、第１中間層において、ビルドアップ用絶縁層を介して同種の導体層が対向している部分が存在するため、ショートの発生が低減される。さらに、ビルドアップ用絶縁層を介して異種の導体層が対向している部分も存在する。そのため、インダクタンスの低減効果および導体層配置の容易性にも寄与している。
　本開示の一実施形態に係る配線基板を、図１に基づいて説明する。図１は、本開示の一実施形態に係る要部を示す説明図である。一実施形態に係る配線基板は、コア用絶縁層１と、コア用絶縁層１の上面に位置する第１積層体２と、コア用絶縁層１の下面に位置する第２積層体３とを含む。
　コア用絶縁層１は、絶縁性を有する素材であれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド－トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は２種以上を混合して用いてもよい。コア用絶縁層１の厚みは特に限定されず、例えば２００μｍ以上１５００μｍ以下である。
　コア用絶縁層１には、補強材が含まれていてもよい。補強材としては、例えば、ガラス繊維、ガラス不織布、アラミド不織布、アラミド繊維、ポリエステル繊維などの絶縁性布材が挙げられる。補強材は２種以上を併用してもよい。さらに、コア用絶縁層１には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが分散されていてもよい。
　コア用絶縁層１には、コア用絶縁層１の上下面を電気的に接続するために、スルーホール導体１１が位置している。スルーホール導体１１は、コア用絶縁層１の上下面を貫通するスルーホール内に位置している。スルーホール導体１１は、例えば、銅めっきなどの金属めっき導体で形成されている。スルーホール導体１１は、コア用絶縁層１の両面に位置する導体層４に接続されている。スルーホール導体１１は、スルーホールの内壁面のみに形成されていてもよく、スルーホール内に充填されていてもよい。コア用絶縁層１は、内部にスルーホール導体１１と接続された回路を有していても構わない。
　コア用絶縁層１の上面に位置する第１積層体２は、導体層４とビルドアップ用絶縁層５とが交互に積層された構造を有している。第１積層体２の最外層には、第１パッド２１を備える第１実装領域Ｘが含まれる。第１実装領域Ｘに備えられる第１パッド２１は、比較的小さめの径を有しており、例えば、電子部品を接続するために使用される。電子部品は、一般的に配線基板に搭載される電子部品であれば限定されない。このような電子部品としては、例えば、半導体集積回路素子、オプトエレクトロニクス素子などが挙げられる。第１パッド２１の径は、例えば３５μｍ以上１８０μｍ以下であり、パッドとパッドとの距離は、４０μｍ以上２００μｍ以下である。
　導体層４は、例えば銅箔や銅めっきから成る導体で形成されている。導体層４の厚みは特に限定されず、例えば１μｍ以上２０μｍ以下である。導体層４には、第１導体層４１および第２導体層４２が含まれる。第１導体層４１と第２導体層４２とは異なる種類の導体層（電位の異なる導体層）であり、このような導体層としては、電源用導体層および接地用導体層が挙げられる。例えば、第１導体層４１が電源用導体層であれば、第２導体層４２は接地用導体層である。一方、第１導体層４１が接地用導体層であれば、第２導体層４２は電源用導体層である。導体層４は、上記以外にも信号用導体層を含んでいるが、図１～３においては説明の便宜上、電源用導体層および接地用導体層についての配置関係を簡易的に示す。
　導体層４は、ビルドアップ用絶縁層５を介して対向するように位置している。ビルドアップ用絶縁層５は４層形成されている。ビルドアップ用絶縁層５は、コア用絶縁層２と同様、絶縁性を有する素材であれば特に限定されない。絶縁性を有する素材としては、例えば、エポキシ樹脂、ビスマレイミド－トリアジン樹脂、ポリイミド樹脂、ポリフェニレンエーテル樹脂などの樹脂が挙げられる。これらの樹脂は２種以上を混合して用いてもよい。ビルドアップ用絶縁層５は、それぞれ同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。ビルドアップ用絶縁層５とコア用絶縁層２とは、同じ樹脂で形成されていてもよく、異なる樹脂で形成されていてもよい。
　さらに、ビルドアップ用絶縁層５には、シリカ、硫酸バリウム、タルク、クレー、ガラス、炭酸カルシウム、酸化チタンなどの無機絶縁性フィラーが、分散されていてもよい。ビルドアップ用絶縁層５の厚みは特に限定されず、例えば３μｍ以上４０μｍ以下である。ビルドアップ用絶縁層５は、それぞれ同じ厚みを有していてもよく、異なる厚みを有していてもよい。
　ビルドアップ用絶縁層５は、図示していないが、層間を電気的に接続するためのビアホール導体を有している。ビアホール導体は、ビルドアップ用絶縁層５の上下面を貫通するビアホール内に位置している。ビアホール導体は、例えば、銅めっきなどの金属めっき導体で形成されている。ビアホール導体は、ビルドアップ用絶縁層５の両面に位置する導体層４に接続されている。ビアホール導体は、ビアホール内に充填されていてもよく、ビアホールの内壁面のみに形成されていてもよい。
　一実施形態に係る配線基板において、第１積層体２を形成している層のうち、第１最外層２ａおよび第１最内層２ｂは、第１導体層４１である。第１最内層２ｂよりもコア用絶縁層１から離れて位置する第１中間層２ｃは、少なくとも２層以上の第２導体層４２である。言い換えれば、第１積層体２における導体層４のうち、最も外側に位置する第１最外層２ａと、最も内側に位置する第１最内層２ｂとの間の第１中間層２ｃにおいて、第１最内層２ｂに近い側の２層以上の導体層４は、第２導体層４２である。
　コア用絶縁層１の下面に位置する第２積層体３は、導体層４とビルドアップ用絶縁層５とが交互に積層された構造を有している。第２積層体３の最外層には、第２パッド３１を備える第２実装領域Ｙが含まれる。第２実装領域Ｙに備えられる第２パッド３１は、通常、第１実装領域Ｘに備えられる第１パッド２１よりも大きな径を有しており、例えば、マザーボードなどに接続するために使用される。導体層４およびビルドアップ用絶縁層５については上述の通りであり、詳細な説明は省略する。第２パッド３１の径は、例えば２５０μｍ以上８００μｍ以下であり、パッドとパッドとの距離は、３００μｍ以上１０００μｍ以下である。
　一実施形態に係る配線基板において、第２積層体３を形成している層のうち、第２最外層３ａおよび第２最内層３ｂは、第２導体層４２である。第２最内層３ｂよりもコア用絶縁層１から離れて位置する第２中間層３ｃは、少なくとも２層以上の第１導体層４１である。言い換えれば、第２積層体３における導体層４のうち、最も外側に位置する第２最外層３ａと、最も内側に位置する第２最内層３ｂとの間の第２中間層３ｃにおいて、第２最内層３ｂに近い側の２層以上の導体層４は、第１導体層４１である。第２積層体３を形成している導体層４の配置は、第１積層体２を形成している導体層４の配置と逆である。
　このように、一実施形態に係る配線基板では、第１積層体２においてビルドアップ用絶縁層５を介して同種の導体層（図１に示す第２導体層４２）が対向して存在し、第２積層体３においてビルドアップ用絶縁層５を介して同種の導体層（図１に示す第１導体層４１）が対向して存在している部分を含んでいる。そのため、例えば、ビルドアップ用絶縁層５の厚みが薄い場合に、異種の導体層４間で発生しやすいショートが低減される。さらに、ビルドアップ用絶縁層５を介して異種の導体層４が対向している部分も存在している。そのため、インダクタンスの低減効果および配線導体配置の容易性にも寄与している。特に、第１積層体２および第２積層体３のそれぞれにおける最外層のビルドアップ用絶縁層５を介して異種の導体層４が対向している部分は、電子部品に近い部分であるためインダクタンスの低減により電子部品を安定に作動させるために有利である。さらに、第１積層体２および第２積層体３のそれぞれにおける最内層のビルドアップ用絶縁層５を介して異種の導体層４が対向している部分は、第１パッド２１と第２パッド３１とをつなぐ導体層４を配置する上での容易性の点で有利である。
　上記のような配線基板は、例えば、次のように形成される。まず、コア用絶縁層１を用意する。コア用絶縁層１は、両面銅張り積層板等の絶縁板にドリル、ブラストまたはレーザー加工することでスルーホールを形成し、サブトラクティブ法により絶縁板表面に導体層４およびスルーホール内にスルーホール導体１１を形成する。コア用絶縁層１の上下面の導体層４は、スルーホール導体１１によって導通している。
　次に、コア用絶縁層１の上下面にビルドアップ用絶縁層５を形成する。ビルドアップ用絶縁層５は、熱硬化性の絶縁樹脂フィルムを真空下でコア用絶縁層１の上下面に被着して熱硬化することで形成される。
　次に、ビルドアップ用絶縁層５にレーザー加工することで、導体層４を底部とするビアホールを形成する。レーザー加工後は、炭化物等を除去するためのデスミア処理を行うことで、ビアホールとビアホール導体との密着強度が向上する。
　次に、セミアディティブ法により、ビルドアップ用絶縁層５表面に導体層４およびビアホール内にビアホール導体を銅めっき金属により形成する。ビルドアップ用絶縁層５表面の導体層４とビアホール底部にある導体層４とは、ビアホール導体によって導通されている。
　ビルドアップ用絶縁層５の形成工程および導体層４の形成工程を繰り返すことによって、ビルドアップ用絶縁層５を所定の層数に形成することができる。これにより、コア用絶縁層１の上面に第１積層体２が形成され、下面に第２積層体３が形成される。第１積層体２の上面には第１パッド２１、および第２積層体３の下面には第２パッド３１が導体層４と同じ製法により形成される。このようにして図１に示すような配線基板が形成される。
　次に、本開示の他の実施形態に係る配線基板を、図２に基づいて説明する。図２に示す他の実施形態に係る配線基板において、図１に示す一実施形態に係る配線基板と同じ部材には同じ番号を付しており、部材の詳細な説明は省略する。
　図２に示す他の実施形態に係る配線基板は、第１積層体２における導体層４のうち、第１最外層２ａおよび第１最内層２ｂに加えて、第１最外層２ａより一層内層にも第１導体層４１が位置している。同様に、第２積層体３における導体層４のうち、第２最外層３ａおよび第２最内層３ｂに加えて、第２最外層３ａより一層内層にも第２導体層４２が位置している。
　本開示の配線基板は、第１積層体２における導体層４のうち、少なくとも第１最外層２ａおよび第１最内層２ｂに第１導体層４１が位置していればよい。したがって、図１に示すように、第１最外層２ａおよび第１最内層２ｂのみに第１導体層４１が位置していてもよく、図２に示すように、第１最外層２ａおよび第１最内層２ｂに加えて、第１最外層２ａより一層内層にも第１導体層４１が位置していてもよい。
　同様に、本開示の配線基板は、第２積層体３における導体層４のうち、少なくとも第２最外層３ａおよび第２最内層３ｂに第２導体層４２が位置していればよい。したがって、図１に示すように、第２最外層３ａおよび第２最内層３ｂのみに第２導体層４２が位置していてもよく、図２に示すように、第２最外層３ａおよび第２最内層３ｂに加えて、第２最外層３ａより一層内層にも第２導体層４２が位置していてもよい。
　図２に示すような別の実施形態に係る配線基板は、例えば、所定用途の導体層４の面積を十分に確保できない場合に採用される。例えば、第１積層体２の第１最外層２ａおよび第２積層体３の第２最外層３ａには、第１パッド２１および第２パッド３１（それぞれ電源用パッド、接地用パッドおよび信号用パッドが含まれる）が位置している。そのため、これらのパッドが位置する領域が広くなれば、第１最外層２ａおよび第２最外層３ａに位置する導体層４の配置面積を十分に確保できなくなる。このとき、例えば第１最外層２ａおよび第２最外層３ａが第１導体層４１であり、一層内層が第２導体層４２である場合、第１導体層４１と第２導体層４２との対向面積を十分に確保できなくなりインダクタンスの低減効果が不十分となることがある。そこで、例えば第１積層体２において、第１最外層２ａより一層内層に位置する導体層４も第１導体層４１とすることによって、第２導体層４２と対向する面積を確保してインダクタンスを低減させる。つまり、第１積層体２および第２積層体３において、第１最外層２ａおよび第２最外層３ａより一層内層に位置する導体層４も第１最外層２ａおよび第２最外層３ａと同種の導体層４とすることによって、異種の導体層４と対向する面積を確保してインダクタンスを低減させる。
　図２に示すような別の実施形態に係る配線基板は、例えば、上記のようなパッドの配置数が多く、第１最外層２ａおよび第２最外層３ａに位置する導体層４の面積が、第１最外層２ａおよび第２最外層３ａより一層内層に位置する導体層４（異種の導体層）の面積の５０％以下しか確保できないような場合に採用される。
　次に、本開示のさらに他の実施形態に係る配線基板を、図３に基づいて説明する。図３に示すさらに他の実施形態に係る配線基板において、図１に示す一実施形態に係る配線基板と同じ部材には同じ番号を付しており、部材の詳細な説明は省略する。
　さらに他の実施形態に係る配線基板において、第１導体層４１と第２導体層４２との間に存在するビルドアップ用絶縁層５’は、２層構造を有している。上述のように、ビルドアップ用絶縁層５を介して異種の導体層４が対向していると、異種の導体層４間でショートが発生することがある。このようなショートは、ビルドアップ用絶縁層５に不純物が混入していると発生しやすくなる。
　ビルドアップ用絶縁層に混入している不純物は、ビルドアップ用絶縁層の上面および下面にわたり位置している場合がある。この場合、ビルドアップ用絶縁層５の上面および下面に異種の導体層４が存在していると、不純物を介して導体層４間でショートが発生しやすくなる。一方、ビルドアップ用絶縁層５’のように２層構造を有している場合、それぞれの絶縁層に不純物が混入していても、それぞれの絶縁層に混入している不純物同士が重なる確率は低くビルドアップ用絶縁層５’の上面から下面にわたり不純物が位置している状態を低減できる。その結果、異種の導体層４間のショートの発生がより低減される。
　本開示の配線基板は、上述の実施形態に限定されない。図１～３には記載していないが、本開示の配線基板において両表面の一部には、ソルダーレジストが形成されていてもよい。配線基板がソルダーレジストを有している場合、電子部品を実装するときの熱から導体層４を保護できる点で有利である。
　配線基板において、経路が異なる複数の電源用導体層が存在する場合がある。この場合、電源用導体層の平面積が、コア用絶縁層１の平面積に対して、２５％以上を占めているものには上述の構造が少なくとも適用される。つまり、電子部品に対して大きな電流を供給するために大きな面積を有する電源用導体層に対して本開示の構造を適用することで、導体層間のショートの低減に特に有利である。このような電源用導体層の平面積は、同一の経路内におけるそれぞれの層の少なくとも一つの層においてコア用絶縁層１の平面積に対して、２５％以上を占めている。このような電源用導体層の面積占有率は、例えば配線基板を平面研磨して導体層４を露出させることで確認することができる。
　さらに、上述の実施形態に係る配線基板において、第１積層体２および第２積層体３は、いずれも同じ層数で、導体層４とビルドアップ用絶縁層５とが積層されている。しかし、本開示の配線基板において第１積層体２および第２積層体３は、それぞれ少なくとも４層の導体層４と少なくとも３層のビルドアップ用絶縁層５とが交互に積層された構造を有していれば限定されず、第１積層体２と第２積層体３とが異なる層数であってもよい。
　上述の実施形態に係る配線基板において、第１積層体２および第２積層体３の両方に同種の導体層４が対向する層が含まれる場合を示したが、配線の容易性や電気特性等を勘案して、いずれか一方にのみ同種の導体層４が対向する層が含まれていても構わない。
　１　　コア用絶縁層
　２　　第１積層体
　２ａ　第１最外層
　２ｂ　第１最内層
　２ｃ　第１中間層
　３　　第２積層体
　３ａ　第２最外層
　３ｂ　第２最内層
　３ｃ　第２中間層
　４　　導体層
　４１　第１導体層
　４２　第２導体層
　５　　ビルドアップ用絶縁層
　Ｘ　　第１実装領域
　Ｙ　　第２実装領域

Claims (9)

  1. 　コア用絶縁層と、該コア用絶縁層の上面に位置する第１積層体と、該コア用絶縁層の下面に位置する第２積層体とを含み、
    　前記第１積層体および前記第２積層体が、それぞれ少なくとも４層の導体層と少なくとも３層のビルドアップ用絶縁層とが交互に位置している構造を有し、
    　前記第１積層体は、電子部品を実装するための第１実装領域を含み、
    　前記導体層は、第１導体層および第２導体層の２種を有し、
    　前記第１積層体における前記導体層は、少なくとも第１最外層および第１最内層が前記第１導体層であり、前記第１最内層よりも前記コア用絶縁層から離れて位置する第１中間層が少なくとも２層以上の前記第２導体層である配線基板。
  2. 　前記第２積層体における前記導体層は、少なくとも第２最外層および第２最内層が前記第２導体層であり、前記第２最内層よりも前記コア用絶縁層から離れて位置する第２中間層が少なくとも２層以上の前記第１導体層である請求項１に記載の配線基板。
  3. 　前記第１導体層が接地用導体層であり、前記第２導体層が電源用導体層である請求項１または２に記載の配線基板。
  4. 　前記第１導体層が電源用導体層であり、前記第２導体層が接地用導体層である請求項１または２に記載の配線基板。
  5. 　前記第１積層体において、第１最外層より一層内側の層が前記第１導体層である、請求項１～４のいずれかに記載の配線基板。
  6. 　前記第２積層体において、第２最外層より一層内側の層が前記第２導体層である、請求項１～５のいずれかに記載の配線基板。
  7. 　前記電源用導体層は、少なくとも一つの層において前記コア用絶縁層の平面積に対して２５％以上を占める平面積を有している請求項３～６のいずれかに記載の配線基板。
  8. 　前記第２積層体が、電子部品を実装するための第２実装領域を含む請求項１～７のいずれかに記載の配線基板。
  9. 　前記第１導体層と前記第２導体層との間に位置する前記ビルドアップ用絶縁層が、２層構造を有している請求項１～８のいずれかに記載の配線基板。
PCT/JP2020/045635 2020-01-30 2020-12-08 配線基板 WO2021153016A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/795,448 US20230088233A1 (en) 2020-01-30 2020-12-08 Wiring board
EP20916929.1A EP4099377A4 (en) 2020-01-30 2020-12-08 PRINTED CIRCUIT BOARD
JP2021574498A JP7431865B2 (ja) 2020-01-30 2020-12-08 配線基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-013257 2020-01-30
JP2020013257 2020-01-30

Publications (1)

Publication Number Publication Date
WO2021153016A1 true WO2021153016A1 (ja) 2021-08-05

Family

ID=77078992

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/045635 WO2021153016A1 (ja) 2020-01-30 2020-12-08 配線基板

Country Status (4)

Country Link
US (1) US20230088233A1 (ja)
EP (1) EP4099377A4 (ja)
JP (1) JP7431865B2 (ja)
WO (1) WO2021153016A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110046A (ja) * 2001-09-28 2003-04-11 Kyocera Corp 多層配線基板
JP2004235629A (ja) * 2003-01-30 2004-08-19 Endicott Interconnect Technologies Inc 高速性能を有する印刷回路基板とその製造方法
JP2005116811A (ja) * 2003-10-08 2005-04-28 Fujitsu Ltd 多層配線回路基板およびその作製方法
US20050225955A1 (en) * 2004-04-09 2005-10-13 Hewlett-Packard Development Company, L.P. Multi-layer printed circuit boards
JP2010153520A (ja) 2008-12-24 2010-07-08 Ngk Spark Plug Co Ltd 配線基板
WO2011018938A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 多層プリント配線板
US20140204546A1 (en) * 2013-01-19 2014-07-24 International Business Machines Corporation PCB stackup having high- and low-frequency conductive layers and having insulating layers of different material types
JP2016127191A (ja) * 2015-01-07 2016-07-11 日本特殊陶業株式会社 配線基板の製造方法、樹脂フィルム
US9549467B1 (en) * 2013-03-15 2017-01-17 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Printed circuit board assembly for use in space missions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4475930B2 (ja) * 2003-12-05 2010-06-09 イビデン株式会社 多層プリント配線板
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
KR101329931B1 (ko) * 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 배선기판
KR102125905B1 (ko) * 2013-04-25 2020-06-24 삼성디스플레이 주식회사 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법
JP6324876B2 (ja) * 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2020161727A (ja) * 2019-03-27 2020-10-01 イビデン株式会社 配線基板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003110046A (ja) * 2001-09-28 2003-04-11 Kyocera Corp 多層配線基板
JP2004235629A (ja) * 2003-01-30 2004-08-19 Endicott Interconnect Technologies Inc 高速性能を有する印刷回路基板とその製造方法
JP2005116811A (ja) * 2003-10-08 2005-04-28 Fujitsu Ltd 多層配線回路基板およびその作製方法
US20050225955A1 (en) * 2004-04-09 2005-10-13 Hewlett-Packard Development Company, L.P. Multi-layer printed circuit boards
JP2010153520A (ja) 2008-12-24 2010-07-08 Ngk Spark Plug Co Ltd 配線基板
WO2011018938A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 多層プリント配線板
US20140204546A1 (en) * 2013-01-19 2014-07-24 International Business Machines Corporation PCB stackup having high- and low-frequency conductive layers and having insulating layers of different material types
US9549467B1 (en) * 2013-03-15 2017-01-17 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Printed circuit board assembly for use in space missions
JP2016127191A (ja) * 2015-01-07 2016-07-11 日本特殊陶業株式会社 配線基板の製造方法、樹脂フィルム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP4099377A4

Also Published As

Publication number Publication date
EP4099377A4 (en) 2024-04-03
US20230088233A1 (en) 2023-03-23
JP7431865B2 (ja) 2024-02-15
EP4099377A1 (en) 2022-12-07
JPWO2021153016A1 (ja) 2021-08-05

Similar Documents

Publication Publication Date Title
KR101045554B1 (ko) 배선판용 시트재 및 그 제조 방법과 다층판 및 그 제조방법
US9431347B2 (en) Wiring board and method for manufacturing the same
US9265158B2 (en) Inductor component and printed wiring board incorporating inductor component and method for manufacturing inductor component
US8586875B2 (en) Wiring board and method for manufacturing the same
US9478343B2 (en) Printed wiring board
JP3866265B2 (ja) キャパシタ内蔵型プリント基板およびその製造方法
US20110090657A1 (en) Printed wiring board with built-in semiconductor element, and process for producing the same
WO2004091268A1 (ja) 多層プリント配線板
US9497849B2 (en) Printed wiring board
KR20030088357A (ko) 금속 코어 기판 및 그 제조 방법
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20160086885A1 (en) Package substrate
US20060210780A1 (en) Circuit board and production method therefor
JP2005142178A (ja) 電子部品内蔵多層プリント配線板
US20130192883A1 (en) Printed wiring board
US8546698B2 (en) Wiring board and method for manufacturing the same
JP5141084B2 (ja) 電子部品実装配線板、及び電子部品実装配線板における電子部品の剥離防止方法
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
WO2021153016A1 (ja) 配線基板
JP2004095854A (ja) 多層配線基板
US11277910B2 (en) Wiring substrate
JP7352490B2 (ja) 配線基板
US20240023250A1 (en) Wiring substrate
US20240008191A1 (en) Wiring substrate
JP2023010237A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20916929

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021574498

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2020916929

Country of ref document: EP

Effective date: 20220830