KR102125905B1 - 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법 - Google Patents

인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR102125905B1
KR102125905B1 KR1020130046297A KR20130046297A KR102125905B1 KR 102125905 B1 KR102125905 B1 KR 102125905B1 KR 1020130046297 A KR1020130046297 A KR 1020130046297A KR 20130046297 A KR20130046297 A KR 20130046297A KR 102125905 B1 KR102125905 B1 KR 102125905B1
Authority
KR
South Korea
Prior art keywords
layer
low
loss material
printed circuit
circuit board
Prior art date
Application number
KR1020130046297A
Other languages
English (en)
Other versions
KR20140127665A (ko
Inventor
김유빈
강석환
이종서
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130046297A priority Critical patent/KR102125905B1/ko
Priority to US14/054,308 priority patent/US9288900B2/en
Priority to CN201410010075.8A priority patent/CN104125704B/zh
Publication of KR20140127665A publication Critical patent/KR20140127665A/ko
Application granted granted Critical
Publication of KR102125905B1 publication Critical patent/KR102125905B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently

Abstract

본 발명은 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법에 관한 것으로서, 고속 신호 배선층과 인접한 절연층이 저손실 물질층을 일부 포함함으로써 고속 신호 배선층의 주파수 손실이 감소하고 인쇄 회로 기판의 신뢰도를 향상시킬 수 있다.

Description

인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법{printed circuit board, display device and manufacturing method of printed circuit board}
본 발명은 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법에 관한 것이다.
표시 장치는 화상이 표시되는 표시 패널, 표시 패널과 연결되어 각 화소에 화상 신호를 전달하는 게이트 구동부 및 데이터 구동부, 게이트 구동부 및 데이터 구동부와 연결되어 신호 제어부로 입력되는 화상 신호를 전달하는 인쇄 회로 기판(PCB: printed circuit board)으로 이루어진다.
표시 패널은 평판 표시 패널이 사용될 수 있으며, 평판 표시 패널로는 액정 표시 패널, 유기 발광 표시 패널, 플라즈마 표시 패널, 전기 영동 표시 패널, 전기 습윤 표시 패널 등 다양한 표시 패널이 사용될 수 있다.
그 중 대표적인 액정 표시 패널은 서로 대향하고 있는 박막 트랜지스터 기판과 색필터 기판 및 이들 기판 사이에 충진되어 있는 액정으로 이루어져 있다. 그리고 각 구동부는 인쇄 회로 기판으로부터 전달되는 제어 신호에 따라 게이트 배선 또는 데이터 배선에 주사 신호 또는 화상 신호를 전달한다. 인쇄 회로 기판은 기판 위에 집적회로와 같은 다수의 회로 소자가 형성될 수 있으며, 액정 패널을 구동시키기 위한 여러 가지 제어 신호를 게이트 구동부 또는 데이터 구동부로 전달한다.
이와 같은 표시 장치가 대형화, 고해상도화됨에 따라 표시 패널에 형성되는 배선이 증가하게 되고, 이들을 제어하기 위한 인쇄 회로 기판의 회로 소자 및 배선 등도 증가하게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 고속 동작 회로 또는 대형화에 따른 주파수 손실의 감소 및 생산 비용의 절감을 위해 고속 신호 배선층과 인접한 절연층에 저손실 물질층을 형성하는 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법을 제공하고자 한다.
본 발명의 일 실시예에 따른 표시 장치는 표시 패널; 및 상기 표시 패널에 구동 신호를 인가하는 인쇄 회로 기판을 포함하고, 상기 인쇄 회로 기판은 고속 신호 배선층을 포함하는 복수의 신호 배선층; 절연층; 및 상기 고속 신호 배선층과 인접한 상기 절연층 사이에 위치하는 저손실 물질층을 포함한다.
또한, 상기 저손실 물질층은 상기 저손실 물질층과 인접한 상기 절연층 두께의 15% 이상 100% 미만일 수 있다.
또한, 상기 저손실 물질층은 탄화수소, 세라믹, 열경화성 폴리에스테르, 고성능 FR4 및 폴리테트라플루오로에틸렌(Polytetrafluoroethylene; PTFE) 중 어느 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따른 인쇄 회로 기판은 고속 신호 배선층을 포함하는 복수의 신호 배선층; 상기 복수의 신호 배선층 사이에 위치하는 복수의 절연층; 및 상기 고속 신호 배선층과 인접한 상기 절연층 사이에 위치하는 저손실 물질층을 포함한다.
또한, 상기 저손실 물질층은 상기 저손실 물질층과 인접한 상기 절연층 두께의 15% 이상 100% 미만일 수 있다.
또한, 상기 저손실 물질층은 탄화수소, 세라믹, 열경화성 폴리에스테르, 고성능 FR4 및 폴리테트라플루오로에틸렌(Polytetrafluoroethylene; PTFE) 중 어느 하나를 포함할 수 있다.
또한, 상기 절연층은 홀수개이며, 상기 인쇄 회로 기판은 중앙에 위치하는 상기 절연층을 기준으로 대칭으로 적층된 구조일 수 있다.
또한, 상기 고속 신호 배선층은 상기 복수의 신호 배선층 중 최외각에 위치할 수 있다.
또한, 상기 고속 신호 배선층은 인접한 상기 절연층 사이에 위치하며, 상기 저손실 물질층은 상기 고속 신호 배선층의 상측 및 하측 중 적어도 어느 하나에 형성될 수 있다.
또한, 상기 고속 신호 배선층의 신호의 전달 속도는 3.0 Gbps 이상일 수 있다.
본 발명의 또다른 실시예에 따른 인쇄 회로 기판의 제조 방법은 기판에 신호 배선층을 형성하는 단계(단계 1), 상기 형성된 신호 배선층 상에 절연층을 형성하는 단계(단계 2), 상기 절연층 상에 저손실 물질층을 형성하는 단계(단계 3), 상기 형성된 절연층 상에 고속 신호 배선층을 형성하는 단계(단계 4)를 포함한다.
또한, 상기 단계 3의 상기 저손실 물질층은 액체 상태의 저손실 물질이 스프레이 분사되어 형성될 수 있다.
또한, 상기 단계 3의 상기 저손실 물질층은 필름 상태의 저손실 물질을 박막하여 형성될 수 있다.
또한, 상기 저손실 물질층은 인접한 상기 절연층의 두께 대비 15% 이상 내지 100% 미만으로 형성될 수 있다.
또한, 상기 저손실 물질층은 탄화수소, 세라믹, 열경화성 폴리에스테르, 고성능 FR4 및 폴리테트라플루오로에틸렌(Polytetrafluoroethylene; PTFE) 중 어느 하나를 포함할 수 있다.
본 발명의 일 실시예에 따르면 고속 신호 배선층의 주파수 손실이 감소하고, 이에 따른 제품의 신뢰도가 향상될 수 있다.
또한, 고가의 저손실 물질층을 일부만 사용하여, 인쇄 회로 기판의 제조 비용을 감소시킨다. 일례로써 1.0mm 두께의 4-레이어 인쇄 회로 기판에 본 발명의 실시예를 적용하는 경우, 종래 절연층 전체가 저손실 물질인 경우 대비 4%의 비용으로 90% 이상의 효과를 달성할 수 있다.
또한, 액정 표시 장치의 대형화에 따른 주파수 손실이 감소하여 절감된 비용으로 향상된 품질의 액정 표시 장치를 양산할 수 있다.
도 1은 본 발명의 실시예에 따른 4-레이어(layer) 인쇄 회로 기판의 단면도이다.
도 2는 비교예에 따른 인쇄 회로 기판의 단면도이다.
도 3은 본 발명의 실시예에 따른 인쇄 회로 기판을 포함하는 표시 장치의 도면이다.
도 4는 본 발명의 실시예에 따른 인쇄 회로 기판의 제조 방법 순서도이다.
도 5는 (A) 절연층 전체가 FR4인 경우,(B) 절연층 전체가 PTFE인 경우, (C) 고속 신호 배선층과 인접한 절연층의 일부가 PTFE인 경우, (D) 고속 신호 배선층과 인접하지 않은 절연층만 PTFE인 경우의 인쇄 회로 기판의 단면도이다.
도 6은 도 5의 각 케이스에 해당하는 s-parameter를 나타낸 그래프이다.
도 7은 도 5의 각 케이스에 해당하는 아이 다이어그램(eye diagram)을 나타낸 그래프이다.
도 8은 저손실 물질층의 두께에 따른 s-parameter를 나타낸 그래프이다.
도 9는 저손실 물질층의 두께에 따른 아이 다이어그램을 나타낸 그래프이다.
도 10은 저손실 물질층의 두께에 따른 신호 품질 향상 정도를 백분율로 나타낸 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함하며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
본 발명의 실시예에 따른 인쇄 회로 기판을 도 1을 참조하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 4-레이어(layer) 인쇄 회로 기판의 단면도이다.
본 발명의 실시예에 따른 인쇄 회로 기판은 절연층(111, 112), 저손실 물질층(151, 153), 신호 배선층(161, 163) 및 보호층(181, 183)을 포함한다.
절연층(111, 112)은 복수의 신호 배선층 상호간을 전기적으로 절연하기 위해 인접한 복수의 신호 배선층 사이에 위치한다. 절연층(111)은 일반적인 신호 배선층 사이를 절연하며, 절연층(112)은 고속 신호 배선층과 일반 신호 배선층을 절연할 수 있다. 따라서 3개 이상의 신호 배선층에 대해서는 절연층이 복수개일 수 있다.
절연층(111, 112)은 전기적으로 절연하는 어떠한 물질도 가능하며, 일례로써 FR4일 수 있다.
저손실 물질층(150, 151, 153)은 절연층에 비해 신호를 전달함에 있어서 주파수 의존적 손실이 발생하여 특히 고속 신호가 왜곡되는 문제를 감소시키기 위함으로써 고속 신호 배선층과 절연층 사이에 위치한다.
저손실 물질층(151)은 고속 신호 배선층(163) 상부 상에 형성되며, 저손실 물질층(153)은 고속 신호 배선층(163)의 하부 상에 형성된다. 상부 및 하부에 형성된 저손실 물질층(151, 153)는 저손실 물질층(150)으로 나타낼 수 있다.
또한, 상측에 위치하는 저손실 물질층(151) 및 하측에 위치하는 저손실 물질층(153)은 동일한 물질이거나 상이한 물질일 수 있다. 저손실 물질층(150)은 기존의 절연층(예를 들어, FR4)에 비해 주파수의 손실을 감소시키기 위한 어떠한 물질도 적용이 가능하다. 다만 본 발명은 실시예로 탄화수소, 세라믹, 열경화성 폴리에스테르, 고성능 FR4 및 폴리테트라플루오로에틸렌(Polytetrafluoroethylene; PTFE) 중 어느 하나를 포함할 수 있다.
또한, 저손실 물질층(150)은 어떠한 방식으로도 형성될 수 있으나, 발명의 일례로써 코팅되거나 적층될 수 있다. 구체적으로 저손실 물질인 액체 상태인 경우 스프레인 분사될 수 있으며, 필름 형태의 고체 상태인 경우 박막 증착될 수 있다.
형성된 저손실 물질층(150)은 저손실 물질층과 인접한 절연층 두께의 15% 이상 100% 미만일 수 있다. 15% 이하의 경우 신호 향상도가 다소 떨어지며, 100%의 경우 제품 양산에 따른 생산 비용이 과다하기 때문이다. 이 경우, 절연층의 두께가 112 μm 이면, 저손실 물질층은 16.8 μm 이상 112 μm 미만일 수 있다.
신호 배선층(161, 163)은 전원 패턴 및 접지 패턴을 비롯하여 인쇄 회로 기판(100)에 실장되는 각종 전자 부품들을 전기적으로 연결하기 위한 소정의 패턴들이 형성된다. 이러한 패턴은 기판을 재단한 후, 노광, 부식 및 박리 등의 공정을 통해 형성될 수 있다.
신호 배선층은 일반 신호가 배선되는 신호 배선층(161) 및 3.0Gbps 이상의 신호가 전달되는 고속 신호 배선층(163)을 포함할 수 있다.
고속 신호 배선층(163)에서는 3.0Gbps 이상의 신호가 전달되며 인쇄 회로 기판 내 어느 층에도 위치할 수 있으나, 보호층을 제외한 최외각에 위치할 수 있다. 이는 고속 신호의 품질을 향상시키기 위한 방법 중 하나이다.
보호층(181, 183)은 인쇄 회로 기판의 상부(181) 및 하부(183)에 형성되며, 물리적 또는 화학적 환경 하에서 인쇄 회로 기판을 보호하며 내구성을 가지도록 하는 불변성 잉크가 회로 상에 코팅된 것이다. 상기 잉크는 일례로써 PSR(Photo imageable Solder Resist mask) 잉크일 수 있으며, 상부(181) 및 하부(183)는 동일한 잉크가 코팅될 수 있다.
도 1(A)를 참조하여 본 발명의 일 실시예에 대해 설명한다.
우선, 일반적인 신호 배선층(161) 사이에 종래 FR4 등을 포함하는 절연층(111)이 위치한다. 그러한 절연층(111)은 다른 실시예에 따라 기판일 수도 있다. 다음, 양 신호 배선층(161)에는 다시 절연층(112)이 위치한다. 다만, 절연층(112)은 신호 배선층(161) 사이에 위치하는 절연층(112)에 비해 두께가 얇을 수 있다.
그 다음, 절연층(112) 상에 저손실 물질층(151, 153)이 위치한다. 절연층 상부에 위치하는 저손실 물질층(153) 및 절연층 하부에 위치하는 저손실 물질층(151)이 있을 수 있다.
다음, 상부 저손실 물질층(153) 상측에 고속 신호 배선층(153)이 위치하고, 이어서 인쇄 회로 기판(100)을 물리적 화학적 환경으로부터 보호하기 위한 상부 보호층(181)이 위치한다.
인쇄 회로 기판(100)의 하측부도 동일하다. 우선 하부 저손실 물질층(151) 하측면 상에 고속 신호 배선층(153)이 위치하고, 이어서 인쇄 회로 기판(100)을 물리적 화학적 환경으로부터 보호하기 위한 하부 보호층(183)이 위치한다.
따라서 본 발명의 일 실시예는 3개의 절연층(111, 112)을 포함하고 신호 배선층(161, 163)은 4개이므로, 신호 배선층(161, 163)의 개수를 기준으로 4-레이어(layer) 인쇄 회로 기판이라 지칭한다.
본 발명의 일 실시예에 따른 인쇄 회로 기판은 중앙에 위치하는 절연층(111)을 기준으로 대칭인 구조를 가진다.
본 발명의 일 실시예에 따라 도 1(A)는 4-레이어 인쇄 회로 기판만을 도시하였으나, 이에 제한되지 않으며 2-레이어 이상의 모든 인쇄 회로 기판에 적용 가능함은 물론이다.
일례로써 2-레이어 인쇄 회로 기판은 중앙에 절연층(111)이 형성되고, 절연층의 상면에 하부 저손실 물질층(153), 절연층의 하면에 상부 저손실 물질층(151)이 위치한다.
다음, 각각의 저손실 물질층(151, 153) 상에 고속 신호 배선층(163)이 위치하며 최종적으로 보호층(181, 183)이 위치한다.
또한 전술한 바와 마찬가지로 레이어 수에 제한되지 않으며, 도 1(A)와 유사하게 고속 신호 배선층(163)이 복수의 신호 배선층(161, 163) 중 최외각에 위치하는 경우, 상측에 위치하는 고속 신호 배선층(163)은 고속 신호 배선층(163)의 하측면에 하부 저손실 물질층(153)이 위치하며, 하측에 위치하는 고속 신호 배선층(163)은 이의 상측면에 상부 저손실 물질층(151)이 위치한다. 즉, 4-레이어 이상의 인쇄 회로 기판은 하부 저손실 물질층(153)과 상부 저손실 물질층(151) 사이에 복수의 절연층 및 신호 배선층이 위치할 수 있다.
다음, 도 1(B)를 참조하여 본 발명의 다른 실시예에 대해 설명한다.
도 1(A)와는 다르게 절연층(111) 양 측에 하부 저손실 물질층(153) 및 상부 저손실 물질층(151)이 위치할 수 있다. 이후 저손실 물질층과 접하는 고속 신호 배선층(163)이 위치한다.
다음, 상측에 위치하는 고속 신호 배선층(163)의 상부에는 상부 저손실 물질층(151)이 위치하며 하측에 위치하는 고속 신호 배선층(163)의 하부에는 하부 저손실 물질층(153)이 위치한다.
본 실시예에서는 고속 신호 배선층(163)에 양측면에 저손실 물질층(150)이 위치하고 있으나, 둘 중 어느 하나가 생략될 수 있다. 생략되는 저손실 물질층에 제한이 없음은 물론이다.
또한 고속 신호 배선층(163)의 양측면에 저손실 물질층(151, 153)이 위치하는 경우, 어느 한 측면에만 저손실 물질층이 위치하는 것과 두께가 다르게 형성될 수 있다.
다음, 상측에 위치하는 상부 저손실 물질층(151) 상에 절연층(112), 신호 배선층(161) 및 상부 보호층(181)이 순차적으로 위치한다.
이와 유사하게, 하측에 위치하는 하부 저손실 물질부(153) 상에 절연층(112), 신호 배선층(161) 및 하부 보호층(183)이 순차적으로 위치한다.
도 1(A)에 도시된 바와 같이 도 1(B) 역시 대칭적인 구조를 가진다.
이하에서는 도 2의 비교예를 살펴본다. 도 2는 비교예에 따른 인쇄 회로 기판의 단면도이다.
도 2(A)에 도시된 비교예와 같이 인쇄 회로 기판의 가장 일반적인 절연체는 FR4(11, 12)이다. 그러나 인쇄 회로 기판이 DDR(Dual Data Rate) 메모리, USB(Universal Serial Bus) 및 HDMI(High Density Multimedia Interface) 등과 같이 고속으로 동작하는 고속 동작 회로부를 포함하는 경우, 주파수 의존적 손실 특성으로 인하여 고속 신호의 경우 고조파 성분이 정확히 전달되지 않아 신호가 왜곡되는 문제가 발생한다.
이러한 문제를 해결하기 위한 또 다른 비교예로서 도 2(B), (C)에 도시된 바와 같이 절연층을 저손실 물질(31, 32)로 대체하여 신호 왜곡 문제를 해결하려는 구조가 있으나, 상기 구조는 절연층 전체를 고가의 저손실 물질로 대체하여 생산 비용의 문제가 발생하며 실질적인 양산이 불가능하다.
다음, 본 발명의 다른 실시예에 따르면, 표시 패널(200) 및 표시 패널(200)에 구동 신호를 인가하는 전술한 인쇄 회로 기판(100)을 포함하는 표시 장치를 제공하며 도 3을 참조하여 이하에서 설명한다.
도 3은 본 발명의 실시예에 따른 인쇄 회로 기판을 포함하는 표시 장치의 도면이다.
도 3은 표시 패널(200)과 연결되는 데이터 필름(300) 및 게이트 필름(400)과 인쇄 회로 기판(100)을 도시하고 있다. 도시한 바와 같이, 데이터 필름(300)은 표시 패널(200)의 단축 방향을 따라서 형성된다. 데이터 필름(300)에는 배선뿐만 아니라 데이터 구동칩(350)이 포함되며, 표시 패널(200)의 반대측에 인쇄 회로 기판(100)이 연결되어 있다.
여기서 인쇄 회로 기판(100)은 도 1과 같은 인쇄 회로 기판이 사용될 수 있으며 신호 제어부(미도시)를 포함할 수 있다.
데이터 필름(300)의 배선은 인쇄 회로 기판(100)의 신호를 데이터 구동칩(350)으로 전송하고, 데이터 구동칩(350)의 신호를 표시 패널(200)의 데이터선(370)으로 전송할 수 있도록 형성되어 있다.
뿐만 아니라 게이트 구동칩(450)으로 전송되는 신호를 게이트 연결 배선(430)으로 전달하는 배선도 포함한다.
한편, 게이트 필름(400)은 표시 패널(200)의 장축 방향을 따라서 형성된다. 게이트 필름(400)에는 배선뿐만 아니라 게이트 구동칩(450)이 형성되어 있다. 게이트 구동칩(450)으로 들어오는 신호는 표시패널(200) 위에 형성되어 있는 게이트 연결 배선(430)을 통하여 전달된다.
게이트 구동칩(450)과 데이터 구동칩(350)은 전달된 신호를 게이트선(470)과 데이터선(370)으로 전달하여 화상을 표시하도록 한다.
게이트 필름(400) 및 데이터 필름(300)은 가요성 인쇄 회로 필름(FPC 필름; Flexible printed circuit 필름)으로 형성되어 있을 수 있다.
도 3에서는 게이트 구동칩(450)이 게이트 필름(400)상에 위치하지만, 게이트 필름(400)없이 하부 기판위에 바로 형성되거나, 표시 패널(200)에 형성되는 박막 트랜지스터와 동일한 공정으로 집적될 수 있다.
다음, 본 발명의 또 다른 실시예에 따른 인쇄 회로 기판의 제조 방법에 대해 도 4를 참조하여 설명한다.
도 4는 본 발명의 실시예에 따른 인쇄 회로 기판의 제조 방법 순서도이다.
본 명세서에서는 4-레이어 인쇄 회로 기판을 기준으로 본 발명의 실시예를 위한 제조 방법을 서술하였으나, 이에 제한되지 않고 고속 신호 배선층과 절연층을 포함하는 어떠한 인쇄 회로 기판의 제조 방법에도 사용될 수 있음은 물론이다.
우선, 기판에 신호 배선층을 형성한다(S10). 적용하려는 제품 사양에 따라 기판을 재단한 후, 노광, 부식 및 박리 등의 공정을 통해 신호 배선층을 형성할 수 있다.
다음, 상기 형성된 신호 배선층 상에 절연층을 형성한다(S20). S10에서 신호 배선층이 형성된 기판과 절연층을 레이업(Lay-up)하는 단계이다.
다음, S20에서 형성된 절연층 상에 저손실 물질층을 형성한다(S30). 또한, 상기 S30에서 저손실 물질층을 형성하는 방법은 종래의 어떠한 방법도 사용 가능하며, 일례로써 액체 상태의 저손실 물질은 스프레이 분사되어 형성되며, 필름 상태의 저손실 물질은 박막 증착하여 형성될 수 있다.
또한, 상기 S30에서 저손실 물질층을 형성함에 있어 절연층의 두께 대비 15% 이상 내지 100% 미만으로 형성할 수 있다. 일례로써 절연층의 두께가 112 μm인 경우, 저손실 물질층은 16.8 μm 이상 112 μm 미만이 되도록 형성될 수 있다.
또한, 저손실 물질층은 종래의 절연층(일례로써, FR4)에 비해 주파수의 손실이 적은 물질은 어떠한 물질도 포함할 수 있으나, 일례로써 탄화수소, 세라믹, 열경화성 폴리에스테르, 고성능 FR4 및 폴리테트라플루오로에틸렌(Polytetrafluoroethylene; PTFE) 중 어느 하나를 포함한다.
다음, S30에서 형성된 절연층 상에 고속 신호 배선층을 형성한다(S40).
고속 신호 배선층을 형성하는 S40은 기판에 신호 배선층을 형성하는 S10과 동시에 진행될 수 있으며, 이를 통해 형성된 복수의 신호 배선층 사이에 절연층을 형성하여 본 발명에 따른 인쇄 회로 기판을 제조하는 것도 가능함은 물론이다.
다음, 고속 신호 배선층이 최외각에 위치하는 인쇄 회로 기판에 보호층을 형성하여(S50) 외부 환경으로부터 인쇄 회로 기판을 보호한다.
고속 신호 배선층이 인쇄 회로 기판의 중간에 위치하는 경우, 전술한 인쇄 회로 기판의 제조 방법과 유사하나 고속 신호 배선층의 상부 및 하부 양측에 저손실 물질층을 형성하는 단계를 더 포함할 수 있다.
도 4는 본 발명의 실시예에 따른 4-레이어의 인쇄 회로 기판의 제조 방법을 나타냈으나, 2-레이어 이상의 모든 인쇄 회로 기판에 적용 가능함은 물론이다.
2-레이어 인쇄 회로 기판의 제조 방법은 우선 중앙에 위치하는 절연층의 양측면에 저손실 물질층을 형성한다.
다음, 고속 신호 배선층을 저손실 물질층 상에 각각 형성한다.
다음, 상기 형성된 고속 신호 배선층 상에 보호층을 각각 형성한다.
정리하면, 2-레이어 인쇄 회로 기판을 제조하는 방법은 4-레이어 인쇄 회로 기판의 제조 방법의 단계 3 및 단계 4을 통해 실시 가능하다.
또한, 6-레이어 인쇄 회로 기판을 제조하는 방법은 4-레이어 인쇄 회로 기판을 제조하는 방법의 단계 1 및 단계 2를 한번 더 반복함을 통해 실시 가능하다.
따라서 4-레이어 인쇄 회로 기판의 제조 방법의 단계 1 및 단계 2가 반복되는 횟수의 조절을 통해 4-레이어 이상의 어떠한 인쇄 회로 기판의 제조 방법의 실시도 가능하다.
이하에서는 도 5 내지 도 10을 통하여 본 발명의 실시예에 따른 인쇄 회로 기판의 특징을 살펴본다.
실시예 1에서 제조한 인쇄 회로 기판(PCB) 및 비교예에 따른 인쇄 회로 기판에 대한 삽입 손실(insertion loss)을 확인하기 위해 다음과 같이 실험하였다(이하 실험 1).
구체적으로, 도 5에 도시된 바와 같이 4-레이어, PCB 두께가 1mm인 (A) 각각의 절연층이 FR4로 이루어진 케이스, (B) 각각의 절연층이 PTFE로 이루어진 케이스, (C) 고속 신호 배선층과 인접한 절연층의 일부만 PTFE를 포함하는 케이스(본 발명의 실시예) (D) 3개의 절연층 중 가운데 위치하는 절연층은 PTFE이며, 양 절연층은 FR4로 이루어진 케이스를 대상으로 하였다.
도 6은 도 5의 각 케이스에 해당하는 s-parameter를 나타낸 그래프이다.
도 7은 도 5의 각 케이스에 해당하는 아이 다이어그램(eye diagram)을 나타낸 그래프이다.
우선, 주파수 0 ~ 10 GHz의 범위에서 s-parameter를 추출하여 삽입 손실을 측정하여 도 6에 나타냈다. s-parameter는 각 주파수에 대해 최초 입력된 크기와 통과되어 출력된 크기의 비율로서, 0dB에 근접할수록 손실이 적으며 신호 품질이 양호함을 의미한다.
도 6에 따르면, 절연층 전체가 PTFE인 (B)가 0dB에 가장 가까운 값을 나타내며, 가장 양호한 신호 품질을 나타냈다. 이어서, 본 발명의 실시예에 따른 (C)가 양호한 신호 품질을 나타냈으며, 다음으로 (D), (A) 순으로 신호 전달 특성이 우수함을 나타냈다.
이는 절연층 전체가 PTFE인 경우가 가장 우수한 신호 전달 특성을 나타내기는 하나, 본 발명의 실시예와 같이 적은 양의 저손실 물질층만으로도 충분한 신호 전달 특성을 유지할 수 있음을 나타낸다.
또한, 전술한 s-parameter를 사용하여 시간 영역에서 입력 신호에 대한 출력을 과도 해석(transient simulation) 진행하였다.
각 케이스에 대해 3.1Gbs 전압을 인가한 과도 해석을 실시하여 도 7과 같이 아이 다이어그램(eye diagram)을 나타냈으며, 이에 대한 수치값을 표 1에 나타냈다. 아이 다이어그램의 중앙에 폐쇄된 영역을 형성하는 공간의 영역이 클수록 양호한 신호 품질을 나타낸다.
eye height(mV) eye width(ps) eye height
증가분(%)
(A) 278.30 289.00 기준값
(B) 423.19 308.52 52
(C) 371.07 303.44 33
(D) 354.34 300.74 27
도 7 및 표 1을 참조하면, s-parameter 결과와 마찬가지로 절연층 전체가 저손실 물질인 (B)가 가장 높은 신호 품질을 나타내며, 다음으로 본 발명의 실시예에 따른 (C)가 양호한 신호 품질을 나타냄을 알 수 있다. (C)가 나타내는 33%의 품질 증가는 (B)의 품질 증가 대비 약 88%에 해당하는 수치로서 적은 양의 저손실 물질층으로 충분한 신호 품질 효과를 나타낸다.
다음으로, 고속 신호 배선층과 인접한 절연층에 형성되는 저손실 물질층의 두께에 따른 신호 품질 향상도를 확인하기 위해 다음과 같이 실험하였다(이하 실험2).
구체적으로, 저손실 물질층의 두께가 30μm, 60μm, 90μm인 인쇄 회로 기판에 대해 s-parameter 및 과도 해석에 의한 아이 다이어그램(eye diagram)을 도 8 및 9에 나타냈다. 또한, 보다 정확한 해석을 위해 실험예 1에서 도출한 s-parameter 그래프 및 아이 다이어그램도 사용하였다.
도 8은 저손실 물질층의 두께에 따른 s-parameter를 나타낸 그래프이다.
도 9는 저손실 물질층의 두께에 따라 (a) 절연층 전체가 FR4인 경우, (b) 저손실 물질층 두께가 10μm, (c) 30μm, (d) 60μm, (e) 90μm인 경우의 아이 다이어그램을 나타낸 그래프이다.
도 10은 저손실 물질층의 두께에 따른 신호 품질 향상 정도를 백분율로 나타낸 그래프이다.
도 8을 참조하면, 절연층 전체가 저손실 물질층(두께 : 112μm)인 경우 가장 양호한 신호 품질을 나타내며, 이후 저손실 물질층의 두께가 두꺼운 순(90μm > 60μm > 30μm > 10μm)으로 양호한 품질을 나타냄을 알 수 있다.
또한, 도 8의 s-parameter를 과도 해석하여 도출한 도 9 및 표 2를 살펴보아도 저손실 물질층의 두께가 증가할수록 신호 품질이 증가함을 알 수 있다.
eye height(mV) eye width(ps) eye height
증가분(%)
(A) 278.30 289.00 reference
10μm 371.07 303.44 33
30μm 389.49 305.75 39
60μm 406.95 307.21 46
90μm 415.02 208.29 49
(B) 423.19 208.52 52
상기 결과를 기초로, 케이스 (B) 대비 해당 인쇄 회로 기판의 성능 확보율을 도 10에 백분율로 나타냈다.
케이스 (B)를 신호 품질 100%로 설정한 경우, 저손실 물질층의 두께가 10, 30, 60, 90μm인 각각의 경우는 87.6, 91.5, 96.1, 98.0%의 신호 품질을 나타낸다. 따라서, 약 90% 이상의 신호 품질 향상을 나타내기 위해서는 저손실 물질층의 두께 20μm 이상이 될 것이다.
이상과 같이, 본 발명은 한정된 실시예와 도면을 통하여 설명되었으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재된 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.
11, 12 : 절연층
31, 32 : 저손실 물질 절연층
61 : 신호 배선층
63 : 고속 신호 배선층
81, 83 : 보호층
100 : 인쇄 회로 기판
111, 112 : 절연층
150 : 저손실 물질층
151 : 상부 저손실 물질층
153 : 하부 저손실 물질층
161 : 신호 배선층
163 : 고속 신호 배선층
181, 183 : 보호층
200 : 표시 패널
300 : 데이터 필름
350 : 데이터 구동칩
370 : 데이터선
400 : 게이트 필름
430 : 게이트 연결 배선
450 : 게이트 구동칩
470 : 게이트선

Claims (15)

  1. 표시 패널; 및
    상기 표시 패널에 구동 신호를 인가하는 인쇄 회로 기판
    을 포함하고,
    상기 인쇄 회로 기판은
    고속 신호 배선층;
    신호 배선층;
    절연층; 및
    상기 고속 신호 배선층 및 상기 절연층 사이에 위치하는 저손실 물질층을 포함하고,
    상기 신호 배선층의 일 면과 상기 절연층의 일 면은 서로 접촉하고,
    상기 절연층의 타 면과 상기 저손실 물질층의 일 면은 서로 접촉하며,
    상기 저손실 물질층의 타 면과 상기 고속 신호 배선층의 일 면은 서로 접촉하는 표시 장치.
  2. 제1항에서,
    상기 저손실 물질층의 두께는 상기 저손실 물질층과 인접한 상기 절연층 두께의 15% 이상 100% 미만인 표시 장치.
  3. 제1항에서,
    상기 저손실 물질층은 탄화수소, 세라믹, 열경화성 폴리에스테르, 고성능 FR4 및 폴리테트라플루오로에틸렌(Polytetrafluoroethylene; PTFE) 중 어느 하나를 포함하는 표시 장치.
  4. 고속 신호 배선층;
    신호 배선층;
    절연층; 및
    상기 고속 신호 배선층 및 상기 절연층 사이에 위치하는 저손실 물질층을 포함하고,
    상기 신호 배선층의 일 면과 상기 절연층의 일 면은 서로 접촉하고,
    상기 절연층의 타 면과 상기 저손실 물질층의 일 면은 서로 접촉하며,
    상기 저손실 물질층의 타 면과 상기 고속 신호 배선층의 일 면은 서로 접촉하는 인쇄 회로 기판.
  5. 제4항에서,
    상기 저손실 물질층의 두께는 상기 저손실 물질층과 인접한 상기 절연층 두께의 15% 이상 100% 미만인 인쇄 회로 기판.
  6. 제4항에서,
    상기 저손실 물질층은 탄화수소, 세라믹, 열경화성 폴리에스테르, 고성능 FR4 및 폴리테트라플루오로에틸렌(Polytetrafluoroethylene; PTFE) 중 어느 하나를 포함하는 인쇄 회로 기판.
  7. 제4항에서,
    상기 절연층은 홀수개이며, 상기 인쇄 회로 기판은 중앙에 위치하는 상기 절연층을 기준으로 대칭으로 적층된 구조인 인쇄 회로 기판.
  8. 제4항에서,
    상기 고속 신호 배선층은 상기 신호 배선층 보다 외각에 위치하는 인쇄 회로 기판.
  9. 제4항에서,
    상기 고속 신호 배선층은 인접한 상기 절연층 사이에 위치하며, 상기 저손실 물질층은 상기 고속 신호 배선층의 상측 및 하측 중 적어도 어느 하나에 형성되는 인쇄 회로 기판.
  10. 제4항에서,
    상기 고속 신호 배선층의 신호의 전달 속도는 3.0 Gbps 이상인 인쇄 회로 기판.
  11. 기판에 신호 배선층을 형성하는 단계(단계 1),
    상기 형성된 신호 배선층 상에 절연층을 형성하는 단계(단계 2),
    상기 절연층 상에 저손실 물질층을 형성하는 단계(단계 3),
    상기 형성된 절연층 상에 고속 신호 배선층을 형성하는 단계(단계 4),
    를 포함하고,
    상기 저손실 물질층의 일 면과 상기 고속 신호 배선층의 일 면은 서로 접촉하는 인쇄 회로 기판의 제조 방법.
  12. 제11항에서,
    상기 단계 3의 상기 저손실 물질층은 액체 상태의 저손실 물질이 스프레이 분사되어 형성되는 인쇄 회로 기판의 제조 방법.
  13. 제11항에서,
    상기 단계 3의 상기 저손실 물질층은 필름 상태의 저손실 물질을 박막하여 형성되는 인쇄 회로 기판의 제조 방법.
  14. 제11항에서,
    상기 저손실 물질층의 두께는 인접한 상기 절연층의 두께 대비 15% 이상 내지 100% 미만으로 형성되는 인쇄 회로 기판의 제조 방법.
  15. 제11항에서,
    상기 저손실 물질층은 탄화수소, 세라믹, 열경화성 폴리에스테르, 고성능 FR4 및 폴리테트라플루오로에틸렌(Polytetrafluoroethylene; PTFE) 중 어느 하나를 포함하는 인쇄 회로 기판의 제조 방법.
KR1020130046297A 2013-04-25 2013-04-25 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법 KR102125905B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130046297A KR102125905B1 (ko) 2013-04-25 2013-04-25 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법
US14/054,308 US9288900B2 (en) 2013-04-25 2013-10-15 Printed circuit board, display device and method of manufacturing printed circuit board
CN201410010075.8A CN104125704B (zh) 2013-04-25 2014-01-09 印刷电路板、显示装置和印刷电路板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130046297A KR102125905B1 (ko) 2013-04-25 2013-04-25 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140127665A KR20140127665A (ko) 2014-11-04
KR102125905B1 true KR102125905B1 (ko) 2020-06-24

Family

ID=51770926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130046297A KR102125905B1 (ko) 2013-04-25 2013-04-25 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법

Country Status (3)

Country Link
US (1) US9288900B2 (ko)
KR (1) KR102125905B1 (ko)
CN (1) CN104125704B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106132081B (zh) * 2016-06-30 2019-10-15 广州兴森快捷电路科技有限公司 一种高频高速pcb及其制作方法
TW202011563A (zh) * 2018-09-12 2020-03-16 矽品精密工業股份有限公司 電子封裝件
EP4099377A4 (en) * 2020-01-30 2024-04-03 Kyocera Corp PRINTED CIRCUIT BOARD
CN113281859B (zh) * 2021-05-18 2022-11-11 青岛海信宽带多媒体技术有限公司 一种光模块

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL267988A (ko) * 1960-08-15 1900-01-01
US3244795A (en) * 1963-05-31 1966-04-05 Riegel Paper Corp Stacked, laminated printed circuit assemblies
US3558423A (en) * 1967-10-16 1971-01-26 Electronized Chem Corp Low loss electrical printed circuit board comprising polyolefin,fiberglass and metallic foil
US4591659A (en) * 1983-12-22 1986-05-27 Trw Inc. Multilayer printed circuit board structure
JPS61220499A (ja) * 1985-03-27 1986-09-30 株式会社日立製作所 混成多層配線基板
US4864722A (en) * 1988-03-16 1989-09-12 International Business Machines Corporation Low dielectric printed circuit boards
JP2615523B2 (ja) 1992-02-19 1997-05-28 富士通株式会社 薄膜回路基板とその製造方法
JP3583144B2 (ja) * 1996-01-30 2004-10-27 サーノフ コーポレイション プラズマ・ディスプレイおよびその製造方法
JP2002513512A (ja) * 1997-04-03 2002-05-08 ダブリュ．エル．ゴア アンド アソシエーツ，インコーポレイティド 改良された絶縁耐力を備えた低誘電率材料
JP3153511B2 (ja) 1998-06-29 2001-04-09 日本ピラー工業株式会社 プリント配線板およびその製造方法
JP2000286560A (ja) * 1999-03-31 2000-10-13 Nichias Corp 多層ふっ素樹脂基板及びその作製方法
JP3539555B2 (ja) * 1999-10-21 2004-07-07 シャープ株式会社 液晶表示装置
CN1182762C (zh) * 2001-08-30 2004-12-29 神达电脑股份有限公司 利用高介电系数的绝缘材料降低走线阻抗的高速电路板
WO2004060660A1 (ja) * 2002-12-27 2004-07-22 Nec Corporation シート材及び配線板
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
US7349196B2 (en) * 2005-06-17 2008-03-25 Industrial Technology Research Institute Composite distributed dielectric structure
JP2007096159A (ja) 2005-09-30 2007-04-12 Alaxala Networks Corp 多層プリント配線板
JP4438735B2 (ja) 2005-10-31 2010-03-24 日本ピラー工業株式会社 フッ素樹脂プリント基板
JP4545682B2 (ja) 2005-12-05 2010-09-15 株式会社潤工社 弗素樹脂積層基板
KR100826349B1 (ko) 2006-10-26 2008-05-02 삼성전기주식회사 인쇄회로기판 및 이의 제조 방법
KR100913309B1 (ko) 2007-05-31 2009-08-26 (주)엠에스티테크놀로지 금속회로기판
WO2010024823A1 (en) 2008-08-30 2010-03-04 Hewlett-Packard Development Company, L.P. Use of hybrid pcb materials in printed circuit boards
JP5463117B2 (ja) 2009-10-20 2014-04-09 株式会社日立製作所 低損失配線板，多層配線板、それに用いる銅箔及び積層板
US7975378B1 (en) * 2010-01-06 2011-07-12 Banpil Photonics, Inc. Method of manufacturing high speed printed circuit board interconnects
JPWO2012161162A1 (ja) * 2011-05-23 2014-07-31 住友電工ファインポリマー株式会社 高周波回路基板
EP2774945B1 (en) * 2011-10-31 2016-12-28 Kuraray Co., Ltd. Thermoplastic liquid crystal polymer film, and laminate and circuit board using same

Also Published As

Publication number Publication date
US9288900B2 (en) 2016-03-15
US20140321071A1 (en) 2014-10-30
KR20140127665A (ko) 2014-11-04
CN104125704A (zh) 2014-10-29
CN104125704B (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
US10985194B2 (en) Display panel and display device
KR102330882B1 (ko) 표시 장치
JP4931908B2 (ja) 回路基板、電子回路装置及び表示装置
US20230137683A1 (en) Chip on film assembly, display panel, and display module
KR102245304B1 (ko) 커버형 전원 공급이 적용된 표시장치
US7952676B2 (en) Connection structures capable of reducing distortion of signal
KR102125905B1 (ko) 인쇄 회로 기판, 표시 장치 및 인쇄 회로 기판의 제조 방법
TWI569426B (zh) 畫素陣列結構、顯示面板以及畫素陣列結構的製作方法
KR101405328B1 (ko) 연성 회로 기판
US10088724B2 (en) Display panel and displaying device
WO2020124897A1 (zh) 显示面板及其制作方法
WO2019214437A1 (zh) 线路板和显示装置
CN100399176C (zh) 液晶显示器
US20140054793A1 (en) Chip on Film (COF) Substrate, COF Package and Display Device Including the Same
US11227532B2 (en) Panel, manufacturing method thereof, and terminal
JP2006267605A (ja) 表示装置
US20150222032A1 (en) Printed circuit board and display device including the same
US20220240382A1 (en) Flexible circuit board and method of manufacturing the same, and display module thereof
US9419355B2 (en) Display module with dual power lines
CN205408268U (zh) 柔性电路板
TWI661245B (zh) 顯示面板
WO2020220465A1 (zh) 印刷电路板及显示装置
KR20130051120A (ko) 신호 전송 필름 및 그 제조 방법과 그를 가지는 표시 장치
US10678105B2 (en) Array substrate and manufacturing method thereof and liquid crystal display apparatus
US8520179B2 (en) Wiring structure of liquid crystal display panel having gate, source and drain electrodes horizontally staggered

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant