JPS62186594A - 多層印刷配線板の製造方法 - Google Patents
多層印刷配線板の製造方法Info
- Publication number
- JPS62186594A JPS62186594A JP2936186A JP2936186A JPS62186594A JP S62186594 A JPS62186594 A JP S62186594A JP 2936186 A JP2936186 A JP 2936186A JP 2936186 A JP2936186 A JP 2936186A JP S62186594 A JPS62186594 A JP S62186594A
- Authority
- JP
- Japan
- Prior art keywords
- catalyst
- layer
- printed wiring
- wiring board
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000003054 catalyst Substances 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 6
- 238000007772 electroless plating Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 43
- 238000005553 drilling Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層印刷配線板およびその製造方法に関し、特
に高密度実装のために導体層が分割して設けたスルホー
ルを一部に有する多層印刷配線板に関する。
に高密度実装のために導体層が分割して設けたスルホー
ルを一部に有する多層印刷配線板に関する。
従来の多層印刷配線板の一つでは、部品挿入用の孔は勿
論、経由孔（以下バイア・ホールと称す）も、貫通孔を
穿設させて無電解めっき等の手段により孔壁に導体層を
設けることにより形成する。
論、経由孔（以下バイア・ホールと称す）も、貫通孔を
穿設させて無電解めっき等の手段により孔壁に導体層を
設けることにより形成する。
また、従来の多層印刷配線板（以下、多層板と略称）の
他の一つでは、その高多層化ｌこ伴なし１゜一部の内層
に埋込みバイア・ホールを設ける設計も採用されつつあ
る。
他の一つでは、その高多層化ｌこ伴なし１゜一部の内層
に埋込みバイア・ホールを設ける設計も採用されつつあ
る。
近年、電子機器の性能上および経済上のニーズから実装
の高密度化の試みがなされている。このためにＩＣ，Ｌ
８Ｉ等の電子デバイスの高集積化、高速化が進められて
いることは勿論、これらを実装する多層板についても高
密度化が進められている。
の高密度化の試みがなされている。このためにＩＣ，Ｌ
８Ｉ等の電子デバイスの高集積化、高速化が進められて
いることは勿論、これらを実装する多層板についても高
密度化が進められている。
多層板の高密度化のためｌこ２つの試みが設計的になさ
れている。すなわち、その第１の試みは導体層数を増加
させる高多層化の試みであり、第２の試みは格子パター
ン間に多くの配線を通すことである。しかし、第１の試
みでは層間の導体層を接続するバイア・ホールの増加に
なる。第２図のように特にこのバイア・ホール５を多層
板に貫通孔として設けた場合には、前述の第２の試みの
配線数が著しく制限される。そのためバイアーホール５
を小径化することで対応しているが、高多層化に伴って
板厚も増加し、板厚／孔径の比（アスペクト比）が増加
し、多層板の製造性を著しく阻害している。また、超高
密度化が必要な分野では、１０層以上の多層化を図り、
内Ｉ−にバイア・ホールを設けた、いわゆる埋め込みバ
イア・ホールが採用されているが、性能的には満足して
も経済的ニミルと全てのニーズを満足するものではなか
った。
れている。すなわち、その第１の試みは導体層数を増加
させる高多層化の試みであり、第２の試みは格子パター
ン間に多くの配線を通すことである。しかし、第１の試
みでは層間の導体層を接続するバイア・ホールの増加に
なる。第２図のように特にこのバイア・ホール５を多層
板に貫通孔として設けた場合には、前述の第２の試みの
配線数が著しく制限される。そのためバイアーホール５
を小径化することで対応しているが、高多層化に伴って
板厚も増加し、板厚／孔径の比（アスペクト比）が増加
し、多層板の製造性を著しく阻害している。また、超高
密度化が必要な分野では、１０層以上の多層化を図り、
内Ｉ−にバイア・ホールを設けた、いわゆる埋め込みバ
イア・ホールが採用されているが、性能的には満足して
も経済的ニミルと全てのニーズを満足するものではなか
った。
また、多層板でも特に、オフィス・オートメーシ盲ン機
器（ＯＡ機器）等で需要の増大が予測される５〜１０層
の多層板ｌζおいて前述の間Ｍを解決する必要が生じて
いる。
器（ＯＡ機器）等で需要の増大が予測される５〜１０層
の多層板ｌζおいて前述の間Ｍを解決する必要が生じて
いる。
このための一つの試みとして６メイキング１００．００
０ サーキットフィットホエアアットモスト６，０００
７ （ットビフｔ７（Ｍａｋｉｎｇ １０００００Ｃｉ
ｒｃｕｉｔｓ ｆｉｔ ｗｈｅｒｅ ａｔ ｍｏｓｔ
６０００ ｆｉｔｂｅｆｏｒｅ ； Ｅｌｅｃｔｒｏ
ｎｉｃ、 Ａｕｇｕｓｔ ２，１９７９年）゛で、第３
図（Ｃ）に示すブラインド・バイア・ホール、すなわち
非貫通孔によって配線の収容性を向上させている。
０ サーキットフィットホエアアットモスト６，０００
７ （ットビフｔ７（Ｍａｋｉｎｇ １０００００Ｃｉ
ｒｃｕｉｔｓ ｆｉｔ ｗｈｅｒｅ ａｔ ｍｏｓｔ
６０００ ｆｉｔｂｅｆｏｒｅ ； Ｅｌｅｃｔｒｏ
ｎｉｃ、 Ａｕｇｕｓｔ ２，１９７９年）゛で、第３
図（Ｃ）に示すブラインド・バイア・ホール、すなわち
非貫通孔によって配線の収容性を向上させている。
しかし、製造上から考慮すると０レーザーインエレクト
ｏ＝クス（Ｌａｓｅｒｓ ｉｎ Ｅｌｅｃｒｏｎｉｃｓ
；Ｃ１ｒｃｕｉｔ Ｍａｎｕｆａｃｔｕｒｉｎｇ 、
Ｊｕｌｙ、 １９８１年）１″あるいは、”カッパー
グレーティングアドバンストマルチレイヤーボード（Ｃ
ｏｐｐｅｒ ＰｌａｔｉｎｇＡｄｖａｎｃｅｄ Ｍｕｌ
ｔｉｌａｙｅｒ Ｂｏａｒｄｓ ； ＩＰＣ。
ｏ＝クス（Ｌａｓｅｒｓ ｉｎ Ｅｌｅｃｒｏｎｉｃｓ
；Ｃ１ｒｃｕｉｔ Ｍａｎｕｆａｃｔｕｒｉｎｇ 、
Ｊｕｌｙ、 １９８１年）１″あるいは、”カッパー
グレーティングアドバンストマルチレイヤーボード（Ｃ
ｏｐｐｅｒ ＰｌａｔｉｎｇＡｄｖａｎｃｅｄ Ｍｕｌ
ｔｉｌａｙｅｒ Ｂｏａｒｄｓ ； ＩＰＣ。
１９７６年Ｆａｌｌ Ｍｅｅｔｉｎｇ）″テ紹介すレテ
イルヨうに、レーザまたはドリルによって第３図（Ａ）
の如き多層板１に第３図（Ｃ）のようにブラインド・バ
イア・ホール５−１．５−２を片面ずつ穿設するという
非能率が伴なう。
イルヨうに、レーザまたはドリルによって第３図（Ａ）
の如き多層板１に第３図（Ｃ）のようにブラインド・バ
イア・ホール５−１．５−２を片面ずつ穿設するという
非能率が伴なう。
さらにレーザによる穿設では、第３図ＣＢ）のように、
多層板１のバイア・ホールが穿設されるべき位置ｐ−２
の最外層の銅箔をエツチング除去した後、バイア・ホー
ルを穿設する工程が必要となる欠点がある。
多層板１のバイア・ホールが穿設されるべき位置ｐ−２
の最外層の銅箔をエツチング除去した後、バイア・ホー
ルを穿設する工程が必要となる欠点がある。
またバイア・ホールを穿設した後、その内壁を含む全面
に無電解めっきで導体層を形成するが、第３図（Ｄ）（
７）最外層の絶縁層１ａ−１１１８−２間が厚い場合、
均一な導体層の形成が漏しく信頼性上好ましくない。
に無電解めっきで導体層を形成するが、第３図（Ｄ）（
７）最外層の絶縁層１ａ−１１１８−２間が厚い場合、
均一な導体層の形成が漏しく信頼性上好ましくない。
本発明の目的は、このような従来多層板の構造上の欠点
を解消した多層印刷配線板８よびその製造方法を提供す
ることにある。
を解消した多層印刷配線板８よびその製造方法を提供す
ることにある。
本発明によれば、導体回路パターンを表裏面に設けた触
媒有り絶縁板と触媒無し絶縁板とを触媒有りプリプレグ
層を介して積層圧着した多層印刷配線基板の貫通孔内の
触媒有り絶縁層端面に導体層を設け、上記導体回路パタ
ーンの端面と導通接続させることを特徴とする多層印刷
配線板が得られ、さらに、予め導体回路パターンを表裏
間に設けた触媒有り絶縁板の２組を、それぞれ最外層に
配置し、その内側に、予め所望の位置に多層印刷配線板
の貫通孔の直径より大なる同心円にくり抜いた孔部を設
けた触媒無し絶縁板と、触媒有りプリプレグ層を介挿さ
せて加熱・加圧して多層化基板を形成する工程と、上記
多層化基板の所望部分に貫通孔を穿設する工程と、上記
多層化基板の表裏両面の所望部分に絶縁性を有する永久
マスク層を被着形成する工程と、上記多層化基板の貫通
孔内壁を含めた所望部分に無電解めっきで導体層を６一 形成する工程とからなることを特徴とする多層印刷配線
板の製造方法をも得られる。
媒有り絶縁板と触媒無し絶縁板とを触媒有りプリプレグ
層を介して積層圧着した多層印刷配線基板の貫通孔内の
触媒有り絶縁層端面に導体層を設け、上記導体回路パタ
ーンの端面と導通接続させることを特徴とする多層印刷
配線板が得られ、さらに、予め導体回路パターンを表裏
間に設けた触媒有り絶縁板の２組を、それぞれ最外層に
配置し、その内側に、予め所望の位置に多層印刷配線板
の貫通孔の直径より大なる同心円にくり抜いた孔部を設
けた触媒無し絶縁板と、触媒有りプリプレグ層を介挿さ
せて加熱・加圧して多層化基板を形成する工程と、上記
多層化基板の所望部分に貫通孔を穿設する工程と、上記
多層化基板の表裏両面の所望部分に絶縁性を有する永久
マスク層を被着形成する工程と、上記多層化基板の貫通
孔内壁を含めた所望部分に無電解めっきで導体層を６一 形成する工程とからなることを特徴とする多層印刷配線
板の製造方法をも得られる。
以下、本発明の一実施例を図面で説明する。
第１図（Ｂ）は本発明の多層板の実施例を示し、無電解
銅めっきに対して触媒となる金填パラジウム等を均一に
分数含有した触媒有り積層板１ａ−１，１ａ−２＃よび
触媒有りプリプレグ層１ｂが、触媒無し絶縁板３により
上下に分離され、ｗ通孔となるバイア・ホール５内にリ
ング状に分離した導体層７−１．７−２を有する。
銅めっきに対して触媒となる金填パラジウム等を均一に
分数含有した触媒有り積層板１ａ−１，１ａ−２＃よび
触媒有りプリプレグ層１ｂが、触媒無し絶縁板３により
上下に分離され、ｗ通孔となるバイア・ホール５内にリ
ング状に分離した導体層７−１．７−２を有する。
次に本発明による多層板の製造方法の実施例を。
第１図（Ａ）〜（Ｅ）を参照して詳細に説明する。
第１図（Ａ）は積層構成を示し触媒有り積層板１ ａｌ
ｔ １ ａ２の表裏両面に公知の印刷、エツチング法
により所望する回路パターン２−１〜２−４を形成した
多層板を最も外側に配し、その内側に触媒有りプリプレ
グＮ１Ｉｌ ｂ−１、１ｂ−２を配し、さらにその内側
に多層板の部品挿入用の孔が穿設されるべき位置Ｐ−１
に部品挿入用の孔の直径より大きい同心円にくり抜いた
孔を設けた。
ｔ １ ａ２の表裏両面に公知の印刷、エツチング法
により所望する回路パターン２−１〜２−４を形成した
多層板を最も外側に配し、その内側に触媒有りプリプレ
グＮ１Ｉｌ ｂ−１、１ｂ−２を配し、さらにその内側
に多層板の部品挿入用の孔が穿設されるべき位置Ｐ−１
に部品挿入用の孔の直径より大きい同心円にくり抜いた
孔を設けた。
触媒無し絶縁板３を組合わせ、加熱参加圧して一体化成
型し、第１図（Ｂ）の多層板を得る。
型し、第１図（Ｂ）の多層板を得る。
次に、多層板１の表面に不必要な導体層が形成されない
ように、第１図（Ｃ）のように、絶縁性と耐薬品性とを
有する永久マスク層４を所望部分に被着形成する。
ように、第１図（Ｃ）のように、絶縁性と耐薬品性とを
有する永久マスク層４を所望部分に被着形成する。
次に、第１図（Ｄ）のように、部品挿入用のバイア・ホ
ール６および内層接続するバイア・ホール５をドリルに
より穿設する。
ール６および内層接続するバイア・ホール５をドリルに
より穿設する。
次に、全面に無電解銅めっきを施すと、第１図（Ｂ）の
ように、露出した導体層上およびバイア・ホール５，６
の内壁に銅めっき導体層７が形成され、特にバイア・ホ
ール５では、触媒無し絶縁板３により銅めっき導体層７
が１−２層を接続する導体層７−１と３−４層を接続す
る導体層７−２に離間した多層板が得られる。
ように、露出した導体層上およびバイア・ホール５，６
の内壁に銅めっき導体層７が形成され、特にバイア・ホ
ール５では、触媒無し絶縁板３により銅めっき導体層７
が１−２層を接続する導体層７−１と３−４層を接続す
る導体層７−２に離間した多層板が得られる。
以上説明したように、本発明により、レーザ等の特殊な
手段、あるいは−面ずつ非貫通孔を穿設する非量産的な
従来手段によらず孔を穿設できるので生産性が著しく向
上し、さらに内層接続の信頼性の向上が図れ、配線収容
性が著しく向上した高密度な多層印刷配線が得られる効
果がある。
手段、あるいは−面ずつ非貫通孔を穿設する非量産的な
従来手段によらず孔を穿設できるので生産性が著しく向
上し、さらに内層接続の信頼性の向上が図れ、配線収容
性が著しく向上した高密度な多層印刷配線が得られる効
果がある。
第１図（Ａ） 、 （Ｂ） 、 （Ｃ） 、 （Ｄ）
、 （Ｅ） は本発明の一実施例を工程順に示す断面図
、第２図は従来例の一つの断面図、第３図（Ａ） 、
（Ｂ） 、 （Ｃ） 、 （Ｄ）は従来例の他の一つを
工程順に示す断面図である。 １・・・−・・多層印刷配線板、１ａ−１・・・・・・
１−２層を形成する触媒有り積層板、１ａ−２・・・−
・・３−４層を形成する触媒有り積層板、ｔｂ、１ｂ−
ｉ。 １ｂ−２・・・・・・触媒有りプリプレグ層、２−１〜
２−４・・・・・・１−４層の導体パターン、３・・・
・・・触媒無し絶縁板、４・−・・・・永久マスク層、
５，６・−・・・・バイアーホール、５−１．５−２・
・・・・・１−２層、５−６層間を接続するブラインド
・バイア・ホール、７．７−１．７−２・・・・・・無
電解銅めっきによる銅めっき導体層、Ｐ−１・・・・・
・部品挿入用の貫通孔の穿設される位置５Ｐ−２・・・
・・・ノ（イア・ホールが穿設される位置。 巣２ 回 牛 ３図（Ａ）
、 （Ｅ） は本発明の一実施例を工程順に示す断面図
、第２図は従来例の一つの断面図、第３図（Ａ） 、
（Ｂ） 、 （Ｃ） 、 （Ｄ）は従来例の他の一つを
工程順に示す断面図である。 １・・・−・・多層印刷配線板、１ａ−１・・・・・・
１−２層を形成する触媒有り積層板、１ａ−２・・・−
・・３−４層を形成する触媒有り積層板、ｔｂ、１ｂ−
ｉ。 １ｂ−２・・・・・・触媒有りプリプレグ層、２−１〜
２−４・・・・・・１−４層の導体パターン、３・・・
・・・触媒無し絶縁板、４・−・・・・永久マスク層、
５，６・−・・・・バイアーホール、５−１．５−２・
・・・・・１−２層、５−６層間を接続するブラインド
・バイア・ホール、７．７−１．７−２・・・・・・無
電解銅めっきによる銅めっき導体層、Ｐ−１・・・・・
・部品挿入用の貫通孔の穿設される位置５Ｐ−２・・・
・・・ノ（イア・ホールが穿設される位置。 巣２ 回 牛 ３図（Ａ）
Claims (2)
- （１）導体回路パターンを表裏面に設けた触媒有り絶縁
板と触媒無し絶縁板とを触媒有りプリプレグ層を介して
積層圧着して貫通したバイア・ホール内の触媒有り絶縁
層端面に、前記導体回路パターンの端面と導通接続する
導体層を設けたことを特徴とする多層印刷配線板。 - （２）予め導体回路パターンを表裏面に設けた触媒有り
絶縁板の２組を、それぞれ最外層に配置し、その内側に
、予め所望の位置に多層印刷配線板の貫通孔の直径より
大なる同心円にくり抜いた孔部を設けた触媒無し絶縁板
と、触媒有りプリプレグ層とを介挿させて加熱、加圧し
て多層化基板を形成する工程と、前記多層化基板の所望
部分に貫通孔を穿設する工程と、前記多層化基板の表裏
両面の所望部分に絶縁性を有する永久マスク層を被着形
成する工程と、前記多層化基板の貫通孔内壁を含めた所
望部分に無電解めっきで導体層を形成する工程とを有す
ることを特徴とする多層印刷配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2936186A JPS62186594A (ja) | 1986-02-12 | 1986-02-12 | 多層印刷配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2936186A JPS62186594A (ja) | 1986-02-12 | 1986-02-12 | 多層印刷配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62186594A true JPS62186594A (ja) | 1987-08-14 |
| JPH0542157B2 JPH0542157B2 (ja) | 1993-06-25 |
Family
ID=12274041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2936186A Granted JPS62186594A (ja) | 1986-02-12 | 1986-02-12 | 多層印刷配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62186594A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017145A (en) * | 1988-04-27 | 1991-05-21 | Nippon Telegraph & Telephone Corporation | Matrix switching device and method of manufacturing the same |
| US7612295B2 (en) | 1997-03-13 | 2009-11-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| JP2010068011A (ja) * | 2009-12-24 | 2010-03-25 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法 |
| US8798309B2 (en) | 2011-08-22 | 2014-08-05 | Sony Corporation | Speaker device with a magnetic gap filled with magnetic fluid and changing magnetic flux density in axial and circumferential direction |
| US9781844B2 (en) | 2013-03-15 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| US10820427B2 (en) | 2013-03-15 | 2020-10-27 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5443568A (en) * | 1977-09-12 | 1979-04-06 | Fujitsu Ltd | Multilayer printed board |
| JPS5868999A (ja) * | 1981-10-21 | 1983-04-25 | 富士通株式会社 | 多層プリント配線板の製造方法 |
-
1986
- 1986-02-12 JP JP2936186A patent/JPS62186594A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5443568A (en) * | 1977-09-12 | 1979-04-06 | Fujitsu Ltd | Multilayer printed board |
| JPS5868999A (ja) * | 1981-10-21 | 1983-04-25 | 富士通株式会社 | 多層プリント配線板の製造方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017145A (en) * | 1988-04-27 | 1991-05-21 | Nippon Telegraph & Telephone Corporation | Matrix switching device and method of manufacturing the same |
| US7612295B2 (en) | 1997-03-13 | 2009-11-03 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| JP2010068011A (ja) * | 2009-12-24 | 2010-03-25 | Shinko Electric Ind Co Ltd | 多層配線基板の製造方法 |
| JP4482613B2 (ja) * | 2009-12-24 | 2010-06-16 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
| US8798309B2 (en) | 2011-08-22 | 2014-08-05 | Sony Corporation | Speaker device with a magnetic gap filled with magnetic fluid and changing magnetic flux density in axial and circumferential direction |
| US9462392B2 (en) | 2011-08-22 | 2016-10-04 | Sony Corporation | Speaker device with a magnetic gap filled with magnetic fluid and changing magnetic flux density in axial and circumferential directions |
| US9781844B2 (en) | 2013-03-15 | 2017-10-03 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| US10820427B2 (en) | 2013-03-15 | 2020-10-27 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
| US11304311B2 (en) | 2013-03-15 | 2022-04-12 | Sanmina Corporation | Simultaneous and selective wide gap partitioning of via structures using plating resist |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0542157B2 (ja) | 1993-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2874329B2 (ja) | 多層印刷配線板の製造方法 | |
| US9040837B2 (en) | Wiring board and method for manufacturing the same | |
| JPH0575269A (ja) | 多層印刷配線板の製造方法 | |
| JPS62186594A (ja) | 多層印刷配線板の製造方法 | |
| JPS59175796A (ja) | 多層印刷配線板の製造方法 | |
| KR100744994B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
| JP2005116811A (ja) | 多層配線回路基板およびその作製方法 | |
| US20030047355A1 (en) | Printed wiring board with high density inner layer structure | |
| JPS62186595A (ja) | 多層印刷配線板の製造方法 | |
| JPH06232558A (ja) | 多層プリント配線板の製造方法 | |
| JP3961909B2 (ja) | 多層プリント配線基板 | |
| JPS6338878B2 (ja) | ||
| JPH11289165A (ja) | 多層配線基板およびその製造方法 | |
| JPH0590762A (ja) | 多層プリント配線板の製造方法 | |
| JPH07221460A (ja) | 多層プリント配線板の製造方法 | |
| JP3165617B2 (ja) | 多層プリント配線基板及びその製造方法 | |
| JP2760069B2 (ja) | 多層印刷配線板の製造方法 | |
| JPH08288656A (ja) | 多層配線板及びその製造法 | |
| JP4019717B2 (ja) | 部品内蔵多層配線モジュール基板及びその製造方法 | |
| JPH0797704B2 (ja) | 多層印刷配線板の製造方法 | |
| JP4302045B2 (ja) | 多層フレキシブル回路配線基板及びその製造方法 | |
| JPH0870183A (ja) | 多層プリント配線板の製造方法 | |
| JP2867631B2 (ja) | 半導体チップキャリア | |
| JPH08153973A (ja) | 多層プリント配線板の製造方法 | |
| CN112351600A (zh) | 一种高速ate测试板及制作方法 |