JP2874329B2 - 多層印刷配線板の製造方法 - Google Patents
多層印刷配線板の製造方法Info
- Publication number
- JP2874329B2 JP2874329B2 JP2299333A JP29933390A JP2874329B2 JP 2874329 B2 JP2874329 B2 JP 2874329B2 JP 2299333 A JP2299333 A JP 2299333A JP 29933390 A JP29933390 A JP 29933390A JP 2874329 B2 JP2874329 B2 JP 2874329B2
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- multilayer printed
- wiring board
- manufacturing
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多層印刷配線板の製造方法に関し、特に高密
度実装のためにヴィアホールの一部の導体層を分割し複
数ヴィアホールを同一格子上に有する多層印刷配線板の
製造方法に関する。
度実装のためにヴィアホールの一部の導体層を分割し複
数ヴィアホールを同一格子上に有する多層印刷配線板の
製造方法に関する。
LSI,IC等の高集積化、電子機器の高性能化と経済性向
上のために多層印刷配線板(以下多層板と記す)の高密
度化が進展している。
上のために多層印刷配線板(以下多層板と記す)の高密
度化が進展している。
多層板の高密度化に対して、主に、2つの対応が図ら
れている。
れている。
第1に、導体層数の増加、すなわち、高多層化であ
り、第2の対応が基本格子間への多層線化である。しか
しながら、第1の対応では層間の導体層を接続するヴィ
アホールの増加になり、第2の対応の多配線化では配線
収容性を著しく制限する。そのため、ヴィアホール径の
小径化、配線導体の細線化等で、対応しているがいずれ
も多層板の製造性を阻害している。
り、第2の対応が基本格子間への多層線化である。しか
しながら、第1の対応では層間の導体層を接続するヴィ
アホールの増加になり、第2の対応の多配線化では配線
収容性を著しく制限する。そのため、ヴィアホール径の
小径化、配線導体の細線化等で、対応しているがいずれ
も多層板の製造性を阻害している。
この問題を解決する方法として、ヴェリッド・ヴィア
ホール,サーフェス(ブラインド)ヴィアホールを有す
る多層板が考案されている。
ホール,サーフェス(ブラインド)ヴィアホールを有す
る多層板が考案されている。
以下に、代表的な製造方法を第2図を例にとり示す。
まず、第2図(A)に示すように、積層板にドリル加
工,パネルめっきを行ないサーフェスヴィアホール14と
なるべくヴィアホールを形成し、次に、ホト印刷法によ
って片面のみに内層回路パターン15を形成し、サーフェ
スヴィア内層板16を作製する。
工,パネルめっきを行ないサーフェスヴィアホール14と
なるべくヴィアホールを形成し、次に、ホト印刷法によ
って片面のみに内層回路パターン15を形成し、サーフェ
スヴィア内層板16を作製する。
又、同じく、第2図(B)に示すように、積層板にド
リル加工,パネルめっきを置ない、ヴェリッドヴィアホ
ール17となるべくヴィアホールを形成し、次に、ホト印
刷法によって両面に内層回路パターン15a,15bを形成し
ヴェリッドヴィア内層板18を作製する。
リル加工,パネルめっきを置ない、ヴェリッドヴィアホ
ール17となるべくヴィアホールを形成し、次に、ホト印
刷法によって両面に内層回路パターン15a,15bを形成し
ヴェリッドヴィア内層板18を作製する。
次に、第2図(C)に示すように、先の2種の内層板
16,18,16aをプリプレグ7,7aを介挿させてセットし、第
2図(D)に示すように、加熱,加圧工程を経て各内層
板がプリプレグ層10,10aによって一体化した多層成型基
板11を得る。
16,18,16aをプリプレグ7,7aを介挿させてセットし、第
2図(D)に示すように、加熱,加圧工程を経て各内層
板がプリプレグ層10,10aによって一体化した多層成型基
板11を得る。
次に、第2図(E)に示すように、多層成型基板11の
所定の個所に貫通孔を穿孔し、パネルめっき層19,19a,1
9bを施し貫通ヴァイホール12を形成し、ホト印刷加工を
行なう事よりサーフェスヴィアホール14,14aヴェリッド
ヴァアホール17を有する従来の製造方法による多層印刷
配線板13を得ていた。
所定の個所に貫通孔を穿孔し、パネルめっき層19,19a,1
9bを施し貫通ヴァイホール12を形成し、ホト印刷加工を
行なう事よりサーフェスヴィアホール14,14aヴェリッド
ヴァアホール17を有する従来の製造方法による多層印刷
配線板13を得ていた。
又、サーフェスヴィアホールには通常の銅張多層板を
形成し、外層面から半貫通穴をL/Cドリラー・レーザー
加工等によって穿設しその後通常のパネルめっき,ホト
印刷加工を施して半貫通穴により外層と外層直下の内層
を接続させる事によりサーフェスヴァアホールを得る製
造方法も知られている(図示略)。
形成し、外層面から半貫通穴をL/Cドリラー・レーザー
加工等によって穿設しその後通常のパネルめっき,ホト
印刷加工を施して半貫通穴により外層と外層直下の内層
を接続させる事によりサーフェスヴァアホールを得る製
造方法も知られている(図示略)。
上述した従来の製造方法には以下のような欠点があ
る。
る。
まず、サーフェスヴィアホール,ヴェリッドヴィアホ
ール内に充填される樹脂は、プリプレグに含まれる樹脂
のみに依存している。従って、内層板の厚みは、プリプ
レグ層と同一の厚み程反しか得られず、この種の内層板
の厚みは、最大でも0.3〜0.4mm位であり、多層化する事
はほぼ不可能であった。
ール内に充填される樹脂は、プリプレグに含まれる樹脂
のみに依存している。従って、内層板の厚みは、プリプ
レグ層と同一の厚み程反しか得られず、この種の内層板
の厚みは、最大でも0.3〜0.4mm位であり、多層化する事
はほぼ不可能であった。
従って、通常10層板を超える多層板で同一格子上にヴ
ィアホールを形成する場合は、両面構成での内層板に於
いて、サーフェスヴィアホール及びヴェリッドヴィアホ
ールを、又は、貫通スルホールを形成し、ヴィアホール
として使用するという、大別して2種類の方法しかな
く、特に後者の貫通ヴィアホールは、1格子点上に1ホ
ールしか配置できず、高多層化する程不利になるヴィア
ホールネック問題を生じていた。
ィアホールを形成する場合は、両面構成での内層板に於
いて、サーフェスヴィアホール及びヴェリッドヴィアホ
ールを、又は、貫通スルホールを形成し、ヴィアホール
として使用するという、大別して2種類の方法しかな
く、特に後者の貫通ヴィアホールは、1格子点上に1ホ
ールしか配置できず、高多層化する程不利になるヴィア
ホールネック問題を生じていた。
本発明の目的は、高多層化する程不利になるヴィアホ
ールネック間を解消した多層印刷配線板の製造方法を提
供することにある。
ールネック間を解消した多層印刷配線板の製造方法を提
供することにある。
本発明の多層印刷配線板の製造方法は、両面又は多層
構成からなる積層板にスルホール形成,外層回路形成を
施した後、ペースト状耐熱性樹脂を前記積層板の表裏全
面に塗布し、併わせて前記スルーホール内にも充填させ
前記積層板の表裏全体に銅箔を配置し、真空状態で加
熱,加圧成型した後、前記銅箔を除去して中間積層板を
形成する工程と、少くとも2組の前記中間積層板をプリ
プレグを介挿させて加熱,加圧成型工程を経て多層化成
型する工程を含んで構成されている。
構成からなる積層板にスルホール形成,外層回路形成を
施した後、ペースト状耐熱性樹脂を前記積層板の表裏全
面に塗布し、併わせて前記スルーホール内にも充填させ
前記積層板の表裏全体に銅箔を配置し、真空状態で加
熱,加圧成型した後、前記銅箔を除去して中間積層板を
形成する工程と、少くとも2組の前記中間積層板をプリ
プレグを介挿させて加熱,加圧成型工程を経て多層化成
型する工程を含んで構成されている。
次に、本発明の実施例について図面を参照して説明
る。
る。
第1図は本発明の第1の実施例の製造方法を説明する
工程順に示した断面図である。
工程順に示した断面図である。
第1の実施例は、第1図(A)に示すように、予め、
任意の内層導体1,1aを有する積層成型した積層板2(今
回は4層板で試作した)の任意の箇所にT/H加工を施
し、最終的に分割されたヴィアホールとなる分割ヴィア
ホール3を形成する。
任意の内層導体1,1aを有する積層成型した積層板2(今
回は4層板で試作した)の任意の箇所にT/H加工を施
し、最終的に分割されたヴィアホールとなる分割ヴィア
ホール3を形成する。
次に、第1図(B)に示すように、ビスフェノール型
エポキシ樹脂に長さ10〜30μm,平均径3μmのガラスフ
ィラーを配合させたペースト状の耐熱性樹脂4をロール
コーターにより分割ヴィアホール3に充填すると同時に
積層板2の表裏にも耐熱性樹脂4を塗布し(図示略)、
次に、積層板2の表裏に厚み70μmの成型用銅箔5,5aを
配置してボックス型減圧プレスで真空度30±15torrの条
件下で加熱,加圧成型を行う。
エポキシ樹脂に長さ10〜30μm,平均径3μmのガラスフ
ィラーを配合させたペースト状の耐熱性樹脂4をロール
コーターにより分割ヴィアホール3に充填すると同時に
積層板2の表裏にも耐熱性樹脂4を塗布し(図示略)、
次に、積層板2の表裏に厚み70μmの成型用銅箔5,5aを
配置してボックス型減圧プレスで真空度30±15torrの条
件下で加熱,加圧成型を行う。
次に、第1図(C)に示すように、塩化第2銅をベー
スとするエッチング液により成型用銅箔5,5aをエッチン
グして中間積層板6を得る。
スとするエッチング液により成型用銅箔5,5aをエッチン
グして中間積層板6を得る。
次に、第1図(D)に示すように、2組の中間積層板
6,6aを準備し、プリプレグ7,7a,7bを介挿させ、最外層
に厚み18μmの銅箔8,8aを配置する。尚、一方の中間積
層板6aの表面にはパターン9を形成している。
6,6aを準備し、プリプレグ7,7a,7bを介挿させ、最外層
に厚み18μmの銅箔8,8aを配置する。尚、一方の中間積
層板6aの表面にはパターン9を形成している。
次に、第1図(E)に示すように、加熱加圧成型工程
を経て中間積層板6,6aがプリプレグ層10,10a,10bによっ
て一体化された多層成型基板11を得る。
を経て中間積層板6,6aがプリプレグ層10,10a,10bによっ
て一体化された多層成型基板11を得る。
次に、第1図(F)に示すように、多層成型基板11に
おいて、パターン9と電気的接続が可能な所定の箇所
に、従来法によるT/H加工,ホト印刷加工を施して貫通
ヴィアホール12を形成する事により第1の実施例の多層
印刷配線板13を得る。
おいて、パターン9と電気的接続が可能な所定の箇所
に、従来法によるT/H加工,ホト印刷加工を施して貫通
ヴィアホール12を形成する事により第1の実施例の多層
印刷配線板13を得る。
次に、本発明の第2の実施例について説明する。
まず、第1の実施例と同一の製造方法により中間積層
板6を形成する。
板6を形成する。
次に、CF4−O2系プラズマ処理を於し中間積層板6上
の耐熱性樹脂4を粗化する。
の耐熱性樹脂4を粗化する。
以下、実施例1と同様の製造方法により多層印刷配線
板13を得る。
板13を得る。
この実施例においては、耐熱性樹脂4の表層を粗化る
ことによりプリプレグ層10,10a,10bとの接着面積が増加
し層間密着強度が向上し、より高アスペクト比の貫通ス
ルホール12を形成しやすくなり、また、同時に耐熱性を
向上させる利点がある。
ことによりプリプレグ層10,10a,10bとの接着面積が増加
し層間密着強度が向上し、より高アスペクト比の貫通ス
ルホール12を形成しやすくなり、また、同時に耐熱性を
向上させる利点がある。
以上説明したように本発明は、貫通スルーホールを分
割することにより、以下のような効果がある。
割することにより、以下のような効果がある。
貫通スルホールを分割されたヴィアホールとして使用
する際、同一格子点上の各々の分割ヴィアホールの厚み
の制約がなくなり、従来では形成不可能であった高多層
板のヴィアホールを分割ヴィアホールとして使用できる
ようになり飛躍的に配線収容性を向上させることが可能
となる。
する際、同一格子点上の各々の分割ヴィアホールの厚み
の制約がなくなり、従来では形成不可能であった高多層
板のヴィアホールを分割ヴィアホールとして使用できる
ようになり飛躍的に配線収容性を向上させることが可能
となる。
第1図(A)〜(F)は本発明の第1の実施例を説明す
る工程順に示した断面図、第2図(A)〜(E)は従来
の多層印刷配線板の製造方法の一例を説明する工程順に
示した断面図である。 1,1a,1b,1c……内層導体、2……積層板、3,3a……分割
ヴィアホール、4,4a……耐熱性樹脂、5,5a……成型用銅
箔、6,6a……中間積層板、7,7a,7b……プリプレグ、8,8
a……銅箔、9……パターン、10,10a,10b……プリプレ
グ層、11……多層成型基板、12……貫通ヴィアホール、
13……多層印刷配線板、14,14a……サーフェスヴィアホ
ール、15,15a,15b,15c……内層回路パターン、16,16a…
…サーフェスヴイア内層板、17……ヴェリッドヴィアホ
ール、18……ヴェリッドヴィア内層板、19,19a,19b……
パネルめっき層。
る工程順に示した断面図、第2図(A)〜(E)は従来
の多層印刷配線板の製造方法の一例を説明する工程順に
示した断面図である。 1,1a,1b,1c……内層導体、2……積層板、3,3a……分割
ヴィアホール、4,4a……耐熱性樹脂、5,5a……成型用銅
箔、6,6a……中間積層板、7,7a,7b……プリプレグ、8,8
a……銅箔、9……パターン、10,10a,10b……プリプレ
グ層、11……多層成型基板、12……貫通ヴィアホール、
13……多層印刷配線板、14,14a……サーフェスヴィアホ
ール、15,15a,15b,15c……内層回路パターン、16,16a…
…サーフェスヴイア内層板、17……ヴェリッドヴィアホ
ール、18……ヴェリッドヴィア内層板、19,19a,19b……
パネルめっき層。
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H05K 3/46
Claims (2)
- 【請求項1】両面又は多層構成からなる積層板にスルホ
ール形成,外層回路形成を施した後、ペースト状耐熱性
樹脂を前記積層板の表裏全面に塗布し、併わせて前記ス
ルホール内にも充填させ前記積層板の表裏全体に銅箔を
配置し、真空状態で加熱,加圧成型した後、前記銅箔を
除去して中間積層板を形成する工程と、少くとも2組の
前記中間積層板をプリプレグを介挿させて加熱,加圧成
型工程を経て多層化成型する工程を含むことを特徴とす
る多層印刷配線板の製造方法。 - 【請求項2】請求項1記載の多層印刷配線板の製造方法
において、中間積層板を形成する工程後に前記中間積層
板上の耐熱性樹脂をプラズマ処理し該耐熱性樹脂の表面
を粗化する工程を含むことを特徴とする多層印刷配線板
の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2299333A JP2874329B2 (ja) | 1990-11-05 | 1990-11-05 | 多層印刷配線板の製造方法 |
US07/787,128 US5220723A (en) | 1990-11-05 | 1991-11-04 | Process for preparing multi-layer printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2299333A JP2874329B2 (ja) | 1990-11-05 | 1990-11-05 | 多層印刷配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04171890A JPH04171890A (ja) | 1992-06-19 |
JP2874329B2 true JP2874329B2 (ja) | 1999-03-24 |
Family
ID=17871197
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2299333A Expired - Fee Related JP2874329B2 (ja) | 1990-11-05 | 1990-11-05 | 多層印刷配線板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5220723A (ja) |
JP (1) | JP2874329B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102316679A (zh) * | 2011-09-16 | 2012-01-11 | 深圳市万泰伟业科技有限公司 | 双面铝基电路板制作方法 |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2093407C (en) * | 1992-04-06 | 1997-12-09 | Jun Inasaka | Method for fabricating a ceramic multi-layer substrate |
US5433819A (en) * | 1993-05-26 | 1995-07-18 | Pressac, Inc. | Method of making circuit boards |
US5487218A (en) * | 1994-11-21 | 1996-01-30 | International Business Machines Corporation | Method for making printed circuit boards with selectivity filled plated through holes |
JP2699898B2 (ja) * | 1994-11-30 | 1998-01-19 | 日本電気株式会社 | 多層プリント配線板およびその製造方法 |
JP3400164B2 (ja) * | 1995-01-23 | 2003-04-28 | 三井金属鉱業株式会社 | 多層プリント配線板およびその製造方法 |
US5665650A (en) * | 1996-05-30 | 1997-09-09 | International Business Machines Corporation | Method for manufacturing a high density electronic circuit assembly |
US6080668A (en) * | 1996-05-30 | 2000-06-27 | International Business Machines Corporation | Sequential build-up organic chip carrier and method of manufacture |
US5784782A (en) * | 1996-09-06 | 1998-07-28 | International Business Machines Corporation | Method for fabricating printed circuit boards with cavities |
US5976391A (en) * | 1998-01-13 | 1999-11-02 | Ford Motor Company | Continuous Flexible chemically-milled circuit assembly with multiple conductor layers and method of making same |
US6026564A (en) * | 1998-04-10 | 2000-02-22 | Ang Technologies Inc. | Method of making a high density multilayer wiring board |
JP2000036712A (ja) * | 1998-07-16 | 2000-02-02 | Alps Electric Co Ltd | 電子回路ユニット |
US6276055B1 (en) | 1998-09-02 | 2001-08-21 | Hadco Santa Clara, Inc. | Method and apparatus for forming plugs in vias of a circuit board layer |
US6729023B2 (en) * | 2000-05-26 | 2004-05-04 | Visteon Global Technologies, Inc. | Method for making a multi-layer circuit board assembly having air bridges supported by polymeric material |
US6800232B2 (en) * | 2000-05-31 | 2004-10-05 | Ttm Advanced Circuits, Inc. | PCB support plate method for PCB via fill |
US6454154B1 (en) | 2000-05-31 | 2002-09-24 | Honeywell Advanced Circuits, Inc. | Filling device |
US6855385B2 (en) * | 2000-05-31 | 2005-02-15 | Ttm Advanced Circuits, Inc. | PCB support plate for PCB via fill |
US6506332B2 (en) | 2000-05-31 | 2003-01-14 | Honeywell International Inc. | Filling method |
CN1444839A (zh) * | 2000-05-31 | 2003-09-24 | Ttm先进电路公司 | 填充方法 |
WO2001093648A2 (en) * | 2000-05-31 | 2001-12-06 | Honeywell International Inc. | Filling device |
JP4322402B2 (ja) * | 2000-06-22 | 2009-09-02 | 大日本印刷株式会社 | プリント配線基板及びその製造方法 |
US6834426B1 (en) * | 2000-07-25 | 2004-12-28 | International Business Machines Corporation | Method of fabricating a laminate circuit structure |
JP2002353032A (ja) * | 2001-05-18 | 2002-12-06 | Rotra Leiterplatten Produktions & Vertriebs Gmbh | 多層プリント板複合物とその製造のための方法 |
JP2003204157A (ja) * | 2001-12-28 | 2003-07-18 | Toshiba Corp | 多層プリント配線板、多層プリント配線板を搭載した電子機器および多層プリント配線板の製造方法 |
KR100502179B1 (ko) * | 2002-02-25 | 2005-08-08 | 스마트알앤씨 주식회사 | 인쇄회로기판용 금속 피복 적층체의 제조 방법 |
TW577250B (en) * | 2003-05-29 | 2004-02-21 | Via Tech Inc | Circuit board and process thereof |
KR100632560B1 (ko) * | 2004-08-05 | 2006-10-09 | 삼성전기주식회사 | 병렬적 인쇄회로기판 제조 방법 |
JP2006222386A (ja) * | 2005-02-14 | 2006-08-24 | Toshiba Corp | プリント配線板、プリント回路基板、電子機器 |
US20080232074A1 (en) * | 2007-03-20 | 2008-09-25 | Viasat, Inc. | Circuit Card Assembly Including Individually Testable Layers |
US9818682B2 (en) * | 2014-12-03 | 2017-11-14 | International Business Machines Corporation | Laminate substrates having radial cut metallic planes |
US10446356B2 (en) * | 2016-10-13 | 2019-10-15 | Sanmina Corporation | Multilayer printed circuit board via hole registration and accuracy |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3867759A (en) * | 1973-06-13 | 1975-02-25 | Us Air Force | Method of manufacturing a multi-layered strip transmission line printed circuit board integrated package |
US4496793A (en) * | 1980-06-25 | 1985-01-29 | General Electric Company | Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion |
US4817280A (en) * | 1985-06-10 | 1989-04-04 | O. Key Printed Wiring Co., Ltd. | Method of manufacturing printed circuit boards |
JPS63229897A (ja) * | 1987-03-19 | 1988-09-26 | 古河電気工業株式会社 | リジツド型多層プリント回路板の製造方法 |
US4868350A (en) * | 1988-03-07 | 1989-09-19 | International Business Machines Corporation | High performance circuit boards |
US4864722A (en) * | 1988-03-16 | 1989-09-12 | International Business Machines Corporation | Low dielectric printed circuit boards |
US4854038A (en) * | 1988-03-16 | 1989-08-08 | International Business Machines Corporation | Modularized fabrication of high performance printed circuit boards |
-
1990
- 1990-11-05 JP JP2299333A patent/JP2874329B2/ja not_active Expired - Fee Related
-
1991
- 1991-11-04 US US07/787,128 patent/US5220723A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102316679A (zh) * | 2011-09-16 | 2012-01-11 | 深圳市万泰伟业科技有限公司 | 双面铝基电路板制作方法 |
Also Published As
Publication number | Publication date |
---|---|
US5220723A (en) | 1993-06-22 |
JPH04171890A (ja) | 1992-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2874329B2 (ja) | 多層印刷配線板の製造方法 | |
JP2658661B2 (ja) | 多層印刷配線板の製造方法 | |
KR100701353B1 (ko) | 다층 인쇄 회로 기판 및 그 제조 방법 | |
JP2004228165A (ja) | 多層配線板およびその製造方法 | |
US7278205B2 (en) | Multilayer printed wiring board and production method therefor | |
JPS59175796A (ja) | 多層印刷配線板の製造方法 | |
WO2003023903A1 (en) | Printed wiring board with high density inner layer structure | |
JP2000323841A (ja) | 多層回路基板とその製造方法 | |
JPH0542157B2 (ja) | ||
JP3549063B2 (ja) | 印刷配線板の製造方法 | |
JPH0590762A (ja) | 多層プリント配線板の製造方法 | |
JP3895017B2 (ja) | プリント配線板の製造における埋込型表面バイアホールの形成方法 | |
JPH0797704B2 (ja) | 多層印刷配線板の製造方法 | |
JPH01140698A (ja) | 多層印刷配線板の製造方法 | |
JPS6338878B2 (ja) | ||
JP2003218528A (ja) | プリント基板の製造方法 | |
JPS62186595A (ja) | 多層印刷配線板の製造方法 | |
JP3165617B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JP3462230B2 (ja) | プリント配線板の製造方法 | |
JPH1041623A (ja) | メタルコアプリント配線板およびその製造方法 | |
JPH0870183A (ja) | 多層プリント配線板の製造方法 | |
JPH05335745A (ja) | 多層プリント配線板およびその製造方法 | |
JP3649109B2 (ja) | 多層プリント配線板およびその製造方法 | |
JPS6247199A (ja) | 多層回路板の製造方法 | |
JP2760069B2 (ja) | 多層印刷配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080114 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |