JP4787638B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4787638B2
JP4787638B2 JP2006073339A JP2006073339A JP4787638B2 JP 4787638 B2 JP4787638 B2 JP 4787638B2 JP 2006073339 A JP2006073339 A JP 2006073339A JP 2006073339 A JP2006073339 A JP 2006073339A JP 4787638 B2 JP4787638 B2 JP 4787638B2
Authority
JP
Japan
Prior art keywords
multilayer wiring
substrate
wiring board
region
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006073339A
Other languages
English (en)
Other versions
JP2007250900A (ja
Inventor
洋弘 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006073339A priority Critical patent/JP4787638B2/ja
Priority to US11/724,265 priority patent/US7772109B2/en
Publication of JP2007250900A publication Critical patent/JP2007250900A/ja
Application granted granted Critical
Publication of JP4787638B2 publication Critical patent/JP4787638B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Description

本発明は、多層配線構造体を有する多層配線基板の製造方法に関する。
近年の配線の高密度化に伴い、多層配線基板のさらなる多層配線化が望まれている。一般的に、多層配線基板は、基板の両面に複数の絶縁層及び配線パターンを有する多層配線構造体が設けられた構成とされている。また、多層配線構造体を基板に形成する場合には、樹脂層と、めっき法により形成される配線パターンとを積層させるビルドアップ法が用いられる。
しかし、ビルドアップ法を用いて多層配線構造体を形成した場合、絶縁層及び配線パターンの積層数が増加するにつれて、配線パターン間の電気的な接続不良が発生しやすくなるため、多層配線基板の歩留まりが低下してしまうという問題があった。
このような問題を解決する従来技術として、２つの基板の両面に多層配線構造体を形成し、その後、多層配線構造体が形成された２つの基板を積み重ねて上下方向に位置する２つの多層配線構造体を電気的に接続して、多層配線基板を製造する方法がある。
このような製造方法を用いて多層配線基板を製造することにより、２つの基板の両面に形成される多層配線構造体の積層数（絶縁層及び配線パターンの積層数）を従来よりも少なくすることが可能となるため、多層配線基板の歩留まりを向上させることができる（例えば、特許文献１参照。）。
特開平９−２８３９３１号公報
しかしながら、従来の多層配線基板の製造方法では、多層配線基板の歩留まりを向上させることは可能であるが、一方の基板の両面に多層配線構造体を形成する工程と、他方の基板の両面に多層配線構造体を形成する工程とを別々に行う必要があるため、製造工程の増加により多層配線基板の製造コストが増加してしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、歩留まりを向上できると共に、製造コストを低減することのできる多層配線基板の製造方法を提供することを目的とする。
本発明の一観点によれば、複数の絶縁層及び配線パターンを備えた第１の多層配線構造体が形成される第１の領域と、該第１の領域から離間した位置に設けられ、複数の絶縁層及び配線パターンを備えた第２の多層配線構造体が形成される第２の領域とを有する基板を準備する基板準備工程と、前記基板の前記第１及び第２の領域に、それぞれ前記第１の多層配線構造体と前記第２の多層配線構造体とを同時に形成する第１及び第２の多層配線構造体形成工程と、前記第１の多層配線構造体と第２の多層配線構造体とが対向するように、前記基板を折り曲げて、前記第１の多層配線構造体と前記第２の多層配線構造体とを電気的に接続する接続工程と、前記折り曲げられた部分の基板から前記第１及び第２の領域に対応する前記基板が分離するように、前記基板を切断する基板切断工程と、を含むことを特徴とする配線基板の製造方法が提供される。
本発明によれば、基板の両面に第１の多層配線構造体と第２の多層配線構造体とを同時に形成し、その後、第１の多層配線構造体と第２の多層配線構造体とが対向するように基板を折り曲げて、第１の多層配線構造体と第２の多層配線構造体とを電気的に接続することにより、第１及び第２の多層配線構造体の積層数（絶縁層及び配線パターンの積層数）と、第１及び第２の多層配線構造体を形成する際の製造工程数とを少なくすることが可能となるため、多層配線基板の歩留まりを向上できると共に、多層配線基板の製造コストを低減することができる。
本発明によれば、多層配線基板の歩留まりを向上できると共に、多層配線基板の製造コストを低減することができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る多層配線基板の断面図であり、図２は、電子部品及び実装基板と接続された多層配線基板の断面図である。図２において、図１に示す多層配線基板１０と同一構成部分には同一符号を付す。
図１及び図２を参照するに、第１の実施の形態の多層配線基板１０は、第１の多層配線構造体１６を備えた第１の配線基板１１と、第２の多層配線構造体５６を備えた第２の配線基板１２と、アンダーフィル樹脂１３とを有する。多層配線基板１０は、第１の配線基板１１上に第２の配線基板１２を積層させ、第１の多層配線構造体１６と第２の多層配線構造体５６とを電気的に接続した構成とされている。
第１の配線基板１１は、基板１４と、貫通ビア１５と、第１構造体２１及び第２構造体２２を備えた第１の多層配線構造体１６と、内部接続端子１７とを有する。基板１４は、板状とされており、複数の貫通孔２３を有する。基板１４としては、例えば、剛性値が２０ＧＰａ以上の高剛性樹脂基材を用いることができる。高剛性樹脂基材の材料としては、例えば、アラミドやガラス繊維等の織布や不織布に樹脂を含浸させたプリプレグ樹脂を用いることができる。高剛性樹脂基材の材料としてプリプレグ樹脂を用いた場合、基板１４の厚さＭ１は、例えば、０．２ｍｍとすることができる。
貫通ビア１５は、ビア部２５と、配線部２６，２７とを有する。ビア部２５は、貫通孔２３の側壁を覆うように設けられている。配線部２６は、基板１４の下面１４Ｂに設けられており、ビア部２５と一体的に構成されている。配線部２７は、基板１４の上面１４Ａに設けられており、ビア部２５と一体的に構成されている。貫通ビア１５は、基板１４の下面１４Ｂ側に設けられた第１構造体２１と、基板１４の上面１４Ａ側に設けられた第２構造体２２とを電気的に接続している。貫通ビア１５の材料としては、例えば、導電金属を用いることができる。また、貫通ビア１５の材料となる導電金属としては、例えば、Ｃｕを用いることができる。
第１の多層配線構造体１６は、基板１４の下面１４Ｂに設けられた第１構造体２１と、基板１４の上面１４Ａに設けられた第２構造体２２とを有する。第１構造体２１は、絶縁層２９と、配線パターン３１と、ソルダーレジスト３３と、拡散防止膜３５とを有する。絶縁層２９は、配線部２６の一部を覆うように基板１４の下面１４Ｂに設けられている。絶縁層２９は、ビア３７の形成位置に対応する配線部２６を露出する開口部２９Ａを有する。絶縁層２９としては、例えば、シート状の樹脂材を用いることができる。シート状の樹脂材の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
配線パターン３１は、ビア３７と、配線３８とを有する。ビア３７は、開口部２９Ａに設けられている。ビア３７は、配線部２６と接触しており、貫通ビア１５と電気的に接続されている。配線３８は、絶縁層２９の面２９Ｂに設けられている。配線３８は、ビア３７と一体的に構成されており、貫通ビア１５と電気的に接続されている。配線パターン３１の材料としては、導電金属を用いることができる。また、配線パターン３１の材料となる導電金属としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト３３は、配線３８の一部を覆うように絶縁層２９の面２９Ｂに設けられている。ソルダーレジスト３３は、拡散防止膜３５の形成位置に対応する配線３８を露出する開口部３３Ａを有する。
拡散防止膜３５は、開口部３３Ａに露出された配線３８に設けられている。拡散防止膜３５は、外部接続端子９２（図２参照）に配線パターン３１に含まれるＣｕが拡散することを防止するための膜である。拡散防止膜３５としては、例えば、配線３８側からＮｉ層、Ａｕ層の順に積層したＮｉ／Ａｕ積層膜を用いることができる。
第２構造体２２は、絶縁層４１と、配線パターン４２と、ソルダーレジスト４３と、拡散防止膜４５とを有する。
絶縁層４１は、配線部２７の一部を覆うように基板１４の上面１４Ａに設けられている。絶縁層４１は、ビア４７の形成位置に対応する配線部２７を露出する開口部４１Ａを有する。絶縁層４１としては、例えば、シート状の樹脂材を用いることができる。シート状の樹脂材の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
配線パターン４２は、ビア４７と、配線４８とを有する。ビア４７は、開口部４１Ａに設けられている。ビア４７は、配線部２７と接触しており、貫通ビア１５と電気的に接続されている。配線４８は、絶縁層４１の面４１Ｂに設けられている。配線４８は、ビア４７と一体的に構成されており、貫通ビア１５と電気的に接続されている。
したがって、第２構造体２２に設けられた配線パターン４２は、貫通ビア１５を介して、第１構造体２１に設けられた配線パターン３１と電気的に接続されている。配線パターン４２の材料としては、導電金属を用いることができる。また、配線パターン４２の材料となる導電金属としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト４３は、配線４８の一部を覆うように絶縁層４１の面４１Ｂに設けられている。ソルダーレジスト４３は、拡散防止膜４５の形成位置に対応する配線４８を露出する開口部４３Ａを有する。
拡散防止膜４５は、開口部４３Ａに露出された配線４８に設けられている。拡散防止膜４５は、内部接続端子１７に配線パターン４２に含まれるＣｕが拡散することを防止するための膜である。拡散防止膜４５としては、例えば、配線４８側からＮｉ層、Ａｕ層の順に積層したＮｉ／Ａｕ積層膜を用いることができる。
内部接続端子１７は、拡散防止膜４５上に設けられている。内部接続端子１７は、第２の配線基板１２に設けられた内部接続端子５７と接続されている。これにより、第１の配線基板１１に設けられた第１の多層配線構造体１６は、第２の配線基板１２に設けられた第２の多層配線構造体５６と電気的に接続される。内部接続端子１７としては、例えば、はんだバンプや、Ａｕスタッドバンプ等を用いることができる。
第２の配線基板１２は、基板５４と、貫通ビア５５と、第２の多層配線構造体５６と、内部接続端子５７とを有する。基板５４は、板状とされており、複数の貫通孔６３を有する。基板５４としては、例えば、剛性値が２０ＧＰａ以上の高剛性樹脂基材を用いることができる。高剛性樹脂基材の材料としては、例えば、アラミドやガラス繊維等の織布や不織布に樹脂を含浸させたプリプレグ樹脂を用いることができる。基板５４の厚さＭ２は、基板１４の厚さＭ１と略等しくなるように構成するとよい。高剛性樹脂基材の材料としてプリプレグ樹脂を用いた場合、基板５４の厚さＭ２は、例えば、０．２ｍｍとすることができる。
貫通ビア５５は、ビア部６５と、配線部６６，６７とを有する。ビア部６５は、貫通孔６３の側壁を覆うように設けられている。配線部６６は、基板５４の上面５４Ａに設けられており、ビア部６５と一体的に構成されている。配線部６７は、基板５４の下面５４Ｂに設けられており、ビア部６５と一体的に構成されている。貫通ビア５５は、基板５４の上面５４Ａ側に設けられた第１構造体６１と、基板５４の下面５４Ｂ側に設けられた第２構造体６２とを電気的に接続している。貫通ビア５５の材料としては、例えば、導電金属を用いることができる。また、貫通ビア５５の材料となる導電金属としては、例えば、Ｃｕを用いることができる。
第２の多層配線構造体５６は、基板５４の上面５４Ａに設けられた第１構造体６１と、基板５４の下面５４Ｂに設けられた第２構造体６２とを有する。第１構造体６１は、絶縁層６９と、配線パターン７１と、ソルダーレジスト７３と、拡散防止膜７５とを有する。
絶縁層６９は、配線部６６の一部を覆うように基板５４の上面５４Ａに設けられている。絶縁層６９は、ビア７７の形成位置に対応する配線部６６を露出する開口部６９Ａを有する。絶縁層６９としては、例えば、シート状の樹脂材を用いることができる。シート状の樹脂材の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
配線パターン７１は、ビア７７と、配線７８とを有する。ビア７７は、開口部６９Ａに設けられている。ビア７７は、配線部６６と接触しており、貫通ビア５５と電気的に接続されている。配線７８は、絶縁層６９の面６９Ｂに設けられている。配線７８は、ビア７７と一体的に構成されており、貫通ビア５５と電気的に接続されている。配線パターン７１の材料としては、導電金属を用いることができる。また、配線パターン７１の材料となる導電金属としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト７３は、配線７８の一部を覆うように絶縁層６９の面６９Ｂに設けられている。ソルダーレジスト７３は、拡散防止膜７５の形成位置に対応する配線７８を露出する開口部７３Ａを有する。
拡散防止膜７５は、開口部７３Ａに露出された配線７８に設けられている。拡散防止膜７５は、外部接続端子９１（図２参照）に配線パターン７１に含まれるＣｕが拡散することを防止するための膜である。拡散防止膜７５としては、例えば、配線７８側からＮｉ層、Ａｕ層の順に積層したＮｉ／Ａｕ積層膜を用いることができる。
第２構造体６２は、絶縁層８１と、配線パターン８２と、ソルダーレジスト８３と、拡散防止膜８５とを有する。
絶縁層８１は、配線部６７の一部を覆うように基板５４の下面５４Ｂに設けられている。絶縁層８１は、ビア８７の形成位置に対応する配線部６７を露出する開口部８１Ａを有する。絶縁層８１としては、例えば、シート状の樹脂材を用いることができる。シート状の樹脂材の材料としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
配線パターン８２は、ビア８７と、配線８８とを有する。ビア８７は、開口部８１Ａに設けられている。ビア８７は、配線部６７と接触しており、貫通ビア５５と電気的に接続されている。配線８８は、絶縁層８１の面８１Ｂに設けられている。配線８８は、ビア８７と一体的に構成されており、貫通ビア５５と電気的に接続されている。
したがって、第２構造体６２に設けられた配線パターン８２は、貫通ビア５５を介して、第１構造体６１に設けられた配線パターン７１と電気的に接続されている。配線パターン８２の材料としては、導電金属を用いることができる。また、配線パターン８２の材料となる導電金属としては、例えば、Ｃｕを用いることができる。
ソルダーレジスト８３は、配線８８の一部を覆うように絶縁層８１の面８１Ｂに設けられている。ソルダーレジスト８３は、拡散防止膜８５の形成位置に対応する配線８８を露出する開口部８３Ａを有する。
拡散防止膜８５は、開口部８３Ａに露出された配線８８に設けられている。拡散防止膜８５は、内部接続端子５７に配線パターン８２に含まれるＣｕが拡散することを防止するための膜である。拡散防止膜８５としては、例えば、配線８８側からＮｉ層、Ａｕ層の順に積層したＮｉ／Ａｕ積層膜を用いることができる。
内部接続端子５７は、拡散防止膜８５上に設けられている。内部接続端子５７は、第１の配線基板１１に設けられた内部接続端子１７と接続されている。
これにより、第２の配線基板１２に設けられた第２の多層配線構造体５６は、第１の配線基板１１に設けられた第１の多層配線構造体１６と電気的に接続されている。内部接続端子５７としては、例えば、はんだバンプやＡｕスタッドバンプ等を用いることができる。
アンダーフィル樹脂１３は、内部接続端子１７，５７により接続された第１の配線基板１１と第２の配線基板１２との隙間を充填するように設けられている。アンダーフィル樹脂１３は、内部接続端子１７と内部接続端子５７との接続を補強するための樹脂である。アンダーフィル樹脂１３としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
図２に示すように、上記構成とされた多層配線基板１０は、例えば、拡散防止膜７５に設けられた外部接続端子９１を介して、電子部品９５のパッド９６と電気的に接続され、拡散防止膜３５に設けられた外部接続端子９２を介して、実装基板９８のパッド９９と電気的に接続される。この場合、多層配線基板１０は、電子部品９５と実装基板９８とを電気的に接続するインターポーザとして機能する。外部接続端子９１としては、例えば、はんだバンプやＡｕスタッドバンプ等を用いることができ、外部接続端子９２としては、例えば、はんだボールを用いることができる。また、電子部品９５としては、例えば、半導体装置を用いることができ、実装基板９８としては、例えば、マザーボードを用いることができる。
図３〜図２０は、本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図である。また、図２１は、図３に示す基板を平面視した図であり、図２２は、溝部を説明するための図である。図３〜図２０において、第１の実施の形態の多層配線基板１０と同一構成部分には同一符号を付す。
図３〜図２２を参照して、本発明の第１の実施の形態に係る多層配線基板の製造方法について説明する。
始めに、図３に示す工程では、第１の多層配線構造体１６を備えた第１の配線基板１１が形成される第１の領域Ａ１と、第１の領域Ａ１から離間した位置に設けられ、第２の多層配線構造体５６を備えた第２の配線基板１２が形成される第２の領域Ｂ１と、第１の領域Ａ１と第２の領Ｂとの間に設けられた第３の領域Ｃ１とを有する基板１０１を準備する（基板準備工程）。
第１の領域Ａ１に対応する基板１０１は、第１の配線基板１１の基板１４に対応する部分であり、第２の領域Ｂ１に対応する基板１０１は、第２の配線基板１２の基板５４に対応する部分である。第１の領域Ａ１に対応する基板１０１の上面１０１Ａは、基板１４の下面１４Ｂに相当する面であり、第１の領域Ａ１に対応する基板１０１の下面１０１Ｂは、基板１４の上面１４Ａに相当する面である。また、第２の領域Ｂ１に対応する基板１０１の上面１０１Ａは、基板５４の上面５４Ａに相当する面であり、第２の領域Ｂ１に対応する基板１０１の下面１０１Ｂは、基板５４の下面５４Ｂに相当する面である。
第１の多層配線構造体１６は、後述するように第１の領域Ａ１に対応する基板１０１の両面１０１Ａ，１０１Ｂに形成され、第２の多層配線構造体５６は、後述するように第２の領域Ｂ１に対応する基板１０１の両面１０１Ａ，１０１Ｂに形成される。
このように、第１の多層配線構造体１６を備えた第１の配線基板１１が形成される第１の領域Ａ１と、第２の多層配線構造体５６を備えた第２の配線基板１２が形成される第２の領域Ｂ１とを有した基板１０１を用いて多層配線基板１０を製造することにより、基板１０１の両面１０１Ａ，１０１Ｂに形成される第１及び第２の多層配線構造体１６，５６の積層数（絶縁層及び配線パターンの積層数）を少なくして、配線パターン３１，４２，７１，８２間の電気的な接続不良の発生を抑制することが可能となるため、多層配線基板１０の歩留まりを向上させることができる。
基板１０１としては、例えば、剛性値が２０ＧＰａ以上の高剛性樹脂基材を用いることができる。高剛性樹脂基材の材料としては、例えば、アラミドやガラス繊維等の織布や不織布に樹脂を含浸させたプリプレグ樹脂を用いることができる。高剛性樹脂基材の材料としてプリプレグ樹脂を用いた場合、基板１０１の厚さＭ３は、例えば、０．２ｍｍとすることができる。
次いで、図４に示す工程では、第１の領域Ａ１に対応する基板１０１に貫通孔２３を形成し、第２の領域Ｂ１に対応する基板１０１に貫通孔６３を形成する。
次いで、図５に示す工程では、貫通孔２３の側壁から基板１０１の両面１０１Ａ，１０１Ｂに亘る貫通ビア１５と、貫通孔６３の側壁から基板１０１の両面１０１Ａ，１０１Ｂに亘る貫通ビア５５とを同時に形成する。
具体的には、例えば、無電解めっき法により貫通孔２３，６３が形成された基板１０１の表面（貫通孔２３，６３の側壁も含む）にシード層を形成し、続いて、シード層を給電層とする電解めっき法によりめっき膜を形成する。その後、エッチングにより基板１０１の両面１０１Ａ，１０１Ｂに設けられたシード層及びめっき膜をパターニングすることで、ビア部２５及び配線部２６，２７を有する貫通ビア１５と、ビア部６５及び配線部６６，６７を有する貫通ビア５５とを同時に形成する。
次いで、図６に示す工程では、図５に示す構造体の上面側に開口部２９Ａ，６９Ａを有した絶縁層１０２と、図５に示す構造体の下面側に開口部４１Ａ，８１Ａを有した絶縁層１０３を形成する。第１の領域Ａ１に対応する絶縁層１０２は、絶縁層２９（図１参照）に相当する部分であり、第２の領域Ｂ１に対応する絶縁層１０２は、絶縁層６９（図１参照）に相当する部分である。また、第１の領域Ａ１に対応する絶縁層１０３は、絶縁層４１（図１参照）に相当する部分であり、第２の領域Ｂ１に対応する絶縁層１０３は、絶縁層８１（図１参照）に相当する部分である。
絶縁層１０２，１０３の材料としては、例えば、エポキシ系樹脂や、ポリイミド系樹脂等を用いることができる。また、絶縁層１０２，１０３としては、シート状の樹脂材を用いることができる。開口部２９Ａ，４１Ａ，６９Ａ，８１Ａは、例えば、レーザ加工により形成することができる。
次いで、図７に示す工程では、絶縁層１０２の面１０２Ａ及び開口部２９Ａ，６９Ａを覆うシード層１０５と、絶縁層１０３の面１０３Ａ及び開口部４１Ａ，８１Ａを覆うシード層１０６とを同時に形成する。
具体的には、例えば、デスミア処理により絶縁層１０２，１０３の表面（開口部２９Ａ，４１Ａ，６９Ａ，８１Ａの側壁も含む）を粗化した後、無電解めっき法により絶縁層１０２，１０３の表面に金属膜を析出させることで、シード層１０５，１０６を形成する。シード層１０５，１０６の材料としては、導電金属を用いることができる。シード層１０５，１０６の材料となる導電金属としては、例えば、Ｃｕを用いることができる。
次いで、図８に示す工程では、シード層１０５に開口部１０８Ａ，１０８Ｂを有したレジスト膜１０８と、シード層１０６に開口部１０９Ａ，１０９Ｂを有したレジスト膜１０９とを形成する。
開口部１０８Ａは、配線パターン３１の形成位置に対応するシード層１０５を露出し、開口部１０８Ｂは、配線パターン７１の形成位置に対応するシード層１０５を露出している。また、開口部１０９Ａは、配線パターン４２の形成位置に対応するシード層１０６を露出し、開口部１０９Ｂは、配線パターン８２の形成位置に対応するシード層１０６を露出している。
次いで、図９に示す工程では、シード層１０５，１０６を給電層とする電解めっき法により、開口部１０８Ａ，１０８Ｂに露出されたシード層１０５に導電金属１１１と、開口部１０９Ａ，１０９Ｂに露出されたシード層１０６に導電金属１１２とを同時に形成する。
これにより、開口部２９Ａにはシード層１０５及び導電金属１１１よりなるビア３７が形成され、開口部４１Ａにはシード層１０６及び導電金属１１２よりなるビア４７が形成される。また、開口部６９Ａにはシード層１０５及び導電金属１１１よりなるビア７７が形成され、開口部８１Ａにはシード層１０６及び導電金属１１２よりなるビア８７が形成される。
次いで、図１０に示す工程では、レジスト膜１０８，１０９を除去し、その後、導電金属１１１，１１２に覆われていない不要なシード層１０５，１０６を除去する。これにより、絶縁層１０２の面１０２Ａにシード層１０５及び導電金属１１１よりなる配線３８，７８が形成され、絶縁層１０３の面１０３Ａにシード層１０６及び導電金属１１２よりなる配線４８，８８が形成される。導電金属１１１，１１２に覆われていない不要なシード層１０５，１０６は、例えば、ウエットエッチングにより除去する。
次いで、図１１に示す工程では、図１０に示す構造体の上面側を覆うように開口部３３Ａ，７３Ａを有したソルダーレジスト１１４を形成し、続いて、図１０に示す構造体の下面側を覆うように開口部４３Ａ，８３Ａを有したソルダーレジスト１１５を形成する。開口部３３Ａは、配線３８を露出するように形成し、開口部４３Ａは、配線４８を露出するように形成する。また、開口部７３Ａは、配線７８を露出するように形成し、開口部８３Ａは、配線８８を露出するように形成する。
具体的には、例えば、シート状のソルダーレジストを貼り付けることで、ソルダーレジスト１１４，１１５を形成する。また、開口部３３Ａ，７３Ａ，４３Ａ，８３Ａは、ソルダーレジスト１１４，１１５を露光、現像処理することで形成する。
第１の領域Ａ１に対応するソルダーレジスト１１４は、ソルダーレジスト３３（図１参照）に相当するものであり、第２の領域Ｂ１に対応するソルダーレジスト１１４は、ソルダーレジスト７３（図１参照）に相当するものである。また、第１の領域Ａ１に対応するソルダーレジスト１１５は、ソルダーレジスト４３（図１参照）に相当するものであり、第２の領域Ｂ１に対応するソルダーレジスト１１５は、ソルダーレジスト８３（図１参照）に相当するものである。
次いで、図１２に示す工程では、電解めっき法により、開口部３３Ａに露出された配線３８に拡散防止膜３５と、開口部４３Ａに露出された配線４８に拡散防止膜４５と、開口部７３Ａに露出された配線７８に拡散防止膜７５と、開口部８３Ａに露出された配線８８に拡散防止膜８５とを同時に形成する。
具体的には、例えば、電解めっき法により、配線３８，４８，７８，８８にＮｉ層、Ａｕ層の順に積層されたＮｉ／Ａｕ積層膜を形成することで、拡散防止膜３５，４５，７５，８５を同時に形成する。
これにより、第１の多層配線構造体１６と第２の多層配線構造体５６とが同時に形成される。なお、本実施の形態の場合、図４〜図１２に示す工程が第１及び第２の多層配線構造体形成工程に相当する。
このように、１枚の基板１０１の両面１０１Ａ，１０１Ｂに第１の多層配線構造体１６と第２の多層配線構造体５６とを同時に形成することにより、２枚の基板の両面にそれぞれ多層配線構造体を形成した従来の多層配線基板の製造方法と比較して、第１及び第２の多層配線構造体１６，５６の製造工程数が少なくなるため、多層配線基板１０の歩留まりを向上できると共に、多層配線基板１０の製造コストを低減することができる。
次いで、図１３に示す工程では、図１２に示す構造体の上面側を覆うようにマスキング材１１７を貼り付ける。次いで、図１４に示す工程では、拡散防止膜４５，８５にめっき法によりはんだ１１８を形成する。次いで、図１５に示す工程では、マスキング材１１７を剥がして除去する。
次いで、図１６に示す工程では、図１５に示す構造体を加熱して、内部接続端子１７，５７を形成する。これにより、図１６に示す構造体１２０の第１の領域Ａ１に対応する部分に第１の配線基板１１が形成され、図１６に示す構造体１２０の第２の領域Ｂ１に対応する部分に第２の配線基板１２が形成される。なお、図１６に示す工程では、内部接続端子１７，５７として、はんだバンプが形成される。
次いで、図１７に示す工程では、第３の領域Ｃ１に対応する構造体１２０に第１及び第２の溝部１２１，１２２を形成する（溝部形成工程）。
第１の溝部１２１は、第１の領域Ａ１の近傍に第１の領域Ａ１と対向するように設けられている。第１の溝部１２１は、第３の領域Ｃ１に対応する構造体１２０を貫通する貫通溝である（図２２参照）。第１の溝部１２１は、第１の領域Ａ１から距離Ｄ１離間した位置に配置されている。距離Ｄ１は、例えば、５ｍｍとすることができる。また、第１の溝部１２１の幅Ｗ１は、例えば、１ｍｍとすることができる。
第２の溝部１２２は、第２の領域Ｂ１の近傍に第２の領域Ｂ１と対向するように設けられている。第２の溝部１２２は、第３の領域Ｃ１に対応する構造体１２０を貫通する貫通溝である（図２２参照）。第２の溝部１２２は、第２の領域Ｂ１から距離Ｄ２離間した位置に配置されている。距離Ｄ２は、例えば、５ｍｍとすることができる。また、第２の溝部１２２の幅Ｗ２は、例えば、１ｍｍとすることができる。
第１及び第２の溝部１２１，１２２は、例えば、ダイサーやルータ等により形成することができる。また、第１の溝部１２１と第２の溝部１２２との間の距離Ｄ３は、例えば、１０ｍｍとすることができる。
このように、第３の領域Ｃ１に対応する構造体１２０の第１の領域Ａ１の近傍に構造体１２０を貫通する第１の溝部１２１と、第３の領域Ｃ１に対応する構造体１２０の第２の領域Ｂ１の近傍に構造体１２０を貫通する第２の溝部１２２とを形成することにより、第３の領域Ｃ１に対応する構造体１２０部分が変形しやすくなるため、後述する図１８に示す工程において、第３の領域Ｃ１に対応する構造体１２０部分を容易に折り曲げることができる。
次いで、図１８に示す工程では、第２構造体２２と第２構造体６２とが対向するように、第３の領域Ｃ１に対応する構造体１２０部分を折り曲げて、溶融させた内部接続端子１７，５７を接触させて、内部接続端子１７と内部接続端子５７とを接続する（接続工程）。これにより、内部接続端子１７，５７を介して、第１の多層配線構造体１６と第２の多層配線構造体５６とが電気的に接続される。
このように、第２構造体２２と第２構造体６２とが対向するように、第３の領域Ｃ１に対応する構造体１２０部分を折り曲げて、内部接続端子１７と内部接続端子５７とを接続することにより、第１及び第２の配線基板１１，１２を個片化することなく、第１の多層配線構造体１６と第２の多層配線構造体５６とを電気的に接続することができる。
なお、図１８において、Ｅは図１９に示す構造体を切断する際の切断位置（以下、「切断位置Ｅ」とする）を示している。切断位置Ｅは、第１及び第２の領域Ａ1，Ｂ1と第３の領域Ｃ１との境界部分に位置している。
次いで、図１９に示す工程では、内部接続端子１７，５７間の接続を補強するために、第１の領域Ａ１に対応するソルダーレジスト１１５と第２の領域Ｂ１に対応するソルダーレジスト１１５との間にアンダーフィル樹脂１３を充填する。アンダーフィル樹脂１３としては、例えば、エポキシ系樹脂やポリイミド系樹脂等を用いることができる。
次いで、図２０に示す工程では、図１９に示す構造体１２０を切断位置Ｅに沿って切断する（基板切断工程）。これにより、第１の多層配線構造体１６を有する第１の配線基板１１と、第２の多層配線構造体５６を有する第２の配線基板１２とを備えた多層配線基板１０が製造される。
このように、第１の多層配線構造体１６と第２の多層配線構造体５６とを電気的に接続した後、図１９に示す構造体１２０を切断することにより、１度の切断で図１９に示す構造体１２０から多層配線基板１０を個片化することができる。
本実施の形態の多層配線基板の製造方法によれば、１枚の基板１０１の両面１０１Ａ，１０１Ｂに第１の多層配線構造体１６と第２の多層配線構造体５６とを同時に形成し、その後、第２構造体２２と第２構造体６２とが対向するように、第３の領域Ｃ１に対応する構造体１２０部分を折り曲げて、第１の多層配線構造体１６と第２の多層配線構造体５６とを電気的に接続することにより、第１及び第２の多層配線構造体１６，５６の積層数（絶縁層及び配線パターンの積層数）と、第１及び第２の多層配線構造体１６，５６の製造工程数とを少なくすることが可能となるため、多層配線基板１０の歩留まりを向上できると共に、多層配線基板１０の製造コストを低減することができる。
なお、本実施の形態では、めっき法により内部接続端子１７，５７としてはんだを形成する場合を例に挙げて説明したが、内部接続端子１７，５７となるはんだは、Super Jufit（スーパージャフィット）法（昭和電工株式会社の登録商標）を用いて形成してもよい。この場合、拡散防止膜４５，８５は不要となる。
また、はんだの代わりにＡｕスタッドバンプを内部接続端子１７，５７として用いてもよい。この場合、マスキング材１１７を形成する工程（図１３に示す工程）、及びマスキング材１１７を除去する工程（図１５に示す工程）が不要となる。Ａｕスタッドバンプを内部接続端子１７，５７として用いた場合、内部接続端子１７と内部接続端子５７との接続は、例えば、超音波接合により行うことができる。
（第２の実施の形態）
図２３は、本発明の第２の実施の形態に係る多層配線基板の断面図である。図２３において、第１の実施の形態の多層配線基板１０と同一構成部分には同一符号を付す。
図２３を参照するに、第２の実施の形態の多層配線基板１３０は、第１の実施の形態の多層配線基板１０に設けられた第１及び第２の配線基板１１，１２の代わりに第１及び第２の配線基板１３１，１３２を設けた以外は、多層配線基板１０と同様に構成される。
第１の配線基板１３１は、第１の実施の形態で説明した第１の配線基板１１に設けられた基板１４の代わりに基板１３４を設けた以外は、第１の配線基板１１と同様に構成される。
基板１３４は、板状とされており、複数の貫通孔２３を有する。基板１３４としては、例えば、低弾性樹脂基材やフレキシブル樹脂基材等を用いることができる。ここでの低弾性樹脂基材とは、その剛性値が、例えば、３０ＭＰａ以上の樹脂基材のことである。低弾性樹脂基材の材料としては、例えば、エポキシ系樹脂を用いることができる。フレキシブル樹脂基材としては、その剛性値が、例えば、５ＧＰａ以上のものを用いることができる。基板１３４の厚さＭ４は、例えば、０．２ｍｍとすることができる。
第２の配線基板１３２は、第１の実施の形態で説明した第２の配線基板１２に設けられた基板５４の代わりに基板１３５を設けた以外は、第２の配線基板１２と同様に構成される。
基板１３５は、板状とされており、複数の貫通孔６３を有する。基板１３５としては、例えば、低弾性樹脂基材やフレキシブル樹脂基材等を用いることができる。ここでの低弾性樹脂基材とは、その剛性値が、例えば、３０ＭＰａ以上の樹脂基材のことである。低弾性樹脂基材の材料としては、例えば、エポキシ系樹脂を用いることができる。フレキシブル樹脂基材としては、その剛性値が、例えば、５ＧＰａ以上のものを用いることができる。基板１３５の厚さＭ５は、基板１３４の厚さＭ４と略等しくなるように構成するとよい。基板１３５の厚さＭ５は、例えば、０．２ｍｍとすることができる。
図２４〜図３４は、本発明の第２の実施の形態に係る多層配線基板の製造工程を示す図である。図２４〜図３４において、第２の実施の形態の多層配線基板１３０と同一構成部分には同一符号を付す。
図２４〜図３４を参照して、本発明の第２の実施の形態に係る多層配線基板１３０の製造方法について説明する。
始めに、図２４に示す工程では、第１の多層配線構造体１６を備えた第１の配線基板１３１が形成される第１の領域Ａ２と、第１の領域Ａ２から離間した位置に設けられ、第２の多層配線構造体５６を備えた第２の配線基板１３２が形成される第２の領域Ｂ２と、第１の領域Ａ２と第２の領Ｂ２との間に設けられた第３の領域Ｃ２とを有する基板１３８を準備する（基板準備工程）。
第１の領域Ａ２に対応する基板１３８は、第１の配線基板１３１の基板１３４に対応する部分であり、第２の領域Ｂ２に対応する基板１３８は、第２の配線基板１３２の基板１３５に対応する部分である。第１の領域Ａ２に対応する基板１３８の上面１３８Ａは、基板１３４の下面１３４Ｂに相当する面であり、第１の領域Ａ２に対応する基板１３８の下面１３８Ｂは、基板１３４の上面１３４Ａに相当する面である。また、第２の領域Ｂ２に対応する基板１３８の上面１３８Ａは、基板１３５の上面１３５Ａに相当する面であり、第２の領域Ｂ２に対応する基板１３８の下面１３８Ｂは、基板１３５の下面１３５Ｂに相当する面である。
第１の多層配線構造体１６は、後述するように第１の領域Ａ２に対応する基板１３８の両面１３８Ａ，１３８Ｂに形成され、第２の多層配線構造体５６は、後述するように第２の領域Ｂ２に対応する基板１３８の両面１３８Ａ，１３８Ｂに形成される。
このように、第１の多層配線構造体１６を備えた第１の配線基板１３１が形成される第１の領域Ａ２と、第２の多層配線構造体５６を備えた第２の配線基板１３２が形成される第２の領域Ｂ２とを有した基板１３８を用いて多層配線基板１３０を製造することにより、基板１３８の両面１３８Ａ，１３８Ｂに形成される第１及び第２の多層配線構造体１６，５６の積層数（絶縁層及び配線パターンの積層数）を少なくして、配線パターン３１，４２，７１，８２間の電気的な接続不良の発生を抑制することが可能となるため、多層配線基板１３０の歩留まりを向上させることができる。
基板１３８としては、例えば、低弾性樹脂基材やフレキシブル樹脂基材等を用いることができる。ここでの低弾性樹脂基材とは、その剛性値が、例えば、３０ＭＰａ以上の樹脂基材のことである。低弾性樹脂基材の材料としては、例えば、エポキシ系樹脂を用いることができる。フレキシブル樹脂基材としては、その剛性値が、例えば、５ＧＰａ以上のものを用いることができる。基板１３８の厚さＭ６は、例えば、０．２ｍｍとすることができる。
次いで、図２５に示す工程では、第１の実施の形態で説明した図４及び図５に示す工程と同様な手法により、貫通孔２３，６３と、貫通ビア１５，５５とを順次形成する。
次いで、図２６に示す工程では、図２５に示す構造体の上面側に絶縁層２９，６９を形成し、図２５に示す構造体の下面側に絶縁層４１，８１を形成する。その後、絶縁層２９に開口部２９Ａ、絶縁層４１に開口部４１Ａ、絶縁層６９に開口部６９Ａ、絶縁層８１に開口部８１Ａをそれぞれ形成する。
具体的には、例えば、図２５に示す構造体の両面に、シート状の樹脂材を貼り付けて絶縁層２９，４１，６９，８１を形成する。その後、例えば、レーザ加工を用いて、絶縁層２９，４１，６９，８１に開口部２９Ａ，４１Ａ，６９Ａ，８１Ａを形成する。
次いで、図２７に示す工程では、第１の実施の形態で説明した図７に示す工程と同様な手法により、絶縁層２９の面２９Ｂ、絶縁層６９の面６９Ｂ、及び開口部２９Ａ，６９Ａを覆うシード層１０５と、絶縁層４１の面４１Ｂ、絶縁層８１の面８１Ｂ、及び開口部４１Ａ，８１Ａを覆うシード層１０６とを同時に形成する。
次いで、図２８に示す工程では、第１の実施の形態で説明した図８〜図１０に示す工程と同様な手法により、配線パターン３１，４２，７１，８２を形成する。
次いで、図２９に示す工程では、第１の実施の形態で説明した図１１に示す工程と同様な手法により、絶縁層２９の面２９Ｂ及び配線３８を覆うソルダーレジスト３３と、絶縁層４１の面４１Ｂ及び配線４８を覆うソルダーレジスト４３と、絶縁層６９の面６９Ｂ及び配線７８を覆うソルダーレジスト７３と、絶縁層８１の面８１Ｂ及び配線８８を覆うソルダーレジスト８３とを形成する。その後、ソルダーレジスト３３，４３，７３，８３に開口部３３Ａ，４３Ａ，７３Ａ，８３Ａを形成する。
次いで、図３０に示す工程では、第１の実施の形態で説明した図１２に示す工程と同様な手法により、拡散防止膜３５，４５，７５，８５を形成する。これにより、第１の多層配線構造体１６と第２の多層配線構造体５６とが同時に形成される。
このように、１枚の基板１３８の両面１３８Ａ，１３８Ｂに第１の多層配線構造体１６と第２の多層配線構造体５６とを同時に形成することにより、２枚の基板の両面にそれぞれ多層配線構造体を形成する従来の多層配線基板の製造方法と比較して、第１及び第２の多層配線構造体１６，５６の製造工程数が少なくなるため、多層配線基板１３０の歩留まりを向上できると共に、多層配線基板１３０の製造コストを低減することができる。
次いで、図３１に示す工程では、第１の実施の形態で説明した図１３〜図１６に示す工程と同様な手法により、拡散防止膜４３に内部接続端子１７と、拡散防止膜８５に内部接続端子５７とを形成する。
これにより、図３１に示す構造体１４５の第１の領域Ａ２に対応する部分に第１の配線基板１３１が形成され、構造体１４５の第２の領域Ｂ２に対応する部分に第２の配線基板１３２が形成される。なお、図３１の場合、内部接続端子１７，５７として、はんだバンプが形成される。
次いで、図３２に示す工程では、第２構造体２２と第２構造体６２とが対向するように、第３の領域Ｃ２に対応する構造体１４５部分を折り曲げて、溶融させた内部接続端子１７，５７を接触させて、内部接続端子１７と内部接続端子５７とを接続する（接続工程）。
これにより、内部接続端子１７，５７を介して、第１の配線基板１３１に設けられた第１の多層配線構造体１６と、第２の配線基板１３２に設けられた第２の多層配線構造体５６とが電気的に接続される。
このように、第２構造体２２と第２構造体６２とが対向するように、第３の領域Ｃ２に対応する構造体１４５部分を折り曲げて、内部接続端子１７と内部接続端子５７とを接続することにより、第１及び第２の配線基板１３１，１３２を個片化することなく、第１の多層配線構造体１６と第２の多層配線構造体５６とを電気的に接続することができる。
なお、図３２において、Ｇは図３３に示す構造体を切断する際の切断位置（以下、「切断位置Ｇ」とする）を示している。切断位置Ｇは、第１及び第２の領域Ａ２，Ｂ２と第３の領域Ｃ２との境界部分に位置している。
次いで、図３３に示す工程では、内部接続端子１７，５７間の接続を補強するために、ソルダーレジスト４３とソルダーレジスト８３との間にアンダーフィル樹脂１３を充填する。
次いで、図３４に示す工程では、図３３に示す構造体１４５を切断位置Ｇに沿って切断する（基板切断工程）。これにより、第１の多層配線構造体１６を有する第１の配線基板１３１と、第２の多層配線構造体５６を有する第２の配線基板１３２とを備えた多層配線基板１３０が製造される。
このように、第１の多層配線構造体１６と第２の多層配線構造体５６とを電気的に接続した後、図３３に示す構造体１４５を切断することにより、１度の切断で図３３に示す構造体１４５から多層配線基板１３０を個片化することができる。
本実施の形態の多層配線基板の製造方法によれば、１枚の基板１３８の両面１３８Ａ，１３８Ｂに第１の多層配線構造体１６と第２の多層配線構造体５６とを同時に形成し、その後、第２構造体２２と第２構造体６２とが対向するように、第３の領域Ｃ２に対応する構造体１４５部分を折り曲げて、第１の多層配線構造体１６と第２の多層配線構造体５６とを電気的に接続することにより、第１及び第２の多層配線構造体１６，５６の積層数（絶縁層及び配線パターンの積層数）と、第１及び第２の多層配線構造体１６，５６の製造工程数とを少なくすることが可能となるため、多層配線基板１３０の歩留まりを向上できると共に、多層配線基板１３０の製造コストを低減することができる。
なお、本実施の形態では、めっき法により内部接続端子１７，５７としてはんだを形成する場合を例に挙げて説明したが、内部接続端子１７，５７となるはんだは、Super Jufit（スーパージャフィット）法（昭和電工株式会社の登録商標）を用いて形成してもよい。この場合、拡散防止膜４５，８５は不要となる。
また、はんだの代わりにＡｕスタッドバンプを内部接続端子１７，５７として用いてもよい。この場合、マスキング材を形成する工程、及びマスキング材を除去する工程が不要となる。Ａｕスタッドバンプを内部接続端子１７，５７として用いた場合、内部接続端子１７と内部接続端子５７との接続は、例えば、超音波接合により行うことができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、多層配線構造体を有する多層配線基板の製造方法に適用できる。
本発明の第１の実施の形態に係る多層配線基板の断面図である。 電子部品及び実装基板と接続された多層配線基板の断面図である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その１１）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その１２）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その１３）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その１４）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その１５）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その１６）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その１７）である。 本発明の第１の実施の形態に係る多層配線基板の製造工程を示す図（その１８）である。 図３に示す基板を平面視した図である。 溝部を説明するための図である。 本発明の第２の実施の形態に係る多層配線基板の断面図である。 本発明の第２の実施の形態に係る多層配線基板の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る多層配線基板の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る多層配線基板の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る多層配線基板の製造工程を示す図（その４）である。 本発明の第２の実施の形態に係る多層配線基板の製造工程を示す図（その５）である。 本発明の第２の実施の形態に係る多層配線基板の製造工程を示す図（その６）である。 本発明の第２の実施の形態に係る多層配線基板の製造工程を示す図（その７）である。 本発明の第２の実施の形態に係る多層配線基板の製造工程を示す図（その８）である。 本発明の第２の実施の形態に係る多層配線基板の製造工程を示す図（その９）である。 本発明の第２の実施の形態に係る多層配線基板の製造工程を示す図（その１０）である。 本発明の第２の実施の形態に係る多層配線基板の製造工程を示す図（その１１）である。
符号の説明
１０，１３０ 多層配線基板
１１，１３１ 第１の配線基板
１２，１３２ 第２の配線基板
１３ アンダーフィル樹脂
１４，５４，１０１，１３４，１３５，１３８ 基板
１４Ａ，５４Ａ，１０１Ａ，１３４Ａ，１３５Ａ，１３８Ａ 上面
１４Ｂ，５４Ｂ，１０１Ｂ，１３４Ｂ，１３５Ｂ，１３８Ｂ 下面
１５，５５ 貫通ビア
１６ 第１の多層配線構造体
１７，５７ 内部接続端子
２１，６１ 第１構造体
２２，６２ 第２構造体
２３，６３ 貫通孔
２５，６５ ビア部
２６，２７，６６，６７ 配線部
２９，４１，６９，８１，１０２，１０３ 絶縁層
２９Ａ，３３Ａ，４１Ａ，４３Ａ，６９Ａ，７３Ａ，８１Ａ，８３Ａ，１０８Ａ，１０８Ｂ，１０９Ａ，１０９Ｂ 開口部
２９Ｂ，４１Ｂ，６９Ｂ，８１Ｂ，１０２Ａ，１０３Ａ 面
３１，４２，７１，８２ 配線パターン
３３，４３，７３，８３，１１４，１１５ ソルダーレジスト
３５，４５，７５，８５ 拡散防止膜
３７，４７，７７，８７ ビア
３８，４８，７８，８８ 配線
５６ 第２の多層配線構造体
９１，９２ 外部接続端子
９５ 電子部品
９６，９９ パッド
９８ 実装基板
１０５，１０６ シード層
１０８，１０９ レジスト膜
１１７ マスキング材
１１８ はんだ
１２０，１４５ 構造体
１２１ 第１の溝部
１２２ 第２の溝部
Ａ１，Ａ２ 第１の領域
Ｂ１，Ｂ２ 第２の領域
Ｃ１，Ｃ２ 第３の領域
Ｄ１〜Ｄ３ 距離
Ｅ，Ｇ 切断位置
Ｍ１〜Ｍ６ 厚さ
Ｗ１，Ｗ２ 幅

Claims (4)

  1. 複数の絶縁層及び配線パターンを備えた第１の多層配線構造体が形成される第１の領域と、該第１の領域から離間した位置に設けられ、複数の絶縁層及び配線パターンを備えた第２の多層配線構造体が形成される第２の領域とを有する基板を準備する基板準備工程と、
    前記基板の前記第１及び第２の領域に、それぞれ前記第１の多層配線構造体と前記第２の多層配線構造体とを同時に形成する第１及び第２の多層配線構造体形成工程と、
    前記第１の多層配線構造体と第２の多層配線構造体とが対向するように、前記基板を折り曲げて、前記第１の多層配線構造体と前記第２の多層配線構造体とを電気的に接続する接続工程と、
    前記折り曲げられた部分の基板から前記第１及び第２の領域に対応する前記基板が分離するように、前記基板を切断する基板切断工程と、を含むことを特徴とする配線基板の製造方法。
  2. 前記基板切断工程よりも前に、前記第１の領域に対応する前記基板と前記第２の領域に対応する前記基板との間に位置する前記基板に、溝部を形成する溝部形成工程を設けたことを特徴とする請求項１記載の配線基板の製造方法。
  3. 前記溝部は、前記基板を貫通するように形成することを特徴とする請求項２記載の配線基板の製造方法。
  4. 前記溝部は、第１の溝部と、第２の溝部とを有し、
    前記第１の溝部は、前記第１の領域の近傍に形成し、
    前記第２の溝部は、前記第２の領域の近傍に形成することを特徴とする請求項２または３記載の配線基板の製造方法。
JP2006073339A 2006-03-16 2006-03-16 配線基板の製造方法 Expired - Fee Related JP4787638B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006073339A JP4787638B2 (ja) 2006-03-16 2006-03-16 配線基板の製造方法
US11/724,265 US7772109B2 (en) 2006-03-16 2007-03-15 Manufacturing method of multilayer wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006073339A JP4787638B2 (ja) 2006-03-16 2006-03-16 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2007250900A JP2007250900A (ja) 2007-09-27
JP4787638B2 true JP4787638B2 (ja) 2011-10-05

Family

ID=38518376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006073339A Expired - Fee Related JP4787638B2 (ja) 2006-03-16 2006-03-16 配線基板の製造方法

Country Status (2)

Country Link
US (1) US7772109B2 (ja)
JP (1) JP4787638B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102256453B (zh) * 2010-05-21 2013-12-25 富葵精密组件(深圳)有限公司 多层电路板制作方法
KR101786512B1 (ko) * 2010-07-26 2017-10-18 엘지전자 주식회사 다층 연성회로기판의 제조방법
KR101326999B1 (ko) * 2012-03-07 2013-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN105899003B (zh) 2015-11-06 2019-11-26 武汉光谷创元电子有限公司 单层电路板、多层电路板以及它们的制造方法
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
TWI706706B (zh) * 2019-06-26 2020-10-01 南亞電路板股份有限公司 電路板結構及其製造方法
CN112312682B (zh) * 2019-07-30 2023-07-21 宏启胜精密电子(秦皇岛)有限公司 具有厚铜线路的电路板及其制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0997956A (ja) * 1995-09-29 1997-04-08 Nec Kansai Ltd プリント基板
JPH09283931A (ja) 1996-04-17 1997-10-31 Shinko Electric Ind Co Ltd 多層配線基板
JPH1022590A (ja) * 1996-07-08 1998-01-23 Oki Electric Ind Co Ltd 多面取りプリント配線基板
JPH10270829A (ja) * 1997-03-28 1998-10-09 Hitachi Chem Co Ltd 配線板の製造方法
JPH1184355A (ja) * 1997-09-11 1999-03-26 Hitachi Ltd 液晶表示装置
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
JP2003017851A (ja) * 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
FI118991B (fi) * 2004-02-09 2008-06-13 Upstream Engineering Oy Menetelmä kolmiulotteisten optisten komponenttien valmistamiseksi
JP4123206B2 (ja) * 2004-08-31 2008-07-23 ソニー株式会社 多層配線板及び多層配線板の製造方法

Also Published As

Publication number Publication date
US20070218589A1 (en) 2007-09-20
US7772109B2 (en) 2010-08-10
JP2007250900A (ja) 2007-09-27

Similar Documents

Publication Publication Date Title
US8093503B2 (en) Multilayer wiring board
US8707554B2 (en) Method of manufacturing multilayer wiring substrate
US8772643B2 (en) Multilayer wiring substrate, and method of manufacturing the same
US8153909B2 (en) Multilayer wiring board and method of manufacturing the same
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
US8737085B2 (en) Wiring board with a built-in component and method for manufacturing the same
JP4787638B2 (ja) 配線基板の製造方法
US20060180344A1 (en) Multilayer printed wiring board and process for producing the same
KR101281410B1 (ko) 다층 배선기판
US8859077B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
KR20070024374A (ko) 배선 기판의 제조 방법
JP6907442B2 (ja) プリント回路基板及びプリント回路基板の製造方法
US11812556B2 (en) Printed circuit board and manufacturing method thereof
JP2011155251A (ja) 多層配線基板
JP2012094662A (ja) 多層配線基板の製造方法
JP5479638B2 (ja) 配線基板
JP6637847B2 (ja) 配線基板、配線基板の製造方法
US8450622B2 (en) Multilayer wiring substrate and method of manufacturing the same
JP2013540368A (ja) 印刷回路基板及びその製造方法
JP2019047063A (ja) プリント配線板およびその製造方法
JP4975581B2 (ja) 配線基板及びその製造方法
CN109310006B (zh) 印刷电路板
US20170256470A1 (en) Wiring substrate and method for manufacturing the same
US20230109322A1 (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110715

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4787638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees