KR20070024374A - 배선 기판의 제조 방법 - Google Patents

배선 기판의 제조 방법 Download PDF

Info

Publication number
KR20070024374A
KR20070024374A KR1020060079178A KR20060079178A KR20070024374A KR 20070024374 A KR20070024374 A KR 20070024374A KR 1020060079178 A KR1020060079178 A KR 1020060079178A KR 20060079178 A KR20060079178 A KR 20060079178A KR 20070024374 A KR20070024374 A KR 20070024374A
Authority
KR
South Korea
Prior art keywords
layer
wiring
wiring board
insulating layer
reinforcement
Prior art date
Application number
KR1020060079178A
Other languages
English (en)
Inventor
다카하루 야마노
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20070024374A publication Critical patent/KR20070024374A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 반도체 칩이 매설된 절연층을 포함하는 배선 기판의 제조 방법으로서, 상기 반도체 칩이 매설된 상기 절연층과 상기 반도체 칩에 접속되는 배선을 지지 기판 위에 형성하는 단계, 상기 지지 기판을 에칭(etching)에 의해 제거하는 단계 및 상기 지지 기판 제거 후, 상기 절연층을 사이에 끼우도록 제 1 보강층과 제 2 보강층을 동시에 형성하는 단계를 포함하는 배선 기판의 제조 방법에 관한 것이다.
배선 기판, 지지 기판, 보강층, 배선부, 절연층

Description

배선 기판의 제조 방법{METHOD OF MANUFACTURING WIRING BOARD}
도 1은 본 발명의 일 실시예인 배선 기판의 제조 방법에 의해 제조된 배선 기판을 나타내는 개략 단면도.
도 2는 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 1 도면.
도 3은 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 2 도면.
도 4는 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 3 도면.
도 5는 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 4 도면.
도 6은 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 5 도면.
도 7은 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 6 도면.
도 8은 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 7 도면.
도 9는 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 8 도면.
도 10은 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 9 도면.
도 11은 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 10 도면.
도 12는 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 11 도면.
도 13은 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 12 도면.
도 14는 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 13 도면.
도 15는 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 14 도면.
도 16은 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 15 도면.
도 17은 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 16 도면.
도 18은 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 17 도면.
도 19는 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 18 도면.
도 20은 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 19 도면.
도 21은 본 발명의 일 실시예인 배선 기판의 제조 방법을 순서대로 나타내는 제 20 도면.
도면의 주요 부분에 대한 부호의 설명
100…배선 기판 101…지지 기판
102, 118…전극 103, 114…보강층
105, 108, 113, 116…배선부 106…절연층
110…반도체 칩 109…솔더 접속부
111…스터드 범프(stud bump) 117, 119…솔더 레지스트
120…솔더 볼
본 발명은 배선 기판의 제조 방법에 관한 것으로, 특히 반도체 칩을 내장하는 배선 기판의 제조 방법에 관한 것이다.
현재, 반도체 칩 등의 반도체 장치를 이용한 전자 기기의 고성능화가 진행되고 있어, 기판에 반도체 칩을 탑재하는 경우의 고밀도화나, 또는 반도체 칩을 탑재 한 기판의 소형화, 공간 절약화 등이 요구되고 있다.
이 때문에, 반도체 칩이 매립된 기판, 소위 칩 내장형 배선 기판이 제안되어 있고(예를 들면, 특허문헌 1 참조), 반도체 칩을 기판에 내장하기 위한 다양한 구조가 제안되어 있다. 이러한 칩 내장형 배선 기판은 반도체 칩에 접속되는 배선을 갖고, 상기 배선 기판을 또다른 디바이스나 마더보드 등과 접속시키는 접속부가 더 형성되어 있다.
[특허문헌 1] 일본국 공개특허 2004-327624호 공보
그러나, 칩 내장형 배선 기판의 박형화, 고밀도화를 실현하려고 한 경우, 배선 기판의 휨(warpage)이 문제가 되는 경우가 있었다. 이러한 휨에 대응하기 위해서는, 예를 들면 코어 기판 등의 소정 두께의 기판을 반도체 칩이 매설된 층과 적층해서 휨을 억제하는 구조가 요구된다. 이러한 적층 구조로 하면 배선 기판의 박형화나 고밀도화가 곤란해진다는 문제가 있었다.
본 발명은 상술한 상황의 관점에서 고안된 것으로, 상기 문제를 해결하는 신규의 유용한 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 구체적인 과제는 반도체 칩을 내장한 배선 기판의 박형화를 실현하면서 배선 기판의 휨을 억제하는 것이다.
본 발명의 일부의 실시예에서, 배선 기판의 제조 방법은 상기 반도체 칩이 매설된 절연층과, 상기 반도체 칩에 접속되는 배선을 지지 기판 위에 형성하는 단 계, 상기 지지 기판을 제거하는 단계, 상기 지지 기판 제거 후, 상기 절연층을 사이에 끼우도록 제 1 보강층과 제 2 보강층을 동시에 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 발명에 의하면, 반도체 칩이 매설된 절연층과 반도체 칩에 접속되는 배선이 형성된 후에 지지 기판이 제거되고, 이 지지 기판이 존재하지 않는 상기 절연층 등을 사이에 끼우도록 제 1 및 2 보강층이 동시에 형성된다. 일반적으로 보강층은 경화 수축을 크게 드러낸다. 그러나, 제 1 및 제 2 보강층이 절연층 등을 사이에 끼우도록 동시에 형성됨으로써 상기 경화 수축은 절연층에 상하로 균등하게 인가되고, 따라서 휨이 발생하는 것을 방지할 수 있다.
배선 기판의 제조 방법에서, 상기 보강층은 프리프레그(prepreg)재로 이루어진다.
상기 발명에 따르면, 프리프레그재는 보강층으로서 이용된다. 이는 상기 보강층의 형성을 용이하게 하는 동시에 상기 보강층의 강도(rigidity)를 강화할 수 있다.
배선 기판의 제조 방법은 절연층과 배선을 지지 기판 위에 형성하기 전에 상기 지지 기판 위에 정지(stop)층을 형성하는 단계를 포함하고, 상기 지지 기판의 제거는 상기 정지층에 의해 정지되는 것을 특징으로 한다.
상기 발명에 따르면, 지지 기판의 제거는 정지층에 의해 정지되므로, 지지 기판의 제거 처리가 정지층보다 내측의 층에 영향을 미치는 것을 방지한다. 또한, 지지 기판의 제거에서의 제거 처리의 관리가 용이해져서, 배선 기판의 제조가 간소 화된다.
배선 기판의 상기 제조 방법은 상기 제 1 보강층과 제 2 보강층을 형성한 후에 상기 제 1 보강층 위에 적층되는 제 1 솔더 레지스트(solder resist)층과 상기 제 2 보강층 위에 적층되는 제 2 솔더 레지스트층을 동시에 형성하는 단계를 포함하고, 상기 제 1 솔더 레지스트층과 상기 제 2 솔더 레지스트층 각각의 배선 위치에 개구부가 형성되는 것을 특징으로 한다.
배선 기판의 상기 제조 방법은 상기 제 1 솔더 레지스트층과 제 2 솔더 레지스트층이 형성된 후에 상기 제 1 솔더 레지스트층과 상기 제 2 솔더 레지스트층 각각에 형성된 상기 개구부로부터 노출된 제 1 배선과 제 2 배선에 표면 처리를 동시에 행하는 것을 특징으로 한다.
본 발명에 따르면 절연층의 상하에 형성되는 층을 동시에 형성할 수 있기 때문에, 제조 공정의 용이화 및 제조에 필요한 시간 단축을 도모할 수 있다.
본 발명에 따르면 반도체 칩을 내장한 배선 기판의 박형화를 실현하면서 상기 배선 기판의 휨을 억제할 수 있다.
다음으로, 본 발명을 실시하기 위한 최선의 형태에 대해서 도면과 함께 설명한다.
도 1은 본 발명의 일 실시예인 배선 기판의 제조 방법에 의해 제조된 배선 기판(100)을 모식적으로 나타낸 단면도이다. 설명의 편의상, 배선 기판(100)의 제조 방법의 설명에 앞서 배선 기판(100)의 구성에 대해서 먼저 설명한다.
도 1에 나타낸 바와 같이, 본 실시예로 제조되는 배선 기판(100)은 반도체 칩(110)이 매설된, 예를 들면 에폭시 등의 소위 빌드업 수지 재료로 이루어지는 절연층(106)을 가지고 있다. 제 1 및 제 2 보강층(103, 114)은 이 절연층(106)에 형성되어 있다.
보강층(103, 114)은 도면에 나타낸 바와 같이 상하에서 절연층(106)을 사이에 끼우도록 설치되어 있다. 이 보강층(103, 114)은, 예를 들면 프리프레그재 등의 높은 강도의 재료에 의해 형성되어 있다. 절연층(106)은 앞서 언급된 탄성을 가진 빌드업 수지 재료로 형성된다. 절연층(106)을 사이에 끼우도록 보강층(103, 114)을 설치함으로써 절연층(106)은 보강층(103, 114)에 의해 보강된 구조가 된다.
반도체 칩(110)은 배선부(후술)에 접속되고, 이 배선부를 통해서 솔더 레지스트(119)의 개구부 내에 형성된 전극(102), 또는 솔더 레지스트(117)의 개구부 내에 형성된 전극(118)에 접속되어 있다. 상기 전극(102 또는 118)은 예를 들면 마더보드나 다른 디바이스, 또는 접속 기기 등과 접속하는 데에 이용된다.
상기 반도체 칩(110)의 상기 전극 패드(도시 생략)에는, 예를 들면 Au로 이루어지는 스터드 범프(stud bump)(111)가 형성된다. 상기 스터드 범프(111)는, 예를 들면 솔더 접속부(109)를 통해서 절연층(106)에 매설된 배선부(108)에 접속되어 있다. 또한, 반도체 칩(110)의 하부에는 스터드 범프(111)의 보호 및 응력의 발생을 억제하는 관점에서 언더필층(underfill layer)(110A)이 형성되어 있다.
상기 배선 기판(100)은 상기한 배선부(108)와 마찬가지로 배선부(105, 113, 116)를 가진다. 상기 배선부(105, 108, 113, 116)는, 예를 들면 Cu로 형성된다.
상기 배선부(105)는 비어 플러그(via plug)(105a)와 패턴 배선(105b)을 포함 한다. 상기 비어 플러그(105a)는 상기 보강층(103)에 형성된 상기 개구부에 형성된다. 상기 보강층(103) 위에는 비어 플러그(105a)에 접속되는 패턴 배선(105b)이 형성된다.
상기 배선부(108)는 상기 절연층(106) 내에 형성된다. 상기 배선부(108)는 도면에 나타낸 바와 같이 상기 배선부(105) 위에 형성된다. 상기 배선부(108)는 상기 패턴 배선(105b) 위에 형성되는 비어 플러그(108a)와, 상기 비어 플러그(108a)에 접속되는 패턴 배선(108b)을 포함한다. 앞서 설명한 바와 같이, 상기 패턴 배선(108b)에는 상기 솔더 접속부(109)와 상기 스터드 범프(111)를 통해서 반도체 칩(110)이 접속된다.
상기 배선부(113)는 상기 절연부(106) 내에 형성된다. 상기 배선부(113)는 도면에 나타낸 바와 같이 상기 배선부(108) 위에 형성된다. 상기 배선부(113)는 상기 배선부(108)와 전기적으로 접속된다. 상기 배선부(113)는 상기 패턴 배선(108b) 위에 형성되는 비어 플러그(113a)와, 상기 비어 플러그(113a)에 접속되는 패턴 배선(113b)을 포함한다.
상기 배선부(116)는 도면에 나타낸 바와 같이 상기 배선부(113)의 상부에 형성된다. 상기 배선부(116)는 상기 배선부(113)와 전기적으로 접속된다. 상기 배선부(116)는 패턴 배선(113b) 위에 형성되는 비어 플러그(116a)와, 상기 비어 플러그(116a)에 접속되는 패턴 배선(116b)을 포함한다. 상기 비어 플러그(116b)는 보강층(114)에 형성된 개구부에 형성된다. 상기 패턴 배선(116b)은 상기 보강층(114) 상부에 형성된다.
상기 절연층(106)의 하부에 위치하는 상기 보강층(103)의 상기 개구부에는 상기 비어 플러그(105a)에 접속되는 전극(102)이 형성된다. 상기 절연층(106)의 상부에 위치하는 상기 솔더 레지스트(117)의 상기 개구부에는 상기 패턴 배선(116b)에 접속되는 전극(118)이 형성된다. 따라서, 상기 배선 기판(100)은 그 상측과 하측에서 전극(102 및 118)을 통해 상기 반도체 칩(110)에 전기적인 접속을 행할 수 있다.
상기 솔더 레지스트층(119, 117)은 상기 보강층(103 및 114)을 덮도록 형성된다. 각 솔더 레지스트층(119, 117)에는 상기 전극(102, 118)을 형성하기 위한 개구부가 형성된다. 필요에 따라서 솔더 볼(120)은 상기 전극 위에 형성된다. 상기 솔더 볼(120)은 상기 전극(118) 위에 형성되어도 된다.
상기 구성에 따른 상기 배선 기판(100)은 상기 반도체 칩(110)과 상기 배선부(105, 108, 113, 116)가 매설된 상기 절연층(106)을 가지고, 상기 절연층(106)은 한 쌍의 보강층(103, 114) 사이에 끼워진다. 따라서, 상기 절연층(106)이 탄성 수지 재료로 구성되어 있어도 상기 절연층(106)이 그 양측으로부터 높은 강도의 보강층(103, 114)으로 보강됨으로써 배선 기판(100)의 휨을 저감시켜서, 높은 편평도와 미세화된 배선에 대응 가능한 상기 배선 기판(100)을 제공한다.
예를 들면, 상기 보강층(103, 114)은 프리프레그재를 이용해서 형성하는 것이 바람직하다. 상기 프리프레그재는 다층 배선 기판(빌드업 기판)을 형성하는 경우의 코어 기판의 재료로서 이용되어도 된다.
예를 들면, 상기 프리프레그재는 에폭시 수지에 글래스 섬유를 침투시킨 구 조를 갖고, 일반적인 빌드업 수지 재료보다 상위의 열경화 후의 강도를 가진다. 예를 들면, 빌드업 수지 재료의 탄성률(영률(Young's modulus))이 5㎬~8㎬ 정도인 것에 비해서 프리프레그재의 탄성률은 20㎬ 이상이고, 후자의 상기 높은 강도는 배선 기판의 휨을 저감시킨다.
상기 보강층(103, 114)에 이용되는 재료는 프리프레그재에 한정되지 않고, 강도가 높은 몰드 수지를 이용해도 된다. 상기 보강층(103, 114)에 이용되는 재료는 금속 재료여도 되지만, 금속 등의 도전 재료가 이용되는 경우에는 상기 보강층으로부터 상기 배선부를 절연하는 구조를 추가하는 것이 바람직하다. 본 실시예에 따른 상기 배선 기판(100)은 빌드업법에 근거해서 형성해도 되므로, 상기 배선 기판(100)의 박형화를 도모할 수 있다.
다음으로, 상기 배선 기판의 상기 제조 방법에 대해서 도 2 내지 도 21을 이용해서 순서대로 설명한다.
도 2에 나타낸 공정에서는 Cu 등으로 형성되는 두께 200㎛인 지지 기판(101)이 제공된다. 상기 지지 기판(101) 위에 전해 도금법으로 정지층(121)을 형성한다. 상기 정지층(121)은 두께 2~3㎛인 니켈막이며, 지지 기판(101)을 전극으로 이용하는 전해 도금법에 의해 지지 기판(101)의 상면에 형성된다.
이 경우, 상기한 전해 도금에서는 상기 지지 기판(101)이 통전 경로의 역할을 한다. 상기 지지 기판(101)은 도전 재료인 것이 바람직하며, Cu 등의 저저항 재료인 것이 더 바람직하다.
도 3에 나타낸 공정에서는 정지층(121)이 형성된 상기 지지 기판(101) 위에 패턴 배선(105b)이 형성된다. 구체적으로는, 상기 패턴 배선(105b)은 포토리소그래피법에 의해 레지스트 패턴(도시 생략)을 형성한다. 상기 레지스트 패턴을 마스크로 이용해서 전해 도금에 의해 Cu를 침전시키고, 상기 패턴 배선(105b)을 형성하기 위해서 상기 레지스트 패턴이 제거된다.
다음으로, 도 4에 나타낸 공정에서는 패턴 배선(105b)을 덮도록 상기 지지 기판(101) 위에 상기 절연층(106)이 형성된다. 상기 절연층은 열경화성 에폭시 수지 등의 빌드업 재료로 이루어진다. 상기 지지 기판(101) 위에 형성된 상기 절연층(106)에는 상기 패턴 배선(105b)의 일부가 노출되도록 레이저 빔에 의해 비어 홀(106A)이 형성된다.
다음으로, 도 5에 나타낸 공정에서는 필요에 따라 상기 절연층(106)의 상기 표면에 디스미어(desmear) 공정을 행하고, 상기 비어 홀의 상기 잔여물이 제거되며 표면 처리가 행해진다. 상기 절연층(106)과 상기 노출된 패턴 배선(105b)의 상기 표면에 무전(electroless) 도금법으로 Cu 시드층(seed layer)(107)을 형성한다.
다음으로, 도 6에 나타낸 공정에서는 레지스트 패턴(도시 생략)을 형성하는 데 포토리소그래피법이 이용된다. 다음으로, 상기 레지스트 패턴은 상기 비어 홀(106A)에 비어 플러그(108a)를 형성하기 위한 Cu의 전해 도금에 마스크로 사용되는 동시에, 상기 비어 플러그(108a)에 일체적으로 접속되는 패턴 배선(108b)을 상기 절연층(106) 위에 형성한다. 상기 비어 플러그(108a)와 상기 패턴 배선(108b)은 배선부(108)를 구성한다. 상기 배선부(108)가 형성되면 상기 레지스트 패턴은 박리되고, 노출된 여분의 시드층(107)은 에칭에 의해 제거된다.
다음으로, 도 7에 나타낸 공정에서는 상기 배선부(108)를 덮도록 상기 절연층(106) 위에 절연층(106a)이 형성된다. 상기 절연층(106a)은, 예를 들면 열경화성 에폭시 수지로 이루어지는 빌드업 재료이며, 상기 절연층(106)과 같은 재료이다. 따라서, 상기 절연층(106a)과 상기 절연층(106)은 실질적으로 일체이다. 도 7 이후에 나타낸 공정에서는 상기 절연층(106)은 상기 절연층(106a)을 포함하는 것으로 기재된다.
다음으로, 도 8에 나타낸 공정에서는 상기 배선부(108)(비어 플러그(108a))의 일부가 노출되도록, 상기 레이저 빔 가공법을 이용해서 상기 절연층(106)에 개구부(106B)가 형성된다. 다음으로, 상기 개구부에서 잔여물을 제거하고 표면 처리를 수행하기 위해 필요에 따라 상기 절연층(106) 위에 디스미어 가공을 행한다. 그 후, 도 9에 나타낸 바와 같이 상기 개구부(106B)에서 솔더 접속부(109)를 형성하는 데에 상기 전해 도금법이 이용된다.
다음으로, 도 10에 나타낸 공정에서는 상기 절연층(106) 위에 반도체 칩(110)을 탑재하는 공정이 실시된다. 상기 반도체 칩(110)에는 미리 Au 등으로 이루어지는 스터드 범프(111)가 형성되어 있다. 상기 반도체 칩(110) 위에는 상기 스터드 범프(111)와 상기 솔더 접속부(109)가 서로 대응하도록 위치되고, 상기 배선부(108)(패턴 배선(108b)) 위에 플립 칩(flip-chip) 접속된다. 이 경우, 상기 반도체 칩(110)과 상기 절연층(106) 사이에는 언더필층(110A)이 형성된다.
다음으로, 도 11에 나타낸 공정에서는 상기 반도체 칩(110)을 덮도록 상기 절연층(106) 위에 상기 절연층(106b)이 형성된다. 상기 절연층(106a)은 열경화성 에폭시 수지로 이루어지는 빌드업 재료이다. 상기 절연층(106b)은 상기 절연층(106)과 실질적으로 일체이다. 도 11 이후에 나타낸 공정에서는 상기 절연층(106)은 상기 절연층(106b)을 포함하는 것으로 기재된다.
다음으로, 도 12에 나타낸 공정에서는 상기 절연층(106)에 비어 홀(106C)이 형성된다. 상기 비어 홀(106C)은, 예를 들면 상기 레이저 빔 가공법을 이용함으로써 패턴 배선(108b)이 노출되도록 형성된다. 다음으로, 필요에 따라 절연층(106)의 표면에 디스미어 공정이 행해지고, 따라서 상기 비어 홀의 잔여물을 제거하고 표면 처리를 행한다.
다음으로, 상기 절연층(106)의 상기 표면과 상기 패턴 배선(108b)의 상기 표면에 무전 도금법에 의해 Cu로 이루어지는 시드층(112)을 형성한다. 상기 시드층(112)은 상기 배선부(108), 패턴 배선(105b), 및 Ni로 이루어지는 정지층(121)을 통해서, Cu로 이루어지는 지지 기판(101)에 전기적으로 접속된다.
다음으로, 도 13에 나타낸 공정에서는 레지스트 패턴(도시 생략)을 형성하는 데에 포토리소그래피법을 이용한다. 다음으로, 이 레지스트 패턴을 마스크로 해서 Cu의 전해 도금을 실시하고, 비어 홀(106C)에 비어 플러그(113a)를 형성하는 동시에 절연층(106) 위에 비어 플러그(113a)에 접속되는 패턴 배선(113b)을 형성한다. 상기 비어 플러그(113a)와 상기 패턴 배선(113b)은 배선부(113)를 형성한다. 상기 배선부(113)가 형성되면, 상기 레지스트 패턴이 박리되면서 노출된 시드층은 에칭에 의해 제거된다.
다음으로, 도 14에 나타낸 공정에서는 상기 배선부(108)를 덮도록 상기 절연 층(106) 위에, 예를 들면 열경화성 에폭시 수지로 이루어지는 절연층(빌드업층)(106c)을 형성한다. 또한, 상기 절연층(106c)과 상기 절연층(106)은 실질적으로 일체이다. 도 14 이후에 나타낸 공정에서는 상기 절연층(106)은 상기 절연층(106c)을 포함하는 것으로 기재된다.
상기한 각 공정에서는 상기 절연층(106), 패턴 배선(105b), 및 배선부(108, 113)를 지지 기판(101) 위에 적층하는 처리가 행해진다. 이 경우, 상기 절연층(106)은 저탄성률이고 고밀도 필러 충전된, 그 층에 휨이 발생하기 힘든 수지 재료로 이루어진다. 따라서, 도 2 내지 도 14에 나타낸 공정에서는 문제가 되는 휨이 발생하지 않는다.
다음으로, 도 15에 나타낸 공정에서는 상기 지지 기판(101)이 에칭에 의해 제거된다. 상기 에칭액은 지지 기판(101)(Cu)은 용해하지만 정지층(121)의 Ni는 용해하지 않는 것을 이용한다. 상기 지지 기판(101)의 제거는 상기 정지층(121)에 의해 정지되기 때문에, 상기한 에칭액이 상기 정지층(121)에 의해 내측의 층(절연층(106), 패턴 배선(105b), 배선부(108, 113))에 영향을 미치는 것을 방지할 수 있다. 지지 기판(101)의 제거에서 제거 처리의 관리로, 배선 기판(100)의 제조의 간략화가 쉬워진다. 상기 지지 기판(101)의 제거가 완료되면, Ni는 용해하지만 Cu는 용해하지 않는 에칭액에 의해 상기 정지층(121)이 제거된다.
상기 지지 기판(101)이 제거됨으로써 절연층(106)을 지지하는 부재는 존재하지 않게 된다. 상기 지지 기판(101)이 제거되면, 상기 절연층(106)은 약 200㎛~300㎛ 두께로, 핸들링(handling)을 견디는 강성을 확보한다. 상기 지지 기 판(101)이 존재하지 않아도, 후술하는 도 16 이후에 나타낸 공정의 실행에는 지장이 없어진다.
다음으로, 도 16에 나타낸 공정에서는 상기 절연층(106)의 하부에 보강층(103)이 형성되고, 동시에 상기 절연층(106)의 상부에 보강층(114)이 형성된다. 상기 절연층(106)은 상기 보강층(103 및 114) 사이에 끼워진다.
여기에서, 상기 보강층(103 및 114)은 동시에 형성된다. 이는 상기 보강층(103 및 114)의 경화가 동시에 수행됨으로써, 상기 보강층(103 및 114)의 경화 수축이 상기 절연층(106) 등의 상하에 균등하게 인가되어, 배선 기판에 휨이 발생하는 것을 방지할 수 있다는 것을 의미한다. 또한, 상기 경화가 동시에 수행됨으로써 상기 보강층(103)의 열이력(heat history)과 상기 보강층(114)의 열이력은 동일해질 수 있다.
이 경우, 상기 보강층(103 및 114)은 상기 절연층(106)에 일시적으로 가압 부착되어 상기 경화가 수행된다. 상기 보강층(103 및 114)은 상기 절연층(106)에 개별적으로 또는 동시에 부착될 수 있다.
상기 보강층(103, 114)은, 예를 들면 프리프레그재를 가열 및 가압해서 적층함으로써 형성된다. 상기 프리프레그재는 상기한 바와 같이 에폭시 수지에 글래스 섬유가 침투된 구조를 갖고, 일반적인 빌드업 수지 재료보다 높은 열경화 후의 강도를 갖는다. 예를 들면, 상기 빌드업 수지 재료의 탄성률(영률)이 5㎬~8㎬ 정도인 것에 비해 프리프레그재의 탄성률은 20㎬ 이상으로, 후자의 높은 강도를 나타내며, 배선 기판의 휨을 저감시킨다.
다음으로, 도 17에 나타낸 공정에서는 상기 보강층(103)에 패턴 배선(105b)이 노출되도록 레이저 빔을 이용해서 비어 홀(103A)이 형성된다. 그리고, 상기 보강층(114)과 상기 절연층(106)에 배선부(113)(패턴 배선(113b))가 노출되도록 레이저 빔을 이용해서 복수의 비어 홀(114A)이 형성된다. 상기 비어 홀(103A 및 114A)은 동시에 형성된다.
다음으로, 도 18에 나타낸 공정에서는 필요에 따라, 상기 비어 홀의 잔여물 제거와 표면 처리를 위해 상기 보강층(103)의 상기 하면 및 상기 보강층(114)의 상기 상면에 디스미어 공정이 행해진다. 그리고, 무전 도금법을 이용해서 상기 보강층(103)의 상기 하면 및 상기 보강층(114)의 상기 상면(상기 비어 홀(114A)로 노출된 상기 절연층(106)의 일부를 포함)에 Cu 시드층(104, 115)이 각각 형성된다. 상기 시드층(104, 115)은 동시에 형성된다.
다음으로, 도 19에 나타낸 공정에서는 상기 시드층(104) 및 상기 시드층(115)에 포토리소그래피법으로 레지스트 패턴(도시 생략)을 형성한다. 다음으로, 상기 레지스트 패턴은 Cu 전해 도금의 마스크로 사용되어, 상기 보강층(103) 위에 상기 패턴 배선(105b)과 접속되도록 비어 플러그(105a)를 형성한다. 상기 비어 플러그(105a)와 상기 패턴 배선(105b)은 배선부(105)를 구성한다.
동시에, 상기 레지스트 패턴은 상기 보강층(114)에 형성된 비어 홀(114A)로 노출된 상기 패턴 배선(113b)과 접속되도록, 비어 플러그(116a)를 형성하기 위한 Cu 전해 도금의 마스크로 이용된다. 상기 보강층(114)의 상부에는 비어 플러그(116a)와 접속되도록 패턴 배선(116b)이 형성된다. 상기 비어 플러그(116a)와 상기 패턴 배선(116b)은 배선부(116)를 구성한다.
상기 배선부(105, 116)가 형성된 후, 상기 레지스트 패턴은 박리되고, 노출된 여분의 상기 시드층(104, 115)은 에칭에 의해 제거된다.
다음으로, 도 20에 나타낸 공정에서는 상기 보강층(103)을 덮도록 솔더 레지스트(119)가 형성되고, 상기 솔더 레지스트(119)의 상기 배선부(105)(비어 플러그(105a))가 노출되는 소정의 위치에 개구부(119A)가 형성된다. 상기 보강층(114)을 덮도록 솔더 레지스트(117)가 형성된다. 상기 솔더 레지스트(117)의 상기 배선부(116)(패턴 배선(116b))가 노출되는 소정의 위치에 개구부(117A)가 형성된다. 상기 개구부(117A)를 포함하는 상기 솔더 레지스트(117)와, 상기 개구부(119A)를 포함하는 상기 솔더 레지스트(119)는 동시에 형성된다.
다음으로, 도 21에 나타낸 공정에서는 상기 개구부(117A)로 노출되는 상기 배선부(116)(패턴 배선(116b))에, 예를 들면 Au층(118a)과 Ni층(118b)을 포함하는 전극(118)이 형성된다. 상기 개구부(119A)로 노출되는 상기 배선부(105)(비어 플러그(105a))에, 예를 들면 Au층(102a)과 Ni층(102b)을 포함하는 전극(102)이 형성된다(표면 처리). 상기 전극(102)과 상기 전극(118)은 동시에 형성된다.
그 후, 도 1에 나타낸 상기 배선 기판(100)을 형성하기 위해 상기 전극(102)에 솔더 볼(120)이 형성된다.
상기한 제조 방법은 코어리스(coreless) 구조(지지 기판이 없는 구조)를 이용한 빌드업법이다. 이 방법은 배선 기판의 박형화, 소형화, 경량화를 제공한다. 상기 보강층(103, 114)을 사용함으로써 상기 배선 기판의 휨이 저감된다. 이로서 미세화된 배선부를 가지는 박형 배선 기판을 형성할 수 있게 된다.
본 실시예에서, 상기 반도체 칩이 매설된 상기 배선부(116)와 복수의 배선부(105, 118, 113)가 형성된 후, 상기 지지 기판(101)이 제거된다. 상기 보강층(103 및 114)은 상기 지지 기판(101)이 존재하지 않는 상기 절연층(106)을 사이에 끼우도록 동시에 형성된다. 일반적으로, 각각의 상기 보강층(103, 114)은 경화 수축을 크게 나타낸다. 상기 보강층(103, 114)은 상기 절연층(106), 상기 배선부(116) 등을 사이에 끼우도록 동시에 형성된다. 따라서, 상기 경화 수축은 상기 절연층(106), 상기 배선부(116) 등의 상부와 하부에서 균등하게 인가됨으로써 휨의 발생을 억제한다.
본 실시예에 따르면, 상기 지지 기판(101)을 제거한 후의 공정, 구체적으로는 도 15 내지 도 21에 나타낸 공정에서는 절연층(106)의 상면에 실시되는 처리와 하면에 실시되는 처리는 도면에 나타낸 바와 같이 동시에 이루어진다. 이렇게, 상기 지지 기판이 제거된 후, 층들이 상기 절연층(106)의 상측과 하측에 동시에 형성됨으로써 상기 제조 공정이 용이해지고 제조에 요구되는 시간을 저감시킬 수 있다.
본 발명에 대해서 상기한 실시예를 들어 설명했지만, 본 발명은 이들 특정 실시예에 한정되는 것은 아니며, 청구 범위를 벗어나지 않는 범위 내에서 본 발명을 변형하거나 변경할 수 있다.
본 발명의 상기한 실시예는 본 발명의 범위나 요지를 벗어나지 않는 범위 내에서 다양하게 변경할 수 있다는 것은 명백하다. 따라서, 본 발명의 모든 변형과 변경은 본 발명의 부기된 청구항 등의 범위에 부합하도록 한다.
본 발명에 따르면 반도체 칩을 내장한 배선 기판의 박형화를 실현하면서 상기 배선 기판의 휨을 억제할 수 있다.

Claims (5)

  1. 반도체 칩이 매설된 절연층과, 상기 반도체 칩에 접속되는 배선을 지지 기판 위에 형성하는 단계,
    상기 지지 기판을 제거하는 단계 및,
    상기 지지 기판 제거 후, 상기 절연층을 사이에 끼우도록 제 1 보강층과 제 2 보강층을 동시에 형성하는 단계를 포함하는 배선 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 보강층은 프리프레그(prepreg)재로 이루어지는 배선 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 절연층과 상기 배선을 상기 지지 기판 위에 형성하기 전에 상기 지지 기판 위에 정지(stop)층을 형성하는 단계를 포함하고,
    상기 지지 기판의 제거는 상기 정지층에 의해 정지되는 배선 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 보강층과 제 2 보강층을 형성한 후에 상기 제 1 보강층 위에 적층되는 제 1 솔더 레지스트(solder resist)층과 상기 제 2 보강층 위에 적층되는 제 2 솔더 레지스트층을 동시에 형성하는 단계를 포함하고,
    상기 제 1 솔더 레지스트층과 상기 제 2 솔더 레지스트층 각각의 배선 위치에는 개구가 형성되는 배선 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제 1 솔더 레지스트층과 제 2 솔더 레지스트층이 형성된 후에 상기 제 1 솔더 레지스트층과 상기 제 2 솔더 레지스트층 각각에 형성된 상기 개구로부터 노출되는 제 1 배선과 제 2 배선에 표면 처리를 동시에 행하는 배선 기판의 제조 방법.
KR1020060079178A 2005-08-26 2006-08-22 배선 기판의 제조 방법 KR20070024374A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005246438A JP2007059821A (ja) 2005-08-26 2005-08-26 配線基板の製造方法
JPJP-P-2005-00246438 2005-08-26

Publications (1)

Publication Number Publication Date
KR20070024374A true KR20070024374A (ko) 2007-03-02

Family

ID=37607615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060079178A KR20070024374A (ko) 2005-08-26 2006-08-22 배선 기판의 제조 방법

Country Status (6)

Country Link
US (1) US7937828B2 (ko)
EP (1) EP1758438A3 (ko)
JP (1) JP2007059821A (ko)
KR (1) KR20070024374A (ko)
CN (1) CN1921079B (ko)
TW (1) TW200717672A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101489167B1 (ko) * 2007-07-27 2015-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7960210B2 (en) 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
EP2001047A1 (en) * 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
TWI375999B (en) 2007-06-07 2012-11-01 Advanced Semiconductor Eng Substrate with bumps process and structure
KR101354372B1 (ko) * 2007-07-31 2014-01-23 삼성전자주식회사 인쇄회로기판 보강구조물 및 이를 이용한 집적회로 패키지
CN101803008B (zh) * 2007-09-07 2012-11-28 株式会社半导体能源研究所 半导体装置及其制造方法
JP5096855B2 (ja) * 2007-09-27 2012-12-12 新光電気工業株式会社 配線基板の製造方法及び配線基板
CN101221908B (zh) * 2008-01-29 2010-10-13 日月光半导体制造股份有限公司 具有凸块的基板工艺及其结构
CN101515574B (zh) * 2008-02-18 2011-06-22 旭德科技股份有限公司 芯片封装载板、芯片封装体及其制造方法
CN102067281B (zh) * 2008-04-25 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
WO2009139282A1 (en) * 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN102037556B (zh) * 2008-05-23 2016-02-10 株式会社半导体能源研究所 半导体器件
WO2009142310A1 (en) 2008-05-23 2009-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5248412B2 (ja) 2008-06-06 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102057484B (zh) 2008-06-12 2013-03-06 住友电木株式会社 搭载半导体元件的基板
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
KR102026604B1 (ko) 2008-07-10 2019-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI475282B (zh) 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
JP5510323B2 (ja) * 2008-07-23 2014-06-04 日本電気株式会社 コアレス配線基板、半導体装置及びそれらの製造方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010032611A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010038599A1 (en) * 2008-10-01 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5147678B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 微細配線パッケージの製造方法
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
WO2010101167A1 (ja) * 2009-03-05 2010-09-10 日本電気株式会社 半導体装置及びその製造方法
KR20110039879A (ko) * 2009-10-12 2011-04-20 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
TWI420996B (zh) * 2010-07-30 2013-12-21 Lg Innotek Co Ltd 印刷電路板及其製造方法
EP2448378A1 (en) * 2010-10-26 2012-05-02 ATOTECH Deutschland GmbH Composite build-up materials for embedding of active components
KR101906408B1 (ko) * 2011-10-04 2018-10-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP2013211518A (ja) * 2012-02-28 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
CN103383927A (zh) * 2012-05-03 2013-11-06 三星电子株式会社 半导体封装及其形成方法
JP5981232B2 (ja) * 2012-06-06 2016-08-31 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
JP6092555B2 (ja) * 2012-09-24 2017-03-08 新光電気工業株式会社 配線基板の製造方法
JP6478309B2 (ja) * 2012-12-31 2019-03-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． 多層基板及び多層基板の製造方法
TWI509749B (zh) * 2013-05-20 2015-11-21 矽品精密工業股份有限公司 半導體封裝件之製法
JP6303443B2 (ja) * 2013-11-27 2018-04-04 Tdk株式会社 Ｉｃ内蔵基板の製造方法
KR102250997B1 (ko) 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
US20150366081A1 (en) * 2014-06-15 2015-12-17 Unimicron Technology Corp. Manufacturing method for circuit structure embedded with electronic device
US9704735B2 (en) 2014-08-19 2017-07-11 Intel Corporation Dual side solder resist layers for coreless packages and packages with an embedded interconnect bridge and their methods of fabrication
JP6358431B2 (ja) * 2014-08-25 2018-07-18 新光電気工業株式会社 電子部品装置及びその製造方法
TWI623251B (zh) * 2014-08-29 2018-05-01 恆勁科技股份有限公司 中介基板之製法
JP2016054188A (ja) * 2014-09-03 2016-04-14 大日本印刷株式会社 部品内蔵配線基板、部品内蔵配線基板の製造方法、及び部品内蔵配線基板製造用の中間配線層
TWI582861B (zh) * 2014-09-12 2017-05-11 矽品精密工業股份有限公司 嵌埋元件之封裝結構及其製法
US9941219B2 (en) * 2014-09-19 2018-04-10 Intel Corporation Control of warpage using ABF GC cavity for embedded die package
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
JP6451569B2 (ja) * 2015-09-14 2019-01-16 株式会社デンソー 電子装置
KR102493463B1 (ko) * 2016-01-18 2023-01-30 삼성전자 주식회사 인쇄회로기판, 이를 가지는 반도체 패키지, 및 인쇄회로기판의 제조 방법
KR102466362B1 (ko) * 2016-02-19 2022-11-15 삼성전자주식회사 지지 기판 및 이를 사용한 반도체 패키지의 제조방법
US10276467B2 (en) * 2016-03-25 2019-04-30 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR101999625B1 (ko) * 2016-03-25 2019-07-17 삼성전자주식회사 팬-아웃 반도체 패키지
US9853011B2 (en) 2016-03-29 2017-12-26 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US10763031B2 (en) * 2016-08-30 2020-09-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an inductor
US11432402B2 (en) * 2018-10-11 2022-08-30 Microchip Technology Caldicot Limited Flipped-conductor-patch lamination for ultra fine-line substrate creation
JP7211757B2 (ja) 2018-10-22 2023-01-24 新光電気工業株式会社 配線基板
US10847400B2 (en) * 2018-12-28 2020-11-24 Applied Materials, Inc. Adhesive-less substrate bonding to carrier plate

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139560A (ja) 1995-11-14 1997-05-27 Toshiba Corp 回路基板装置およびその製造方法
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2002076637A (ja) 2000-08-29 2002-03-15 Matsushita Electric Ind Co Ltd チップ部品内蔵基板及びその製造方法
JP3760101B2 (ja) * 2001-02-13 2006-03-29 富士通株式会社 多層プリント配線板およびその製造方法
US7351300B2 (en) * 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
WO2003039219A1 (fr) * 2001-10-31 2003-05-08 Shinko Electric Industries Co., Ltd. Procede de fabrication de carte de circuits imprimes multicouches pour dispositif a semiconducteur
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP2004079773A (ja) * 2002-08-19 2004-03-11 Taiyo Yuden Co Ltd 多層プリント配線板及びその製造方法
US7394663B2 (en) 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
JP2004327624A (ja) * 2003-04-23 2004-11-18 Shinko Electric Ind Co Ltd 部品内蔵多層回路基板
WO2005004567A1 (ja) 2003-07-04 2005-01-13 Murata Manufacturing Co., Ltd. 部品内蔵基板の製造方法
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
JP3904541B2 (ja) * 2003-09-26 2007-04-11 沖電気工業株式会社 半導体装置内蔵基板の製造方法
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
US20060085058A1 (en) * 2004-10-20 2006-04-20 Rosenthal Arthur L System and method for delivering a biologically active material to a body lumen

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101489167B1 (ko) * 2007-07-27 2015-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101489173B1 (ko) * 2007-07-27 2015-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9412060B2 (en) 2007-07-27 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
CN1921079B (zh) 2010-07-28
EP1758438A2 (en) 2007-02-28
EP1758438A3 (en) 2009-02-25
JP2007059821A (ja) 2007-03-08
CN1921079A (zh) 2007-02-28
TW200717672A (en) 2007-05-01
US7937828B2 (en) 2011-05-10
US20070044303A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
KR20070024374A (ko) 배선 기판의 제조 방법
EP1740025B1 (en) Wiring board and method for manufacturing the same
JP5306634B2 (ja) 配線基板及び半導体装置及び配線基板の製造方法
TWI394503B (zh) 佈線板及其製造方法
US7370411B2 (en) Wiring board manufacturing method
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
KR101412720B1 (ko) 배선 기판, 그 제조 방법, 및 배선 기판을 가지는 반도체 장치
US9293406B2 (en) Semiconductor package and manufacturing method thereof
US8093503B2 (en) Multilayer wiring board
US20090215231A1 (en) Method of manufacturing electronic component built-in substrate
JP2006049424A (ja) 電子部品内蔵基板およびその製造方法
US8153909B2 (en) Multilayer wiring board and method of manufacturing the same
TW201405720A (zh) 具有一體化結構組件的多層電子支撐結構
KR20090035452A (ko) 배선 기판 및 그 제조 방법
JP5280032B2 (ja) 配線基板
US20130264100A1 (en) Wiring Substrate and Method for Manufacturing Wiring Substrate
US7772109B2 (en) Manufacturing method of multilayer wiring substrate
JP2002185145A (ja) 多層プリント配線板およびその製造方法
US20230066839A1 (en) Wiring board and semiconductor device
JP2023005239A (ja) 配線基板、配線基板の製造方法及び中間生成物

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid