KR20110039879A - 전자부품 내장형 인쇄회로기판 및 그 제조방법 - Google Patents

전자부품 내장형 인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20110039879A
KR20110039879A KR1020090096913A KR20090096913A KR20110039879A KR 20110039879 A KR20110039879 A KR 20110039879A KR 1020090096913 A KR1020090096913 A KR 1020090096913A KR 20090096913 A KR20090096913 A KR 20090096913A KR 20110039879 A KR20110039879 A KR 20110039879A
Authority
KR
South Korea
Prior art keywords
electronic component
flexible film
insulating layer
layer
exposed surface
Prior art date
Application number
KR1020090096913A
Other languages
English (en)
Inventor
위홍복
정태성
김대준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090096913A priority Critical patent/KR20110039879A/ko
Priority to JP2009275331A priority patent/JP5184497B2/ja
Priority to US12/631,555 priority patent/US20110083891A1/en
Publication of KR20110039879A publication Critical patent/KR20110039879A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Abstract

본 발명은 전자부품 내장형 인쇄회로기판 및 그 제조방법에 관한 것으로서, 플렉시블 필름, 상기 플렉시블 필름의 일면에 적층된 절연층, 상기 플렉시블 필름의 일면에 페이스 다운 방식으로 실장되어 상기 절연층에 매립된 전자부품 및 상기 플렉시블 필름의 일면에 형성되어 접속부재에 의해 상기 전자부품의 접속단자와 접속하는 접속패턴을 포함하는 회로층을 포함하여 구성되며, 접속부재를 이용하여 플렉시블 필름 상의 접속패턴과 전자부품의 접속단자를 직접 접속시킴으로써 접속패턴과 접속단자 사이의 정합이 용이하고 접속 신뢰성이 높다. 또한, 별도의 재배선이 불필요하여 제조비용을 절약할 수 있는 효과가 있다.
플렉시블 필름, 전자부품, 내장, 접속패턴, 접속단자, 비아

Description

전자부품 내장형 인쇄회로기판 및 그 제조방법{A PRINTED CIRCUIT BOARD COMPRISING EMBEDED ELECTRONIC COMPONENT WITHIN AND A METHOD FOR MANUFACTURING THE SAME}
본 발명은 전자부품 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.
반도체 패키지에서 프로파일 감소와 다양한 기능을 요구하는 경향의 시장에 있어 인쇄회로기판 구현에 있어 다양한 기술이 요구된다.
예를 들어, FCBGA(Flip Chip Ball Grid Array) 패키지의 제조에 있어서, IC 부품의 전기적 도전성 단자 또는 랜드는 리플로우 가능한 솔더 범프 또는 볼을 사용하여 기판의 표면 상에 다이 본드 영역의 대응 랜드에 직접 솔더링된다. 이때, 전자부품 또는 부품들은 기판 트레이스를 포함하는 전기적 도전성 경로의 계층을 통해 전자 시스템의 다른 소자에 기능적으로 접속되고, 기판 트레이스는 일반적으로 시스템의 IC 등의 전자부품 사이에서 전송되는 신호를 운반한다. FCBGA의 경우 기판 상단의 IC와 하단의 커패시터(Capacitor)가 각각 표면 실장될 수 있는데, 이 경우 기판의 두께 만큼 IC와 커패시터를 연결하는 회로의 경로(Path), 즉 연결 회로의 길이가 늘어나, 인피던스 값이 증가하여 전기적 성능에 좋지 않은 영향을 미친다. 또한, 하단 면의 일정 면적을 칩실장을 위해 사용할 수밖에 없기 때문에, 예를 들어, 하단의 모든 면에 볼 어레이를 원하는 사용자의 경우에는 요구를 만족시킬 수 없는 등, 설계자유도가 제한된다.
이에 대한 해결 방안으로서 부품을 기판 안에 삽입하여 회로의 경로를 줄이는 부품 내장 기술이 대두되고 있다. 내장형 PCB는 기존의 기판상에 패키지 형태로 실장 되던 액티브/패시브(Active/passive) 전자부품을 유기기판 내에 내장함으로써, 여분 표면적 확보에 따른 다중 기능(Multi-functioning), 신호전달 라인(line)의 최소화에 따른 고주파 저손실/고효율 기술 대응 및 소형화의 기대를 만족시킬 수 있는, 일종의 차세대 3차원 패키지 기술을 형성할 수 있으며 새로운 형태의 고기능 패키징 트랜드를 이끌어 낼 수 있다.
도 1a 내지 도 1e는 종래의 전자부품 내장 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면이며, 이를 참조하여 종래기술의 문제점을 설명한다.
먼저, 도 1a에 도시된 바와 같이, 전자부품(1)이 배치될 수 있는 공동(2)이 형성된 절연재(3)와 절연재(3)의 일면에 부착된 테이프(4)를 포함한 기판 본체(10)를 준비하는 단계이다.
다음, 도 1b에 도시된 바와 같이, 전자부품(1)을 절연재(3)의 공동(2) 내에 배치하는 단계이다. 이때, 전자부품(1)은 진공흡착방식의 헤더(미도시됨)를 이용하 여 공동(2) 내에 배치되고, 테이프(4)에 의해 지지된다.
다음, 도 1c에 도시된 바와 같이, 공동(2)을 포함한 기판 본체(10)에 절연층(5)을 적층하는 단계이다. 절연층(5)을 전자부품(1)이 배치된 공동(2) 내에 적층함으로써 전자부품(1)은 절연층(5)에 매립된다.
다음, 도 1d에 도시된 바와 같이, 테이프(4)를 제거하는 단계이다. 본래 테이프(4)는 전자부품(1)이 절연층(5)에 의해 기판 본체(10)에 고정되기 전까지 전자부품(1)을 지지하는 수단이므로 절연층(5)이 적층된 후에 제거되는 것이다.
다음, 도 1e에 도시된 바와 같이, 테이프(4)가 부착되었던 절연재(3)의 일면에도 절연층(5)을 적층하여 전자부품(1)을 기판 본체(10)에 내장하고, 비아(6) 및 회로패턴(7)을 포함하는 회로층(8)을 형성하는 단계이다. 여기서, 비아(6)는 전자부품(1)의 접속단자(9)와 전기적으로 연결된다.
전술한 종래기술에 의하면 기판 본체(10)에 전자부품(1) 배치용 공동(2)을 가공하는 공정이 필요한데, 이 공정은 많은 시간과 비용이 소모되고 공동(2) 내부에 정밀하게 전자부품(1)을 배치하기 어려운 문제점이 있다. 또한, 전자부품(1)을 공동(2) 내부에 배치한 이후 공동(2)의 잔여 부분에 절연층(5)이 완전히 충전되지 않아 보이드(void)가 발생할 우려가 있다.
그리고, 기판 본체(10)에 절연층(5)을 적층하고 나면 전자부품(1)의 접속단자(9)를 기판 본체(10)의 외부에서 식별할 수 없기 때문에 절연층(5)에 접속단자(9)를 노출시키는 비아홀을 형성함에 있어 위치 정합이 어려운 문제점이 있다. 게다가, 비아홀 형성시 레이저 드릴에 의해 전자부품(1)이 관통되는 불량이 발생할 우려가 있다. 또한, 레이저 드릴로 비아홀을 가공하여 전자부품(1)의 접속단자(9)를 기판 본체(10)의 회로와 연결해야 하므로 내장할 수 있는 전자부품(1)의 I/O 숫자와 피치(pitch)가 제한되는 문제점이 있다.
이외에도, 전자부품(1)의 접속단자(9)를 기판 본체(10)의 회로와 연결하기 위해서는 재배선이 필요하므로 설계자유도가 떨어지고 제조비용이 상승하는 문제점이 있다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 플렉시블 필름에 형성된 접속패턴을 전자부품의 접속단자와 접속부재로 직접 접속시킴으로써 별도의 재배선이 필요없고, 제조공정을 단순화할 수 있는 전자부품 내장형 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판은 플렉시블 필름, 상기 플렉시블 필름의 일면에 적층된 절연층, 상기 플렉시블 필름의 일면에 페이스 다운 방식으로 실장되어 상기 절연층에 매립된 전자부품 및 상기 플렉시블 필름의 일면에 형성되어 접속부재에 의해 상기 전자부품의 접속단자와 접속하는 접속패턴을 포함하는 회로층을 포함하여 구성된다.
여기서, 상기 회로층에 연결되어 상기 플렉시블 필름과 상기 절연층을 관통하는 비아를 더 포함하는 것을 특징으로 한다.
또한, 상기 플렉시블 필름의 노출면 또는 상기 절연층의 노출면에 형성되어 상기 비아와 연결된 회로패턴을 더 포함하는 것을 특징으로 한다.
또한, 상기 플렉시블 필름의 노출면 또는 상기 절연층의 노출면에 적층된 빌드업층을 더 포함하는 것을 특징으로 한다.
또한, 상기 접속부재는 솔더 페이스트인 것을 특징으로 한다.
또한, 상기 플렉시블 필름은 폴리이미드로 형성된 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법은 (A) 플렉시블 필름의 일면에 접속패턴을 포함하는 회로층을 형성하는 단계, (B) 상기 접속패턴에 전자부품의 접속단자가 접속부재에 의해 접속하도록 상기 전자부품을 페이스 다운 방식으로 플렉시블 필름의 일면에 실장하는 단계 및 (C) 상기 전자부품을 매립하도록 상기 플렉시블 필름의 일면에 절연층을 적층하는 단계를 포함하여 구성된다.
여기서, 상기 (C) 단계 이후에, 상기 플렉시블 필름과 상기 절연층을 관통하여 상기 회로층과 연결하는 비아를 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 플렉시블 필름의 노출면 또는 상기 절연층의 노출면에 상기 비아와 연결하는 회로패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (C) 단계 이후에, 상기 플렉시블 필름의 노출면 또는 상기 절연층의 노출면에 빌드업층을 적층하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계에서, 상기 접속부재는 솔더 페이스트인 것을 특징으로 한다.
또한, 상기 (A) 단계에서, 상기 플렉시블 필름은 폴리이미드로 형성된 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 접속부재를 이용하여 플렉시블 필름 상의 접속패턴과 전자부품의 접속단자를 직접 접속시킴으로써 접속패턴과 접속단자 사이의 정합이 용이하고 접속 신뢰성이 높다. 또한, 별도의 재배선이 불필요하여 제조비용을 절약할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 절연층에 전자부품 배치용 공동을 가공할 필요가 없어 보이드가 생성될 우려가 없고, 제조공정을 단순화할 수 있고 제조비용을 절약할 수 있는 효과가 있다.
또한, 본 발명에 따르면, 전자부품의 접속단자에 대응하도록 접속패턴의 미세한 형성이 가능하고, 전자부품을 내장 후 빌드업층을 더 형성할 수 있으므로 I/O가 많은 제품의 대응이 가능하다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "일면", "상부", "하부" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2 내지 도 3은 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 단면도이다.
도 2 내지 도 3에 도시된 바와 같이, 본 실시예에 따른 전자부품 내장형 인쇄회로기판(1000)은 플렉시블 필름(100), 플렉시블 필름(100)의 일면에 적층된 절연층(200), 플렉시블 필름(100)의 일면에 페이스 다운 방식으로 실장되어 절연층(200)에 매립된 전자부품(300), 플렉시블 필름(100)의 일면에 형성되어 접속부 재(370)에 의해 전자부품(300)의 접속단자(350)와 접속하는 접속패턴(450)을 포함하는 회로층(400) 및 회로층(400)에 연결되어 플렉시블 필름(100)과 절연층(200)을 관통하는 비아(500)를 포함하는 구성이다(도 2 참조). 또한, 전자부품 내장형 인쇄회로기판(2000)은 플렉시블 필름(100)의 노출면 또는 절연층(200)의 노출면에 적층된 빌드업층(600)을 더 포함할 수 있다(도 3 참조).
플렉시블 필름(100)은 전자부품(300)을 실장하는 수단으로써, 플렉시블 필름(100)의 일면에는 접속부재(370)에 의해 전자부품(300)의 접속단자(350)와 접속하는 접속패턴(450)을 포함하는 회로층(400)이 형성된다. 여기서, 접속패턴(450)을 포함하는 회로층(400)은 노광, 현상 등 화상형성공정과 선택적 에칭공정을 통해 형성할 수 있다. 이때, 접속패턴(450)은 전자부품(300)의 접속단자(350)에 대응하도록 형성해야 함은 물론이다. 또한, 회로층(400)은 비아(500)와 연결되어 타층의 회로패턴(550)과 연결될 수 있다.
한편, 플렉시블 필름(100)의 재질은 특별히 한정되는 것은 아니지만, 폴리이미드(PI), 폴리에스테르, 또는 액정 폴리머 등의 고분자 물질을 활용할 수 있고, 그중에서도 내열성이 우수한 폴리이미드를 활용하여 절연층(200)을 적층하는 과정에서 열이 가해지더라도 변형되는 것을 방지하는 것이 바람직하다.
전자부품(300)은 플렉시블 필름(100)의 일면에 페이스 다운 방식(face down type)으로 실장되고, 상부에는 절연층(200)이 적층되어 인쇄회로기판에 내장된다. 여기서, 전자부품(300)은 인쇄회로기판과 전기적으로 연결되어 특정기능을 수행하는 부품으로 예를 들면 캐패시터 소자 또는 반도체 소자가 될 수 있다. 한편, 전술한 바와 같이 전자부품(300)의 접속단자(350)는 플렉시블 필름(100)에 형성된 접속패턴(450)에 접속부재(370)에 의해 접속된다. 따라서, 별도의 재배선이 불필요하여 제조비용을 절약할 수 있고, 비아를 형성하여 접속하지 않고 직접 접속하므로 접속 신뢰성이 높은 장점이 있다. 여기서, 접속부재(370)로는 솔더 페이스트를 채용하여, 솔더링을 통해 접속단자(350)와 접속패턴(450)을 접속시킨다.
절연층(200)은 플렉시블 필름(100)에 적층되어 전자부품(300)을 매립시키는 수단으로, 패키지 공정에서 통상 사용하는 에폭시 계열의 수지를 이용하여 형성할 수 있다. 이때, 절연층(200)은 반경화 상태의 절연재를 적층하여 형성할 수도 있지만, 절연층(200)의 적층과정 중 전자부품(300)의 파손을 방지하기 위해서 액상 코팅을 통해 형성할 수도 있다. 종래기술과 달리 절연층(200)에 공동을 형성할 필요가 없으므로 제조공정을 단순화할 수 있고 제조비용을 절약할 수 있다.
한편, 절연층(200)과 플렉시블 필름(100)을 관통하여 플렉시블 필름(100)에 형성된 회로층(400)과 연결되는 비아(500)를 형성할 수 있다. 여기서, 비아(500)는 절연층(200)과 플렉시블 필름(100)을 관통하여 양쪽으로 형성되므로 신호와 전력을 양측에서 전달받아 전자부품(300)을 안정적으로 구동할 수 있다. 그리고, 비아(500)와 연결되는 회로패턴(550)을 플렉시블 필름(100)의 노출면 또는 절연 층(200)의 노출면에 형성할 수 있다. 회로패턴(550)은 반드시 플렉시블 필름(100)의 노출면과 절연층(200)의 노출면에 모두 형성되어야 하는 것은 아니고, 하나의 면에만 선택적으로 형성할 수 있다.
또한, 플렉시블 필름(100)의 노출면 또는 절연층(200)의 노출면에는 빌드업층(600)을 적층할 수 있다(도 3 참조). 빌드업층(600)은 플렉시블 필름(100)의 노출면 또는 절연층(200)의 노출면에 절연재를 적층한 후 YAG 레이저 또는 CO2 레이저 드릴 등을 이용하여 비아홀을 형성하고, 이후 세미어디티브 공정(semi-additive process) 등을 수행하여 완성할 수 있다. 또한, 빌드업층(600)은 반드시 플렉시블 필름(100)의 노출면과 절연층(200)의 노출면에 모두 형성되어야 하는 것은 아니고, 하나의 면에만 선택적으로 형성할 수 있다. 빌드업층(600)을 추가적으로 형성함으로써 I/O가 많은 제품에 대응할 수 있는 장점이 있다.
한편, 빌드업층(600)에는 최외각 회로층을 보호하기 위해서 솔더레지스트층(700)을 형성할 수 있다. 또한, 솔더레지스트층(700)에는 외부소자와 전기적 연결을 위해서 개구부를 형성할 수 있다.
도 4 내지 도 9는 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면이다.
우선, 도 4에 도시된 바와 같이, 플렉시블 필름(100)의 일면에 접속패 턴(450)을 포함하는 회로층(400)을 형성하고, 전자부품(300)을 준비하는 단계이다. 여기서, 플렉시블 필름(100)은 내열성이 우수한 폴리이므드로 형성하는 것이 바람직하다. 또한, 접속패턴(450)을 포함하는 회로층(400)은 노광, 현상 등 화상형성공정과 선택적 에칭공정을 통해서 형성될 수 있고, 접속패턴(450)은 준비된 전자부품(300)의 접속단자(350)와 접속해야 하므로 접속단자(350)에 대응하도록 형성해야 한다.
다음, 도 5에 도시된 바와 같이, 접속패턴(450)에 전자부품(300)의 접속단자(350)가 접속부재(370)에 의해 접속하도록 전자부품(300)을 페이스 다운 방식으로 플렉시블 필름(100)의 일면에 실장하는 단계이다. 여기서, 접속부재(370)로는 솔더 페이스트를 활용하는 것이 바람직하고, 솔더링을 통해 접속패턴(450)과 접속단자(350)가 접속한다. 본 단계에서 접속단자(350)와 접속패턴(450)이 직접 접속하므로 별도의 재배선이 필요 없고, 접속 신뢰성이 높은 장점이 있다.
다음, 도 6에 도시된 바와 같이, 전자부품(300)을 매립하도록 플렉시블 필름(100)의 일면에 절연층(200)을 적층하는 단계이다. 이때, 절연층(200)은 통상 사용되는 에폭시 계열의 수지가 될 수 있다. 또한, 반경화 상태의 절연층(200)을 적층할 수도 있지만, 전자부품(300)을 보호하기 위해서 액상 코팅을 통해 절연층(200)을 적층하는 것이 바람직하다. 본 단계에서 종래기술과 달리 절연층(200)에 전자부품(300)을 배치할 별도의 공동을 형성하지 않으므로 제조비용을 절약할 수 있고, 제조 공정을 단순화할 수 있다.
다음, 도 7 내지 도 8에 도시된 바와 같이, 회로층(400)과 연결하도록 플렉시블 필름(100)과 절연층(200)을 관통하는 비아(500)를 형성하고 플렉시블 필름(100)의 노출면 또는 절연층(200)의 노출면에 비아(500)와 연결하는 회로패턴(550)을 형성하는 단계이다. 본 단계에서는 우선 YAG 레이저 또는 CO2 레이저 등을 이용하여 플렉시블 필름(100)과 절연층(200)을 관통하는 비아홀(530)을 가공한다(도 7 참조). 그 후 비아홀(530) 내부를 동도금 등을 통해 비아(500)를 형성할 수 있다. 이 때, 비아(500)는 회로층(400)을 기준으로 상하로 형성하므로 양쪽에서 신호 및 전력 전달받을 수 있다. 그리고, 추가적으로 플렉시블 필름(100)의 노출면 또는 절연층(200)의 노출면에는 서브 트랙티브법(subractive process), 풀 어디티브법(full additive process), 및 세미 어디티브법(semi-additive process) 등을 이용하여 비아(500)와 연결하는 회로패턴(550)을 형성할 수 있다(도 8 참조). 도 8에는 회로패턴(550)이 플렉시블 필름(100)의 노출면과 절연층(200)의 노출면 모두에 형성되었지만, 이 중 하나의 면에 선택적으로 형성될 수 있음은 물론이다.
다음, 도 9에 도시된 바와 같이, 플렉시블 필름(100)의 노출면 또는 절연층(200)의 노출면에 빌드업층(600)을 적층하는 단계이다. 이때, 빌드업층(600)은 플렉시블 필름(100)의 노출면 또는 절연층(200)의 노출면에 절연재를 적층하고 YAG 레이저 또는 CO2 레이저 드릴 등을 이용하여 비아홀을 형성하고, 이후 세미 어디티브법(semi-additive process) 등을 수행하는 통상적인 빌드업 공법에 의해서 형성할 수 있다. 본 단계에서 빌드업층(600)을 추가적으로 형성함으로써 I/O가 많은 제품에 대응할 수 있는 장점이 있다. 또한, 도 9에는 빌드업층(600)이 플렉시블 필름(100)의 노출면과 절연층(200)의 노출면 모두에 형성되었지만, 이 중 하나의 면에만 선택적으로 형성될 수 있고, 각각의 노출면에 2층 이상으로 형성될 수 있다. 한편, 빌드업층(600)에는 최외각 회로층을 보호하기 위해서 솔더레지스트층(700)을 형성할 수 있다. 또한, 솔더레지스트층(700)에는 외부소자와 전기적 연결을 위해서 개구부를 형성할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 전자부품 내장형 인쇄회로기판 및 그 제조방법는 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1a 내지 도 1e는 종래의 전자부품 내장 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면;
도 2 내지 도 3은 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 단면도; 및
도 4 내지 도 9는 본 발명의 바람직한 실시예에 따른 전자부품 내장형 인쇄회로기판의 제조방법을 공정순서대로 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100: 플렉시블 필름 200: 절연층
300: 전자부품 350: 접속단자
370: 접속부재 400: 회로층
450: 접속패턴 500: 비아
530: 비아홀 550: 회로패턴
600: 빌드업층 700: 솔더레지스트층
1000, 2000: 전자부품 내장형 인쇄회로기판

Claims (12)

  1. 플렉시블 필름;
    상기 플렉시블 필름의 일면에 적층된 절연층;
    상기 플렉시블 필름의 일면에 페이스 다운 방식으로 실장되어 상기 절연층에 매립된 전자부품; 및
    상기 플렉시블 필름의 일면에 형성되어 접속부재에 의해 상기 전자부품의 접속단자와 접속하는 접속패턴을 포함하는 회로층;
    을 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 회로층에 연결되어 상기 플렉시블 필름과 상기 절연층을 관통하는 비아를 더 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  3. 청구항 2에 있어서,
    상기 플렉시블 필름의 노출면 또는 상기 절연층의 노출면에 형성되어 상기 비아와 연결된 회로패턴을 더 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 플렉시블 필름의 노출면 또는 상기 절연층의 노출면에 적층된 빌드업층을 더 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  5. 청구항 1에 있어서,
    상기 접속부재는 솔더 페이스트인 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 플렉시블 필름은 폴리이미드로 형성된 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
  7. (A) 플렉시블 필름의 일면에 접속패턴을 포함하는 회로층을 형성하는 단계;
    (B) 상기 접속패턴에 전자부품의 접속단자가 접속부재에 의해 접속하도록 상기 전자부품을 페이스 다운 방식으로 플렉시블 필름의 일면에 실장하는 단계; 및
    (C) 상기 전자부품을 매립하도록 상기 플렉시블 필름의 일면에 절연층을 적층하는 단계;
    를 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  8. 청구항 7에 있어서,
    상기 (C) 단계 이후에,
    상기 플렉시블 필름과 상기 절연층을 관통하여 상기 회로층과 연결하는 비아를 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  9. 청구항 8에 있어서,
    상기 플렉시블 필름의 노출면 또는 상기 절연층의 노출면에 상기 비아와 연결하는 회로패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  10. 청구항 7에 있어서,
    상기 (C) 단계 이후에,
    상기 플렉시블 필름의 노출면 또는 상기 절연층의 노출면에 빌드업층을 적층하는 단계를 더 포함하는 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  11. 청구항 7에 있어서,
    상기 (B) 단계에서,
    상기 접속부재는 솔더 페이스트인 것을 특징으로 하는 전자부품 내장형 인쇄회로기판의 제조방법.
  12. 청구항 7에 있어서,
    상기 (A) 단계에서,
    상기 플렉시블 필름은 폴리이미드로 형성된 것을 특징으로 하는 전자부품 내장형 인쇄회로기판.
KR1020090096913A 2009-10-12 2009-10-12 전자부품 내장형 인쇄회로기판 및 그 제조방법 KR20110039879A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090096913A KR20110039879A (ko) 2009-10-12 2009-10-12 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP2009275331A JP5184497B2 (ja) 2009-10-12 2009-12-03 電子部品内装型プリント基板及びその製造方法
US12/631,555 US20110083891A1 (en) 2009-10-12 2009-12-04 Electronic component-embedded printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090096913A KR20110039879A (ko) 2009-10-12 2009-10-12 전자부품 내장형 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110039879A true KR20110039879A (ko) 2011-04-20

Family

ID=43853935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090096913A KR20110039879A (ko) 2009-10-12 2009-10-12 전자부품 내장형 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20110083891A1 (ko)
JP (1) JP5184497B2 (ko)
KR (1) KR20110039879A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
TWI611523B (zh) * 2014-09-05 2018-01-11 矽品精密工業股份有限公司 半導體封裝件之製法
TWI582861B (zh) * 2014-09-12 2017-05-11 矽品精密工業股份有限公司 嵌埋元件之封裝結構及其製法
US10231338B2 (en) 2015-06-24 2019-03-12 Intel Corporation Methods of forming trenches in packages structures and structures formed thereby

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196219U (ko) * 1985-05-22 1986-12-06
JP3208176B2 (ja) * 1992-05-18 2001-09-10 イビデン株式会社 電子回路部品を埋め込んだ多層プリント配線板
JP2001185653A (ja) * 1999-10-12 2001-07-06 Fujitsu Ltd 半導体装置及び基板の製造方法
US7141884B2 (en) * 2003-07-03 2006-11-28 Matsushita Electric Industrial Co., Ltd. Module with a built-in semiconductor and method for producing the same
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
US7358444B2 (en) * 2004-10-13 2008-04-15 Intel Corporation Folded substrate with interposer package for integrated circuit devices
JP4718889B2 (ja) * 2005-04-28 2011-07-06 日本特殊陶業株式会社 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2008205290A (ja) * 2007-02-21 2008-09-04 Fujitsu Ltd 部品内蔵基板及びその製造方法
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
JP5262188B2 (ja) * 2008-02-29 2013-08-14 富士通株式会社 基板

Also Published As

Publication number Publication date
JP2011082471A (ja) 2011-04-21
US20110083891A1 (en) 2011-04-14
JP5184497B2 (ja) 2013-04-17

Similar Documents

Publication Publication Date Title
KR101095130B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101119303B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
KR102163039B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US8830689B2 (en) Interposer-embedded printed circuit board
KR101204233B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20150025449A (ko) 전자부품 내장기판
KR20160047536A (ko) 초미세 피치의 PoP 코어리스 패키지
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
KR20140143567A (ko) 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
KR101084910B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20150137829A (ko) 패키지 기판 및 패키지 기판 제조 방법
TWI750451B (zh) 封裝上的印刷電路板模組
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
TWI506758B (zh) 層疊封裝結構及其製作方法
KR20110039879A (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR101214671B1 (ko) 전자 부품 내장형 인쇄회로기판 및 그 제조 방법
KR20160008848A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
KR101095244B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR102281460B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102333083B1 (ko) 패키지 기판 및 패키지 기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application