JP5981232B2 - 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 - Google Patents
半導体パッケージ、半導体装置及び半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP5981232B2 JP5981232B2 JP2012129135A JP2012129135A JP5981232B2 JP 5981232 B2 JP5981232 B2 JP 5981232B2 JP 2012129135 A JP2012129135 A JP 2012129135A JP 2012129135 A JP2012129135 A JP 2012129135A JP 5981232 B2 JP5981232 B2 JP 5981232B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- hole
- core substrate
- layer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
Description
以下、一実施形態を図1〜図8に従って説明する。
(半導体パッケージの構造)
図1(b)に示すように、半導体パッケージ1は、コア部10と、絶縁層20と、配線層30と、ソルダレジスト層41,42と、外部接続端子50とを有している。コア部10は、所要個数(図1では、1個)の半導体チップ11と、その半導体チップ11が埋め込まれた(内蔵された)コア基板12とを有している。
次に、半導体装置2の構造について説明する。
図2に示すように、半導体装置2は、上記半導体パッケージ1と、その半導体パッケージ1に積層接合された半導体チップ(半導体パッケージ)3とを有している。
コア基板12よりも金属膜(例えば、無電解めっき膜)との密着性が高い絶縁層20でコア基板12の貫通孔12Xの内壁面を覆うようにした。また、その絶縁層20に貫通孔12Xよりも小径の貫通孔20Xを形成し、その貫通孔20Xの内壁面を覆うように貫通ビア31を形成するようにした。ここで、絶縁層20では無電解めっき膜との密着性を低下させる要因となる無機フィラーの含有量がコア基板12よりも少量になっている。このため、無電解めっき法及び電解めっき法により貫通ビア31を形成する際に、貫通孔12Xの内壁面に無電解めっき膜を形成する場合に比べて、貫通孔20Xの内壁面に無電解めっき膜を好適に形成することができる。すなわち、貫通孔20Xの内壁面の一部に無電解めっき膜が形成されないといった問題の発生が抑制され、貫通孔20Xの内壁面全面に無電解めっき膜を形成することができる。そして、このような無電解めっき膜を給電層とした電解めっき法により貫通ビア31が形成されることで、コア基板12の上下間の電気的な接続信頼性を向上させることができる。
次に、上記半導体パッケージ1の製造方法を説明する。
図3(a)に示すように、まず、平面視略円形状の支持基板60を用意する。この支持基板60は、例えば直径が12インチの円盤形状の基板である。支持基板60の材料としては、例えば粘着性を有するフィルムを用いることができる。支持基板60には、コア部10(図1(b)参照)が形成される第1領域R1がアレイ状に設定されている。そして、各第1領域R1には、図3(b)に示す半導体チップ11が所定の位置に配置されている。この半導体チップ11は、例えば以下のようにして製造することができる。
(半導体装置の製造方法)
次に、上記半導体装置2の製造方法について説明する。
(1)コア基板12よりも金属膜(例えば、無電解めっき膜)との密着性が高い絶縁層20でコア基板12の貫通孔12Xの内壁面を覆うようにした。また、その絶縁層20に貫通孔12Xよりも小径の貫通孔20Xを形成し、その貫通孔20Xの内壁面を覆うように貫通ビア31を形成するようにした。ここで、絶縁層20では無電解めっき膜との密着性を低下させる要因となる無機フィラーの含有量がコア基板12よりも少量になっており、その無機フィラーの粒径もコア基板12よりも小さくなっている。これにより、無電解めっき法及び電解めっき法で貫通ビア31を形成した場合に、ボイド等の欠陥のない高品質な貫通ビア31を好適に形成することができる。このため、コア基板12の上下間の電気的な接続信頼性を向上させることができる。
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態では、絶縁層20の貫通孔20X内にめっきスルーホールビアである貫通ビア31を形成するようにした。これに限らず、例えば図9(d)に示すように、絶縁層20の貫通孔20X内に充填された貫通ビア31Aを形成するようにしてもよい。この場合の半導体パッケージ1Aは以下のように製造することができる。
まず、図10(a)に示す工程では、先の図3(a)〜図5(b)に示した工程と同様の製造工程により、半導体チップ11と、その半導体チップ11が埋め込まれたコア基板12とを有するコア部10を形成する。続いて、キャリア70にシート状の絶縁層71が接着された構造体72と、キャリア73にシート状の絶縁層78が接着された構造体79とを用意する。絶縁層78の材料としては、例えばガラス、アラミド、LCP繊維の織布や不織布等の補強材に未硬化の熱硬化性樹脂を含浸させた樹脂材を用いることができる。絶縁層78は、B−ステージ状態のものが使用される。絶縁層71の厚さは、例えば35〜70μm程度とすることができ、絶縁層78の厚さは、例えば75〜105μm程度とすることができる。
まず、図11(a)に示す工程では、先の図3(a)〜図5(b)に示した工程と同様の製造工程により、半導体チップ11と、その半導体チップ11が埋め込まれたコア基板12とを有するコア部10を形成する。続いて、キャリア70にシート状の絶縁層71が接着された構造体72と、キャリア73にシート状の絶縁層80とシート状の絶縁層81とが順に積層された構造体82(つまり、キャリア73に2層構造の絶縁層が接着された構造体)とを用意する。絶縁層71,81の材料としては、コア基板12よりも無機フィラーの含有量が少ない樹脂材を用いることができる。絶縁層80の材料としては、例えばガラス、アラミド、LCP繊維の織布や不織布等の補強材に未硬化の熱硬化性樹脂を含浸させた樹脂材を用いることができる。絶縁層71,80,81は、B−ステージ状態のものが使用される。絶縁層71の厚さは、例えば35〜70μm程度とすることができ、絶縁層80の厚さは、例えば35〜70μm程度とすることができる。また、絶縁層81の厚さは、絶縁層71,81よりも薄く形成することができる。具体的には、絶縁層81の厚さは、例えば5〜10μm程度とすることができる。
まず、図12(a)に示す工程では、先の図3(a)〜図5(b)に示した工程と同様の製造工程により、半導体チップ11と、その半導体チップ11が埋め込まれたコア基板12とを有するコア部10を形成する。続いて、キャリア73にシート状の絶縁層27が接着された構造体83を用意する。絶縁層27の材料としては、例えばガラス、アラミド、LCP繊維の織布や不織布等の補強材に未硬化の熱硬化性樹脂を含浸させた樹脂材を用いることができる。絶縁層27は、B−ステージ状態のものが使用される。絶縁層27の厚さは、例えば30〜65μm程度とすることができる。次いで、コア基板12の下面12B側に、絶縁層27がコア基板12の下面12Bと対向するように絶縁層27を上側に向けた状態で上記構造体83を配置する。そして、コア基板12の下面12Bにシート状の構造体83を熱圧着によりラミネートする。その後、絶縁層27を150℃程度の温度雰囲気でキュアを行うことにより硬化させる。この絶縁層27の硬化に伴って、補強材入りの絶縁層27がコア基板12の下面12Bに接着される。
次に、図13(b)に示す工程では、ビアホールVH2にビア導体を充填してビア配線85Aを形成するとともに、そのビア配線85Aを介して第1配線層32に電気的に接続された配線パターン85Bを層間絶縁層84上に形成する。これらビア配線85A及び配線パターン85Bからなる配線層85は、例えばセミアディティブ法やサブトラクティブ法などの各種の配線形成方法を用いて形成することができる。
・上記実施形態では、貫通孔12Xの断面形状と貫通孔20Xの断面形状とを同様な形状にした。すなわち、貫通孔12Xを断面視略逆台形状に形成し、貫通孔20Xを断面視略逆台形状に形成するようにした。これに限らず、貫通孔12Xの断面形状と貫通孔20Xの断面形状とを異なる形状にしてもよい。例えば図14(c)に示すように、貫通孔12Xを断面視略矩形状に形成し、貫通孔20Xを断面視略鼓状に形成するようにしてもよい。
・上記実施形態では、半導体パッケージ1(コア基板12や絶縁層20)の外形をなす四辺の各辺に沿って複数の貫通孔12X,20Xを形成するようにしたが、貫通孔12X,20Xの平面配置は特に限定されない。例えば、半導体パッケージ1(コア基板12や絶縁層20)の外形をなす四辺のうちの任意の一つの辺側にのみ貫通孔12X,20Xを集中させて配置するようにしてもよい。
・上記実施形態では、外部接続用パッド33Pにマザーボード等に実装する際に使用される外部接続端子50を接続するようにした。これに限らず、外部接続用パッド33Pを、接続パッド32Pと同様に、他の半導体チップや他の半導体パッケージと電気的に接続されるパッドとして利用するようにしてもよい。
・上記実施形態では、半導体チップ11の回路形成面11A及びその回路形成面11Aに形成された電極パッド11Pがコア基板12から露出されるようにした。これに限らず、例えば半導体チップ11の回路形成面11Aをコア基板12に埋め込むようにし、電極パッド11Pの上面のみをコア基板12から露出させるようにしてもよい。この場合には、電極パッド11Pの上面とコア基板12の上面12Aとが略面一になるように形成される。このとき、コア基板12の上面12Aを被覆する第2絶縁層22と、コア基板12の下面12Bを被覆する絶縁層23とを省略するようにしてもよい。この場合には、配線パターン32Bがコア基板12の上面12A上に形成され、その配線パターン32Bがビア配線32A等を介さずに電極パッド11Pの上面に直接接続される。また、第2配線層33はコア基板12の下面12B上に形成される。
・上記実施形態におけるコア基板12の材料としては、例えば窒化アルミニウムやアルミナ等のセラミック材、シリコンやガラス等を用いることもできる。この場合であっても、コア基板12の貫通孔12Xの内壁面を覆う絶縁層20(第1絶縁層21)の材料として上記実施形態と同様の材料を用いることにより、その絶縁層20はコア基板12よりも金属膜(例えば、無電解めっき膜)と密着性が高い絶縁層となる。
2 半導体装置
3 半導体チップ(第2半導体チップ)
10 コア部
11 半導体チップ(第1半導体チップ)
11P 電極パッド
12 コア基板
12X 貫通孔(第1貫通孔)
20 絶縁層
20X 貫通孔(第2貫通孔)
21 第1絶縁層
22 第2絶縁層
23,24 第3絶縁層
25,26,27 絶縁層(第3絶縁層)
30 配線層
31,31A 貫通ビア
32 第1配線層
32P,85P 接続パッド
33 第2配線層
33P 外部接続用パッド(外部接続用のパッド)
41,41A ソルダレジスト層(第1ソルダレジスト層)
42 ソルダレジスト層(第2ソルダレジスト層)
50 外部接続端子
71 絶縁層(第1樹脂)
74,78,80,81 絶縁層(第2樹脂)
Claims (9)
- 電極パッドが形成された第1主面と、該第1主面と反対側の第2主面と、側面とを有する半導体チップと、
前記半導体チップの前記第2主面及び前記側面が埋め込まれ、前記半導体チップの第1主面側の第1の面から該第1の面と反対側の第2の面までを貫通した第1貫通孔を有するコア基板と、
前記第1貫通孔の内壁面を覆うように形成され、厚さ方向に貫通した第2貫通孔を有する第1絶縁層と、
前記第1の面を被覆する第2絶縁層と、
前記第2の面を被覆する第3絶縁層と、
前記第2絶縁層上に積層され、前記電極パッドと電気的に接続された第1配線層と、
前記第3絶縁層上に積層された第2配線層と、
前記第2貫通孔の内壁面を覆うように形成され、前記第1絶縁層と前記第2絶縁層と前記第3絶縁層とを貫通して形成され、前記第1配線層と前記第2配線層とを電気的に接続する貫通ビアと、を有し、
前記第1絶縁層及び前記第2絶縁層及び前記第3絶縁層は、前記コア基板よりも金属との密着性が高く、
前記第1貫通孔は、前記第1の面側から前記コア基板の厚さ方向の中途位置に向かうに連れて開口径が小さくなるテーパ状に形成され、
前記第2貫通孔は、前記第2絶縁層側から前記第1絶縁層の厚さ方向の中途位置に向かうに連れて開口径が小さくなるテーパ状に形成されていることを特徴とする半導体装置。 - 前記第1貫通孔は、前記第2の面側から前記コア基板の厚さ方向の中途位置に向かうに連れて開口径が小さくなるテーパ状に形成されて、前記コア基板の厚さ方向の中途位置から両開口端に向かうに連れて開口径が大きくなる鼓形状に形成され、
前記第2貫通孔は、前記第3絶縁層側から前記第1絶縁層の厚さ方向の中途位置に向かうに連れて開口径が小さくなるテーパ状に形成されて、前記第1絶縁層の厚さ方向の中途位置から両開口端に向かうに連れて開口径が大きくなる鼓形状に形成されていることを特徴とする請求項1に記載の半導体装置。 - 前記第3絶縁層の厚さは、前記第2絶縁層の厚さよりも厚いことを特徴とする請求項1又は2に記載の半導体装置。
- 前記第3絶縁層は、補強材入りの絶縁性樹脂からなることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。
- 前記半導体チップは、前記コア基板の厚さ方向において前記第1の面側に偏って配置されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。
- 前記コア基板の前記第1の面側又は前記第2の面側に形成された最外層の配線層と電気的に接続された接続パッドを有し、
前記接続パッドと電気的に接続された電子部品が搭載されていることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。 - 前記半導体チップを第1半導体チップとしたときに、前記コア基板の前記第1の面側に形成された接続パッドには前記電子部品である第2半導体チップが搭載されていることを特徴とする請求項6に記載の半導体装置。
- 電極パッドが形成された第1主面と、該第1主面と反対側の第2主面と、側面とを有する半導体チップの前記第2主面及び前記側面が埋め込まれたコア基板に、該コア基板を厚さ方向に貫通する第1貫通孔を形成する工程と、
前記コア基板よりも金属との密着性が高い第1絶縁層を前記第1貫通孔内に形成する工程と、
前記第1絶縁層に、前記第1貫通孔の内壁面が露出しないように前記第1絶縁層を厚さ方向に貫通する第2貫通孔を形成する工程と、
無電解めっき法及び電解めっき法により、前記第2貫通孔の内壁面を覆うように前記コ
ア基板の上下間の電気的接続を行う貫通ビアを形成する工程と、
を有し、
前記第1絶縁層を形成する工程では、
前記第1貫通孔の形成されたコア基板の第1の面に半硬化状態の第1樹脂が配置され、前記コア基板の第2の面に半硬化状態の第2樹脂が配置され、加熱及び加圧によって前記第1樹脂及び前記第2樹脂が前記第1貫通孔に充填されて前記第1絶縁層が形成されるとともに、前記第1樹脂により前記第1の面を被覆する第2絶縁層が形成され、前記第2樹脂により前記第2の面を被覆する第3絶縁層が形成されることを特徴とする半導体パッケージの製造方法。 - 前記第1貫通孔は、レーザ加工法により前記第1の面側から形成され、
前記第2貫通孔は、レーザ加工法により前記第2絶縁層側から形成されることを特徴とする請求項8に記載の半導体パッケージの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012129135A JP5981232B2 (ja) | 2012-06-06 | 2012-06-06 | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
US13/910,325 US9054082B2 (en) | 2012-06-06 | 2013-06-05 | Semiconductor package, semiconductor device, and method for manufacturing semiconductor package |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012129135A JP5981232B2 (ja) | 2012-06-06 | 2012-06-06 | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013254830A JP2013254830A (ja) | 2013-12-19 |
JP2013254830A5 JP2013254830A5 (ja) | 2015-06-25 |
JP5981232B2 true JP5981232B2 (ja) | 2016-08-31 |
Family
ID=49714633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012129135A Active JP5981232B2 (ja) | 2012-06-06 | 2012-06-06 | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9054082B2 (ja) |
JP (1) | JP5981232B2 (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10886232B2 (en) | 2019-05-10 | 2021-01-05 | Applied Materials, Inc. | Package structure and fabrication methods |
US10937726B1 (en) | 2019-11-27 | 2021-03-02 | Applied Materials, Inc. | Package structure with embedded core |
US11063169B2 (en) | 2019-05-10 | 2021-07-13 | Applied Materials, Inc. | Substrate structuring methods |
US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
US11342256B2 (en) | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201826893A (zh) * | 2017-01-11 | 2018-07-16 | 思鷺科技股份有限公司 | 封裝結構及封裝結構的製作方法 |
US10256180B2 (en) * | 2014-06-24 | 2019-04-09 | Ibis Innotech Inc. | Package structure and manufacturing method of package structure |
JP6608108B2 (ja) * | 2015-12-25 | 2019-11-20 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2020013835A (ja) * | 2018-07-13 | 2020-01-23 | Tdk株式会社 | センサー用パッケージ基板及びこれを備えるセンサーモジュール並びに電子部品内臓基板 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06268380A (ja) * | 1993-03-16 | 1994-09-22 | Ibiden Co Ltd | プリント配線板 |
JP2002353631A (ja) * | 2001-05-28 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 回路基板とその製造方法 |
JP4792749B2 (ja) | 2005-01-14 | 2011-10-12 | 大日本印刷株式会社 | 電子部品内蔵プリント配線板の製造方法 |
JP2007059821A (ja) * | 2005-08-26 | 2007-03-08 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
US20100133682A1 (en) * | 2008-12-02 | 2010-06-03 | Infineon Technologies Ag | Semiconductor device |
JP2011124077A (ja) * | 2009-12-10 | 2011-06-23 | Sekisui Chem Co Ltd | 絶縁シート、積層構造体及び積層構造体の製造方法 |
JP5460388B2 (ja) | 2010-03-10 | 2014-04-02 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP2012216601A (ja) * | 2011-03-31 | 2012-11-08 | Fujitsu Ltd | 電子装置の製造方法及び電子装置 |
US9406552B2 (en) * | 2012-12-20 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Semiconductor device having conductive via and manufacturing process |
-
2012
- 2012-06-06 JP JP2012129135A patent/JP5981232B2/ja active Active
-
2013
- 2013-06-05 US US13/910,325 patent/US9054082B2/en active Active
Cited By (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11342256B2 (en) | 2019-01-24 | 2022-05-24 | Applied Materials, Inc. | Method of fine redistribution interconnect formation for advanced packaging applications |
US11417605B2 (en) | 2019-05-10 | 2022-08-16 | Applied Materials, Inc. | Reconstituted substrate for radio frequency applications |
US11264333B2 (en) | 2019-05-10 | 2022-03-01 | Applied Materials, Inc. | Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration |
US11887934B2 (en) | 2019-05-10 | 2024-01-30 | Applied Materials, Inc. | Package structure and fabrication methods |
US11715700B2 (en) | 2019-05-10 | 2023-08-01 | Applied Materials, Inc. | Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration |
US11476202B2 (en) | 2019-05-10 | 2022-10-18 | Applied Materials, Inc. | Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration |
US11264331B2 (en) | 2019-05-10 | 2022-03-01 | Applied Materials, Inc. | Package structure and fabrication methods |
US11362235B2 (en) | 2019-05-10 | 2022-06-14 | Applied Materials, Inc. | Substrate structuring methods |
US11521935B2 (en) | 2019-05-10 | 2022-12-06 | Applied Materials, Inc. | Package structure and fabrication methods |
US11398433B2 (en) | 2019-05-10 | 2022-07-26 | Applied Materials, Inc. | Reconstituted substrate structure and fabrication methods for heterogeneous packaging integration |
US11063169B2 (en) | 2019-05-10 | 2021-07-13 | Applied Materials, Inc. | Substrate structuring methods |
US10886232B2 (en) | 2019-05-10 | 2021-01-05 | Applied Materials, Inc. | Package structure and fabrication methods |
US11931855B2 (en) | 2019-06-17 | 2024-03-19 | Applied Materials, Inc. | Planarization methods for packaging substrates |
US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
US10937726B1 (en) | 2019-11-27 | 2021-03-02 | Applied Materials, Inc. | Package structure with embedded core |
US11881447B2 (en) | 2019-11-27 | 2024-01-23 | Applied Materials, Inc. | Package core assembly and fabrication methods |
US11257790B2 (en) | 2020-03-10 | 2022-02-22 | Applied Materials, Inc. | High connectivity device stacking |
US11742330B2 (en) | 2020-03-10 | 2023-08-29 | Applied Materials, Inc. | High connectivity device stacking |
US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
US11927885B2 (en) | 2020-04-15 | 2024-03-12 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
US11400545B2 (en) | 2020-05-11 | 2022-08-02 | Applied Materials, Inc. | Laser ablation for package fabrication |
US11232951B1 (en) | 2020-07-14 | 2022-01-25 | Applied Materials, Inc. | Method and apparatus for laser drilling blind vias |
US11676832B2 (en) | 2020-07-24 | 2023-06-13 | Applied Materials, Inc. | Laser ablation system for package fabrication |
US11521937B2 (en) | 2020-11-16 | 2022-12-06 | Applied Materials, Inc. | Package structures with built-in EMI shielding |
US11404318B2 (en) | 2020-11-20 | 2022-08-02 | Applied Materials, Inc. | Methods of forming through-silicon vias in substrates for advanced packaging |
US11705365B2 (en) | 2021-05-18 | 2023-07-18 | Applied Materials, Inc. | Methods of micro-via formation for advanced packaging |
Also Published As
Publication number | Publication date |
---|---|
JP2013254830A (ja) | 2013-12-19 |
US9054082B2 (en) | 2015-06-09 |
US20130328211A1 (en) | 2013-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5981232B2 (ja) | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 | |
JP6324876B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6298722B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6375121B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6584939B2 (ja) | 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法 | |
JP6152254B2 (ja) | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 | |
US9820391B2 (en) | Wiring board | |
JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP5662551B1 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6375159B2 (ja) | 配線基板、半導体パッケージ | |
JP5851211B2 (ja) | 半導体パッケージ、半導体パッケージの製造方法及び半導体装置 | |
JP6169955B2 (ja) | 配線基板及びその製造方法 | |
JP6162458B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP6661232B2 (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
JP5547615B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US20110084372A1 (en) | Package carrier, semiconductor package, and process for fabricating same | |
TWI754839B (zh) | 封裝結構及其形成方法 | |
JP6690929B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2013214578A (ja) | 配線板及びその製造方法 | |
US9911695B2 (en) | Wiring board including multiple wiring layers that are different in surface roughness | |
JP2019192886A (ja) | 配線基板及び配線基板の製造方法 | |
JP6341714B2 (ja) | 配線基板及びその製造方法 | |
JP6505521B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
US9736941B1 (en) | Wiring substrate | |
JP4528018B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150511 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5981232 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |