TW201826893A - 封裝結構及封裝結構的製作方法 - Google Patents
封裝結構及封裝結構的製作方法 Download PDFInfo
- Publication number
- TW201826893A TW201826893A TW106100819A TW106100819A TW201826893A TW 201826893 A TW201826893 A TW 201826893A TW 106100819 A TW106100819 A TW 106100819A TW 106100819 A TW106100819 A TW 106100819A TW 201826893 A TW201826893 A TW 201826893A
- Authority
- TW
- Taiwan
- Prior art keywords
- insulating material
- circuit layer
- package structure
- item
- patent application
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1305—Moulding and encapsulation
- H05K2203/1327—Moulding over PCB locally or completely
Abstract
一種封裝結構包括一基材、一絕緣材、複數個導通孔、複數個接墊及一圖案化線路層。基材包括複數個貫孔。絕緣材包覆基材並填充於貫孔內。導通孔位於貫孔中並貫穿填充於貫孔內的絕緣材。接墊設置於絕緣材的上表面及相對於上表面的下表面,並電性連接導通孔,接墊的底面低於絕緣材的上表面。圖案化線路層設置於絕緣材的上表面並連接導通孔與接墊。圖案化線路層的底面低於絕緣材的上表面。
Description
本發明是有關於一種封裝結構及封裝結構的製作方法,且特別是有關於一種可直接於絕緣材上進行電鍍的封裝結構及封裝結構的製作方法。
現今之資訊社會下,人類對電子產品之依賴性與日俱增。為因應現今電子產品高速度、高效能、且輕薄短小的要求,具有可撓曲特性之軟性電路板已逐漸應用於各種電子裝置中,例如:行動電話(Mobile Phone)、筆記型電腦(Notebook PC)、數位相機(digital camera)、平板電腦(tablet PC)、印表機(printer)與光碟機(disk player)等。
一般而言,線路板的製作主要是將一絕緣基板的單面或相對兩表面上進行前處理、濺鍍(sputter)、壓合銅或電鍍銅,再進行黃光製程,以於此絕緣基板之單面或相對兩表面上形成線路層。然而,此製程的步驟繁複,且濺鍍的製程的成本較高。此外,利用圖案化乾膜層作電鍍屏障所形成的圖案化線路層較難以達到現今對細線路(fine pitch)的需求。再者,絕緣基板的材料多半採用聚醯亞胺或是ABF(Ajinomoto build-up film)樹脂,其價格較昂貴。因此,目前封裝基板的製作不僅步驟繁複,且成本亦偏高。
因此,如何於絕緣材上直接電鍍而形成圖案化線路層,並如何將此技術應用於封裝結構上,為現今業界亟欲解決的問題之一。
本發明提供一種封裝結構及封裝結構的製作方法,其可透過直接電鍍或無電電鍍(化鍍)而形成圖案化線路層於絕緣材上,因而可簡化製程及提升線路設計彈性。
本發明的一種封裝結構包括一基材、一第一絕緣材、複數個第一導通孔、複數個接墊及一第一圖案化線路層。基材包括複數個貫孔。第一絕緣材包覆基材並填充於貫孔內。第一導通孔位於貫孔中並貫穿填充於貫孔內的第一絕緣材。接墊設置於第一絕緣材的上表面及相對於上表面的下表面,並電性連接第一導通孔,接墊的底面低於第一絕緣材的上表面。第一圖案化線路層設置於第一絕緣材的上表面並連接第一導通孔與接墊。第一圖案化線路層的底面低於第一絕緣材的上表面。
本發明的一種封裝結構,其包括一基材、一第一絕緣材、複數個第一導通孔以及一第一圖案化線路層。基材包括多個電性接點、一頂面以及相對頂面的一底面,電性接點設置於頂面。第一絕緣材設置於基材上並至少覆蓋頂面以及底面。第一導通孔設置於第一絕緣材上並電性連接電性接點。第一圖案化線路層設置於第一絕緣材的一第一表面並電性連接第一導通孔。第一圖案化線路層的下表面低於第一絕緣材的第一表面。
本發明的一種封裝結構的製作方法包括下列步驟。提供一第一絕緣材。形成一防鍍膜於第一絕緣材上。以雷射形成複數個線路溝槽於第一絕緣材上,其中各線路溝槽的一內壁為一粗糙表面。形成一種子層於線路溝槽內。以種子層作為導電路徑形成一圖案線路層於第一絕緣材上,圖案線路層填充於線路溝槽內,其中圖案化線路層的底面低於第一絕緣材的上表面。
在本發明的一實施例中,上述的第一絕緣材的材料包括環氧化合物(epoxy)、鄰苯二甲酸二烯丙酯(DAP)、苯並環丁烯(BCB)、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂(Bismaleimide-Triazine modified epoxy resin)、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯(PET)、聚對苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester, LCP)、聚醯胺(PA)、尼龍6、共聚聚甲醛(POM)、聚苯硫醚(PPS)、聚碳酸脂(polycarbonate, PC)、聚甲基丙烯酸甲脂(polymethacrylate, PMMA)、ABS樹脂(Acrylonitrile Butadiene Styrene, ABS)或環狀烯烴共聚物(COC)。
在本發明的一實施例中,上述的第一絕緣材至少包覆基材的一頂面以及相對頂面的一底面,各貫孔連通頂面及底面。
在本發明的一實施例中,上述的封裝結構更包括至少一第一半導體元件,設置於第一絕緣材的上表面,並電性連接第一導通孔。
在本發明的一實施例中,上述的至少一第一半導體元件包括複數個主動元件及/或複數個被動元件。
在本發明的一實施例中,上述的封裝結構更包括一第二絕緣材,設置於第一絕緣材的上表面並覆蓋第一半導體元件及接墊。
在本發明的一實施例中,上述的第二絕緣材的材料包括環氧化合物(epoxy)、鄰苯二甲酸二烯丙酯(DAP)、苯並環丁烯(BCB)、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂(Bismaleimide-Triazine modified epoxy resin)、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯(PET)、聚對苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester, LCP)、聚醯胺(PA)、尼龍6、共聚聚甲醛(POM)、聚苯硫醚(PPS)、聚碳酸脂(polycarbonate, PC)、聚甲基丙烯酸甲脂(polymethacrylate, PMMA)、ABS樹脂(Acrylonitrile Butadiene Styrene, ABS)或環狀烯烴共聚物(COC)。
在本發明的一實施例中,上述的封裝結構更包括複數個第二導通孔,貫穿第二絕緣材並連接接墊。
在本發明的一實施例中,上述的封裝結構更包括至少一第二半導體元件,設置於第二絕緣材上並電性連接第二導通孔。
在本發明的一實施例中,上述的至少一第二半導體元件包括複數個主動元件及/或複數個被動元件。
在本發明的一實施例中,上述的封裝結構更包括一第二圖案化線路層,設置於第二絕緣材的上表面。
在本發明的一實施例中,上述的第二圖案化線路層的底面低於第二絕緣材的上表面。
在本發明的一實施例中,上述的封裝結構更包括複數個焊球,設置於第一絕緣材相對上表面的一下表面,並電性連接第一導通孔。
在本發明的一實施例中,上述的基材更包括多個基材貫孔,貫穿基材並電性連通基材的頂面及底面。
在本發明的一實施例中,上述的封裝結構更包括複數個第二導通孔以及一第二圖案化線路層。第二導通孔貫穿覆蓋底面的第一絕緣材並電性連接基材貫孔。第二圖案化線路層設置於覆蓋底面的第一絕緣材的一第二表面並電性連接第二導通孔。第二圖案化線路層的下表面低於第一絕緣材的第二表面。
在本發明的一實施例中,上述的封裝結構更包括至少一半導體元件,設置於絕緣層上並電性連接第一圖案化線路層及/或第二圖案化線路層。
在本發明的一實施例中,上述的第一絕緣材包括一捲帶式絕緣材。
在本發明的一實施例中,上述的提供第一絕緣材的步驟包括:提供第一絕緣材於一基材上,第一絕緣材至少包覆基材的一頂面以及相對頂面的一底面。形成複數個導通孔於第一絕緣材上,圖案化線路層電性連接導通孔。
在本發明的一實施例中,上述的形成導通孔於第一絕緣材上的步驟包括:以雷射或電漿形成複數個通孔於第一絕緣材上,其中通孔分別位於貫孔中,並貫穿填充於貫孔內的第一絕緣材。對通孔進行一電鍍製程,以形成導通孔。
在本發明的一實施例中,上述的基材為包括複數個電性接點的一晶圓,導通孔連接電性接點。
在本發明的一實施例中,上述的晶圓更包括多個矽通孔,電性連接電性接點。
在本發明的一實施例中,上述的封裝結構的製作方法更包括:設置一半導體元件於第一絕緣材上,且半導體元件電性連接圖案化線路層。
基於上述,本發明利用雷射、電漿或機械鑽孔於絕緣層上形成對應於線路、接墊及導通孔等導電結構的溝槽,由於以雷射、電漿或機械鑽孔所形成的溝槽之表面較為粗糙,因而適於吸附化鍍液內的種晶,因此,本發明的封裝結構之製作方法可先對第一絕緣材進行化鍍,以於溝槽內形成種子層,接著再利用此種子層作為導電路徑而電鍍形成填充溝槽的線路、接墊及導通孔等導電結構。如此,本發明的封裝結構及封裝結構的製作方法可直接在絕緣層上進行化鍍及電鍍而形成線路、接墊及導通孔等導電結構,因而可有效簡化封裝結構的製程,並且,本發明只須透過雷射、電漿或機械鑽孔於絕緣層上刻劃出對應的溝槽圖案即可對其進行化鍍及電鍍,因而可大幅提升線路的設計彈性。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之各實施例的詳細說明中,將可清楚的呈現。以下實施例中所提到的方向用語,例如:「上」、「下」、「前」、「後」、「左」、「右」等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明,而並非用來限制本發明。並且,在下列各實施例中,相同或相似的元件將採用相同或相似的標號。
圖1至圖3是依照本發明的一實施例的一種封裝結構的部分製作流程的俯視示意圖。圖4是圖3的封裝結構的局部剖面示意圖。圖5是依照本發明的一實施例的一種封裝結構的局部放大示意圖。在本實施例中,封裝結構100可圖4所示包括一基材110、一第一絕緣材120、複數個第一導通孔130、複數個接墊140及如圖5所示的一第一圖案化線路層150。基材110可如圖1所示之包括複數個貫孔112,且上述的貫孔112可呈陣列排列。在本實施例中,基材110可為一導線架。第一絕緣材120可如圖2及圖4所示之包覆基材110,並填充於基材110的貫孔112內。在本實施例中,第一絕緣材120如圖4所示之至少包覆基材110中彼此相對的頂面及底面,且各貫孔112連通基材110的頂面及底面。第一導通孔130如圖4所示之位於貫孔112中並貫穿填充於貫孔112內的第一絕緣材120。
詳細而言,第一導通孔130的製作方法可包括下列步驟。首先,在形成包覆基材110的第一絕緣材120之後,於第一絕緣材120上形成一防鍍膜,其全面性覆蓋第一絕緣材120的表面。之後,在第一絕緣材120上以雷射、電漿或機械鑽孔的方式形成如圖2所示之多個通孔122,上述通孔122分別位於基材的貫孔112內並貫穿第一絕緣材120。接著,對此第一絕緣材120進行一電鍍製程,如此,由於通孔122的內壁並未被防鍍膜所覆蓋,且通孔122的內壁為粗糙表面,因而可被電鍍而形成如圖4所示之導通孔130。詳細而言,由於以雷射、電漿或機械鑽孔所形成的通孔122的內壁較為粗糙,適於吸附化鍍液內的種晶,因此,本實施例的電鍍製程包括先對第一絕緣材120進行化鍍,以於通孔122內形成種子層,接著再利用此種子層作為導電路徑而電鍍形成如圖4所示之導通孔130。
在本實施例中,接墊140可設置於第一絕緣材120的彼此相對的上表面及下表面,並如圖5所示之經由第一圖案化線路層150而電性連接至第一導通孔130。第一圖案化線路層150設置於第一絕緣材120的上表面並連接第一導通孔130與接墊140。進一步而言,接墊140及第一圖案化線路層150可透過相似於前述的製程所形成,也就是說,本實施例可例如在形成通孔122的同時,也同時利用雷射或機械鑽孔於第一絕緣層120上形成多個對應於接墊140及第一圖案化線路層150的溝槽,接著,再對此第一絕緣材120進行電鍍製程,如此,由於對應接墊140及第一圖案化線路層150的溝槽並未被防鍍膜所覆蓋,且溝槽的內壁為粗糙表面,因而可被電鍍而形成如圖5所示之接墊140及第一圖案化線路層150。在一實施例中,封裝結構100更可包括一底面圖案化線路層,其可設置於第一絕緣材120的下表面並連接第一導通孔130與接墊140,底面圖案化線路層155的一底面低於第一絕緣材120的下表面。
詳細而言,由於以雷射、電漿或機械鑽孔所形成的溝槽表面較為粗糙,因而適於吸附化鍍液內的種晶,因此,本實施例的電鍍製程包括先對第一絕緣材120進行化鍍,以於溝槽內形成一種子層,接著再利用此種子層作為導電路徑而電鍍形成填充溝槽的接墊140及第一圖案化線路層150。因此,依上述製程所形成的接墊140的底面會低於第一絕緣材120的上表面,且第一圖案化線路層150的底面也會低於第一絕緣材120的上表面。換句話說,依上述製程所形成的接墊140及第一圖案化線路層150會內埋於第一絕緣材120內。
在本實施例中,第一絕緣材120的材料包括環氧化合物(epoxy)、鄰苯二甲酸二烯丙酯(DAP)、苯並環丁烯(BCB)、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂(Bismaleimide-Triazine modified epoxy resin)、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯(PET)、聚對苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester, LCP)、聚醯胺(PA)、尼龍6、共聚聚甲醛(POM)、聚苯硫醚(PPS)、聚碳酸脂(polycarbonate, PC)、聚甲基丙烯酸甲脂(polymethacrylate, PMMA)、ABS樹脂(Acrylonitrile Butadiene Styrene, ABS)或環狀烯烴共聚物(COC)。
並且,由於本實施例是利用雷射、電漿或機械鑽孔來選擇性移除防鍍膜及粗化表面,以使第一絕緣層120可直接地電鍍而形成導通孔130、接墊140及圖案化線路層150等導電結構。因此,本實施例的第一絕緣材120無須混有可經由雷射、電漿或機械刀具激活為可進行金屬化鍍膜之金屬氧化複合物。也就是說,本實施例的第一絕緣層120的材料可不包括例如鋅、銅、銀、金、鎳、鈀、鉑、鈷、銠、銥、銦、鐵、錳、鋁、鉻、鎢、釩、鉭或鈦等金屬氧化複合物。當然,本實施例僅用以舉例說明,本發明並不以此為限。
圖6是依照本發明的一實施例的一種封裝結構的局部示意圖。圖7是依照本發明的一實施例的一種封裝結構的局部剖面示意圖。請同時參照6及圖7,在本實施例中,封裝結構100更可包括至少一第一半導體元件160,其如圖7所示之設置於第一絕緣材120的上表面,並經由焊墊162而電性連接至第一導通孔130。具體而言,第一半導體元件160可包括複數個主動元件及/或複數個被動元件,本實施例並不限制第一半導體元件160的種類及數量。
圖8A是依照本發明的一實施例的一種封裝結構的剖面示意圖。圖8B是依照本發明的一實施例的一種封裝結構的側視示意圖。請同時參照圖8A及圖8B,在本實施例中,封裝結構100更可包括一第二絕緣材170及多個第二導通孔175。第二絕緣材170如圖8A所示之設置於第一絕緣材120的上表面,並覆蓋第一半導體元件160及接墊140。第二導通孔175貫穿第二絕緣材170並連接接墊140。在本實施例中,第二絕緣材170的材料可與第一絕緣材120相同,也可包括環氧化合物(epoxy)、鄰苯二甲酸二烯丙酯(DAP)、苯並環丁烯(BCB)、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂(Bismaleimide-Triazine modified epoxy resin)、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯(PET)、聚對苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester, LCP)、聚醯胺(PA)、尼龍6、共聚聚甲醛(POM)、聚苯硫醚(PPS)、聚碳酸脂(polycarbonate, PC)、聚甲基丙烯酸甲脂(polymethacrylate, PMMA)、ABS樹脂(Acrylonitrile Butadiene Styrene, ABS)或環狀烯烴共聚物(COC)。
同樣地,由於本實施例的第二絕緣層170也可利用雷射、電漿或機械鑽孔來選擇性移除其表面的防鍍膜並粗化其表面,以使第二絕緣層170可直接電鍍而形成第二導通孔175等導電結構。因此,本實施例的第二絕緣層170也無須混有可經由雷射、電漿或機械刀具激活為可進行金屬化鍍膜之金屬氧化複合物,也就是說,本實施例的第二絕緣層170的材料可不包括例如鋅、銅、銀、金、鎳、鈀、鉑、鈷、銠、銥、銦、鐵、錳、鋁、鉻、鎢、釩、鉭或鈦等金屬氧化複合物。當然,本實施例僅用以舉例說明,本發明並不以此為限。
在本實施例中,封裝結構100更可包括如圖8B所示之至少一第二半導體元件180、一第二圖案化線路層190以及複數個焊球195,其中,第二半導體元件180設置於第二絕緣材170上並電性連接如圖8A所示的第二導通孔175。第二圖案化線路層190設置於第二絕緣材170的上表面並電性連接第二半導體元件180,而焊球195則設置於第一絕緣材120的下表面,並電性連接第一導通孔130,以使封裝結構100得以經由焊球195而連接至另一電子裝置。在本實施例中,第二半導體元件180可包括複數個主動元件及/或複數個被動元件,當然,本實施例僅用以舉例說明,本發明並不限制第二半導體元件180的種類與數量。
在本實施例中,第二圖案化線路層190可製作方法可相似於圖案化線路層150,也是利用雷射、電漿或機械鑽孔刻劃出對應於第二圖案化線路層190的線路溝槽,並粗化此線路溝槽的表面,使其適於吸附化鍍液內的種晶,如此,本實施例可先對第二絕緣材170進行化鍍,以於線路溝槽內形成種子層,接著再利用此種子層作為導電路徑而電鍍形成填充線路溝槽的第二圖案化線路層190。因此,依上述製程所形成的第二圖案化線路層190的底面會低於第二絕緣材170的上表面。換句話說,依上述製程所形成的第二圖案化線路層190會內埋於第二絕緣材170內。
圖9至圖14是依照本發明的一實施例的一種封裝結構的製作方法的局部剖面示意圖。上述的封裝結構100可衍生出一種封裝結構的製作方法,其可包括下列步驟。首先,提供如圖9所示之一絕緣材120。接著,請參照圖10,形成一防鍍膜124於絕緣材120上,其中,防鍍膜124可例如全面性覆蓋絕緣材120的表面。之後,可對防鍍膜124進行烘烤,再利用雷射、電漿或機械刀具形成如圖13所示的線路溝槽152於絕緣材120上,接著對絕緣材120進行清潔及烘烤製程。在本實施例中,以雷射、電漿或機械刀具刻劃所形成的各線路溝槽152的內壁為一粗糙表面,因而適於吸附化鍍液內的種晶,因此,便可接著對絕緣層120進行一化鍍製程,再對絕緣材120進行清潔及烘烤製程,以促使線路溝槽152的粗糙表面吸附化鍍液內的種晶,以形成如圖14所示之一種子層154於線路溝槽152內。之後再以種子層154作為導電路徑而形成如圖14所示之一圖案線路層150於絕緣材120上,此圖案線路層150填充於線路溝槽152內,且圖案化線路層150的底面低於絕緣材120的上表面。
在本實施例中,絕緣材120可例如為一捲帶式絕緣材,以便於利用捲對捲(reel to reel)的形式來進行上述連續式的製程,其中,絕緣材120可為聚亞醯胺(polyimide),以作為薄膜覆晶封裝(chip on film, COF)的絕緣薄膜,也可為預浸材(pre-preg),以應用於球柵陣列封裝(Ball Grid Array, BGA)、高密度互連(High Density Interconnect, HDI)基板或平面柵格陣列封裝(Land Grid Array, LGA)。絕緣材120的材料可與前述的第一絕緣材120及第二絕緣材170相同。
此外,本實施例的封裝結構的製作方法亦可在形成防鍍膜124後利用相似的手法形成導通孔130。詳細而言,本實施例可利用雷射、電漿或機械刀具形成複數個通孔122於絕緣材120上,如此,以雷射、電漿或機械刀具咬孔所形成之通孔122的內壁如圖11所示之為一粗糙表面,因而適於吸附化鍍液內的種晶,因此,便可接著進行一化鍍製程,以形如圖11所示之成一種子層132於通孔122內。之後再以種子層132作為導電路徑而形成如圖12所示之導通孔130。在本實施例中,圖案化線路層150電性連接導通孔130,且導通孔130與圖案化線路層150可同時形成,亦可如圖9至圖14所示之先後分別形成。本發明並不限制導通孔130與圖案化線路層150的製程先後順序。
在一實施例中,上述的絕緣材120可提供於一基材110上,並使絕緣材120至少包覆基材110的彼此相對的頂面及底面。在本實施例中,基材110可為如圖1所示之包括複數個貫孔112的導線架,本實施例的結構則可為如圖4所示的封裝結構100,而導通孔130即可為位於基材110的貫孔112中的第一導通孔130,其貫穿填充於貫孔112內的絕緣材120。如此,即可大致完成本實施例的封裝結構的製作。
圖15至圖18是依照本發明的另一實施例的一種封裝結構的製作方法的局部剖面示意圖。在此必須說明的是,本實施例之封裝結構的製作方法與前述的實施例相似,因此,本實施例沿用前述實施例的元件標號與部分內容,其中採用相似的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,本實施例不再重複贅述。
在本實施例中,封裝結構的製作方法是先將絕緣材220提供於一基材210上,其中,基材210可如圖15所示之包括複數個電性接點212的一晶圓210。在一實施例中,晶圓210更可包括多個矽通孔214,而電性接點212則依需要而可選擇性電性連接矽通孔214。在本實施例中,晶圓210可由呈陣列排列的多個晶片所組成,而絕緣材220則包覆此晶圓。絕緣材220可如圖15所示之至少覆蓋晶圓210的頂面及/或底面,並覆蓋上述的電性接點212。一般而言,絕緣材220可至少覆蓋晶圓210的頂面。在晶圓210包括多個矽通孔214的實施例中,絕緣材220可至少覆蓋晶圓210的頂面及底面。須說明的是,為了圖面簡潔,圖15至圖18僅繪示晶圓210中的兩個晶片作為製程流程的剖面示意,任何所屬技術領域中具有通常知識者應了解,圖15至圖18所繪示的製作流程是施作於整個晶圓210。
接著,可利用相似於第一導通孔130的製作方法以雷射或電漿粗化及直接電鍍的方式形成導通孔230,使其如圖16所示之貫穿絕緣材220,並電性連接至電性接點212。
接著,再利用相似於第一圖案化線路層150的製作方法以雷射、電漿或機械刀具粗化及直接電鍍的方式形成圖案化線路層250,其中,圖案化線路層250電性連接導通孔230及電性接點212。之後,再如圖18所示之設置至少一半導體元件280於絕緣材220上,且半導體元件280電性連接圖案化線路層250。如此,即可大致完成本實施例的封裝結構200的製作。
就結構而言,依上述製作方法所製成的封裝結構200可包括基材210、一絕緣材、複數個第一導通孔以及一第一圖案化線路層。基材210可如圖15所示之包括複數個電性接點212以及多個基材貫孔214。在本實施例中,基材210可為如圖15所示的晶圓中的多個晶片的其中之一。進一步而言,基材貫孔214可為晶片的矽通孔214,其貫穿基材210並電性連通基材210的頂面及底面。電性接點212可例如設置於基材210的頂面。絕緣材220設置於基材210上並至少覆蓋材210的頂面以及底面。第一導通孔230設置於絕緣材220上並電性連接電性接點212。詳細而言,第一導通孔230可設置於覆蓋基材210的頂面的絕緣材220,並電性連接電性接點212。圖案化線路層250包括第一圖案化線路層及第二圖案化線路層,第一圖案化線路層250可設置於覆蓋基材210的頂面的絕緣材220的第一表面並電性連接第一導通孔230。第一圖案化線路層250的下表面低於絕緣材220的第一表面。
在本實施例中,封裝結構200更包括複數個第二導通孔230。第二導通孔230貫穿覆蓋基材210的底面的絕緣材220,並電性連接基材貫孔214。第二圖案化線路層250設置於覆蓋基材210的底面的絕緣材220之第二表面,並電性連接第二導通孔230。第二圖案化線路層250的下表面低於絕緣材220的第二表面。並且,封裝結構200更可包括至少一半導體元件280,其設置於絕緣材220上並電性連接第一及/或第二圖案化線路層250。本實施例僅繪示一層絕緣材220作為示意,但本發明並不限定絕緣層的數量,可視實際產品需求重複圖15至圖18的製程而於絕緣材220上依序堆疊多層線路層及絕緣材。
圖19至圖22是依照本發明的另一實施例的一種封裝結構的製作方法的局部剖面示意圖。在此必須說明的是,本實施例之封裝結構的製作方法與前述的實施例相似,因此,本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,本實施例不再重複贅述。
請參照圖19,本實施例的封裝結構的製作方法是先將第一絕緣材220提供於基材210上,其中,第一絕緣材220包覆基材(晶圓)210的頂面以及側面,且基材210可為包括複數個電性接點212的一晶圓210。在本實施例中,晶圓210可由呈陣列排列的多個晶片所組成,而第一絕緣材220則包覆此晶圓。在本實施例中,第一絕緣材220可如圖19所示之至少包覆基材(晶圓)210的頂面以及側面,並覆蓋上述的電性接點212。
之後,便可利用相似於前述導通孔的製作方法,以雷射或電漿粗化及直接電鍍的方式形成第一導通孔230,使其如圖20所示之貫穿第一絕緣材220,並電性連接至電性接點212。接著,再利用相似於前述的圖案化線路層的製作方法,以雷射、電漿或機械刀具粗化及直接電鍍的方式形成第一圖案化線路層250,其中,第一圖案化線路層250電性連接導通孔230及電性接點212。
之後,可再如圖21所示之形成複數個焊球290於第一絕緣材220的第一表面並與第一圖案化線路層250電性連接。至此,本實施例的封裝結構200a的製作方法即可大致完成。
圖22至圖24是依照本發明的另一實施例的一種封裝結構的製作方法的局部剖面示意圖。在此必須說明的是,本實施例之封裝結構的製作方法與前述的實施例相似,因此,本實施例沿用前述實施例的元件標號與部分內容,其中採用相同的標號來表示相同或近似的元件,並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例,本實施例不再重複贅述。
請參照圖22及23,本實施例的封裝結構的製作方法可在形成第一圖案化線路層250之後,再形成如圖23所示之第二絕緣材260於第一絕緣材220的第一表面上,之後,再利用相似於前述導通孔的製作方法,以雷射或電漿粗化及直接電鍍的方式形成第三導通孔270,使其如圖24所示之貫穿第二絕緣材260,並電性連接至第一圖案化線路層250。
接著,再利用相似於前述的圖案化線路層的製作方法,以雷射、電漿或機械刀具粗化及直接電鍍的方式形成第三圖案化線路層275,其中,第三圖案化線路層275電性連接第三導通孔270。之後,可再如圖24所示之形成複數個焊球290於第二絕緣材260上,且焊球290與第二圖案化線路層275電性連接。至此,本實施例的封裝結構200b的製作方法即可大致完成。
綜上所述,本發明利用雷射、電漿或機械鑽孔於絕緣層上形成對應於線路、接墊及導通孔等導電結構的溝槽,由於以雷射、電漿或機械鑽孔所形成的溝槽之表面較為粗糙,因而適於吸附化鍍液內的種晶,因此,本發明的封裝結構之製作方法可先對絕緣材進行化鍍,以於溝槽內形成種子層,接著再利用此種子層作為導電路徑而電鍍形成填充溝槽的線路、接墊及導通孔等導電結構。如此,本發明的封裝結構及封裝結構的製作方法可直接在絕緣層上進行化鍍及電鍍而形成線路、接墊及導通孔等導電結構,因而可有效簡化封裝結構的製程,並且,本發明只須透過雷射、電漿或機械鑽孔於絕緣層上刻劃出對應的溝槽圖案即可對其進行化鍍及電鍍,因而可大幅提升線路的設計彈性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、200、200a、200b‧‧‧封裝結構
110‧‧‧基材
112‧‧‧貫孔
120‧‧‧第一絕緣材、絕緣材
122‧‧‧通孔
124‧‧‧防鍍膜
130‧‧‧第一導通孔
132、154‧‧‧種子層
140‧‧‧接墊
150‧‧‧第一圖案化線路層
155‧‧‧底面圖案化線路層
160‧‧‧第一半導體元件
162‧‧‧焊墊
170‧‧‧第二絕緣材
175‧‧‧第二導通孔
180‧‧‧第二半導體元件
190‧‧‧第二圖案化線路層
195‧‧‧焊球
210‧‧‧基材、晶圓
212‧‧‧電性接點
214‧‧‧矽通孔
220‧‧‧絕緣材
230‧‧‧導通孔
250‧‧‧圖案化線路層/第一圖案化線路層/第二圖案化線路層
260‧‧‧第二絕緣材
270‧‧‧第三導通孔
275‧‧‧第三圖案化線路層
280‧‧‧半導體元件
290‧‧‧焊球
圖1至圖3是依照本發明的一實施例的一種封裝結構的部分製作流程的俯視示意圖。 圖4是圖3的封裝結構的局部剖面示意圖。 圖5是依照本發明的一實施例的一種封裝結構的局部放大示意圖。 圖6是依照本發明的一實施例的一種封裝結構的局部示意圖。 圖7是依照本發明的一實施例的一種封裝結構的局部剖面示意圖。 圖8A是依照本發明的一實施例的一種封裝結構的剖面示意圖。 圖8B是依照本發明的一實施例的一種封裝結構的側視示意圖。 圖9至圖14是依照本發明的一實施例的一種封裝結構的製作方法的局部剖面示意圖。 圖15至圖18是依照本發明的另一實施例的一種封裝結構的製作方法的局部剖面示意圖。 圖19至圖22是依照本發明的另一實施例的一種封裝結構的製作方法的局部剖面示意圖。 圖23至圖24是依照本發明的另一實施例的一種封裝結構的製作方法的局部剖面示意圖。
Claims (40)
- 一種封裝結構,包括: 一基材,包括複數個貫孔; 一第一絕緣材,包覆該基材並填充於該些貫孔內; 複數個第一導通孔,位於該些貫孔中,並貫穿填充於該些貫孔內的該第一絕緣材; 複數個接墊,設置於該第一絕緣材的一上表面及相對於該上表面的一下表面,並電性連接該些第一導通孔,位於該上表面的接墊的一底面低於該第一絕緣材的該上表面,位於該下表面的接墊的一底面低於該第一絕緣材的該下表面;以及 一第一圖案化線路層,設置於該第一絕緣材的該上表面並連接該些第一導通孔與該些接墊,該第一圖案化線路層的一底面低於該第一絕緣材的該上表面。
- 如申請專利範圍第1項所述的封裝結構,其中該第一絕緣材的材料包括環氧化合物(epoxy)、鄰苯二甲酸二烯丙酯(DAP)、苯並環丁烯(BCB)、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂(Bismaleimide-Triazine modified epoxy resin)、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯(PET)、聚對苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester, LCP)、聚醯胺(PA)、尼龍6、共聚聚甲醛(POM)、聚苯硫醚(PPS)、聚碳酸脂(polycarbonate, PC)、聚甲基丙烯酸甲脂(polymethacrylate, PMMA)、ABS樹脂(Acrylonitrile Butadiene Styrene, ABS)或環狀烯烴共聚物(COC)。
- 如申請專利範圍第1項所述的封裝結構,其中該第一絕緣材的材料不包括適於被雷射、電漿或機械刀具激活為可進行金屬化鍍膜之金屬氧化複合物。
- 如申請專利範圍第1項所述的封裝結構,其中該第一絕緣材至少包覆該基材的一頂面以及相對該頂面的一底面,各該貫孔連通該頂面及該底面。
- 如申請專利範圍第1項所述的封裝結構,更包括至少一第一半導體元件,設置於該第一絕緣材的該上表面,並電性連接該些第一導通孔。
- 如申請專利範圍第5項所述的封裝結構,其中該至少一第一半導體元件包括複數個主動元件及/或複數個被動元件。
- 如申請專利範圍第5項所述的封裝結構,更包括一第二絕緣材,設置於該第一絕緣材的該上表面並覆蓋該至少一第一半導體元件及該些接墊。
- 如申請專利範圍第7項所述的封裝結構,其中該第二絕緣材的材料包括環氧化合物(epoxy)、鄰苯二甲酸二烯丙酯(DAP)、苯並環丁烯(BCB)、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂(Bismaleimide-Triazine modified epoxy resin)、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯(PET)、聚對苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester, LCP)、聚醯胺(PA)、尼龍6、共聚聚甲醛(POM)、聚苯硫醚(PPS)、聚碳酸脂(polycarbonate, PC)、聚甲基丙烯酸甲脂(polymethacrylate, PMMA)、ABS樹脂(Acrylonitrile Butadiene Styrene, ABS)或環狀烯烴共聚物(COC)。
- 如申請專利範圍第7項所述的封裝結構,更包括複數個第二導通孔,貫穿該第二絕緣材並連接該些接墊。
- 如申請專利範圍第9項所述的封裝結構,更包括至少一第二半導體元件,設置於該第二絕緣材上並電性連接該些第二導通孔。
- 如申請專利範圍第10項所述的封裝結構,其中該至少一第二半導體元件包括複數個主動元件及/或複數個被動元件。
- 如申請專利範圍第7項所述的封裝結構,更包括一第二圖案化線路層,設置於該第二絕緣材的上表面。
- 如申請專利範圍第12項所述的封裝結構,其中該第二圖案化線路層的底面低於該第二絕緣材的上表面。
- 如申請專利範圍第1項所述的封裝結構,更包括複數個焊球,設置於該第一絕緣材相對該上表面的一下表面,並電性連接該些第一導通孔。
- 如申請專利範圍第1項所述的封裝結構,其中該基材包括一導線架。
- 如申請專利範圍第1項所述的封裝結構,更包括一底面圖案化線路層,設置於該第一絕緣材的該下表面並連接該些第一導通孔與該些接墊,該底面圖案化線路層的一底面低於該第一絕緣材的該下表面。
- 一種封裝結構,包括: 一基材,包括多個電性接點、一頂面以及相對該頂面的一底面,該些電性接點設置於該頂面; 一第一絕緣材,設置於該基材上並至少覆蓋該頂面; 複數個第一導通孔,設置於該第一絕緣材上並電性連接該些電性接點;以及 一第一圖案化線路層,設置於該第一絕緣材的一第一表面並電性連接該些第一導通孔,該第一圖案化線路層的下表面低於該第一絕緣材的該第一表面。
- 如申請專利範圍第17項所述的封裝結構,其中該基材更包括多個基材貫孔,貫穿該基材並電性連通該基材的該頂面及該底面。
- 如申請專利範圍第18項所述的封裝結構,其中該第一絕緣材覆蓋相對該頂面的一底面。
- 如申請專利範圍第19項所述的封裝結構,更包括: 複數個第二導通孔,貫穿覆蓋該底面的該第一絕緣材並電性連接該些基材貫孔;以及 一第二圖案化線路層,設置於覆蓋該底面的該第一絕緣材的一第二表面並電性連接該些第二導通孔,該第二圖案化線路層的下表面低於該第一絕緣材的該第二表面。
- 如申請專利範圍第20項所述的封裝結構,更包括至少一半導體元件,設置於該絕緣層上並電性連接該第一圖案化線路層及/或該第二圖案化線路層。
- 如申請專利範圍第17項所述的封裝結構,更包括複數個焊球,設置於該第一表面並與該第一圖案化線路層電性連接。
- 如申請專利範圍第17項所述的封裝結構,其中該第一絕緣材包覆該頂面以及該基材的一側面。
- 如申請專利範圍第17項所述的封裝結構,更包括: 一第二絕緣材,設置於該第一表面上; 複數個第三導通孔,貫穿該第二絕緣材並電性連接該第一圖案化線路層;以及 一第三圖案化線路層,設置於該第二絕緣材上並電性連接該些第三導通孔,該第三圖案化線路層的下表面低於該第二絕緣材的一上表面。
- 如申請專利範圍第24項所述的封裝結構,更包括: 複數個焊球,設置於該第二絕緣材上並與該第二圖案化線路層電性連接。
- 一種封裝結構的製作方法,包括: 提供一第一絕緣材; 以雷射或電漿形成複數個線路溝槽於該第一絕緣材上,其中各該線路溝槽的一內壁為一粗糙表面; 形成一種子層於該些線路溝槽內;以及 以該種子層作為導電路徑形成一第一圖案化線路層於該第一絕緣材上,該第一圖案化線路層填充於該些線路溝槽內,其中該第一圖案化線路層的底面低於該第一絕緣材的上表面。
- 如申請專利範圍第26項所述的封裝結構的製作方法,其中該第一絕緣材的材料包括環氧化合物(epoxy)、鄰苯二甲酸二烯丙酯(DAP)、苯並環丁烯(BCB)、聚脂、丙烯酸酯、氟素聚合物、聚亞苯基氧化物、聚醯亞胺、酚醛樹脂、聚碸、矽素聚合物、BT樹脂(Bismaleimide-Triazine modified epoxy resin)、氰酸聚酯、聚乙烯、聚碳酸酯樹脂、丙烯腈-丁二烯-苯乙烯共聚物、聚對苯二甲酸乙二酯(PET)、聚對苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester, LCP)、聚醯胺(PA)、尼龍6、共聚聚甲醛(POM)、聚苯硫醚(PPS)、聚碳酸脂(polycarbonate, PC)、聚甲基丙烯酸甲脂(polymethacrylate, PMMA)、ABS樹脂(Acrylonitrile Butadiene Styrene, ABS)或環狀烯烴共聚物(COC)。
- 如申請專利範圍第26項所述的封裝結構的製作方法,其中該第一絕緣材包括一捲帶式絕緣材。
- 如申請專利範圍第26項所述的封裝結構的製作方法,其中提供該第一絕緣材的步驟包括: 提供該第一絕緣材於一基材上,該第一絕緣材至少包覆該基材的一頂面;以及 形成複數個第一導通孔於該第一絕緣材上,該第一圖案化線路層電性連接該些第一導通孔。
- 如申請專利範圍第29項所述的封裝結構的製作方法,其中該基材為包括複數個貫孔的一導線架,該第一絕緣材填充於該些貫孔內。
- 如申請專利範圍第30項所述的封裝結構的製作方法,其中形成該些第一導通孔於該第一絕緣材上的步驟包括: 以雷射、電漿或機械鑽孔形成複數個通孔於該第一絕緣材上,其中該些通孔分別位於該些貫孔中,並貫穿填充於該些貫孔內的該第一絕緣材;以及 對該些通孔進行一電鍍製程,以形成該些第一導通孔。
- 如申請專利範圍第29項所述的封裝結構的製作方法,其中該基材為包括複數個電性接點的一晶圓,該些第一導通孔連接該些電性接點。
- 如申請專利範圍第32項所述的封裝結構的製作方法,其中該晶圓更包括多個矽通孔,電性連接該些電性接點。
- 如申請專利範圍第33項所述的封裝結構的製作方法,其中該第一絕緣材更覆蓋相對該頂面的一底面。
- 如申請專利範圍第34項所述的封裝結構的製作方法,更包括: 形成複數個第二導通孔於覆蓋該底面的該第一絕緣材上,且該些第二導通孔貫穿該第一絕緣材並電性連接該些矽通孔;以及 一第二圖案化線路層,設置於覆蓋該底面的該第一絕緣材的一第二表面並電性連接該些第二導通孔,該第二圖案化線路層的下表面低於該第一絕緣材的該第二表面。
- 如申請專利範圍第29項所述的封裝結構的製作方法,更包括: 設置一半導體元件於該第一絕緣材上,且該半導體元件電性連接該第一圖案化線路層。
- 如申請專利範圍第29項所述的封裝結構的製作方法,更包括複數個焊球,設置於該第一表面並與該第一圖案化線路層電性連接。
- 如申請專利範圍第29項所述的封裝結構的製作方法,其中該第一絕緣材包覆該頂面以及該基材的一側面。
- 如申請專利範圍第29項所述的封裝結構的製作方法,更包括: 形成一第二絕緣材於該第一表面上; 形成複數個第三導通孔於該第二絕緣材上,其中該些第三導通孔貫穿該第二絕緣材並電性連接該第一圖案化線路層;以及 形成一第三圖案化線路層於該第二絕緣材上並電性連接該些第三導通孔,該第三圖案化線路層的下表面低於該第二絕緣材的一上表面。
- 如申請專利範圍第39項所述的封裝結構的製作方法,更包括: 形成複數個焊球於該第二絕緣材上,且該些焊球與該第二圖案化線路層電性連接。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106100819A TW201826893A (zh) | 2017-01-11 | 2017-01-11 | 封裝結構及封裝結構的製作方法 |
CN201710093316.3A CN108307590A (zh) | 2017-01-11 | 2017-02-21 | 封装结构及封装结构的制作方法 |
US15/461,499 US10256180B2 (en) | 2014-06-24 | 2017-03-17 | Package structure and manufacturing method of package structure |
US15/600,793 US9859193B2 (en) | 2014-06-24 | 2017-05-22 | Package structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW106100819A TW201826893A (zh) | 2017-01-11 | 2017-01-11 | 封裝結構及封裝結構的製作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201826893A true TW201826893A (zh) | 2018-07-16 |
Family
ID=62872519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106100819A TW201826893A (zh) | 2014-06-24 | 2017-01-11 | 封裝結構及封裝結構的製作方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN108307590A (zh) |
TW (1) | TW201826893A (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021097614A1 (zh) * | 2019-11-18 | 2021-05-27 | 苏州新光维医疗科技有限公司 | 集成式微型焊板结构及其制作工艺 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3956052A (en) * | 1974-02-11 | 1976-05-11 | International Business Machines Corporation | Recessed metallurgy for dielectric substrates |
US6930256B1 (en) * | 2002-05-01 | 2005-08-16 | Amkor Technology, Inc. | Integrated circuit substrate having laser-embedded conductive patterns and method therefor |
DE10320646A1 (de) * | 2003-05-07 | 2004-09-16 | Infineon Technologies Ag | Elektronisches Bauteil, sowie Systemträger und Nutzen zur Herstellung desselben |
JP2006138719A (ja) * | 2004-11-11 | 2006-06-01 | Jsr Corp | シート状プローブおよびシート状プローブの製造方法ならびにその応用 |
WO2008087578A2 (en) * | 2007-01-17 | 2008-07-24 | Nxp B.V. | A system-in-package with through substrate via holes |
CN102318451B (zh) * | 2008-12-13 | 2013-11-06 | 万佳雷射有限公司 | 用于激光加工相对窄和相对宽的结构的方法和设备 |
JP5981232B2 (ja) * | 2012-06-06 | 2016-08-31 | 新光電気工業株式会社 | 半導体パッケージ、半導体装置及び半導体パッケージの製造方法 |
CN104600059B (zh) * | 2015-02-03 | 2017-06-30 | 华进半导体封装先导技术研发中心有限公司 | 一种带有ipd的tsv孔结构及其加工方法 |
-
2017
- 2017-01-11 TW TW106100819A patent/TW201826893A/zh unknown
- 2017-02-21 CN CN201710093316.3A patent/CN108307590A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN108307590A (zh) | 2018-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10256180B2 (en) | Package structure and manufacturing method of package structure | |
JP5224845B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US9775237B2 (en) | Wiring substrate and method for manufacturing the same | |
JP2006186321A (ja) | 回路基板の製造方法及び電子部品実装構造体の製造方法 | |
US20090017613A1 (en) | Method of manufacturing interconnect substrate and semiconductor device | |
TW201108367A (en) | Coreless package substrate and method of forming the same | |
JP2016201529A (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
US9042113B2 (en) | Printed circuit board and method of manufacturing the same | |
TW201427522A (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
JP2011014944A (ja) | 電子部品実装構造体の製造方法 | |
US20110297423A1 (en) | Printed circuit board and method of manufacturing the same | |
US20220069489A1 (en) | Circuit board structure and manufacturing method thereof | |
JP2004134679A (ja) | コア基板とその製造方法、および多層配線基板 | |
TW201101437A (en) | Package substrate device and method for fabricating the same | |
TWI634636B (zh) | 半導體結構 | |
KR20120037219A (ko) | 반도체 패키지의 제조방법 | |
US20070281390A1 (en) | Manufacturing method of a package substrate | |
TW201826893A (zh) | 封裝結構及封裝結構的製作方法 | |
TWI626724B (zh) | 封裝結構 | |
TWI511628B (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
TW201431454A (zh) | 電路板及其製作方法 | |
KR101124784B1 (ko) | 배선 기판 및 그 제조 방법 | |
TWI741325B (zh) | 印刷電路板 | |
KR101034089B1 (ko) | 배선 기판 및 그 제조 방법 | |
KR20150083401A (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 |