CN108307590A - 封装结构及封装结构的制作方法 - Google Patents

封装结构及封装结构的制作方法 Download PDF

Info

Publication number
CN108307590A
CN108307590A CN201710093316.3A CN201710093316A CN108307590A CN 108307590 A CN108307590 A CN 108307590A CN 201710093316 A CN201710093316 A CN 201710093316A CN 108307590 A CN108307590 A CN 108307590A
Authority
CN
China
Prior art keywords
insulation material
encapsulating structure
structure according
line layer
patterned line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710093316.3A
Other languages
English (en)
Inventor
刘文俊
赖威仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibis Innotech Inc
Original Assignee
Ibis Innotech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibis Innotech Inc filed Critical Ibis Innotech Inc
Publication of CN108307590A publication Critical patent/CN108307590A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305Moulding and encapsulation
    • H05K2203/1327Moulding over PCB locally or completely

Abstract

本发明提供一种封装结构及封装结构的制作方法。封装结构包括基材、绝缘材、多个导通孔、多个接垫及图案化线路层。基材包括多个贯孔。绝缘材包覆基材并填充于贯孔内。导通孔位于贯孔中并贯穿填充于贯孔内的绝缘材。接垫设置于绝缘材的上表面及相对于上表面的下表面,并电性连接导通孔,接垫的底面低于绝缘材的上表面。图案化线路层设置于绝缘材的上表面并连接导通孔与接垫。图案化线路层的底面低于绝缘材的上表面。

Description

封装结构及封装结构的制作方法
技术领域
本发明涉及一种封装结构及封装结构的制作方法,且特别涉及一种可直接在绝缘材上进行电镀的封装结构及封装结构的制作方法。
背景技术
现今的信息社会下,人类对电子产品的依赖性与日俱增。为因应现今电子产品高速度、高效能、且轻薄短小的要求,具有可挠曲特性的软性电路板已逐渐应用于各种电子装置中,例如:移动电话(Mobile Phone)、笔记本电脑(Notebook PC)、数码相机(digitalcamera)、平板电脑(tablet PC)、打印机(printer)与影碟机(disk player)等。
一般而言,线路板的制作主要是将一绝缘基板的单面或相对两表面上进行前处理、溅镀(sputter)、压合铜或电镀铜,再进行黄光处理,以在此绝缘基板的单面或相对两表面上形成线路层。然而,此处理的步骤繁复,且溅镀的处理的成本较高。此外,利用图案化干膜层作电镀屏障所形成的图案化线路层较难以达到现今对细线路(fine pitch)的需求。再者,绝缘基板的材料多半采用聚酰亚胺或是ABF(Ajinomoto build-up film)树脂,其价格较昂贵。因此,目前封装基板的制作不仅步骤繁复,且成本也偏高。
因此,如何在绝缘材上直接电镀而形成图案化线路层,并如何将此技术应用于封装结构上,为现今业界亟欲解决的问题之一。
发明内容
本发明提供一种封装结构及封装结构的制作方法,其可通过直接电镀或无电电镀(化镀)而形成图案化线路层在绝缘材上,因而可简化处理及提升线路设计弹性。
本发明的一种封装结构包括基材、第一绝缘材、多个第一导通孔、多个接垫及第一图案化线路层。基材包括多个贯孔。第一绝缘材包覆基材并填充于贯孔内。第一导通孔位于贯孔中并贯穿填充于贯孔内的第一绝缘材。接垫设置于第一绝缘材的上表面及相对于上表面的下表面,并电性连接第一导通孔,接垫的底面低于第一绝缘材的上表面。第一图案化线路层设置于第一绝缘材的上表面并连接第一导通孔与接垫。第一图案化线路层的底面低于第一绝缘材的上表面。
本发明的一种封装结构,其包括基材、第一绝缘材、多个第一导通孔以及第一图案化线路层。基材包括多个电性接点、顶面以及相对顶面的底面,电性接点设置于顶面。第一绝缘材设置于基材上并至少覆盖顶面以及底面。第一导通孔设置于第一绝缘材上并电性连接电性接点。第一图案化线路层设置于第一绝缘材的第一表面并电性连接第一导通孔。第一图案化线路层的下表面低于第一绝缘材的第一表面。
本发明的一种封装结构的制作方法包括下列步骤。提供第一绝缘材。形成防镀膜在第一绝缘材上。以激光形成多个线路沟槽在第一绝缘材上,其中各线路沟槽的内壁为粗糙表面。形成种子层在线路沟槽内。以种子层作为导电路径形成图案线路层在第一绝缘材上,图案线路层填充于线路沟槽内,其中图案化线路层的底面低于第一绝缘材的上表面。
在本发明的一实施例中,上述的第一绝缘材的材料包括环氧化合物(epoxy)、邻苯二甲酸二烯丙酯(DAP)、苯并环丁烯(BCB)、聚脂、丙烯酸酯、氟素聚合物、聚亚苯基氧化物、聚酰亚胺、酚醛树脂、聚砜、硅素聚合物、BT树脂(Bismaleimide-Triazine modified epoxyresin)、氰酸聚酯、聚乙烯、聚碳酸酯树脂、丙烯腈-丁二烯-苯乙烯共聚物、聚对苯二甲酸乙二酯(PET)、聚对苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester,LCP)、聚酰胺(PA)、尼龙6、共聚聚甲醛(POM)、聚苯硫醚(PPS)、聚碳酸脂(polycarbonate,PC)、聚甲基丙烯酸甲脂(polymethacrylate,PMMA)、ABS树脂(Acrylonitrile Butadiene Styrene,ABS)或环状烯烃共聚物(COC)。
在本发明的一实施例中,上述的第一绝缘材至少包覆基材的顶面以及相对顶面的底面,各贯孔连通顶面及底面。
在本发明的一实施例中,上述的封装结构还包括至少一第一半导体元件,设置于第一绝缘材的上表面,并电性连接第一导通孔。
在本发明的一实施例中,上述的至少一第一半导体元件包括多个有源元件和/或多个无源元件。
在本发明的一实施例中,上述的封装结构还包括第二绝缘材,设置于第一绝缘材的上表面并覆盖第一半导体元件及接垫。
在本发明的一实施例中,上述的第二绝缘材的材料包括环氧化合物(epoxy)、邻苯二甲酸二烯丙酯(DAP)、苯并环丁烯(BCB)、聚脂、丙烯酸酯、氟素聚合物、聚亚苯基氧化物、聚酰亚胺、酚醛树脂、聚砜、硅素聚合物、BT树脂(Bismaleimide-Triazine modified epoxyresin)、氰酸聚酯、聚乙烯、聚碳酸酯树脂、丙烯腈-丁二烯-苯乙烯共聚物、聚对苯二甲酸乙二酯(PET)、聚对苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester,LCP)、聚酰胺(PA)、尼龙6、共聚聚甲醛(POM)、聚苯硫醚(PPS)、聚碳酸脂(polycarbonate,PC)、聚甲基丙烯酸甲脂(polymethacrylate,PMMA)、ABS树脂(Acrylonitrile Butadiene Styrene,ABS)或环状烯烃共聚物(COC)。
在本发明的一实施例中,上述的封装结构还包括多个第二导通孔,贯穿第二绝缘材并连接接垫。
在本发明的一实施例中,上述的封装结构还包括至少一第二半导体元件,设置于第二绝缘材上并电性连接第二导通孔。
在本发明的一实施例中,上述的至少一第二半导体元件包括多个有源元件和/或多个无源元件。
在本发明的一实施例中,上述的封装结构还包括第二图案化线路层,设置于第二绝缘材的上表面。
在本发明的一实施例中,上述的第二图案化线路层的底面低于第二绝缘材的上表面。
在本发明的一实施例中,上述的封装结构还包括多个焊球,设置于第一绝缘材相对上表面的下表面,并电性连接第一导通孔。
在本发明的一实施例中,上述的基材还包括多个基材贯孔,贯穿基材并电性连通基材的顶面及底面。
在本发明的一实施例中,上述的封装结构还包括多个第二导通孔以及第二图案化线路层。第二导通孔贯穿覆盖底面的第一绝缘材并电性连接基材贯孔。第二图案化线路层设置于覆盖底面的第一绝缘材的第二表面并电性连接第二导通孔。第二图案化线路层的下表面低于第一绝缘材的第二表面。
在本发明的一实施例中,上述的封装结构还包括至少一半导体元件,设置于绝缘层上并电性连接第一图案化线路层和/或第二图案化线路层。
在本发明的一实施例中,上述的第一绝缘材包括卷带式绝缘材。
在本发明的一实施例中,上述的提供第一绝缘材的步骤包括:提供第一绝缘材在基材上,第一绝缘材至少包覆基材的顶面以及相对顶面的底面。形成多个导通孔在第一绝缘材上,图案化线路层电性连接导通孔。
在本发明的一实施例中,上述的形成导通孔在第一绝缘材上的步骤包括:以激光或等离子体形成多个通孔在第一绝缘材上,其中通孔分别位于贯孔中,并贯穿填充于贯孔内的第一绝缘材。对通孔进行电镀处理,以形成导通孔。
在本发明的一实施例中,上述的基材为包括多个电性接点的晶片,导通孔连接电性接点。
在本发明的一实施例中,上述的晶片还包括多个硅通孔,电性连接电性接点。
在本发明的一实施例中,上述的封装结构的制作方法还包括:设置半导体元件在第一绝缘材上,且半导体元件电性连接图案化线路层。
基于上述,本发明利用激光、等离子体或机械钻孔在绝缘层上形成对应于线路、接垫及导通孔等导电结构的沟槽,由于以激光、等离子体或机械钻孔所形成的沟槽的表面较为粗糙,因而适于吸附化镀液内的种晶,因此,本发明的封装结构的制作方法可先对第一绝缘材进行化镀,以在沟槽内形成种子层,接着再利用此种子层作为导电路径而电镀形成填充沟槽的线路、接垫及导通孔等导电结构。如此,本发明的封装结构及封装结构的制作方法可直接在绝缘层上进行化镀及电镀而形成线路、接垫及导通孔等导电结构,因而可有效简化封装结构的处理,并且,本发明只须通过激光、等离子体或机械钻孔在绝缘层上刻划出对应的沟槽图案即可对其进行化镀及电镀,因而可大幅提升线路的设计弹性。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1至图3是依照本发明的一实施例的一种封装结构的部分制作流程的俯视示意图;
图4是图3的封装结构的局部剖面示意图;
图5是依照本发明的一实施例的一种封装结构的局部放大示意图;
图6是依照本发明的一实施例的一种封装结构的局部示意图;
图7是依照本发明的一实施例的一种封装结构的局部剖面示意图;
图8A是依照本发明的一实施例的一种封装结构的剖面示意图;
图8B是依照本发明的一实施例的一种封装结构的侧视示意图;
图9至图14是依照本发明的一实施例的一种封装结构的制作方法的局部剖面示意图;
图15至图18是依照本发明的另一实施例的一种封装结构的制作方法的局部剖面示意图;
图19至图22是依照本发明的另一实施例的一种封装结构的制作方法的局部剖面示意图;
图23至图24是依照本发明的另一实施例的一种封装结构的制作方法的局部剖面示意图。
附图标记说明:
100、200、200a、200b:封装结构;
110:基材;
112:贯孔;
120:第一绝缘材、绝缘材;
122:通孔;
124:防镀膜;
130:导通孔/第一导通孔;
132、154:种子层;
140:接垫;
150:第一图案化线路层;
152:线路沟槽
155:底面图案化线路层;
160:第一半导体元件;
162:焊垫;
170:第二绝缘材;
175:第二导通孔;
180:第二半导体元件;
190:第二图案化线路层;
195:焊球;
210:基材、晶片;
212:电性接点;
214:硅通孔/基材贯孔;
220:绝缘材;
230:导通孔/第一导通孔/第二导通孔;
250:图案化线路层/第一图案化线路层/第二图案化线路层;
260:第二绝缘材;
270:第三导通孔;
275:第三图案化线路层;
280:半导体元件;
290:焊球。
具体实施方式
有关本发明的前述及其他技术内容、特点与功效,在以下配合参考附图的各实施例的详细说明中,将可清楚的呈现。以下实施例中所提到的方向用语,例如:“上”、“下”、“前”、“后”、“左”、“右”等,仅是参考附加附图的方向。因此,使用的方向用语是用来说明,而并非用来限制本发明。并且,在下列各实施例中,相同或相似的元件将采用相同或相似的标号。
图1至图3是依照本发明的一实施例的一种封装结构的部分制作流程的俯视示意图。图4是图3的封装结构的局部剖面示意图。图5是依照本发明的一实施例的一种封装结构的局部放大示意图。在本实施例中,封装结构100可如图4所示包括基材110、第一绝缘材120、多个第一导通孔130、多个接垫140及如图5所示的第一图案化线路层150。基材110可如图1所示的包括多个贯孔112,且上述的贯孔112可呈阵列排列。在本实施例中,基材110可为导线架。第一绝缘材120可如图2及图4所示的包覆基材110,并填充于基材110的贯孔112内。在本实施例中,第一绝缘材120如图4所示的至少包覆基材110中彼此相对的顶面及底面,且各贯孔112连通基材110的顶面及底面。第一导通孔130如图4所示的位于贯孔112中并贯穿填充于贯孔112内的第一绝缘材120。
详细而言,第一导通孔130的制作方法可包括下列步骤。首先,在形成包覆基材110的第一绝缘材120之后,在第一绝缘材120上形成防镀膜,其全面性覆盖第一绝缘材120的表面。之后,在第一绝缘材120上以激光、等离子体或机械钻孔的方式形成如图2所示的多个通孔122,上述通孔122分别位于基材的贯孔112内并贯穿第一绝缘材120。接着,对此第一绝缘材120进行电镀处理,如此,由于通孔122的内壁并未被防镀膜所覆盖,且通孔122的内壁为粗糙表面,因而可被电镀而形成如图4所示的第一导通孔130。详细而言,由于以激光、等离子体或机械钻孔所形成的通孔122的内壁较为粗糙,适于吸附化镀液内的种晶,因此,本实施例的电镀处理包括先对第一绝缘材120进行化镀,以于通孔122内形成种子层,接着再利用此种子层作为导电路径而电镀形成如图4所示的第一导通孔130。
在本实施例中,接垫140可设置于第一绝缘材120的彼此相对的上表面及下表面,并如图5所示的经由第一图案化线路层150而电性连接至第一导通孔130。第一图案化线路层150设置于第一绝缘材120的上表面并连接第一导通孔130与接垫140。进一步而言,接垫140及第一图案化线路层150可通过相似于前述的处理所形成,也就是说,本实施例可例如在形成通孔122的同时,也同时利用激光或机械钻孔在第一绝缘层120上形成多个对应于接垫140及第一图案化线路层150的沟槽,接着,再对此第一绝缘材120进行电镀处理,如此,由于对应接垫140及第一图案化线路层150的沟槽并未被防镀膜所覆盖,且沟槽的内壁为粗糙表面,因而可被电镀而形成如图5所示的接垫140及第一图案化线路层150。在一实施例中,封装结构100还可包括底面图案化线路层155,其可设置于第一绝缘材120的下表面并连接第一导通孔130与接垫140,底面图案化线路层155的底面低于第一绝缘材120的下表面。
详细而言,由于以激光、等离子体或机械钻孔所形成的沟槽表面较为粗糙,因而适于吸附化镀液内的种晶,因此,本实施例的电镀处理包括先对第一绝缘材120进行化镀,以于沟槽内形成种子层,接着再利用此种子层作为导电路径而电镀形成填充沟槽的接垫140及第一图案化线路层150。因此,依上述处理所形成的接垫140的底面会低于第一绝缘材120的上表面,且第一图案化线路层150的底面也会低于第一绝缘材120的上表面。换句话说,依上述处理所形成的接垫140及第一图案化线路层150会内埋在第一绝缘材120内。
在本实施例中,第一绝缘材120的材料包括环氧化合物(epoxy)、邻苯二甲酸二烯丙酯(DAP)、苯并环丁烯(BCB)、聚脂、丙烯酸酯、氟素聚合物、聚亚苯基氧化物、聚酰亚胺、酚醛树脂、聚砜、硅素聚合物、BT树脂(Bismaleimide-Triazine modified epoxy resin)、氰酸聚酯、聚乙烯、聚碳酸酯树脂、丙烯腈-丁二烯-苯乙烯共聚物、聚对苯二甲酸乙二酯(PET)、聚对苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester,LCP)、聚酰胺(PA)、尼龙6、共聚聚甲醛(POM)、聚苯硫醚(PPS)、聚碳酸脂(polycarbonate,PC)、聚甲基丙烯酸甲脂(polymethacrylate,PMMA)、ABS树脂(Acrylonitrile Butadiene Styrene,ABS)或环状烯烃共聚物(COC)。
并且,由于本实施例是利用激光、等离子体或机械钻孔来选择性移除防镀膜及粗化表面,以使第一绝缘层120可直接地电镀而形成第一导通孔130、接垫140及第一图案化线路层150等导电结构。因此,本实施例的第一绝缘材120无须混有可经由激光、等离子体或机械刀具激活为可进行金属化镀膜的金属氧化复合物。也就是说,本实施例的第一绝缘层120的材料可不包括例如锌、铜、银、金、镍、钯、铂、钴、铑、铱、铟、铁、锰、铝、铬、钨、钒、钽或钛等金属氧化复合物。当然,本实施例仅用以举例说明,本发明并不以此为限。
图6是依照本发明的一实施例的一种封装结构的局部示意图。图7是依照本发明的一实施例的一种封装结构的局部剖面示意图。请同时参照6及图7,在本实施例中,封装结构100还可包括至少一第一半导体元件160,其如图7所示的设置于第一绝缘材120的上表面,并经由焊垫162而电性连接至第一导通孔130。具体而言,第一半导体元件160可包括多个有源元件和/或多个无源元件,本实施例并不限制第一半导体元件160的种类及数量。
图8A是依照本发明的一实施例的一种封装结构的剖面示意图。图8B是依照本发明的一实施例的一种封装结构的侧视示意图。请同时参照图8A及图8B,在本实施例中,封装结构100还可包括第二绝缘材170及多个第二导通孔175。第二绝缘材170如图8A所示的设置于第一绝缘材120的上表面,并覆盖第一半导体元件160及接垫140。第二导通孔175贯穿第二绝缘材170并连接接垫140。在本实施例中,第二绝缘材170的材料可与第一绝缘材120相同,也可包括环氧化合物(epoxy)、邻苯二甲酸二烯丙酯(DAP)、苯并环丁烯(BCB)、聚脂、丙烯酸酯、氟素聚合物、聚亚苯基氧化物、聚酰亚胺、酚醛树脂、聚砜、硅素聚合物、BT树脂(Bismaleimide-Triazine modified epoxy resin)、氰酸聚酯、聚乙烯、聚碳酸酯树脂、丙烯腈-丁二烯-苯乙烯共聚物、聚对苯二甲酸乙二酯(PET)、聚对苯二甲酸丁二酯(PBT)、液晶高分子(liquid crystal polyester,LCP)、聚酰胺(PA)、尼龙6、共聚聚甲醛(POM)、聚苯硫醚(PPS)、聚碳酸脂(polycarbonate,PC)、聚甲基丙烯酸甲脂(polymethacrylate,PMMA)、ABS树脂(Acrylonitrile Butadiene Styrene,ABS)或环状烯烃共聚物(COC)。
同样地,由于本实施例的第二绝缘层170也可利用激光、等离子体或机械钻孔来选择性移除其表面的防镀膜并粗化其表面,以使第二绝缘层170可直接电镀而形成第二导通孔175等导电结构。因此,本实施例的第二绝缘层170也无须混有可经由激光、等离子体或机械刀具激活为可进行金属化镀膜的金属氧化复合物,也就是说,本实施例的第二绝缘层170的材料可不包括例如锌、铜、银、金、镍、钯、铂、钴、铑、铱、铟、铁、锰、铝、铬、钨、钒、钽或钛等金属氧化复合物。当然,本实施例仅用以举例说明,本发明并不以此为限。
在本实施例中,封装结构100还可包括如图8B所示的至少一第二半导体元件180、第二图案化线路层190以及多个焊球195,其中,第二半导体元件180设置于第二绝缘材170上并电性连接如图8A所示的第二导通孔175。第二图案化线路层190设置于第二绝缘材170的上表面并电性连接第二半导体元件180,而焊球195则设置于第一绝缘材120的下表面,并电性连接第一导通孔130,以使封装结构100得以经由焊球195而连接至另一电子装置。在本实施例中,第二半导体元件180可包括多个有源元件和/或多个无源元件,当然,本实施例仅用以举例说明,本发明并不限制第二半导体元件180的种类与数量。
在本实施例中,第二图案化线路层190其制作方法可相似于第一图案化线路层150,也是利用激光、等离子体或机械钻孔刻划出对应于第二图案化线路层190的线路沟槽,并粗化此线路沟槽的表面,使其适于吸附化镀液内的种晶,如此,本实施例可先对第二绝缘材170进行化镀,以于线路沟槽内形成种子层,接着再利用此种子层作为导电路径而电镀形成填充线路沟槽的第二图案化线路层190。因此,依上述处理所形成的第二图案化线路层190的底面会低于第二绝缘材170的上表面。换句话说,依上述处理所形成的第二图案化线路层190会内埋在第二绝缘材170内。
图9至图14是依照本发明的一实施例的一种封装结构的制作方法的局部剖面示意图。上述的封装结构100可衍生出一种封装结构的制作方法,其可包括下列步骤。首先,提供如图9所示的绝缘材120。接着,请参照图10,形成防镀膜124在绝缘材120上,其中,防镀膜124可例如全面性覆盖绝缘材120的表面。之后,可对防镀膜124进行烘烤,再利用激光、等离子体或机械刀具形成如图13所示的线路沟槽152在绝缘材120上,接着对绝缘材120进行清洁及烘烤处理。在本实施例中,以激光、等离子体或机械刀具刻划所形成的各线路沟槽152的内壁为粗糙表面,因而适于吸附化镀液内的种晶,因此,便可接着对绝缘层120进行化镀处理,再对绝缘材120进行清洁及烘烤处理,以促使线路沟槽152的粗糙表面吸附化镀液内的种晶,以形成如图14所示的种子层154在线路沟槽152内。之后再以种子层154作为导电路径而形成如图14所示的第一图案线路层150在绝缘材120上,此图案线路层150填充于线路沟槽152内,且图案化线路层150的底面低于绝缘材120的上表面。
在本实施例中,绝缘材120可例如为卷带式绝缘材,以便于利用卷对卷(reel toreel)的形式来进行上述连续式的处理,其中,绝缘材120可为聚亚酰胺(polyimide),以作为薄膜覆晶封装(chip on film,COF)的绝缘薄膜,也可为预浸材(pre-preg),以应用于球栅阵列封装(Ball Grid Array,BGA)、高密度互连(High Density Interconnect,HDI)基板或平面栅格阵列封装(Land Grid Array,LGA)。绝缘材120的材料可与前述的第一绝缘材120及第二绝缘材170相同。
此外,本实施例的封装结构的制作方法也可在形成防镀膜124后利用相似的手法形成第一导通孔130。详细而言,本实施例可利用激光、等离子体或机械刀具形成多个通孔122在绝缘材120上,如此,以激光、等离子体或机械刀具咬孔所形成的通孔122的内壁如图11所示的为粗糙表面,因而适于吸附化镀液内的种晶,因此,便可接着进行化镀处理,以形如图11所示的成种子层132在通孔122内。之后再以种子层132作为导电路径而形成如图12所示的导通孔130。在本实施例中,图案化线路层150电性连接导通孔130,且导通孔130与图案化线路层150可同时形成,也可如图9至图14所示的先后分别形成。本发明并不限制导通孔130与图案化线路层150的处理先后顺序。
在一实施例中,上述的绝缘材120可提供在基材110上,并使绝缘材120至少包覆基材110的彼此相对的顶面及底面。在本实施例中,基材110可为如图1所示的包括多个贯孔112的导线架,本实施例的结构则可为如图4所示的封装结构100,而导通孔130即可为位于基材110的贯孔112中的第一导通孔130,其贯穿填充于贯孔112内的绝缘材120。如此,即可大致完成本实施例的封装结构的制作。
图15至图18是依照本发明的另一实施例的一种封装结构的制作方法的局部剖面示意图。在此必须说明的是,本实施例的封装结构的制作方法与前述的实施例相似,因此,本实施例沿用前述实施例的元件标号与部分内容,其中采用相似的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,本实施例不再重复赘述。
在本实施例中,封装结构的制作方法是先将绝缘材220提供于基材210上,其中,基材210可如图15所示的包括多个电性接点212的晶片210。在一实施例中,晶片210还可包括多个硅通孔214,而电性接点212则依需要而可选择性电性连接硅通孔214。在本实施例中,晶片210可由呈阵列排列的多个芯片所组成,而绝缘材220则包覆此晶片。绝缘材220可如图15所示的至少覆盖晶片210的顶面和/或底面,并覆盖上述的电性接点212。一般而言,绝缘材220可至少覆盖晶片210的顶面。在晶片210包括多个硅通孔214的实施例中,绝缘材220可至少覆盖晶片210的顶面及底面。须说明的是,为了图面简洁,图15至图18仅显示晶片210中的两个芯片作为处理流程的剖面示意,任何所属技术领域中技术人员应了解,图15至图18所显示的制作流程是施作于整个晶片210。
接着,可利用相似于第一导通孔130的制作方法以激光或等离子体粗化及直接电镀的方式形成导通孔230,使其如图16所示的贯穿绝缘材220,并电性连接至电性接点212。
接着,再利用相似于第一图案化线路层150的制作方法以激光、等离子体或机械刀具粗化及直接电镀的方式形成图案化线路层250,其中,图案化线路层250电性连接导通孔230及电性接点212。之后,再如图18所示的设置至少一半导体元件280在绝缘材220上,且半导体元件280电性连接图案化线路层250。如此,即可大致完成本实施例的封装结构200的制作。
就结构而言,依上述制作方法所制成的封装结构200可包括基材210、绝缘材、多个第一导通孔以及第一图案化线路层。基材210可如图15所示的包括多个电性接点212以及如图16所示的多个基材贯孔214。在本实施例中,基材210可为如图15所示的晶片中的多个芯片的其中之一。进一步而言,基材贯孔214可为芯片的硅通孔214,其贯穿基材210并电性连通基材210的顶面及底面。电性接点212可例如设置于基材210的顶面。绝缘材220设置于基材210上并至少覆盖材210的顶面以及底面。第一导通孔230设置于绝缘材220上并电性连接电性接点212。详细而言,第一导通孔230可设置于覆盖基材210的顶面的绝缘材220,并电性连接电性接点212。图案化线路层250包括第一图案化线路层及第二图案化线路层,第一图案化线路层250可设置于覆盖基材210的顶面的绝缘材220的第一表面并电性连接第一导通孔230。第一图案化线路层250的下表面低于绝缘材220的第一表面。
在本实施例中,封装结构200还包括多个第二导通孔230。第二导通孔230贯穿覆盖基材210的底面的绝缘材220,并电性连接基材贯孔214。第二图案化线路层250设置于覆盖基材210的底面的绝缘材220的第二表面,并电性连接第二导通孔230。第二图案化线路层250的下表面低于绝缘材220的第二表面。并且,封装结构200还可包括至少一半导体元件280,其设置于绝缘材220上并电性连接第一和/或第二图案化线路层250。本实施例仅显示一层绝缘材220作为示意,但本发明并不限定绝缘层的数量,可视实际产品需求重复图15至图18的处理而在绝缘材220上依序堆叠多层线路层及绝缘材。
图19至图22是依照本发明的另一实施例的一种封装结构的制作方法的局部剖面示意图。在此必须说明的是,本实施例的封装结构的制作方法与前述的实施例相似,因此,本实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,本实施例不再重复赘述。
请参照图19,本实施例的封装结构的制作方法是先将绝缘材220提供于基材210上,其中,绝缘材220包覆基材(晶片)210的顶面以及侧面,且基材210可为包括多个电性接点212的晶片210。在本实施例中,晶片210可由呈阵列排列的多个芯片所组成,而绝缘材220则包覆此晶片。在本实施例中,绝缘材220可如图19所示的至少包覆基材(晶片)210的顶面以及侧面,并覆盖上述的电性接点212。
之后,便可利用相似于前述导通孔的制作方法,以激光或等离子体粗化及直接电镀的方式形成第一导通孔230,使其如图20所示的贯穿绝缘材220,并电性连接至电性接点212。接着,再利用相似于前述的图案化线路层的制作方法,以激光、等离子体或机械刀具粗化及直接电镀的方式形成第一图案化线路层250,其中,第一图案化线路层250电性连接导通孔230及电性接点212。
之后,可再如图21所示的形成多个焊球290在绝缘材220的第一表面并与第一图案化线路层250电性连接。至此,本实施例的封装结构200a的制作方法即可大致完成。
图22至图24是依照本发明的另一实施例的一种封装结构的制作方法的局部剖面示意图。在此必须说明的是,本实施例的封装结构的制作方法与前述的实施例相似,因此,本实施例沿用前述实施例的元件标号与部分内容,其中采用相同的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,本实施例不再重复赘述。
请参照图22及23,本实施例的封装结构的制作方法可在形成第一图案化线路层250之后,再形成如图23所示的第二绝缘材260在绝缘材220的第一表面上,之后,再利用相似于前述导通孔的制作方法,以激光或等离子体粗化及直接电镀的方式形成第三导通孔270,使其如图24所示的贯穿第二绝缘材260,并电性连接至第一图案化线路层250。
接着,再利用相似于前述的图案化线路层的制作方法,以激光、等离子体或机械刀具粗化及直接电镀的方式形成第三图案化线路层275,其中,第三图案化线路层275电性连接第三导通孔270。之后,可再如图24所示的形成多个焊球290在第二绝缘材260上,且焊球290与第二图案化线路层275电性连接。至此,本实施例的封装结构200b的制作方法即可大致完成。
综上所述,本发明利用激光、等离子体或机械钻孔在绝缘层上形成对应于线路、接垫及导通孔等导电结构的沟槽,由于以激光、等离子体或机械钻孔所形成的沟槽的表面较为粗糙,因而适于吸附化镀液内的种晶,因此,本发明的封装结构的制作方法可先对绝缘材进行化镀,以于沟槽内形成种子层,接着再利用此种子层作为导电路径而电镀形成填充沟槽的线路、接垫及导通孔等导电结构。如此,本发明的封装结构及封装结构的制作方法可直接在绝缘层上进行化镀及电镀而形成线路、接垫及导通孔等导电结构,因而可有效简化封装结构的处理,并且,本发明只须通过激光、等离子体或机械钻孔在绝缘层上刻划出对应的沟槽图案即可对其进行化镀及电镀,因而可大幅提升线路的设计弹性。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求书所界定的为准。

Claims (40)

1.一种封装结构,其特征在于,包括:
基材,包括多个贯孔;
第一绝缘材,包覆所述基材并填充于所述多个贯孔内;
多个第一导通孔,位于所述多个贯孔中,并贯穿填充于所述多个贯孔内的所述第一绝缘材;
多个接垫,设置于所述第一绝缘材的上表面及相对于所述上表面的下表面,并电性连接所述多个第一导通孔,位于所述上表面的接垫的底面低于所述第一绝缘材的所述上表面,位于所述下表面的接垫的底面低于所述第一绝缘材的所述下表面;以及
第一图案化线路层,设置于所述第一绝缘材的所述上表面并连接所述多个第一导通孔与所述多个接垫,所述第一图案化线路层的底面低于所述第一绝缘材的所述上表面。
2.根据权利要求1所述的封装结构,所述第一绝缘材的材料包括环氧化合物、邻苯二甲酸二烯丙酯、苯并环丁烯、聚脂、丙烯酸酯、氟素聚合物、聚亚苯基氧化物、聚酰亚胺、酚醛树脂、聚砜、硅素聚合物、BT树脂、氰酸聚酯、聚乙烯、聚碳酸酯树脂、丙烯腈-丁二烯-苯乙烯共聚物、聚对苯二甲酸乙二酯、聚对苯二甲酸丁二酯、液晶高分子、聚酰胺、尼龙6、共聚聚甲醛、聚苯硫醚、聚碳酸脂、聚甲基丙烯酸甲脂、ABS树脂或环状烯烃共聚物。
3.根据权利要求1所述的封装结构,所述第一绝缘材的材料不包括适于被激光、等离子体或机械刀具激活为可进行金属化镀膜的金属氧化复合物。
4.根据权利要求1所述的封装结构,所述第一绝缘材至少包覆所述基材的顶面以及相对所述顶面的底面,各所述贯孔连通所述顶面及所述底面。
5.根据权利要求1所述的封装结构,还包括至少一第一半导体元件,设置于所述第一绝缘材的所述上表面,并电性连接所述多个第一导通孔。
6.根据权利要求5所述的封装结构,所述至少一第一半导体元件包括多个有源元件或多个无源元件。
7.根据权利要求5所述的封装结构,还包括第二绝缘材,设置于所述第一绝缘材的所述上表面并覆盖所述至少一第一半导体元件及所述多个接垫。
8.根据权利要求7所述的封装结构,所述第二绝缘材的材料包括环氧化合物、邻苯二甲酸二烯丙酯、苯并环丁烯、聚脂、丙烯酸酯、氟素聚合物、聚亚苯基氧化物、聚酰亚胺、酚醛树脂、聚砜、硅素聚合物、BT树脂、氰酸聚酯、聚乙烯、聚碳酸酯树脂、丙烯腈-丁二烯-苯乙烯共聚物、聚对苯二甲酸乙二酯、聚对苯二甲酸丁二酯、液晶高分子、聚酰胺、尼龙6、共聚聚甲醛(、聚苯硫醚、聚碳酸脂、聚甲基丙烯酸甲脂、ABS树脂或环状烯烃共聚物。
9.根据权利要求7所述的封装结构,还包括多个第二导通孔,贯穿所述第二绝缘材并连接所述多个接垫。
10.根据权利要求9所述的封装结构,还包括至少一第二半导体元件,设置于所述第二绝缘材上并电性连接所述多个第二导通孔。
11.根据权利要求10所述的封装结构,所述至少一第二半导体元件包括多个有源元件或多个无源元件。
12.根据权利要求7所述的封装结构,还包括第二图案化线路层,设置于所述第二绝缘材的上表面。
13.根据权利要求12所述的封装结构,所述第二图案化线路层的底面低于所述第二绝缘材的上表面。
14.根据权利要求1所述的封装结构,还包括多个焊球,设置于所述第一绝缘材相对所述上表面的下表面,并电性连接所述多个第一导通孔。
15.根据权利要求1所述的封装结构,所述基材包括导线架。
16.根据权利要求1所述的封装结构,还包括底面图案化线路层,设置于所述第一绝缘材的所述下表面并连接所述多个第一导通孔与所述多个接垫,所述底面图案化线路层的底面低于所述第一绝缘材的所述下表面。
17.一种封装结构,其特征在于,包括:
基材,包括多个电性接点、顶面以及相对所述顶面的底面,所述多个电性接点设置于所述顶面;
第一绝缘材,设置于所述基材上并至少覆盖所述顶面;
多个第一导通孔,设置于所述第一绝缘材上并电性连接所述多个电性接点;以及
第一图案化线路层,设置于所述第一绝缘材的第一表面并电性连接所述多个第一导通孔,所述第一图案化线路层的下表面低于所述第一绝缘材的所述第一表面。
18.根据权利要求17所述的封装结构,所述基材还包括多个基材贯孔,贯穿所述基材并电性连通所述基材的所述顶面及所述底面。
19.根据权利要求18所述的封装结构,所述第一绝缘材覆盖相对所述顶面的底面。
20.根据权利要求19所述的封装结构,还包括:
多个第二导通孔,贯穿覆盖所述底面的所述第一绝缘材并电性连接所述多个基材贯孔;以及
第二图案化线路层,设置于覆盖所述底面的所述第一绝缘材的第二表面并电性连接所述多个第二导通孔,所述第二图案化线路层的下表面低于所述第一绝缘材的所述第二表面。
21.根据权利要求20所述的封装结构,还包括至少一半导体元件,设置于所述绝缘层上并电性连接所述第一图案化线路层或所述第二图案化线路层。
22.根据权利要求17所述的封装结构,还包括多个焊球,设置于所述第一表面并与所述第一图案化线路层电性连接。
23.根据权利要求17所述的封装结构,所述第一绝缘材包覆所述顶面以及所述基材的侧面。
24.根据权利要求17所述的封装结构,还包括:
第二绝缘材,设置于所述第一表面上;
多个第三导通孔,贯穿所述第二绝缘材并电性连接所述第一图案化线路层;以及
第三图案化线路层,设置于所述第二绝缘材上并电性连接所述多个第三导通孔,所述第三图案化线路层的下表面低于所述第二绝缘材的上表面。
25.根据权利要求24所述的封装结构,还包括:
多个焊球,设置于所述第二绝缘材上并与所述第二图案化线路层电性连接。
26.一种封装结构的制作方法,其特征在于,包括:
提供第一绝缘材;
以激光或等离子体形成多个线路沟槽在所述第一绝缘材上,其中各所述线路沟槽的内壁为粗糙表面;
形成种子层在所述多个线路沟槽内;以及
以所述种子层作为导电路径形成第一图案化线路层在所述第一绝缘材上,所述第一图案化线路层填充于所述多个线路沟槽内,其中所述第一图案化线路层的底面低于所述第一绝缘材的上表面。
27.根据权利要求26所述的封装结构的制作方法,所述第一绝缘材的材料包括环氧化合物、邻苯二甲酸二烯丙酯、苯并环丁烯、聚脂、丙烯酸酯、氟素聚合物、聚亚苯基氧化物、聚酰亚胺、酚醛树脂、聚砜、硅素聚合物、BT树脂、氰酸聚酯、聚乙烯、聚碳酸酯树脂、丙烯腈-丁二烯-苯乙烯共聚物、聚对苯二甲酸乙二酯、聚对苯二甲酸丁二酯、液晶高分子、聚酰胺、尼龙6、共聚聚甲醛、聚苯硫醚、聚碳酸脂、聚甲基丙烯酸甲脂、ABS树脂或环状烯烃共聚物。
28.根据权利要求26所述的封装结构的制作方法,所述第一绝缘材包括卷带式绝缘材。
29.根据权利要求26所述的封装结构的制作方法,提供所述第一绝缘材的步骤包括:
提供所述第一绝缘材在基材上,所述第一绝缘材至少包覆所述基材的顶面;以及
形成多个第一导通孔在所述第一绝缘材上,所述第一图案化线路层电性连接所述多个第一导通孔。
30.根据权利要求29所述的封装结构的制作方法,所述基材为包括多个贯孔的导线架,所述第一绝缘材填充于所述多个贯孔内。
31.根据权利要求30所述的封装结构的制作方法,形成所述多个第一导通孔在所述第一绝缘材上的步骤包括:
以激光、等离子体或机械钻孔形成多个通孔在所述第一绝缘材上,其中所述多个通孔分别位于所述多个贯孔中,并贯穿填充于所述多个贯孔内的所述第一绝缘材;以及
对所述多个通孔进行电镀处理,以形成所述多个第一导通孔。
32.根据权利要求29所述的封装结构的制作方法,所述基材为包括多个电性接点的晶片,所述多个第一导通孔连接所述多个电性接点。
33.根据权利要求32所述的封装结构的制作方法,所述晶片还包括多个硅通孔,电性连接所述多个电性接点。
34.根据权利要求33所述的封装结构的制作方法,所述第一绝缘材还覆盖相对所述顶面的底面。
35.根据权利要求34所述的封装结构的制作方法,还包括:
形成多个第二导通孔在覆盖所述底面的所述第一绝缘材上,且所述多个第二导通孔贯穿所述第一绝缘材并电性连接所述多个硅通孔;以及
第二图案化线路层,设置于覆盖所述底面的所述第一绝缘材的第二表面并电性连接所述多个第二导通孔,所述第二图案化线路层的下表面低于所述第一绝缘材的所述第二表面。
36.根据权利要求29所述的封装结构的制作方法,还包括:
设置半导体元件在所述第一绝缘材上,且所述半导体元件电性连接所述第一图案化线路层。
37.根据权利要求29所述的封装结构的制作方法,还包括多个焊球,设置于所述第一表面并与所述第一图案化线路层电性连接。
38.根据权利要求29所述的封装结构的制作方法,所述第一绝缘材包覆所述顶面以及所述基材的侧面。
39.根据权利要求29所述的封装结构的制作方法,还包括:
形成第二绝缘材在所述第一表面上;
形成多个第三导通孔在所述第二绝缘材上,其特征在于,所述多个第三导通孔贯穿所述第二绝缘材并电性连接所述第一图案化线路层;以及
形成第三图案化线路层在所述第二绝缘材上并电性连接所述多个第三导通孔,所述第三图案化线路层的下表面低于所述第二绝缘材的上表面。
40.根据权利要求39所述的封装结构的制作方法,还包括:
形成多个焊球在所述第二绝缘材上,且所述多个焊球与所述第二图案化线路层电性连接。
CN201710093316.3A 2017-01-11 2017-02-21 封装结构及封装结构的制作方法 Pending CN108307590A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106100819 2017-01-11
TW106100819A TW201826893A (zh) 2017-01-11 2017-01-11 封裝結構及封裝結構的製作方法

Publications (1)

Publication Number Publication Date
CN108307590A true CN108307590A (zh) 2018-07-20

Family

ID=62872519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710093316.3A Pending CN108307590A (zh) 2017-01-11 2017-02-21 封装结构及封装结构的制作方法

Country Status (2)

Country Link
CN (1) CN108307590A (zh)
TW (1) TW201826893A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021097614A1 (zh) * 2019-11-18 2021-05-27 苏州新光维医疗科技有限公司 集成式微型焊板结构及其制作工艺

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956052A (en) * 1974-02-11 1976-05-11 International Business Machines Corporation Recessed metallurgy for dielectric substrates
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US20060087044A1 (en) * 2003-05-07 2006-04-27 Bernd Goller Electronic component, and system carrier and panel for producing an electronic component
JP2006138719A (ja) * 2004-11-11 2006-06-01 Jsr Corp シート状プローブおよびシート状プローブの製造方法ならびにその応用
CN101589468A (zh) * 2007-01-17 2009-11-25 Nxp股份有限公司 具有通过衬底的通路孔的系统级封装
CN102318451A (zh) * 2008-12-13 2012-01-11 万佳雷射有限公司 用于激光加工相对窄和相对宽的结构的方法和设备
US20130328211A1 (en) * 2012-06-06 2013-12-12 Shinko Electric Industries Co., Ltd. Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
CN104600059A (zh) * 2015-02-03 2015-05-06 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956052A (en) * 1974-02-11 1976-05-11 International Business Machines Corporation Recessed metallurgy for dielectric substrates
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7312103B1 (en) * 2002-05-01 2007-12-25 Amkor Technology, Inc. Method for making an integrated circuit substrate having laser-embedded conductive patterns
US20060087044A1 (en) * 2003-05-07 2006-04-27 Bernd Goller Electronic component, and system carrier and panel for producing an electronic component
JP2006138719A (ja) * 2004-11-11 2006-06-01 Jsr Corp シート状プローブおよびシート状プローブの製造方法ならびにその応用
CN101589468A (zh) * 2007-01-17 2009-11-25 Nxp股份有限公司 具有通过衬底的通路孔的系统级封装
CN102318451A (zh) * 2008-12-13 2012-01-11 万佳雷射有限公司 用于激光加工相对窄和相对宽的结构的方法和设备
US20130328211A1 (en) * 2012-06-06 2013-12-12 Shinko Electric Industries Co., Ltd. Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
CN104600059A (zh) * 2015-02-03 2015-05-06 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021097614A1 (zh) * 2019-11-18 2021-05-27 苏州新光维医疗科技有限公司 集成式微型焊板结构及其制作工艺
GB2604516A (en) * 2019-11-18 2022-09-07 Scivita Med Tech Co Ltd Integrated miniature welding plate structure and manufacturing process therefor

Also Published As

Publication number Publication date
TW201826893A (zh) 2018-07-16

Similar Documents

Publication Publication Date Title
CN105228341B (zh) 印刷电路板、封装基板及其制造方法
US10256180B2 (en) Package structure and manufacturing method of package structure
CN102867798B (zh) 无核心层的封装基板及其制造方法
JP3015712B2 (ja) フィルムキャリアおよびそれを用いてなる半導体装置
US20150357277A1 (en) Wiring substrate
CN100570841C (zh) 制作电路化衬底的方法
US7399661B2 (en) Method for making an integrated circuit substrate having embedded back-side access conductors and vias
CN104428892A (zh) 用于基板核心层的方法和装置
CN104253092B (zh) 分层衬底上有嵌入载盘的集成电路封装系统及其制造方法
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
TWI646879B (zh) 柔性電路板、電路板元件及柔性電路板的製作方法
CN107170689B (zh) 芯片封装基板
CN101431031B (zh) 半导体封装件及其制法
US20100239857A1 (en) Structure of embedded-trace substrate and method of manufacturing the same
US11296042B2 (en) Triode packaging method and triode
JP2014239218A (ja) 半導体パッケージ基板及び半導体パッケージ基板の製造方法
US20110297423A1 (en) Printed circuit board and method of manufacturing the same
JP2014063932A (ja) 配線基板及びその製造方法
KR20110098677A (ko) 다층 배선 기판 및 그 제조방법
CN108307590A (zh) 封装结构及封装结构的制作方法
JP2017135364A (ja) 印刷回路基板およびこれを具備した電子素子パッケージ
US20160353572A1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
TWI511628B (zh) 承載電路板、承載電路板的製作方法及封裝結構
CN100591193C (zh) 布线基板、布线材料、覆铜层压板以及布线基板的制造方法
CN108695290A (zh) 封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180720