CN101221908B - 具有凸块的基板工艺及其结构 - Google Patents
具有凸块的基板工艺及其结构 Download PDFInfo
- Publication number
- CN101221908B CN101221908B CN2008100014884A CN200810001488A CN101221908B CN 101221908 B CN101221908 B CN 101221908B CN 2008100014884 A CN2008100014884 A CN 2008100014884A CN 200810001488 A CN200810001488 A CN 200810001488A CN 101221908 B CN101221908 B CN 101221908B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- projection
- conducting elements
- circuits
- conducting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
本发明公开了一种具有凸块的基板工艺及基板结构。该基板工艺包含下列步骤:首先,提供具有本体及多个导电元件的金属基材,接着,形成第一介电层于该本体,且该第一介电层包覆该导电元件,之后,形成多个线路及多个接点于该第一介电层的表面,且该接点电连接该导电元件,接着,形成第二介电层于该第一介电层的该表面,该第二介电层覆盖该线路,最后,图案化该本体以形成多个凸块,该凸块通过该导电元件电连接该接点。本发明通过蚀刻该本体以形成该凸块,其可使该凸块与该导电元件间的结合强度佳,且可降低工艺成本。
Description
技术领域
本发明涉及一种基板工艺及其结构,特别涉及一种具有凸块的基板工艺及其结构。
背景技术
已知封装构造除了基板及芯片之外,也可包含有转接板或外部元件,其中基板的设计多为双面线路设计以符合功能性及避免接点距离过小而短路的情形,而为了符合功能性及增加接点间距,基板的层数会随之增加,使得封装构造的厚度无法缩小,再者,基板中所叠合的层数越多,其电性功能发生短路的机率会提高,此外,一般基板是以焊球电连接至外部元件,然已知焊球的厚度约为350μm,焊球与焊球的间距较大以防止短路,因此基板则无法符合高密度及微细间距的要求。
发明内容
本发明的主要目的在于提供一种具有凸块的基板工艺,首先,提供金属基材,该金属基材具有本体及多个导电元件,该导电元件形成于该本体的下表面,接着,形成第一介电层于该本体的该下表面,且该第一介电层包覆该导电元件,该第一介电层具有第一表面及第二表面,之后,形成多个第一线路及多个接点于该第一介电层的该第二表面,且该接点电连接该导电元件,接着,形成第二介电层于该第一介电层的该第二表面,该第二介电层覆盖该第一线路,最后,图案化该本体以形成多个凸块,该凸块通过该导电元件电连接该接点。由于该凸块由该本体蚀刻形成,因此该凸块与该导电元件的结合强度佳,且可降低工艺成本。
本发明的另一目的在于提供一种具有凸块的基板结构,其中该凸块与该导电元件之间可形成有多个第二线路及多个第三线路,该凸块与该导电元件通过该第二线路及该第三线路形成电连接。
依本发明的一种具有凸块的基板工艺,首先,提供金属基材,该金属基材具有本体及多个导电元件,该本体具有上表面及下表面,该导电元件形成于该本体的该下表面,接着,形成第一介电层于该本体的该下表面,且该第一介电层包覆该导电元件,该第一介电层具有第一表面及第二表面,之后,形成多个第一线路及多个接点于该第一介电层的该第二表面,且该接点电连接该导电元件,接着,形成第二介电层于该第一介电层的该第二表面,该第二介电层覆盖该第一线路,最后,图案化该本体以形成多个凸块,该凸块通过该导电元件电连接该接点。
附图说明
图1A至1G为依据本发明第一具体实施例的一种具有凸块的基板工艺的截面示意图。
图2为依据本发明该第一具体实施例恶一种具有凸块的基板的截面示意图。
图3A至3G为依据本发明第二具体实施例的另一种具有凸块的基板工艺的截面示意图。
图4A至4E为依据本发明该第二具体实施例的该具有凸块的基板工艺先前步骤的截面示意图。
图5为依据本发明该第二具体实施例的另一种具有凸块的基板的截面示意图。
附图标记说明
10光致抗蚀剂层(第三光致抗蚀剂层)
20第一光致抗蚀剂层 30第二光致抗蚀剂层
31开口 110金属基材
110’基板 111本体
111a上表面 111b下表面
112导电元件 113第一介电层
113a第一表面 113b第二表面
114第一金属层 114a线路
114b接点 115第二介电层
116凸块 117第二金属层
210金属基材 210’基板
211本体 211a上表面
211b下表面 212导电元件
213第一介电层 213a第一表面
213b第二表面 214第一金属层
214a第一线路 214b接点
215第二介电层 216凸块
217第二金属层 218第二线路
219第三线路
具体实施方式
请参阅图1A至1G,依据本发明的第一具体实施例揭示一种具有凸块的基板工艺,首先,请参阅图1A,提供金属基材110,该金属基材110的材料可为铜,该金属基材110的厚度约为250至400μm,该金属基材110具有本体111及多个导电元件112,该本体111具有上表面111a及下表面111b,该导电元件112形成于该本体111的该下表面111b,在本实施例中,该导电元件112为半蚀刻该金属基材110所形成,该导电元件112的厚度约为40至100μm,接着,请参阅图1B,形成第一介电层113于该本体111的该下表面111b,且该第一介电层113包覆该导电元件112,该第一介电层113具有第一表面113a及第二表面113b,该第一介电层113的材料选自于加强碳碳复合材料(reinforced carbon,RCC)或聚丙烯(polypropylene,PP),该第一介电层113厚度约为35μm,在本实施例中,该第一介电层113为加强碳碳复合材料,之后,请参阅图1C,在本实施例中,压合形成第一金属层114于该第一介电层113的该第二表面113b,接着,请参阅图1D,图案化该第一金属层114,例如以蚀刻方式图案化该第一金属层114,以形成多个线路114a及多个接点114b于该第一介电层113的该第二表面113b,且该接点114b电连接该导电元件112,该第一金属层114的材料为铜,该第一金属层114厚度约为12μm,之后,请参阅图1E,形成第二介电层115于该第一介电层113的该第二表面113b,该第二介电层115至少覆盖该线路114a,该第二介电层115可为防焊层,该第二介电层115的厚度约为30μm,接着,请参阅图1F,形成一光致抗蚀剂层10于该本体111的该上表面111a,最后,请参阅图1G,图案化该本体111以形成多个凸块116,在本实施例中,该凸块116是以蚀刻方式所形成,其是蚀刻该本体111至该第一介电层113所而成,该凸块116是以该导电元件112电连接该接点114b,通过上述步骤可形成具有凸块的基板110’,此外,请参阅图2,可形成第二金属层117于该接点114b,且该第二金属层117亦可形成于该凸块116上,该第二金属层117可以电镀或无电电镀等方法形成,该第二金属层117用以保护该接点114b及该凸块116,该第二金属层117的材料为镍/金。由于该凸块116由该本体111蚀刻形成,因此该凸块116与该导电元件112的结合强度佳,且可降低工艺成本。再者,该凸块116的厚度约为120μm,与已知焊球的厚度350μm比较之下,该凸块116之间具有细间距的优点。
请参阅图3A至3G,依据本发明的第二具体实施例,其揭示另一种具有凸块的基板工艺,首先,请参阅图3A,提供金属基材210,该金属基材210的材料为铜,该金属基材210具有本体211及多个导电元件212,该本体211具有上表面211a及下表面211b,该本体211的厚度约为100至200μm,该导电元件212形成于该本体211的该下表面211b,在本实施例中,该导电元件212是以电镀法所形成,其中在形成该导电元件212的步骤前另包含有下列步骤,首先,请参阅图4A,在该本体211的该下表面211b形成第一光致抗蚀剂层20,该第一光致抗蚀剂层20亦可同时形成于该上表面211a,在本实施例中,该下表面211b的该第一光致抗蚀剂层20已图案化,接着,请参阅图4B,以该第一光致抗蚀剂层20为掩模,电镀形成多个第二线路218于该本体211的该下表面211b,该第二线路218的材料为镍,之后,请参阅图4C,可电镀形成多个第三线路219于该第二线路218上,该第三线路219的材料为铜,接着,请参阅图4D,形成第二光致抗蚀剂层30于该第一光致抗蚀剂层20,该第二光致抗蚀剂层30具有多个开口31,该开口31显露出该第三线路219,之后,请参阅图4E,形成该导电元件212于该开口31内,该导电元件212可以电镀方式形成于该开口31,最后,移除该第一光致抗蚀剂层20及该第二光致抗蚀剂层30,以形成如图3A所示的该具有该本体211及该导电元件212的金属基材210,在本实施例中,该导电元件212的厚度约为30至50μm,该第二线路218形成于该本体211与该导电元件212间,该第三线路219形成于该第二线路218与该导电元件212间。接着,请继续参阅图3B,形成第一介电层213于该本体211的该下表面211b,且该第一介电层213是以包覆该导电元件212,该第一介电层213具有第一表面213a及第二表面213b,在本实施例中,该第一介电层213为加强碳碳复合材料,该第一介电层213的厚度约为35μm,之后,请参阅图3C,在本实施例中,压合形成第一金属层214于该第一介电层213,接着,请参阅图3D,图案化该第一金属层214,以形成多个线路214a及多个接点214b于该第一介电层213的该第二表面213b,且该接点214b电连接该导电元件212,该第一金属层214的材料为铜,该第一金属层214的厚度约为12μm,之后,请参阅图3E,形成第二介电层215于该第一介电层213,该第二介电层215至少覆盖该线路214a,该第二介电层215可为防焊层,该第二介电层215的厚度约为30μm,接着,请参阅图3F,形成第三光致抗蚀剂层10于该本体211的该上表面211a,最后,请参阅图3G,图案化该本体211以形成多个凸块216,在本实施例中,该凸块216是以蚀刻方式所形成,其是蚀刻该本体211至该第一介电层213而形成,该凸块216以该导电元件212电连接该接点214b,通过上述步骤可形成一具有凸块的基板210’,此外,请参阅图5,可形成第二金属层217于该接点214b,该第二金属层217的形成方法可为电镀或无电电镀,且该第二金属层217亦可形成于该凸块216上,该第二金属层217的材料为镍/金。
请再参阅图2,依据本发明的该第一具体实施例,其揭示一种具有凸块的基板结构110’,其包含多个导电元件112、第一介电层113、多个线路114a、多个接点114b、第二介电层115以及多个凸块116,该第一介电层113具有第一表面113a及第二表面113b,其中该第一介电层113的材料选自于加强碳碳复合材料(reinforced carbon,RCC)或聚丙烯(polypropylene,PP),该第一介电层113包覆该导电元件112,该线路114a形成于该第一介电层113的该第二表面113b,该接点114b形成于该第一介电层113的该第二表面113b,该接点114b电连接于该导电元件112,该第二介电层115形成于该第一介电层113的该第二表面113b,在本实施例中该第二介电层115为防焊层,该第二介电层115覆盖该线路114a,该凸块116形成于该第一介电层113的该第一表面113a且电连接于该接点114b,优选地,该基板110’另包含有金属层117,该金属层117形成于该凸块116及该接点114b以保护该凸块116及该接点114b,该金属层117的材料可为镍/金。
请再参阅图5,依据本发明的该第二具体实施例,其揭示另一种具有凸块的基板结构210’,其包含多个导电元件212、第一介电层213、多个第一线路214a、多个接点214b、第二介电层215、多个凸块216、金属层217、多个第二线路218以及多个第三线路219,该第一介电层213具有第一表面213a及第二表面213b,该第一介电层213为加强碳碳复合材料,该第一介电层213包覆该导电元件212,该第一线路214a形成于该第一介电层213的该第二表面213b,该接点214b形成于该第一介电层213的该第二表面213b,该接点214b电连接于该导电元件212,该第二介电层215形成于该第一介电层213的该第二表面213b以覆盖该第一线路214a,其中该第二介电层215为防焊层,该凸块216形成于该第一介电层213的该第一表面213a且电连接至该接点214b,该金属层217形成于该凸块216及该接点214b,该第二线路218形成于该凸块216与该导电元件212间,该第三线路219形成于该凸块216与该第二线路218间,该第二线路218与该第三线路219电连接该凸块216与该导电元件212。
本发明的保护范围当视后附的权利要求所界定的为准,本领域技术人员在不脱离本发明的精神和范围内所作的任何变化与修改,均属于本发明的保护范围。
Claims (10)
1.一种具有凸块的基板工艺,其包含:
提供金属基材,该金属基材具有本体及多个导电元件,该本体具有上表面及下表面,该多个导电元件形成于该本体的该下表面;
形成第一介电层于该本体的该下表面,且该第一介电层包覆该多个导电元件,该第一介电层具有第一表面及第二表面;
形成多个第一线路及多个接点于该第一介电层的该第二表面,且该多个接点电连接该多个导电元件;
形成第二介电层于该第一介电层的该第二表面,该第二介电层覆盖该多个第一线路;以及
图案化该本体以形成多个凸块,该多个凸块通过该多个导电元件电连接该多个接点。
2.如权利要求1所述的具有凸块的基板工艺,其中该多个导电元件为半蚀刻该金属基材所形成。
3.如权利要求1所述的具有凸块的基板工艺,其中该多个导电元件是以电镀法所形成。
4.如权利要求1所述的具有凸块的基板工艺,其中在形成该多个第一线路及该多个接点的步骤前另包含有:形成第一金属层于该第一介电层,该多个第一线路及该多个接点为图案化该第一金属层所形成。
5.如权利要求1所述的具有凸块的基板工艺,其中该多个凸块是蚀刻该本体至该第一介电层所形成。
6.如权利要求1所述的具有凸块的基板工艺,其另包含有:形成第二金属层于该多个接点。
7.如权利要求1所述的具有凸块的基板工艺,其另包含有:形成第二金属层于该多个凸块。
8.如权利要求1所述的具有凸块的基板工艺,其中在形成该多个导电元件的步骤前另包含有:形成多个第二线路于该本体的该下表面,以使得该多个第二线路位于该本体与该多个导电元件之间。
9.如权利要求8所述的具有凸块的基板工艺,其另包含有:形成多个第三线路于该多个第二线路,以使得该多个第三线路位于该多个第二线路与该多个导电元件之间。
10.一种具有凸块的基板结构,其包含:
多个导电元件;
第一介电层,其具有第一表面及第二表面,该第一介电层包覆该导电元件;
多个第一线路,其形成于该第一介电层的该第二表面;
多个接点,其形成于该第一介电层的该第二表面,且该接点电连接该导电元件;
第二介电层,其形成于该第一介电层的该第二表面,且该第二介电层覆盖该第一线路;以及
多个凸块,其形成于该第一介电层的该第一表面上且电连接该接点,
其中该多个导电元件与该多个凸块由同一金属基材形成,并且该多个导电元件分别与相对应的凸块直接连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100014884A CN101221908B (zh) | 2008-01-29 | 2008-01-29 | 具有凸块的基板工艺及其结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100014884A CN101221908B (zh) | 2008-01-29 | 2008-01-29 | 具有凸块的基板工艺及其结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101221908A CN101221908A (zh) | 2008-07-16 |
CN101221908B true CN101221908B (zh) | 2010-10-13 |
Family
ID=39631648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100014884A Active CN101221908B (zh) | 2008-01-29 | 2008-01-29 | 具有凸块的基板工艺及其结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101221908B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937748B (zh) * | 2010-07-23 | 2013-03-20 | 日月光半导体制造股份有限公司 | 电阻器模块及其制造方法 |
CN110335858B (zh) * | 2019-06-27 | 2021-04-02 | 深圳第三代半导体研究院 | 一种垂直式堆叠封装芯片及其制备方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1296286A (zh) * | 1999-11-10 | 2001-05-23 | 索尼化学株式会社 | 带有凸点的布线电路基板的制造方法和凸点形成方法 |
CN1921079A (zh) * | 2005-08-26 | 2007-02-28 | 新光电气工业株式会社 | 配线基板的制造方法 |
-
2008
- 2008-01-29 CN CN2008100014884A patent/CN101221908B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1296286A (zh) * | 1999-11-10 | 2001-05-23 | 索尼化学株式会社 | 带有凸点的布线电路基板的制造方法和凸点形成方法 |
CN1921079A (zh) * | 2005-08-26 | 2007-02-28 | 新光电气工业株式会社 | 配线基板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101221908A (zh) | 2008-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8859420B2 (en) | Structure and method of making interconnect element, and multilayer wiring board including the interconnect element | |
US7777352B2 (en) | Semiconductor device with semiconductor device components embedded in plastic package compound | |
CN101286457B (zh) | 布线板及其制造方法 | |
CN103687339B (zh) | 电路板及其制作方法 | |
CN101562950A (zh) | 带电路的悬挂基板的制造方法 | |
US20090249618A1 (en) | Method for manufacturing a circuit board having an embedded component therein | |
CN101282622B (zh) | 电路板及其制造方法 | |
CN103889168A (zh) | 承载电路板、承载电路板的制作方法及封装结构 | |
CN102573278A (zh) | 多层布线基板 | |
CN103416108A (zh) | 印刷电路板及其制造方法 | |
CN101534607B (zh) | 打线基板及其制作方法 | |
TW200504899A (en) | Wiring board and the manufacturing method thereof | |
CN101221908B (zh) | 具有凸块的基板工艺及其结构 | |
CN103929895A (zh) | 具有内埋元件的电路板、其制作方法及封装结构 | |
TW201703592A (zh) | 印刷電路板及製造印刷電路板之方法 | |
CN103025057A (zh) | 布线基板及其制造方法 | |
KR100333775B1 (ko) | 전기 절연 지지대상에 금속 전도체 모델을 형성하기 위한 방법 | |
CN103781292A (zh) | 电路板及其制作方法 | |
US20080303146A1 (en) | Process for manufacturing substrate with bumps and substrate structure | |
CN102480847B (zh) | 线路板及其制造方法 | |
CN207489849U (zh) | 一种集成电路模组结构 | |
CN101339908B (zh) | 电性接触垫的电镀方法及具有电性接触垫的半导体基板 | |
CN100584155C (zh) | 内埋元件的基板制程 | |
TWI385765B (zh) | 內埋式線路結構及其製作方法 | |
JPH1079568A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |