CN100437958C - 芯片封装结构及其制造方法 - Google Patents

芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN100437958C
CN100437958C CNB200510118870XA CN200510118870A CN100437958C CN 100437958 C CN100437958 C CN 100437958C CN B200510118870X A CNB200510118870X A CN B200510118870XA CN 200510118870 A CN200510118870 A CN 200510118870A CN 100437958 C CN100437958 C CN 100437958C
Authority
CN
China
Prior art keywords
chip
packaging structure
insulating barrier
manufacture method
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510118870XA
Other languages
English (en)
Other versions
CN1959948A (zh
Inventor
庄永富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rong rockchips photoelectric technology (Shanghai) Co., Ltd.
Light Ocean Tech Corp
Original Assignee
Taiwan Yingjie Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Yingjie Co Ltd filed Critical Taiwan Yingjie Co Ltd
Priority to CNB200510118870XA priority Critical patent/CN100437958C/zh
Publication of CN1959948A publication Critical patent/CN1959948A/zh
Application granted granted Critical
Publication of CN100437958C publication Critical patent/CN100437958C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

一种芯片封装结构及其制造方法，是以电性连接不同金属层的方式取代传统仅能连接同一金属层的作法，且直接填充保护层于金属层上并包覆芯片及电性连接结构，异于一般涂布防焊层的方法，再者，利用载板作为支撑，使之可制作更轻薄的基板。另外其制造方法是使用封装业现有工艺即可生产，不需增加额外设备或工序，减少印刷电路板的流程，可降低封装成本。

Description

芯片封装结构及其制造方法
技术领域
本发明有关一种芯片封装技术，特别是关于一种制作薄型双面基板(substrate)的芯片封装结构及其制造方法。
背景技术
鉴于半导体科技随着电脑与网络通讯等产品功能急速提升，因此必需具备多元化、可携性与轻薄微小化的需求，使芯片封装制作业脱离传统技术而朝高功率、高密度、轻、薄与微小化等高精密度制作工艺发展。为制作更轻薄的基板，封装工艺必定更为复杂才能作出符合要求的产品，由于工艺复杂，会有损坏率高的疑虑。
发明内容
有鉴于此，本发明是针对上述的困扰，提出一种芯片封装结构及其制造方法，以改善上述的问题。
本发明的目的之一是提供一种芯片封装结构及其制造方法，其是以保护层直接填充于金属层上并包覆芯片及电性连接结构，不仅可以提高可靠度也可以降低成本。
本发明的另一目的是提供一种芯片封装结构及其制造方法，其是以载板做为支撑，使封装工艺方法较现有技术简易，且可依现有流程生产，提高工艺良率。
本发明的又一目的是提供一种芯片封装结构及其制造方法，其是以载板做为支撑，因此可制作更轻薄的基板，符合现有半导体科技产业的需求。
本发明的再一目的是提供一种芯片封装结构及其制造方法，其是以载板做为支撑，当移除载板后可制作双面基板，方便连接于其他电子装置上。
本发明的又一目的是提供一种芯片封装结构及其制造方法，是可使用封装业现有工艺即可生产，不需增加额外设备或工序，减少印刷电路板的流程，可降低封装成本。
根据本发明的芯片封装方法，其包括下列步骤：提供一载板，其上设置一绝缘层与一导电层位于该绝缘层上；移除部分该导电层与部分该绝缘层并暴露出该载板的部分表面；形成一第一金属层于该导电层，该绝缘层与该暴露出的表面；移除部分该第一金属层与部分该导电层并暴露出部分该绝缘层；形成一第二金属层于部分该第一金属层上；设置至少一芯片于部分该第一金属层上；电性连接该芯片至该第一金属层与该第二金属层其中至少之一；形成一保护层包覆该芯片；及移除该载板。
依据本发明的芯片封装结构，其包含：一绝缘层；一导电层，是设置于该绝缘层上；一第一金属层，是设置于该导电层与暴露出的该绝缘层上；一第二金属层，是设置于部分该第一金属层上；至少一芯片，是设置于该第一金属层与该第二金属层其中至少之一；一导电连接结构，是设置于该第一金属层与该第二金属层其中至少之一；及一保护层，其包覆该第一金属层、该第二金属层、该芯片与该部分露出的导电层及该绝缘层。
下面将结合附图对本发明的具体实施例进行详细说明，以更容易了解本发明的目的、技术内容、特点及其所达成的功效。
附图说明
图1至图12为依据本发明一较佳实施例芯片封装结构及及制造方法的各步骤结构剖视图。
具体实施方式
以下是以一较佳实施例来说明本发明芯片封装结构及其制造方法。图1至图12所示为依据本发明一较佳实施例芯片封装结构及其制造方法的各步骤结构剖视图。
请参阅图1，首先，提供一载板10，载板10上设置有一绝缘层20及一导电层30于绝缘层20上。于一实施例中，绝缘层20及导电层30可为一体成型的已商品化结构，例如RCC树脂/铜箔板(RCC resin/copper)。于另一实施例中，可分为三步骤进行，先利用粘贴方式、印刷、旋转涂布、喷涂法或压合法等现有的适当的方法，将绝缘层20，例如一玻璃纤维预浸布，设置在载板10，例如一金属、玻璃、陶瓷、高分子载板上。之后，再利用粘贴方式、印刷、溅镀法、压合法、无电解电镀法或电镀法，将导电层30，例如一铜箔，设置在绝缘层20上。于一实施例中，导电层30表面亦可进行棕化、黑化、化学微蚀、刷磨或喷砂等现有的粗化处理。
接着，请参阅第2A图，移除部分导电层30以形成复数个第一图案化凹槽40作为后续移除绝缘层20的掩膜。于一实施例中，移除导电层30的方式可利用现有的的光刻工艺、模具蚀刻或激光雕刻等方法制作。之后，于该等第一图案化凹槽40部分接续移除部份绝缘层20形成暴露出部份载板10的第二图案化凹槽42，其中，可利用钻孔、深度控制法、激光或是等离子法移除该等绝缘层20，如第2B图所示。
接下来，在导电层30、绝缘层20与暴露出的载板10部分表面上形成一第一金属层50，请参阅图3。于一实施例中，此第一金属层50为以溅镀法、蒸镀法、无电解电镀法或电镀法所形成的铜材质所构成，作为导通上下层之用。其次，在形成第一金属层50前可先进行化学铜(PTH)、黑孔等处理增加第一金属层50与绝缘层20的吸附力。再者，第一金属层50表面亦可进行棕化、黑化、化学微蚀、刷磨或喷砂等现有的粗化处理。于又一实施例中，第一金属层50还可以填满第二图案化凹槽42。
请继续参阅图4，移除部分第一金属层50与部分导电层30并暴露部分绝缘层20形成一第三图案化凹槽44。于一实施例中，移除该第一金属层50与导电层30的方法可以是光刻工艺、模具蚀刻或激光雕刻的方式实行，该图案化凹槽是作为外部线路使用，但本发明不限于作为外部线路之用。之后，参阅图5，于部分第一金属层50上形成一第二金属层52当作此后电性连接的一接点。于一实施例中，此第二金属层52是利用印刷、蒸镀、溅镀、无电解电镀或电镀法形成。其次，第二金属层52是由铝、金、银、锡、化学镍金、化学镍银、化学镍锡、电镀镍金、电镀银及电镀锡材质材质所构成。再者，第二金属层52表面亦可进行棕化、黑化、化学微蚀、刷磨或喷砂等现有的粗化处理。
另外，请参照图6，以现有适当的方式，例如芯片键结方式(Die BondingProcess)，设置一或多个芯片于第一金属层50及第二金属层52其中至少之一，其中芯片可为执行不同功能的芯片60及芯片62，且芯片60、芯片62的有源面朝上，于一实施例中，芯片60、芯片62的有源面上还包含一导电连接结构，例如连接垫(Bonding pad，图中未示)。接着，参阅图7，于一实施例中，利用导电连接结构，例如引线70、引线72，电性连接芯片60、62与第一金属层50及第二金属层52其中至少之一。根据上述，本发明的同一芯片60或62可电性连接至不同的第一金属层50及第二金属层52。再者，不同芯片60与62亦可根据需要，电性连接至不同的第一金属层50及第二金属层52，增加封装设计上的弹性。接着，参阅图8，进行一塑封程序，形成一保护层80包覆该芯片60、62、引线70、72、第一金属层50、第二金属层52及暴露在外的导电层30与绝缘层20。根据上述，本发明特征之一在于第一金属层50、第二金属层52及导电层30不需传统的感光型保护层，例如防焊层(solder mask)保护，由保护层80直接接触芯片60、62、引线70、72、第一金属层50、第二金属层52、导电层30及绝缘层20。如此的结构可以解决感光型保护层可能造成效能降低的问题，不仅可以提升可靠度，还可以省略一道光罩与光刻的步骤，降低工艺成本。
之后，参照图9及图10，以适当的方式移除载板10并暴露出部分的第一金属层50，并于外露的第一金属层50上使用表面粘着技术(SMT，surface mounttechnology)或电镀技术形成导电结构54，例如凸块，以利用导电结构54电性连接至其他电子装置上，可以以每一芯片为单位进行切割，以形成数个芯片封装结构，如图11及图12。于一实施例中，依据本发明的制造方法制造而成的芯片封装结构，可以为：一导电层，设置于一绝缘层上，且第一金属层，是设置于导电层与暴露出的绝缘层上，再者，第二金属层设置于部分第一金属层上，又，至少一芯片设置于该第一金属层与该第二金属层的至少任一，接着，一导电连接结构，例如：引线等，设置于该第一金属层与该第二金属层其中至少之一，最后，填充一保护层，使之包覆第一金属层、第二金属层、与露出部分的导电层及绝缘层。
综合上述，本发明提供一种芯片封装结构及其制造方法，是以载板作为一支撑，利用载板的支持，得以制作超薄的基板，进而制作双面的基板。再者，由于载板的支撑，使得传统因为怕破坏基板所进行的程序得以简化。另外其制造方法是使用电路板业现有工艺即可生产，不需增加额外设备或工序，可降低电路板成本。此外，其结构不同于一般涂布防焊层的方法，利用保护层直接接触金属层、导电层、绝缘层、芯片及电性连接结构，不仅可以提升可靠度，也可以降低涂布防焊层的成本，另运用此基板的封装业，不需增加额外设备或工序，可降低封装高度达到轻薄短小电子零件的要求及降低整体封装成本。
以上所述是借助实施例说明本发明的特点，其目的在使熟悉本技术的人员能暸解本发明的内容并据以实施，而非限定本发明的专利范围，因此凡其他未脱离本发明所揭示的精神所完成的等效的修饰或修改，仍应包含在以下所述的本申请权利要求范围中。

Claims (30)

1.一种芯片封装结构的制造方法，包含：
提供一载板，其上设置一绝缘层与一导电层，导电层位于该绝缘层上；
移除部分该导电层与部分该绝缘层并暴露出该载板的部分表面；
形成一第一金属层于该导电层、该绝缘层与该暴露出的载板表面；
移除部分该第一金属层与部分该导电层并暴露出部分该绝缘层；
形成一第二金属层于部分该第一金属层上；
设置至少一芯片于部分该第一金属层与部分该第二金属层其中至少之一；
电性连接该芯片至该第一金属层与该第二金属层其中至少之一；
形成一保护层包覆该芯片；及
移除该载板。
2.如权利要求1所述的芯片封装结构的制造方法，其特征在于，该载板是由金属、玻璃、陶瓷或高分子材质所构成。
3.如权利要求1所述的芯片封装结构的制造方法，其特征在于，该绝缘层是利用粘贴方式、压合、印刷、喷涂或旋转涂布法形成。
4.如权利要求1所述的芯片封装结构的制造方法，其特征在于，该绝缘层是由一玻璃纤维预浸布或高分子材质所构成。
5.如权利要求1所述的芯片封装结构的制造方法，其特征在于，该导电层是利用粘贴方式、压合、印刷、喷涂、旋转涂布、蒸镀、溅镀、无电解电镀或电镀法形成。
6.如权利要求1所述的芯片封装结构的制造方法，其特征在于还包含在该导电层上进行棕化、黑化、化学微蚀、刷磨或喷砂粗化处理。
7.如权利要求1所述的芯片封装结构的制造方法，其特征在于，该第一金属层是利用溅镀法、蒸镀法、无电解电镀法或电镀法形成。
8.如权利要求1所述的芯片封装结构的制造方法，其特征在于，该第一金属层是由铜材质所构成。
9.如权利要求1所述的芯片封装结构的制造方法，其特征在于还包含在该第一金属层上进行棕化、黑化、化学微蚀、刷磨或喷砂粗化处理。
10.如权利要求1所述的芯片封装结构的制造方法，其特征在于，该第二金属层是利用溅镀法、蒸镀法、无电解电镀法或电镀法形成。
11.如权利要求1所述的芯片封装结构的制造方法，其特征在于，该第二金属层是由金、银、锡、铝、化学镍金、化学银、化学锡材质、电镀镍金、电镀银及电镀锡所构成。
12.如权利要求1所述的芯片封装结构的制造方法，其特征在于还包含在该第二金属层上进行棕化、黑化、化学微蚀、刷磨或喷砂粗化处理。
13.如权利要求1所述的芯片封装结构的制造方法，其特征在于，移除部分该导电层的步骤是利用光刻工艺、模具蚀刻法或激光雕刻的方法制作。
14.如权利要求1所述的芯片封装结构的制造方法，其特征在于，移除该绝缘层并暴露出该载板的部分表面的步骤是利用钻孔、深度控制、激光或等离子法形成。
15.如权利要求1所述的芯片封装结构的制造方法，其特征在于，移除部分该第一金属层与部分该导电层并暴露出部分该绝缘层的步骤是利用光刻工艺、模具蚀刻法或激光雕刻方法制作。
16.如权利要求1所述的芯片封装结构的制造方法，其特征在于还包含以每一该芯片为单位进行切割，以形成数个芯片封装结构。
17.如权利要求1所述的芯片封装结构的制造方法，其特征在于，该绝缘层为RCC产品。
18.如权利要求1所述的芯片封装结构的制造方法，其特征在于，该导电层为RCC产品。
19.一种芯片封装结构，包含：
一绝缘层；
一导电层，是设置于部分该绝缘层上；
一第一金属层，是设置于该导电层与暴露出的该绝缘层上；
一第二金属层，是设置于部分该第一金属层上；
至少一芯片，是设置于该第一金属层与该第二金属层其中至少之一；
一导电连接结构，是电性连接该芯片至该第一金属层与该第二金属层其中至少之一；及
一保护层，其直接接触该暴露出的第一金属层、该第二金属层、该芯片、该导电连接结构、该暴露出的导电层与该暴露出的绝缘层。
20.如权利要求19所述的芯片封装结构，其特征在于，该导电连接结构包含至少一引线或至少一连接垫。
21.如权利要求19所述的芯片封装结构，其特征在于，该绝缘层是由一玻璃纤维预浸布或高分子材质所构成。
22.如权利要求19所述的芯片封装结构，其特征在于，该第一金属层是由铜材质所构成。
23.如权利要求19所述的芯片封装结构，其特征在于，该第二金属层是由金、银、锡、铝、化学镍金、化学银、化学锡材质、电镀镍金、电镀银及电镀锡所构成。
24.如权利要求19所述的芯片封装结构，其特征在于，该绝缘层为RCC产品。
25.如权利要求19所述的芯片封装结构，其特征在于，该导电层为RCC产品。
26.如权利要求19所述的芯片封装结构，其特征在于该保护层为一塑封材料所构成。
27.如权利要求19所述的芯片封装结构，其特征在于在形成芯片封装结构的过程中还包含一载板设置于该绝缘层下并露出部分该载板。
28.如权利要求27所述的芯片封装结构，其特征在于该第一金属层是设置于该导电层、该载板与暴露出的该绝缘层上。
29.如权利要求27所述的芯片封装结构，其特征在于，还包含于该载板移除后于该露出的第一金属层上设置一凸块。
30.如权利要求29所述的芯片封装结构，其特征在于，该凸块是由锡、锡铅、银、金、金镍材质所构成。
CNB200510118870XA 2005-11-03 2005-11-03 芯片封装结构及其制造方法 Expired - Fee Related CN100437958C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200510118870XA CN100437958C (zh) 2005-11-03 2005-11-03 芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200510118870XA CN100437958C (zh) 2005-11-03 2005-11-03 芯片封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN1959948A CN1959948A (zh) 2007-05-09
CN100437958C true CN100437958C (zh) 2008-11-26

Family

ID=38071551

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510118870XA Expired - Fee Related CN100437958C (zh) 2005-11-03 2005-11-03 芯片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN100437958C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012219616B4 (de) * 2012-10-26 2021-05-20 Robert Bosch Gmbh Mikromechanisches Bauelement mit Bondverbindung
CN107342233A (zh) * 2017-06-29 2017-11-10 江苏长电科技股份有限公司 低损耗部件埋入式天线封装结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6281046B1 (en) * 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
US20030168256A1 (en) * 2002-03-06 2003-09-11 Via Technologies, Inc. Package module for an IC device and method of forming the same
CN2613046Y (zh) * 2003-04-17 2004-04-21 威盛电子股份有限公司 芯片封装结构
CN2672856Y (zh) * 2003-06-17 2005-01-19 威盛电子股份有限公司 芯片封装结构
CN1641862A (zh) * 2004-01-17 2005-07-20 泰特科技股份有限公司 芯片封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6281046B1 (en) * 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
US20030168256A1 (en) * 2002-03-06 2003-09-11 Via Technologies, Inc. Package module for an IC device and method of forming the same
CN2613046Y (zh) * 2003-04-17 2004-04-21 威盛电子股份有限公司 芯片封装结构
CN2672856Y (zh) * 2003-06-17 2005-01-19 威盛电子股份有限公司 芯片封装结构
CN1641862A (zh) * 2004-01-17 2005-07-20 泰特科技股份有限公司 芯片封装结构

Also Published As

Publication number Publication date
CN1959948A (zh) 2007-05-09

Similar Documents

Publication Publication Date Title
CN105228341B (zh) 印刷电路板、封装基板及其制造方法
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
CN100342526C (zh) 有电性连接垫金属保护层的半导体封装基板结构及其制法
CN101887874B (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
US20080296056A1 (en) Printed circuit board, production method therefor, electronic-component carrier board using printed circuit board, and production method therefor
KR20110003453A (ko) 회로판 및 그 제조방법
JP2008085089A (ja) 樹脂配線基板および半導体装置
CN101192542A (zh) 电路板结构及其制造方法
JP2010171387A (ja) 回路基板構造及びその製造方法
CN109587928A (zh) 印刷电路板
KR102069659B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
US20120152606A1 (en) Printed wiring board
CN100437958C (zh) 芯片封装结构及其制造方法
TW201429326A (zh) 具有內埋元件的電路板、其製作方法及封裝結構
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
KR20190115911A (ko) 인쇄회로기판 및 인쇄회로기판 스트립
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
KR100393271B1 (ko) 다층 전자부품탑재용 기판의 제조 방법
TWI581697B (zh) Method for manufacturing heat dissipation structure of ceramic substrate
KR100688697B1 (ko) 패키지 기판의 제조방법
TWI224387B (en) Semiconductor package substrate with protective layer on pads formed thereon and method for fabricating the same
JP2005229138A (ja) 配線基板
US20090108444A1 (en) Chip package structure and its fabrication method
CN111048423A (zh) 一种扇出封装结构的制备方法和扇出封装结构
KR20020022477A (ko) 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: GUANGHAI SCIENCE + TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: TAIWAN SOLUTIONS SYSTEMS CORP.

Effective date: 20110506

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 1/F, NO. 15, LANE 6, JINSHAN 6TH STREET, HSINCHU CITY, TAIWAN, CHINA TO: 2/F, NO. 98, LANE 879, GUANGFU ROAD, BADE CITY, TAOYUAN COUNTY, TAIWAN, CHINA

TR01 Transfer of patent right

Effective date of registration: 20110506

Address after: China Taiwan Taoyuan bade Guangfu Road 879 Lane 98 Building No. 2

Patentee after: Light Ocean Technology Corp.

Address before: Chinese Taiwan Hsinchu Jinshan Street 6 Lane 15 Building No. 1

Patentee before: China Taiwan should understand the Limited by Share Ltd

ASS Succession or assignment of patent right

Owner name: GUANGHAI SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20140815

Owner name: RONGRUIXIN OPTOELECTRONIC TECHNOLOGY (SHANGHAI) CO

Free format text: FORMER OWNER: GUANGHAI SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20140815

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TAIWAN, CHINA TO: 201300 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140815

Address after: 201300, Shanghai, Pudong New Area Huang Highway No. 2300, No. 1, building 1

Patentee after: Rong rockchips photoelectric technology (Shanghai) Co., Ltd.

Patentee after: Light Ocean Technology Corp.

Address before: China Taiwan Taoyuan bade Guangfu Road 879 Lane 98 Building No. 2

Patentee before: Light Ocean Technology Corp.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081126

Termination date: 20141103

EXPY Termination of patent right or utility model