CN102067281B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102067281B
CN102067281B CN2009801246491A CN200980124649A CN102067281B CN 102067281 B CN102067281 B CN 102067281B CN 2009801246491 A CN2009801246491 A CN 2009801246491A CN 200980124649 A CN200980124649 A CN 200980124649A CN 102067281 B CN102067281 B CN 102067281B
Authority
CN
China
Prior art keywords
layer
integrated circuit
impacting
semiconductor device
shock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801246491A
Other languages
English (en)
Other versions
CN102067281A (zh
Inventor
江口晋吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102067281A publication Critical patent/CN102067281A/zh
Application granted granted Critical
Publication of CN102067281B publication Critical patent/CN102067281B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在夹在一对第一抗冲击层和第二抗冲击层之间的半导体集成电路中，冲击扩散层在该半导体集成电路和该第二抗冲击层之间。通过提供抵御外部应力的该抗冲击层和用于扩散冲击的该冲击扩散层，减小了施加于该半导体集成电路每单位面积的力，使得保护了该半导体集成电路。该冲击扩散层优选地具有低弹性模量和高断裂模量。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件和用于制造其的方法。
背景技术
对于尝试采用减小厚度和大小的半导体集成电路芯片(也称为IC芯片)，增加抵御来自外界的应力的强度是重要的。
为了增加芯片的强度，提出多种用于增强芯片的方法(参见参考文献1：日本公布专利申请号2006-139802)。例如，在参考文献1中，报告了其中芯片夹在增强金属板之间并且用待硬化的密封树脂覆盖的方法。
发明内容
然而，存在其中通过增强金属板的提供而使得半导体器件变厚并且具有更大尺寸的问题。
因此，本发明的实施例的目的是提供具有强度的高度可靠半导体器件同时实现厚度和尺寸的减小。本发明的实施例的另一个目的是通过在制造过程中防止形状和特性的缺陷而以高良率制造半导体器件。
抵御从外界施加的力(也称为外部应力)的抗冲击层和用于扩散该力的冲击扩散层在半导体器件中提供。利用该抗冲击层和冲击扩散层，可以减小局部施加的力，使得可以防止在半导体器件的特性中的损伤和退化。
在半导体器件中，半导体集成电路夹在一对抗冲击层和一对冲击扩散层之间。该半导体集成电路在衬底上形成，接合到抗冲击层，以及然后从衬底分离。在该说明书中，通过将半导体集成电路从衬底分离而在半导体集成电路上产生的表面称为分离表面。半导体集成电路的该分离表面与冲击扩散层(第二冲击扩散层)接触，并且半导体集成电路的另一个表面与抗冲击层(第一抗冲击层)接触。第一冲击扩散层提供在第一抗冲击层的外侧上(在与提供半导体集成电路的侧相对的侧上)，并且第二抗冲击层提供在第二冲击扩散层的外侧上(在与提供半导体集成电路的侧相对的侧上)。
在半导体器件中，半导体集成电路夹在一对抗冲击层之间，并且冲击扩散层提供与半导体集成电路接触。备选地，半导体集成电路可夹在一对抗冲击层和一对冲击扩散层之间。第一冲击扩散层提供在第一抗冲击层的外侧上(在与提供半导体集成电路的侧相对的侧上)，并且第二抗冲击层提供在第二冲击扩散层的外侧上(在与提供半导体集成电路的侧相对的侧上)。
半导体集成电路在衬底上形成，接合到抗冲击层，以及然后从衬底分离。在该说明书中，通过将半导体集成电路从衬底分离而在半导体集成电路上产生的表面称为分离表面。半导体集成电路的该分离表面与冲击扩散层(第二冲击扩散层)接触，并且半导体集成电路的另一个表面与抗冲击层(第一抗冲击层)接触。
作为抗冲击层，可以使用其中纤维体用有机树脂浸渍的结构体。抗冲击层优选地具有13GPa或更高的弹性模量和低于300MPa的断裂模量(modulus ofrupture)。
作为冲击扩散层，使用具有低弹性模量和高断裂强度(breakingstrength)的材料是优选的，并且优选使用具有橡胶弹性的膜。冲击扩散层优选地具有从5GPa至12GPa的弹性模量和300MPa或更高的断裂模量。
冲击扩散层优选地用高强度材料形成。作为高强度材料的典型示例，可以给出聚乙烯醇树脂、聚酯树脂、聚酰胺树脂、聚乙烯树脂、芳族聚酰胺树脂、聚对苯撑苯并二噁唑树脂(polyparaphenyleneenzobisoxazole resin)、玻璃树脂等。通过提供用具有弹性的高强度材料形成的冲击扩散层，例如局部压力等负荷通过层的整体扩散并且吸收，使得可以防止半导体器件的损伤。
更具体地，作为冲击扩散层，可以使用芳族聚酰胺树脂、聚萘二甲酸乙二酯(PEN)树脂、聚醚砜(PES)树脂、聚苯硫醚(PPS)树脂、聚酰亚胺(PI)树脂或其类似物。
在该说明书中，术语“转移”(也称为转置)指示将在衬底上形成的半导体集成电路从衬底分离并且将半导体集成电路移到另一个衬底。也就是说，术语“转移”指示将提供半导体集成电路的位置移动到另一个衬底。
根据本发明的半导体器件的实施例包括夹在一对第一抗冲击层和第二抗冲击层之间的半导体集成电路和在该半导体集成电路和第二抗冲击层之间的冲击扩散层。该冲击扩散层具有比第一抗冲击层和第二抗冲击层更低的弹性模量和更高的断裂强度。
根据本发明的半导体器件的另一个实施例包括夹在一对第一抗冲击层和第二抗冲击层之间的半导体集成电路，在该半导体集成电路和第二抗冲击层之间的冲击扩散层，和在该半导体集成电路和该冲击扩散层之间的粘结层。该冲击扩散层具有比第一抗冲击层和第二抗冲击层更低的弹性模量和更高的断裂强度。
根据本发明的半导体器件的另一个实施例包括夹在一对第一抗冲击层和第二抗冲击层之间的半导体集成电路，在第一抗冲击层的表面(与提供该半导体集成电路的表面相对)上的第一冲击扩散层，和在该半导体集成电路和第二抗冲击层之间的第二冲击扩散层。该第一冲击扩散层和第二冲击扩散层具有比第一抗冲击层和第二抗冲击层更低的弹性模量和更高的断裂强度。
根据本发明的半导体器件的另一个实施例包括夹在一对第一抗冲击层和第二抗冲击层之间的半导体集成电路，在第一抗冲击层的表面(与提供该半导体集成电路的表面相对)上的第一冲击扩散层，在该半导体集成电路和第二抗冲击层之间的第二冲击扩散层，和在该半导体集成电路和该第二冲击扩散层之间的粘结层。该第一冲击扩散层和第二冲击扩散层具有比第一抗冲击层和第二抗冲击层更低的弹性模量和更高的断裂强度。
在上文描述的结构中，半导体器件可提供有从外界接收信号或传送信号到外界的天线。例如，天线可提供在半导体集成电路和第一抗冲击层之间。另外，保护层可提供在半导体集成电路上，并且例如无机绝缘层可形成为保护层以便覆盖在集成电路上提供的天线。
根据本发明用于制造半导体器件的方法的另一个实施例包括下列步骤：半导体集成电路在衬底上形成，其具有介于该衬底和该半导体集成电路之间的分离层；第一抗冲击层接合到该半导体集成电路；该半导体集成电路从该衬底分离；接合第二抗冲击层和冲击扩散层；以及接合到该第二抗冲击层的该冲击扩散层接合到从该衬底分离的该半导体集成电路。该冲击扩散层具有比该第一抗冲击层和该第二抗冲击层更低的弹性模量和更高的断裂强度。
根据本发明用于制造半导体器件的方法的另一个实施例包括下列步骤：半导体集成电路在衬底上形成，其具有介于该衬底和该半导体集成电路之间的分离层；第一抗冲击层通过热和压力处理接合到该半导体集成电路；该半导体集成电路从该衬底分离；通过热和压力处理接合第二抗冲击层和冲击扩散层；以及接合到该第二抗冲击层的该冲击扩散层用粘结层接合到从该衬底分离的该半导体集成电路。该冲击扩散层具有比该第一抗冲击层和该第二抗冲击层更低的弹性模量和更高的断裂强度。
根据本发明用于制造半导体器件的方法的另一个实施例包括下列步骤：半导体集成电路在衬底上形成，其具有介于该衬底和该半导体集成电路之间的分离层；第一抗冲击层接合到该半导体集成电路；第一冲击扩散层接合到该第一抗冲击层；该半导体集成电路从该衬底分离；接合第二抗冲击层和第二冲击扩散层；以及接合到该第二抗冲击层的该第二冲击扩散层接合到从该衬底分离的该半导体集成电路。该第一冲击扩散层和该第二冲击扩散层具有比该第一抗冲击层和该第二抗冲击层更低的弹性模量和更高的断裂强度。
根据本发明用于制造半导体器件的方法的另一个实施例包括下列步骤：半导体集成电路在衬底上形成，其具有介于该衬底和该半导体集成电路之间的分离层；第一抗冲击层在该半导体集成电路上形成；第一冲击扩散层在该第一抗冲击层上形成；该半导体集成电路、该第一抗冲击层和该第一冲击扩散层通过热和压力处理互相接合；该半导体集成电路从该衬底分离；第二抗冲击层和第二冲击扩散层通过热和压力处理接合；以及接合到该第二抗冲击层的该第二冲击扩散层用粘结层接合到从该衬底分离的该半导体集成电路。该第一冲击扩散层和该第二冲击扩散层具有比该第一抗冲击层和该第二抗冲击层更低的弹性模量和更高的断裂强度。
注意在本发明中，术语“半导体器件”指示可以使用半导体性质工作的一般装置。具有包括半导体元件(例如晶体管、存储元件或二极管)和例如具有处理器电路的芯片等半导体器件的电路的装置可以使用本发明制造。
利用将半导体集成电路夹在中间的一对抗冲击层和提供以在该半导体集成电路上堆叠的冲击扩散层，可以提供具有强度同时实现厚度和尺寸减小的高度可靠半导体器件。此外，半导体器件可以通过在制造过程中防止形状和特性缺陷而以高良率制造。
附图说明
图1A至1C图示半导体器件。
图2A和2B图示半导体器件。
图3A至3D图示用于制造半导体器件的方法。
图4A至4C图示用于制造半导体器件的方法。
图5A至5C图示用于制造半导体器件的方法。
图6A至6E图示用于制造半导体器件的方法。
图7A至7C图示用于制造半导体器件的方法。
图8A和8B图示用于制造半导体器件的方法。
图9A至9G各自图示半导体器件的应用示例。
图10图示半导体器件。
图11A至11C图示半导体器件。
图12是图示可以使用半导体器件获得的微处理器的结构的框图。
图13是图示可以使用半导体器件获得的RFCPU的结构的框图。
图14A至14D图示用于制造半导体器件的方法。
图15A至15C图示用于制造半导体器件的方法。
图16A至16C图示用于制造半导体器件的方法。
图17A至17C图示半导体器件。
图18A和18B图示半导体器件。
图19A至19D图示用于制造半导体器件的方法。
图20A和20B图示用于制造半导体器件的方法。
图21A至21C图示用于制造半导体器件的方法。
图22A和22B图示用于制造半导体器件的方法。
具体实施方式
根据本发明的实施例将参照附图详细描述。然而，本发明不限于下列说明，并且对于其的模式和细节的各种改变和修改对于本领域内技术人员将是明显的，除非这样的改变和修改偏离本发明的精神和范围。因此，本发明不应该解释为限于在下文描述的实施例中的描述的事物。相同部分或具有相似功能的部分在所有图中用相同标号标记以便省略重复说明。
(实施例1)
在该实施例中，高度可靠半导体器件和用于高良率地制造半导体器件的方法将参照图1A至1C、图2A和2B与图3A至3D详细描述。
在该实施例的半导体器件中，半导体集成电路从用于形成该半导体集成电路的衬底分离并且夹在具有柔性的抗冲击层之间。注意，半导体集成电路在其上形成的衬底也称为形成衬底。因此，半导体集成电路在形成衬底上形成，其具有介于它们之间的分离层。
图1A和1B各自图示该实施例的半导体器件。在图1A中，半导体集成电路100夹在第一抗冲击层112和第一冲击扩散层113与第二抗冲击层102和第二冲击扩散层103之间。该第二冲击扩散层103提供在该半导体集成电路100和该第二抗冲击层102之间。至于第一抗冲击层112和第二抗冲击层102，使用其中纤维体用有机树脂浸渍的结构体。第一抗冲击层112具有其中纤维体160用有机树脂161浸渍的结构体，并且第二抗冲击层102具有其中纤维体150用有机树脂151浸渍的结构体。
半导体集成电路100的分离表面与第二冲击扩散层103接触，并且另一个表面与第一抗冲击层112接触。第一冲击扩散层113提供在第一抗冲击层112的外侧(在与提供半导体集成电路100的侧相对的侧)上，并且第二抗冲击层102提供在第二冲击扩散层103的外侧(在与提供半导体集成电路100的侧相对的侧)上。
图1C图示作为纤维体160的纺织织物的顶视图，其使用经纱和纬纱的纱束来纺织。
如在图1C中图示的，纤维体160使用以固定间隔分隔开的经纱和以固定间隔分隔开的纬纱纺织。使用经纱和纬纱纺织的这样的纤维体具有没有经纱和纬纱的区域。在这样的纤维体160中，有机树脂161进一步浸渍，由此可以进一步增加纤维体160和半导体集成电路之间的粘附力。
此外，在纤维体160中，经纱和纬纱的密度可以是高的并且没有经纱和纬纱的区域的比例可以是低的。
纤维体160用有机树脂161浸渍的这样的结构体也叫做预浸料(prepreg)。预浸料具体地采用下列方式形成：在纤维体用清漆(varnish)(其中基质树脂用有机溶剂稀释)浸渍后，进行干燥使得有机溶剂挥发并且基质树脂被半固化。结构体的厚度优选地从10μm至100μm，更优选地从10μm至30μm。当使用具有这样的厚度的结构体时，可以制造能够被弯曲的薄半导体器件。另外，抗冲击层优选地具有13GPa或更高的弹性模量和低于300MPa的断裂模量。例如，作为抗冲击层，可以使用具有从13Gpa至15Gpa的弹性模量和140MPa的断裂模量的预浸料。
注意其中纤维体用有机树脂浸渍的结构体可通过堆叠多层形成。在该情况下，结构体可通过堆叠多个结构体形成，在其的每个中具有单层的纤维体用有机树脂浸渍或用有机树脂浸渍堆叠的多个纤维体。在堆叠多个结构体(在其的每个中具有单层的纤维体用有机树脂浸渍)时，另一层可介于结构体之间。
例如环氧树脂、非饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂(bismaleimde-triazine resin)或氰酸酯树脂等热固性树脂可以用作有机树脂161。备选地，例如聚苯醚树脂(polyphenylene oxideresin)，聚醚酰亚胺树脂，或氟树脂等热塑性树脂可用作有机树脂161。此外备选地，从上文描述的热固性树脂和热塑性树脂选择的多个树脂可用作有机树脂161。通过使用上文描述的有机树脂，纤维体可以通过热处理固定到半导体集成电路。有机树脂161的玻璃转变温度越高，有机树脂161因局部压力而断裂得越少，其是优选的。
高导热填充物可分散在有机树脂161或纤维的纱束中。作为高导热填充物，可以给出氮化铝、氮化硼、氮化硅、氧化铝或其类似物。作为高导热填充物，还可以给出例如银或铜等金属颗粒。当高导热填充物包含在有机树脂或纤维的纱束中时，在半导体集成电路中产生的热可以容易释放到外界。因此，可以抑制在半导体器件中的热存储，并且可以减少半导体器件的击穿(breakdown)。
纤维体160是使用有机化合物或无机化合物的高强度纤维的纺织织物或非纺织织物并且设置使得高强度纤维可以互相重叠。高强度纤维具体是具有高拉伸弹性模量的纤维或具有高杨氏模量的纤维。作为高强度纤维的典型示例，可以给出聚乙烯醇纤维、聚酯纤维、聚酰胺纤维、聚乙烯纤维、芳族聚酰胺纤维、聚对苯撑苯并二噁唑纤维、玻璃纤维和碳纤维。作为玻璃纤维，可以给出使用E玻璃、S玻璃、D玻璃、Q玻璃等的玻璃纤维。注意纤维体160可用上文描述的高强度纤维中的一种或多个上文描述的高强度纤维形成。
纤维体160可是使用经纱和纬纱的纤维束(单纱)(在下文中，纤维束称为纱束)纺织的纺织织物，或通过采用随机方式或在一个方向上堆叠多种纤维的纱束获得的非纺织织物。在纺织织物的情况下，平纹纺织织物、斜纹织物、缎纹纺织织物或其类似物可以视情况使用。
纱束在横截面上可具有圆形或椭圆形。作为纤维纱束，可使用已经经受用高压水蒸气、使用液体作为介质的高频振动、连续超声波振动、用轧辊(roller)压等类似的纤维开松(fiber opening)的纤维纱束。经受织物开松的纤维纱束具有大宽度，具有在厚度方向上更少数量的单纱，并且在它的横截面上具有椭圆形或扁平形状。此外，通过使用松散扭曲的纱作为纤维纱束，纱束容易变平并且在横截面上具有椭圆形或扁平形状。采用该方式使用在横截面上具有椭圆形或扁平形状的纱束可以使纤维体160的厚度变小。因此，可以使结构体变薄，从而可以制造薄半导体器件。
在该实施例的图中，纤维体160图示为纺织织物，其使用在横截面上具有椭圆形的纱束来平纹纺织。
此外，为了增强有机树脂进入纤维纱束内部的渗透性，纤维可经受表面处理。例如，作为表面处理，可以给出用于活化纤维表面的电晕放电、等离子体放电或其类似的。此外，可以给出使用硅烷偶联剂或钛酸盐偶联剂的表面处理。
此外，作为冲击扩散层(第一冲击扩散层和第二冲击扩散层)，使用具有低弹性模量和高断裂强度的材料是优选的：即优选使用具有橡胶弹性的膜。冲击扩散层优选地具有从5Gpa至12Gpa的弹性模量和300MPa或更高的断裂模量。
冲击扩散层优选地用高强度材料形成。作为高强度材料的典型示例，可以给出聚乙烯醇树脂、聚酯树脂、聚酰胺树脂、聚乙烯树脂、芳族聚酰胺树脂、聚对苯撑苯并二噁唑树脂、玻璃树脂等。通过提供用具有弹性的高强度材料形成的冲击扩散层，例如局部压力等负荷通过层的整体扩散并且吸收，使得可以防止半导体器件的损伤。
更具体地，作为冲击扩散层，可以给出芳族聚酰胺树脂、聚萘二甲酸乙二酯(PEN)树脂、聚醚砜(PES)树脂、聚苯硫醚(PPS)树脂、聚酰亚胺(PI)树脂或其类似物。在该实施例中，芳族聚酰胺树脂膜(具有10GPa的弹性模量和480MPa的断裂强度)用作冲击扩散层。
图1B图示其中半导体集成电路100和第二冲击扩散层103用粘结层104互相接合，并且第一抗冲击层112和第一冲击扩散层113用粘结层114互相接合的示例。在该实施例中，芳族聚酰胺膜用作第二冲击扩散层103并且丙烯酸树脂用作粘结层104。粘结层104使冲击扩散层和半导体集成电路互相接合是优选的，并且热固性树脂、紫外线固化树脂、丙烯酸树脂、聚氨酯树脂、环氧树脂、硅酮树脂或其类似物可以用于此。在其中第一抗冲击层112和第一冲击扩散层113通过热和压力处理互相接合的情况下，粘结层114不是必须使用的。粘结层可具有从3μm至15μm的厚度。
此外，保护层可在半导体集成电路上形成。图2A和2B各自图示其中无机绝缘层105作为保护层在半导体集成电路100上形成的示例。此外，在图2A和2B中，天线101在半导体集成电路100上形成，并且无机绝缘层105在其上形成。因为天线101用无机绝缘层105覆盖，可以防止充当天线的导电层的氧化。
无机绝缘层105通过溅射方法、等离子体CVD方法、涂覆方法、印刷方法或类似方法使用无机化合物形成以具有单层或堆叠层。作为无机化合物的典型示例，给出氧化硅或氮化硅。作为氧化硅和氮化硅的典型示例，可以给出氧化硅、氧氮化硅、氮化硅、氮氧化硅或其类似物。
此外，无机绝缘层105可具有分层结构。例如，分层结构可通过堆叠无机化合物形成。典型地，无机绝缘层105可通过堆叠氧化硅、氮氧化硅和氧氮化硅形成。
用于制造半导体器件的方法参照图3A至3D描述。半导体集成电路100在具有绝缘表面的衬底110(其是形成衬底)上形成，其具有介于它们之间的分离层111(参见图3A)。
作为是形成衬底的衬底110，可以使用玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底、在其的表面上具有绝缘层的金属衬底或其类似物。此外，可使用可以承受该实施例的处理温度的塑料衬底。通过半导体器件的制造步骤，形成衬底可以根据要进行的步骤视情况选择。
分离层111通过溅射方法、等离子体CVD方法、涂覆方法、印刷方法或类似方法、使用从钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)和硅(Si)选择的元素、或包含上文提到的元素中的任何元素作为它的主要成分的合金材料或化合物材料的单层或堆叠层来形成。包含硅的层的结晶结构可是非晶结构、微晶结构或多晶结构中的任一个。注意涂覆方法在它这里的类别中包括旋涂法、液滴排出法和配送器法(dispenser method)。
在分离层111具有单层结构的情况下，优选地形成钨层、钼层或包含钨和钼的混合物的层。相反，可形成包含钨的氧化物或氧氮化物的层、包含钼的氧化物或氧氮化物的层、或包含钨和钼的混合物的氧化物或氧氮化物的层。注意钨和钼的混合物对应于例如钨和钼的合金。
在分离层111具有分层结构的情况下，优选地形成钨层、钼层或包含钨和钼的混合物的层作为第一层以及形成钨、钼或钨和钼的混合物的氧化物、氮化物、氧氮化物或氮氧化物作为第二层。
在分离层111具有含钨层和含氧化钨层的分层结构的情况下，含钨层可首先形成并且用氧化物形成的绝缘层在含钨层上形成使得含氧化钨层可以在钨层和绝缘层之间的界面处形成。此外，钨层的表面经受热氧化处理、氧等离子体处理或使用例如臭氧水等强氧化溶液的处理以形成包含钨的氧化物的层。等离子体处理或热处理可在氧、氮、一氧化二氮、一氧化二氮单质或该气体和另一个气体的混合气体的气氛中进行。这同样应用于形成包含钨的氮化物、氧氮化物和氮氧化物的层的情况。在含钨层形成后，氮化硅层、氧氮化硅层和氮氧化硅层可在其上形成。
根据上文的步骤，分离层111形成以便与衬底110接触；然而，本发明不限于其。将是基底的绝缘层可形成以便与衬底110接触，并且分离层111可提供以与该绝缘层接触。
半导体集成电路100和抗冲击层112结合，并且半导体集成电路100通过使用分离层111从衬底110分离。从而，半导体集成电路100在第一抗冲击层112侧上提供(参见图3B)。
在该实施例中，作为第一抗冲击层112，使用其中纤维体160用有机树脂161浸渍的结构体。结构体被加热并且经受压力接合使得结构体的有机树脂塑化或固化。在有机树脂是有机塑性树脂的情况下，塑化的有机树脂然后通过冷却到室温而固化。通过加热和压力接合，有机树脂均匀散开以便与半导体集成电路紧密接触，并且固化。其中结构体经受压力接合的步骤在大气压或减压下进行。
注意其中半导体集成电路转移到另一个衬底的转移步骤可以通过视情况使用下列方法进行：其中分离层在衬底和半导体集成电路之间形成，金属氧化物膜在分离层和半导体集成电路之间提供，以及该金属氧化物膜通过结晶而变脆弱，由此分离该半导体集成电路的方法；其中含氢的非晶硅膜在具有高耐热性的衬底和半导体集成电路之间提供，以及该非晶硅膜用激光束辐照或蚀刻以去除非晶硅膜，由此分离该半导体集成电路的方法；其中分离层在衬底和半导体集成电路之间形成，金属氧化物膜在分离层和半导体集成电路之间提供，该金属氧化物膜通过结晶而变脆弱，部分分离层使用溶液或例如NF3、BrF3或ClF3等卤素氟化物气体蚀刻掉，以及在脆弱的金属氧化物膜处执行分离的方法；其中半导体集成电路在其上形成的衬底被机械去除或使用溶液或例如NF3、BrF3或ClF3等卤素氟化物气体蚀刻掉的方法；或类似方法。备选地，使用下列方法也是可能的：其中包含氮、氧、氢或其类似物的膜(例如，含氢的非晶硅膜、含氢的合金膜或含氧的合金膜)用作分离层，以及该分离层用激光束辐照使得包含在该分离层中的氮、氧或氢作为气体放出，由此促进半导体集成电路和衬底之间的分离。
通过结合上文描述的分离方法，转移步骤可以更容易地进行。即，在通过实施激光束辐照、通过使用气体或溶液蚀刻分离层和/或使用锐利的刀或手术刀(scalpel)机械去除分离层使对于要互相分离的分离层和半导体集成电路的分离更容易后，分离可以用物理力(例如，由机器或其类似物)实施。
备选地，半导体集成电路可通过使液体渗透到分离层和半导体集成电路之间的界面而从形成衬底分离。
第二抗冲击层102具有其中纤维体150用有机树脂151浸渍的结构体，其与第一抗冲击层112相似。结构体被加热并且经受压力接合，使得第二冲击扩散层103和第二抗冲击层102结合。粘结层104提供在第二冲击扩散层103的表面(在与提供第二抗冲击层102的表面相对的)上。
粘结层104接合到半导体集成电路100的暴露分离表面，使得可以形成半导体器件，其具有夹在第一抗冲击层112与第二抗冲击层102和第二冲击扩散层103之间的半导体集成电路100(参见图3C)。
此外，第一冲击扩散层113用介于其之间的粘结层114接合到第一抗冲击层112的表面(其在与提供半导体集成电路100的表面相对的)(参见图3D)。
如在图16A至16C中图示的，第一冲击扩散层113可与其中第一抗冲击层112和半导体集成电路100互相接合的步骤同时接合到第一抗冲击层112。
与图3A相似地，半导体集成电路100在具有绝缘表面的衬底110(其是形成衬底)上形成，其具有介于它们之间的分离层111(参见图16A)。
第一抗冲击层112和第一冲击扩散层113堆叠在半导体集成电路100上，并且进行热和压力处理，使得第一抗冲击层112和第一冲击扩散层113接合到半导体集成电路100并且通过使用分离层111从衬底110分离(参见图16B)。半导体集成电路100和第一抗冲击层112的接合步骤与第一抗冲击层112和第一冲击扩散层113的接合步骤可同时或分别进行。
第二抗冲击层102在其上堆叠的第二冲击扩散层103用粘结层104接合到半导体集成电路100的分离表面，使得形成半导体器件(参见图16C)。
即使在制造过程中进行压力处理，也没有给半导体集成电路造成例如特性的损伤或退化等不利影响，因为冲击扩散层提供与半导体集成电路接触。从而，半导体器件可以高良率地制造。
利用将半导体集成电路夹在中间的一对抗冲击层和一对冲击扩散层，可以提供具有强度同时实现厚度和尺寸减小的高度可靠半导体器件。
(实施例2)
在该实施例中，高度可靠半导体器件和用于高良率地制造半导体器件的方法将参照图4A至4C与图5A至5C详细描述。这里，作为半导体器件的示例，将描述互补金属氧化物半导体(CMOS)晶体管210和晶体管211在具有绝缘表面的衬底200(其是形成衬底)上形成，具有介于其之间的分离层201和基底绝缘层，并且绝缘膜212、绝缘膜213和绝缘膜214在其上提供，由此形成半导体集成电路250(参见图4A)。
晶体管210是薄膜晶体管，其包括源和漏区224a和224b、杂质区223a和223b(其包含以比源和漏区224a和224b更低浓度的杂质)、沟道形成区226、栅极绝缘层227、栅电极层228和具有侧壁结构的绝缘层229a和229b。源和漏区224a和224b分别与充当源和漏电极层的布线层230a和230b接触并且与其电连接。在该实施例中，晶体管210是p沟道薄膜晶体管，其包含将p型导电性给予源和漏区224a和224b以及作为LDD(轻掺杂漏)区的杂质区223a和223b的杂质元素(例如，硼(B)、铝(Al)、镓(Ga)或其类似物)。
晶体管211是薄膜晶体管，其包括源和漏区204a和204b、杂质区203a和203b(其包含以比源和漏区204a和204b更低浓度的杂质)、沟道形成区206、栅极绝缘层207、栅电极层208和具有侧壁结构的绝缘层209a和209b。源和漏区204a和204b分别与充当源和漏电极层的布线层210a和210b接触并且与其电连接。在该实施例中，晶体管211是n沟道薄膜晶体管，其包含将n型导电性给予源和漏区204a和204b以及作为LDD区的杂质区203a和203b的杂质元素(例如，磷(P)、砷(As)或其类似物)。
作为第一抗冲击层262，使用其中纤维体280用有机树脂281浸渍的结构体。半导体集成电路250和第一抗冲击层262接合，并且使用分离层210，半导体集成电路250从衬底200分离。从而，半导体集成电路250在第一抗冲击层262侧上提供(参见图4B和4C)。
第二抗冲击层252具有使用的其中纤维体270用有机树脂271浸渍的结构体，其与第一抗冲击层262相似。结构体被加热并且经受压力接合，使得第二冲击扩散层253和第二抗冲击层252结合(参见图5A)。粘结层254提供在第二冲击扩散层253的表面(其与提供第二抗冲击层252的表面相对)上。
粘结层254接合到半导体集成电路250的暴露分离表面(参见图5B)。此外，第一冲击扩散层263使用粘结层264接合到第一抗冲击层262的表面(其与提供半导体集成电路250的表面相对)。从而，可以制造半导体器件，其具有夹在第一抗冲击层262和第一冲击扩散层263与第二抗冲击层252和第二冲击扩散层253之间的半导体集成电路250(参见图5C)。
即使在制造过程中进行压力处理，也没有给半导体集成电路造成例如特性的损伤或退化等不利影响，因为冲击扩散层提供与半导体集成电路接触。从而，半导体器件可以高良率地制造。
利用将半导体集成电路夹在中间的一对抗冲击层和提供以堆叠在半导体集成电路上的冲击扩散层，可以提供具有强度同时实现厚度和尺寸减小的高度可靠半导体器件。
在该实施例中制造的半导体器件可以是通过在其中提供柔韧抗冲击层和冲击扩散层而具有柔性的半导体器件。
作为用于形成包括在晶体管210和211中的半导体层的材料，可以使用通过气相生长法或溅射法使用半导体材料气体(以硅烷或锗烷为典型)形成的非晶半导体(在下文中也称为AS)，通过利用光能或热能使非晶半导体结晶形成的多晶半导体，微晶(也称为半非晶或微晶体)半导体(在下文中也称为SAS)或其类似物。半导体层可以通过溅射法、LPCVD法、等离子体CVD法或类似方法形成。
当考虑吉布斯自由能时微晶半导体属于非晶和单晶之间的亚稳中间态。即，微晶半导体是具有第三态的半导体，其在自由能方面是稳定的并且具有短程有序和晶格畸变。柱状或针状晶体在关于衬底表面垂直的方向上生长。微晶硅(其是微晶半导体的典型示例)的拉曼光谱位于比520cm-1(其代表单晶硅的拉曼光谱的峰)更低的波数中。即，微晶硅的拉曼光谱的峰存在于代表单晶硅的520cm-1和代表非晶硅的480cm-1之间。半导体包括至少1％原子百分比的氢或卤素以端接悬空键。此外，例如氦、氩、氪或氖等稀有气体元素可被包括在其中以进一步促进晶格畸变，以便增强稳定性并且可以获得有利的微晶半导体层。
微晶半导体层可以通过具有几十到几百兆赫兹的频率的高频等离子体CVD法或具有1GHz或更高频率的微波等离子体CVD设备形成。微晶半导体层可以典型地使用例如SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等氢化硅与氢的稀释物形成。除氢化硅和氢外用氦、氩、氪和氖的稀有气体元素中一种或多种的稀释物，可以形成微晶半导体层。在该情况下，氢与氢化硅的流量比例设置成5∶1至200∶1，优选地50∶1至150∶1，更优选地100∶1。
氢化非晶硅可以典型地引用为非晶半导体，同时多晶硅或其类似物可以典型地引用为结晶半导体。多晶硅(多晶体硅)的示例包括所谓的高温多晶硅(其包含多晶硅作为主要成分并且以800℃或更高的工艺温度形成)、所谓的低温多晶硅(其包含多晶硅作为主要成分并且以600℃或更低的工艺温度形成)、通过使用促进结晶的元素或其类似物使非晶硅结晶获得的多晶硅等。自然地，如上文描述的，可以使用微晶半导体或在部分半导体层中包括结晶相的半导体。
作为半导体的材料，以及硅(Si)、锗(Ge)的元素或其类似物，可以使用例如GaAs、InP、SiC、ZnSe、GaN或SiGe等化合物半导体。此外，可以使用是氧化物半导体的氧化锌(ZnO)、氧化锡(SnO2)或其类似物。在使用ZnO作为半导体层的情况下，Y2O3、Al2O3、TiO2、其的堆叠层或其类似物可用作栅极绝缘层，并且ITO、Au、Ti或其类似物可用作栅电极层、源电极层和漏电极层。另外，In、Ga或其类似物可以添加进入ZnO。
在使用结晶半导体层作为半导体层的情况下，该结晶半导体层可通过各种方法形成(例如激光结晶法、热结晶法或使用例如镍等促进结晶的元素的热结晶法)。并且，是SAS的微晶半导体可以通过用激光束进行辐照以增加它的结晶度而结晶。在不引入促进结晶的元素的情况下，在用激光束辐照该非晶硅层之前，释放氢直到包含在非晶硅层中的氢的浓度通过在氮气氛下以500℃的温度加热该非晶硅层一个小时而变成1×1020原子/cm3或更小。这是因为当包含大量氢的非晶硅层用激光束辐照时非晶硅层受损伤。
对于将金属元素引入非晶半导体层的技术没有特别限制，只要它是能够在非晶半导体层的表面上或内部提供金属元素的技术即可。例如，可以使用溅射法、CVD法、等离子体处理方法(包括等离子体CVD法)、吸收方法或用金属盐溶液涂覆的方法。在上文提到的工艺中，使用溶液的方法是便利的，并且具有容易调节金属元素的浓度的优势。另外，为了提高非晶半导体层的表面的润湿性以将水溶液在非晶半导体层的整个表面上散开，优选地通过在氧气氛中的UV光辐照、热氧化、使用包含羟自由基的臭氧水或过氧化氢溶液的处理或类似的来形成氧化膜。
可通过添加促进结晶的元素(也称为催化剂元素或金属元素)到非晶半导体层并且在结晶步骤(其中非晶半导体层被结晶以形成结晶半导体层)中进行热处理(在550℃至750℃持续3分钟至24小时)而进行结晶。促进结晶的元素可以是铁(Fe)、镍(Ni)、钴(Co)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)，铜(Cu)和金(Au)中的一个或多个。
为了将促进结晶的元素从结晶半导体层中去除或减少该元素，包含杂质元素的半导体层被形成以与结晶半导体层接触以便充当吸杂吸收体(gettering sink)。杂质元素可是给予n型导电性的杂质元素、给予p型导电性的杂质元素或稀有气体元素。例如，可以使用从磷(P)、氮(N)、砷(As)、锑(Sb)、铋(Bi)、硼(B)、氦(He)、氖(℃)，氩气(Ar)，氪(Kr)，以及氙(Xe)选择的一个或多个元素。包含稀有气体元素的半导体层在包含促进结晶的元素的结晶半导体层上形成，并且进行热处理(在550℃至750℃持续3分钟至24小时)。在结晶半导体层中促进结晶的元素移动进入包含稀有气体元素的半导体层，并且在结晶半导体层中促进结晶的元素被去除或减少。然后，去除充当吸杂吸收体的包含稀有气体元素的半导体层。
非晶半导体层可通过使用热处理和激光辐照处理的组合来结晶。热处理或激光辐照处理可分别执行若干次。
并且，结晶半导体层可直接通过等离子体方法在衬底上形成。备选地，结晶半导体层可通过使用等离子体方法在衬底上选择性地形成。
栅极绝缘层207和227可使用氧化硅形成，或可用氧化硅和氮化硅的分层结构形成。栅极绝缘层207和227可通过等离子体CVD法或低压CVD法沉积绝缘膜而形成或可通过等离子体处理进行固相氧化或固相氮化而形成。这是因为通过等离子体处理来进行单晶半导体层的氧化或氮化而形成的栅极绝缘层是致密的，具有高耐受电压，并且在可靠性上是优秀的。例如，一氧化二氮(N2O)与Ar按1比3倍(流量比例)稀释并且具有3kW至5kW的功率的微波(2.45GHz)在10Pa至30Pa的压强下施加以将半导体层的表面氧化或氮化。通过该处理，形成具有1nm至10nm(优选地2nm至6nm)厚度的绝缘膜。此外，引入一氧化二氮(N2O)和硅烷(SiH4)，并且氧氮化硅膜通过3kW至5kW的功率的微波(2.45GHz)在10Pa至30Pa的压强下的应用来进行气相沉积法而形成；因此，形成栅极绝缘层。固相反应和通过气相沉积法的反应的组合可以形成具有低界面态密度和优秀耐受电压的栅极绝缘层。
作为栅极绝缘层207和227，可使用例如二氧化锆、氧化铪、二氧化钛或五氧化二钽(tantalum pentoxide)等高介电常数材料。当高介电常数材料用作栅极绝缘层207和227时，可以减小栅极漏电流。
栅电极层208和228可以通过CVD法、溅射法、液滴排出法或类似方法形成。栅电极层可使用从Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr和Ba选择的元素、或包含该元素中的任何元素作为它的主要成分的合金材料或化合物材料来形成。备选地，可使用以掺杂有例如磷等杂质元素的多晶硅膜为典型的半导体膜或AgPdCu合金。此外，可采用单层结构或多层结构；例如，可采用氮化钨膜和钼膜的两层结构，或可采用其中具有50nm厚度的钨膜、具有500nm厚度的铝硅合金(Al-Si)的膜和具有30nm厚度的氮化钛膜采用该顺序堆叠的三层结构。在三层结构的情况下，氮化钨膜可代替钨膜使用作为第一导电膜，铝钛合金(Al-Ti)膜可代替铝硅合金(Al-Si)膜使用作为第二导电膜，并且钛膜可代替氮化钛膜使用作为第三导电膜。
具有对可见光的透射性质的透光材料也可以用作栅电极层208和228。作为透光导电材料，可以使用氧化铟锡(ITO)、含氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌或其类似物。备选地，可使用含氧化锌(ZnO)的氧化铟锌(IZO)、氧化锌(ZnO)、掺杂有镓(Ga)的氧化锌、氧化锡(SnO2)、含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡或其类似物。
如果形成栅电极层208和228需要蚀刻处理，可形成掩模并且可进行干法蚀刻或湿法蚀刻。通过使用ICP(感应耦合等离子体)蚀刻法并且视情况控制蚀刻条件(例如，施加于螺旋电极的电功率量、施加于衬底侧上的电极的电功率量或在衬底侧上的电极温度)，电极层可以蚀刻成锥形。注意作为蚀刻气体，可视情况使用例如Cl2、BCl3、SiCl4和CCl4等氯化气体，例如CF4、SF6和NF3等氟化气体或O2。
具有侧壁结构的绝缘层209a、209b、229a和229b可通过形成覆盖栅电极层和半导体层的绝缘层并且通过RIE(反应离子蚀刻)方法的各向异性蚀刻来处理该绝缘层而采用自对准方式形成。这里，对于绝缘层没有特别限制，但绝缘层优选地使用氧化硅形成，其通过反应TEOS(原硅酸四乙酯)、硅烷或其类似物和氧、氧化亚氮或其类似物形成并且其具有有利的阶梯覆盖。绝缘层可以通过热CVD法、等离子体CVD法、正常压力CVD法、偏置ECRCVD法、溅射法或类似方法形成。
尽管单栅极结构在该实施例中描述，还可采用例如双栅极结构等多栅极结构。在该情况下，栅电极层可提供在半导体层上面和下面并且多个栅电极层可仅提供在半导体层一侧(上面或下面)上。
备选地，可采用其中硅化物提供给晶体管的源区和漏区的结构。硅化物通过在半导体层的源和漏区上形成导电膜并且使在半导体层的源和漏区(其部分暴露)中的硅和该导电膜通过热处理、GRTA法、LRTA法或类似方法进行反应而形成。备选地，硅化物可通过使用激光束或灯光辐照形成。作为用作形成该硅化物的导电膜的材料，可以使用下列：钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、锆(Zr)、铪(Hf)、钽(Ta)、钒(V)、钕(Nd)、铬(Cr)、铂(Pt)、钯(Pd)或其类似物。
充当源和漏电极层的布线层210a、210b、230a和230b可以通过PVD法、CVD法、蒸发法或类似方法沉积导电膜然后将导电膜蚀刻成期望形状而形成。备选地，布线层可以通过印刷法、电镀法或类似方法在预定位置选择性地形成。此外，也可使用回流法和大马士革法(damascene method)。作为布线层210a、210b、230a和230b的材料，可使用例如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr或Ba等金属、或例如Si或Ge等半导体或其合金或其氮化物。此外，还可以使用透光材料。
当布线层使用透光导电材料形成时，可以使用氧化铟锡(ITO)、含氧化硅的氧化铟锡(ITSO)、含氧化锌(ZnO)的氧化铟锌(IZO)、氧化锌(ZnO)、掺杂有镓(Ga)的ZnO、氧化锡(SnO2)、含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡或其类似物。
氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝或另一个无机绝缘材料可以用作绝缘膜212、213和214。
即使在制造过程中进行压力处理，也不会给半导体集成电路造成例如特性的损伤或退化等不利影响，因为冲击扩散层提供与半导体集成电路接触。从而，半导体器件可以高良率地制造。
利用将半导体集成电路夹在中间的一对抗冲击层和一对冲击扩散层，可以提供具有强度同时实现厚度和尺寸减小的高度可靠半导体器件。
根据本发明的半导体器件的实施例，更不用说场效应晶体管，使用半导体层的存储元件可以用作半导体元件；因此，可以制造和提供可以满足各种应用要求的功能的半导体器件。
(实施例3)
在该实施例中，具有存储器的半导体器件的示例(如实现更高集成度和厚度与尺寸的进一步减小的半导体器件)和其的制造方法将参照图6A至6E、图7A至7C与图8A和8B描述。
该实施例的半导体器件包括存储器，其包括存储器单元阵列和驱动该存储单元阵列的驱动电路部分。
分离层301在具有绝缘表面的衬底300(其是形成衬底)上形成，并且充当基底膜的绝缘膜302在该分离层301上形成。
接着，半导体膜在绝缘膜302上形成。该半导体膜可通过溅射法、LPCVD法、等离子体CVD法或类似方法形成为25至200nm厚(优选地，30至150nm厚)。
在该实施例中，非晶半导体膜在绝缘膜302上形成，并且该非晶半导体膜通过激光束辐照结晶；因此，形成了是结晶半导体膜的半导体膜。
如上文描述获得的半导体膜可选择性地掺杂有少量杂质元素(硼或磷)用于控制薄膜晶体管的阈值电压。该杂质元素的掺杂可在结晶前在非晶半导体膜上进行。当该非晶半导体膜掺杂有杂质元素时，杂质可以通过热处理激活以用于稍后结晶。此外，也可以提高在掺杂中产生的缺陷等。
接着，半导体膜使用掩模处理成期望的形状。在该实施例中，在半导体膜上形成的氧化膜去除后，形成另一个氧化膜。然后，形成光掩模，并且使用光刻(photolithography)进行加工处理，以便形成半导体层303、304、305和306。对于半导体层的端部部分，可提供倾角(锥角)。
蚀刻可通过等离子体蚀刻(干法蚀刻)或湿法蚀刻执行。对于处理大尺寸衬底，等离子体蚀刻是合适的。作为蚀刻气体，使用包含氟或氯的气体，例如CF4、NF3、Cl2或BCl3等，并且例如He或Ar等惰性气体可适当地添加到其中。备选地，当蚀刻通过大气压放电而被采用时，局部放电是可能的，并且从而可以进行蚀刻而不在整个衬底上形成掩模。
绝缘膜310在半导体层305上形成。该绝缘膜310可使用氧化硅或氧化硅和氮化硅的分层结构形成。该绝缘膜310可通过等离子体CVD法或低压CVD法沉积绝缘膜而形成。绝缘层经受通过等离子体处理的固相氧化或固相氮化以形成绝缘膜310是优选的。这是因为通过等离子体处理的半导体层(典型地，硅层)的氧化或氮化形成的绝缘层具有致密膜质量、高耐受电压和高可靠性。绝缘膜310用作用于将电荷注入电荷积累层311的隧道绝缘层；因此，强绝缘层是优选的。该绝缘膜310优选地形成以具有1nm至20nm并且优选地3nm至6nm的厚度。
绝缘膜310优选地通过等离子体处理采用如下这样的方式形成：例如氧化硅层通过在氧气氛下的等离子体处理在半导体层上形成具有3nm至6nm的厚度，以及通过在氮气氛下用氮等离子体处理该氧化硅层的表面而形成氮等离子体处理的层。具体地，首先，具有3nm至6nm的厚度的氧化硅层通过在氧气氛下的等离子体处理在半导体层上形成。然后，具有高浓度氮的氮等离子体处理的层通过在氮气氛下进行等离子体处理而在该氧化硅层的表面上或在表面附近连续地形成。注意表面附近指的是从该氧化硅层的表面大约0.5nm至1.5nm的深度。例如，通过在氮气氛下实施等离子体处理，获得其中氧化硅层在从表面到大约1nm的深度的区域中包含原子百分比20％至50％氮的结构。
作为半导体层的典型示例的硅层的表面通过等离子体处理而氧化，由此可以形成在界面中不具有畸变的致密氧化层。另外，通过氧化层的等离子体处理氮化，在一部分表面上的氧由氮代替并且形成氮层，由此可以使该层更致密。因此，可以形成耐受电压高的绝缘层。
在任何情况下，通过使用前述的通过等离子体处理的固相氧化或固相氮化，即使使用具有700℃或更低的耐热温度的玻璃衬底，可以获得等同于在从950℃到1050℃的温度形成的热氧化膜的绝缘层。从而，具有高可靠性的隧道绝缘层可以形成为非易失性存储元件的隧道绝缘层。
电荷累积层311在绝缘膜310上形成。该电荷累积层311可提供以具有单个层或分层结构。
电荷累积层311可以是用半导体材料或导电材料的层或颗粒形成的浮动栅。作为半导体材料，可以给出硅、硅锗或其类似物。当使用硅时，可以使用非晶硅或多晶硅。此外，还可以使用掺杂有磷的多晶硅。作为导电材料，可以使用从钽(Ta)、钛(Ti)、钼(Mo)和钨(W)选择的元素、包含上述元素作为它的主要成分的合金、其中结合上述元素的合金膜(典型地，Mo-W合金膜或Mo-Ta合金膜)、或给予导电性的硅膜。在使用这样的材料形成的导电层下，可形成例如氮化钽、氮化钨、氮化钛或氮化钼等氮化物；或例如硅化钨、硅化钛或硅化钼等硅化物。此外，可采用上文描述的半导体材料、导电材料或半导体材料和导电材料的分层结构。例如，可采用硅层和锗层的分层结构。
备选地，电荷累积层311可以形成为具有捕获电荷的陷阱的绝缘层。作为这样的材料的典型示例，给出硅化合物和锗化合物。作为硅化合物，可以给出氮化硅、氧氮化硅、添加氢的氧氮化硅或其类似物。作为锗化合物的示例，可以给出氮化锗、添加氧的氮化锗、添加氮的氧化锗、添加氧和氢的氮化锗、添加氮和氢的氧化锗等。
接着，形成用于覆盖半导体层303、304和306的掩模。给予n型导电性的杂质元素使用掩模和电荷累积层311作为掩模来添加以形成n型杂质区362a和n型杂质区362b。在该实施例，作为给予n型导电性的杂质元素的磷(P)用作杂质元素。这里，给予n型导电性的杂质元素被添加使得n型杂质区362a和n型杂质区362b包含以大约1×1017原子/cm3至5×1018原子/cm3的浓度的杂质元素。之后，去除覆盖半导体层303、304和306的掩模。
去除在半导体层306上的氧化膜，并且形成覆盖半导体层305、半导体层306、绝缘膜310和电荷累积层311的栅极绝缘层309。当栅极绝缘层309在存储单元阵列中具有大厚度时，薄膜晶体管和存储元件可以具有抵御高电压的高电阻(high resistance)；因此可以提高可靠性。
注意尽管在半导体层305上形成的栅极绝缘层309充当在后来完成的存储元件中的控制绝缘层，在半导体层306上形成的绝缘层309充当薄膜晶体管的栅极绝缘层。因此，该层在该说明书中叫做栅极绝缘层309。
去除在半导体层303和304上的氧化膜，并且形成覆盖半导体层303和半导体层304的栅极绝缘层308(参见图6A)。该栅极绝缘层308可以通过等离子体CVD法、溅射法或类似方法形成。在驱动电路部分中提供的薄膜晶体管的栅极绝缘层308的厚度是从1nm至10nm，更优选地大约5nm。当栅极绝缘层308被减薄时，可以使在驱动电路部分中的晶体管用低电压在高速下运行。
栅极绝缘层308可使用氧化硅或氧化硅和氮化硅的分层结构形成。栅极绝缘膜308可通过等离子体CVD法或低压CVD法沉积绝缘膜形成，或可通过等离子体处理的固相氧化或固相氮化形成。这是因为通过等离子体处理氧化或氮化半导体层形成的栅极绝缘层是致密的，并且具有高介电强度和优秀的可靠性。
作为栅极绝缘层308，可使用高介电常数材料。当高介电常数材料用作栅极绝缘层308时，可以减小栅极漏电流。作为高介电常数材料，可以使用二氧化锆、氧化铪、二氧化钛或五氧化二钽或其类似物。此外，氧化硅层可通过等离子体处理的固相氧化形成。
此外，薄氧化硅膜还可以通过GRTA法、LRTA法或类似方法氧化半导体区域的表面而形成，由此形成热氧化膜。注意例如氩等稀有气体元素优选地包括在反应气体中并且优选地混合在待形成的绝缘膜中以便在低的膜形成温度形成具有极少栅极漏电流的致密绝缘膜。
接着，具有20nm至100nm的厚度的第一导电膜和具有100nm至400nm的厚度的第二导电膜(其中每个充当栅电极层)堆叠在栅极绝缘层308和309上。该第一和第二导电膜可以通过溅射法、蒸发法、CVD法或类似方法形成。该第一和第二导电膜可使用从钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)和钕(Nd)选择的元素或包含上述材料作为主要成分的合金或化合物材料形成。备选地，该第一导电膜和第二导电膜可由以掺杂有例如磷等杂质元素的多晶硅膜为典型的半导体膜或AgPdCu合金膜来形成。导电膜不限于两层结构，并且例如可具有其中具有50nm厚度的钨膜、具有500nm厚度的铝硅合金(Al-Si)膜和具有30nm厚度的氮化钛膜顺序地堆叠的三层结构。在三层结构的情况下，氮化钨膜可代替钨膜使用作为第一导电膜，铝钛合金(Al-Ti)膜可代替铝硅合金(Al-Si)膜使用作为第二导电膜，并且钛膜可代替氮化钛膜使用作为第三导电膜。备选地，也可采用单层结构。在该实施例中，氮化钽形成到30nm的厚度以用于第一导电膜，并且钨(W)形成到370nm的厚度以用于第二导电膜。
第一导电膜和第二导电膜被蚀刻以形成第一栅电极层312、313和314、第二栅电极层316、317和318、第一控制栅电极层315、和第二控制栅电极层319(参见图6B)。
在该实施例中，示出其中第一栅电极层和第二栅电极层(第一控制栅电极层和第二控制栅电极层)形成以具有垂直侧面的示例；然而，本发明不限于此。第一栅电极层和第二栅电极层(第一控制栅电极层和第二控制栅电极层)可具有锥形，或第一栅电极层或第二栅电极层(第一控制栅电极层或第二控制栅电极层)可具有锥形而另一个栅电极层可通过各向异性蚀刻具有垂直侧面。在堆叠的栅电极层之间，锥角可以是不同的或相等的。利用锥形，堆叠在其上的膜的覆盖性被提高并且缺陷减少，其提高可靠性。
栅极绝缘层308和309可通过在形成栅电极层(和控制栅电极层)中的蚀刻步骤蚀刻到一定程度并且减薄(所谓的膜减少)。
接着，形成覆盖半导体层304的掩模321和覆盖半导体层305与306的掩模363。给予p型导电性的杂质元素320使用掩模321和363、第一栅电极层312和第二栅电极层316作为掩模来添加以形成p型杂质区322a和p型杂质区322b。在该实施例中，硼(B)用作杂质元素。这里，进行掺杂加使得p型杂质区322a和p型杂质区322b包含以大约1×1020原子/cm3至5×1021原子/cm3的浓度的给予p型导电性的杂质元素。此外，沟道形成区323在半导体层303中形成(参见图6C)。
p型杂质区322a和p型杂质区322b是高浓度p型杂质区，其充当源区和漏区。
接着，形成覆盖半导体层303的掩模325。给予n型导电性的杂质元素324使用掩模325、第一栅电极层313、第二栅电极层317、第一栅电极层314、第二栅电极层318、第一控制栅电极层315和第二控制栅电极层319作为掩模来添加以形成n型杂质区326a、326b、364a、364b、327a、327b、328a和328b。在该实施例中，磷(P)用作杂质元素。这里，添加给予n型导电性的杂质元素加使得n型杂质区326a、326b、327a、327b、328a和328b包含以大约5×1019原子/cm3至5×1020原子/cm3的浓度的n型杂质元素。此外，沟道形成区329、沟道形成区330和沟道形成区331分别在半导体层304、半导体层305和半导体层306中形成(参见图6D)。
n型杂质区326a、326b、327a、327b、328a和328b是高浓度n型杂质区，其充当源区和漏区。在另一方面，n型杂质区364a和n型杂质区364b是低浓度杂质区，其变成LDD区。
掩模325通过O2灰化或用抗蚀剂剥离器(resist stripper)去除，并且氧化膜也去除。之后，可形成绝缘膜也就是侧壁以便覆盖栅电极层的侧边。该侧壁可通过等离子体CVD法或低压CVD(LPCVD)法用包含硅的绝缘膜形成。
为了激活杂质元素，可进行热处理、强光辐照或激光辐照。在激活的同时，可以减小对栅极绝缘层和对栅极绝缘层和半导体层之间的界面的等离子体损伤。
接着，形成覆盖栅极绝缘层和栅电极层的层间绝缘层。在该实施例中，采用绝缘膜367和绝缘膜368的堆叠层结构。该绝缘膜367和绝缘膜368各自可是通过溅射法或等离子体CVD法形成的氮化硅膜、氮氧化硅膜、氧氮化硅膜或氧化硅膜。此外，包含硅的另一个绝缘膜也可被采用以具有单层结构或包括三层或更多层的堆叠层结构。
此外，热处理在300℃至550℃在氮气氛中进行1至12小时，由此氢化半导体层。优选地，该步骤在400℃至500℃进行。通过该步骤，在半导体层中的悬空键可以由包含在是层间绝缘层的绝缘膜367中的氢端接。在该实施例中，热处理在410℃进行一个小时。
绝缘膜367和绝缘膜368可以使用从无机绝缘材料选择的材料形成，例如氮化铝(AlN)、包含比氮的数量更大数量的氧的氧氮化铝(AlON)、包含比氧的数量更大数量的氮的氮氧化铝(AlNO)、氧化铝、类金刚石碳(DLC)和含氮的碳(CN)等。另外，还可使用硅氧烷树脂。该硅氧烷树脂对应于包括Si-O-Si键的树脂。
接着，使用抗蚀剂掩模，到达半导体层的接触孔(开口)在绝缘膜367和368与栅极绝缘层308和309中形成。蚀刻可根据用于蚀刻的材料的选择比来进行一次或多次。绝缘膜367和368与栅极绝缘层308和309通过蚀刻部分去除以形成到达p型杂质区322a和322b与n型杂质区326a、326b、327a、327b、328a和328b(其是源区和漏区)的开口。对于蚀刻，可采用湿法蚀刻、干法蚀刻或两者都采用。例如氟化氢铵和氟化铵的混合溶液等氢氟酸基溶液可用作湿法蚀刻的蚀刻剂。作为蚀刻气体，可以适当地使用以Cl2、BCl3、SiCl4和CCl4或类似物为典型的氯基气体，以CF4、SF6和NF3或类似物为典型的氟基气体或O2。此外，惰性气体可添加到蚀刻气体。作为要添加的惰性元素，可以使用从He、Ne、Ar、Kr和Xe选择的一个或多个元素。
导电膜被形成以便覆盖开口，并且该导电膜被蚀刻以形成布线层369a、369b、370a、370b、371a、371b、372a和372b，其是电连接到源区和漏区的部分的源电极层和漏电极层。该布线层可以通过PVD法、CVD法、蒸发法或类似方法形成导电膜然后将导电膜蚀刻成期望形状而形成。另外，导电层可以通过液滴排出法、印刷法、电镀法或类似方法在预定位置选择性地形成。此外，也可使用回流法和大马士革法。作为源和漏电极层的材料，可使用例如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr或Ba等金属，或Si或Ge、其合金或氮化物。此外，可以使用这些的分层结构。在该实施例中，钛(Ti)形成为60nm厚，氮化钛形成为40nm厚，铝形成为700nm厚，并且钛(Ti)形成为200nm厚，然后堆叠膜处理成期望的形状。
通过上文步骤，可以形成半导体集成电路350，其包括：在驱动电路部分中的是具有p型杂质区的p沟道薄膜晶体管的薄膜晶体管373和是具有n型杂质区的n沟道薄膜晶体管的薄膜晶体管374；以及在存储单元阵列中的具有n型杂质区的存储元件375和是具有n型杂质区的n沟道薄膜晶体管的薄膜晶体管376(参见图6E)。
在该实施例中，绝缘层390在半导体集成电路350上形成(参见图7A)。接着，充当天线的导电层380在绝缘层390上形成，并且无机绝缘层381作为保护层在导电层380上形成(参见图7B)。
作为第一抗冲击层382，使用其中纤维体383用有机树脂384浸渍的结构体。该结构体被加热并且经受压力接合，使得半导体集成电路350、第一抗冲击层382和第一冲击扩散层391接合。然后，半导体集成电路350通过使用分离层301从衬底300分离。从而，半导体集成电路350在第一抗冲击层382侧上提供(参见图7C)。
作为第二抗冲击层385，使用其中纤维体386用有机树脂387浸渍的结构体，其与第一抗冲击层382相似。该结构体被加热并且经受压力接合，使得第二冲击扩散层388和第二抗冲击层385结合(参见图8A)。粘结层389提供在第二扩散层388的表面(其与提供第二抗冲击层385的表面相对)上。
粘结层389接合到半导体集成电路350的暴露分离表面，使得可以形成具有夹在第一抗冲击层382与第二抗冲击层385和第二冲击扩散层388之间的半导体集成电路350的半导体器件(参见图8B)。通过上文的步骤，可以制造具有该实施例的存储器的半导体器件。
即使在制造过程中进行压力处理，不会给半导体集成电路造成例如特性的损伤或退化等不利影响，因为冲击扩散层提供与半导体集成电路接触。从而，半导体器件可以高良率地制造。
利用将半导体集成电路夹在中间的一对抗冲击层和一对冲击扩散层，可以提供具有强度同时实现厚度和尺寸减小的高度可靠半导体器件。
(实施例4)
在该实施例中，高度可靠半导体器件和用于高良率地制造半导体器件的方法将参照图17A至17C、图18A和18B与图19A至19D详细描述。
在该实施例的半导体器件中，半导体集成电路从用于形成该半导体集成电路的衬底分离并且夹在柔韧的抗冲击层之间。注意半导体集成电路在其上形成的衬底在该说明书中也称为形成衬底。因此，半导体集成电路在形成衬底上形成，其具有介于它们之间的分离层。
该实施例的半导体器件在图17A和17B中图示。在图17A中，半导体集成电路100夹在第一抗冲击层112和第二抗冲击层102之间，并且冲击扩散层103提供在该半导体集成电路100和该第二抗冲击层102之间。第一抗冲击层112和第二抗冲击层102各自具有结构体。在第一抗冲击层112的结构体中，纤维体160用有机树脂161浸渍。在第二抗冲击层102的结构体中，纤维体150用有机树脂151浸渍。
图17C图示作为纤维体160的纺织织物的顶视图，其使用经纱和纬纱的纱束来纺织。
如在图17C中图示的，纤维体160使用以固定间隔分隔开的经纱和以固定间隔分隔开的纬纱纺织。
该实施例的图中，纤维体160图示为纺织织物，其使用在横截面上具有椭圆形的纱束来平纹纺织。
在该实施例中，芳族聚酰胺树脂膜(具有10GPa的弹性模量和480MPa的断裂强度)用作冲击扩散层。
图17B图示其中半导体集成电路100和冲击扩散层103使用粘结层104互相接合的示例。在该实施例中，芳族聚酰胺膜用作第二冲击扩散层103并且丙烯酸树脂用作粘结层104。
备选地，保护层可在半导体集成电路上形成。图18A和18B各自图示其中无机绝缘层105作为保护层在半导体集成电路100上形成的示例。此外，在图18A和18B中，天线101在半导体集成电路100上形成，并且无机绝缘层105在其上形成。因为天线101用无机绝缘层105覆盖，可以防止充当天线的导电层的氧化。
用于制造半导体器件的方法参照图19A至19D图示。半导体集成电路100在具有绝缘表面的衬底110(其是形成衬底)上形成，其具有介于它们之间的分离层111(参见图19A)。
半导体集成电路100和第一抗冲击层112互相结合，并且然后半导体集成电路100通过使用分离层111从衬底110分离。从而，半导体集成电路100在第一抗冲击层112侧上提供(参见图19B)。
在该实施例中，作为第一抗冲击层112，使用其中纤维体160用有机树脂161浸渍的结构体。结构体被加热并且经受压力接合使得结构体的有机树脂被塑化或固化。在有机树脂是有机塑性树脂的情况下，塑化的有机树脂然后通过冷却到室温而固化。通过加热和压力接合，有机树脂均匀散开以便与半导体集成电路紧密接触，并且固化。其中结构体经受压力接合的步骤在大气压或减压下进行。
第二抗冲击层102也具有其中纤维体150用有机树脂151浸渍的结构体，其与第一抗冲击层112相似。结构体被加热并且经受压力接合，使得冲击扩散层103和第二抗冲击层102接合(参见图19C)。
粘结层104提供在第二冲击扩散层103的表面(在与提供第二抗冲击层102的表面相对)上。
粘结层104接合到半导体集成电路100的暴露分离表面，使得可以形成半导体器件，其具有夹在第一抗冲击层112与第二抗冲击层102和冲击扩散层103之间的半导体集成电路100(参见图19D)。
即使在制造过程中进行压力处理，也不会给半导体集成电路造成例如特性的损伤或退化等不利影响，，因为冲击扩散层提供与半导体集成电路接触。从而，半导体器件可以高良率地制造。
利用将半导体集成电路夹在中间的一对抗冲击层和提供以在半导体集成电路上堆叠的冲击扩散层，可以提供具有强度同时实现厚度和尺寸减小的高度可靠半导体器件。
(实施例5)
在该实施例中，高度可靠半导体器件和用于高良率地制造半导体器件的方法将参照图4A至4C与图20A和20B描述。在该实施例中，作为半导体器件的示例，将描述CMOS。
图20A图示接着在实施例2中的图4C中图示的步骤的步骤。从而，形成步骤可采用与实施例2的相似的方式进行，并且省略在图4A至4C中图示的详细步骤说明。
第二抗冲击层252具有其中纤维体270用有机树脂271浸渍的结构体，其与第一抗冲击层262相似。结构体被加热并且经受压力接合，使得第二冲击扩散层253和第二抗冲击层252互相接合(参见图20A)。
粘结层254提供在冲击扩散层253的表面(其与提供第二抗冲击层252的表面相对)上。
粘结层254接合到半导体集成电路250的暴露分离表面，使得可以形成半导体器件，其具有夹在第一抗冲击层262和第二抗冲击层252和冲击扩散层253之间的半导体集成电路250(参见图20B)。
在该实施例中制造的半导体器件可以是通过提供柔韧抗冲击层和冲击扩散层的柔韧半导体器件。
即使在制造过程中进行压力处理，也不会给半导体集成电路造成例如特性的损伤或退化等不利影响，因为冲击扩散层提供与半导体集成电路接触。从而，半导体器件可以高良率地制造。
利用将半导体集成电路夹在中间的一对抗冲击层和提供以堆叠在半导体集成电路上的冲击扩散层，可以提供具有强度同时实现厚度和尺寸减小的高度可靠半导体器件。
(实施例6)
在该实施例中，具有存储器的半导体器件的示例(如实现更高集成度和厚度与尺寸的进一步减小的半导体器件)和其的制造方法将参照图6A至6E、图21A至21C与图22A和22B描述。
该实施例的半导体器件包括存储器，其包括存储器单元阵列和驱动该存储单元阵列的驱动电路部分。
图21A图示了在实施例3中步骤6E图示步骤之后的步骤。因此，形成步骤采用与实施例3相似的方式进行，并且省略了图6A至6E图示的步骤的详细说明。
在该实施例中，绝缘层390在半导体集成电路350上形成(参见图21A)。接着，充当天线的导电层380在绝缘层390上形成，并且无机绝缘层381在导电层380上形成作为保护层(参见图21B)。
作为第一抗冲击层382，使用其中纤维体383用有机树脂384浸渍的结构体。半导体集成电路350和第一抗冲击层382互相接合。然后，半导体集成电路350通过使用分离层301从衬底300分离。从而，半导体集成电路350在第一抗冲击层382侧上提供(参见图21C)。
第二抗冲击层385具有其中纤维体386用有机树脂387浸渍的结构体，其与第一抗冲击层382相似。该结构体被加热并且经受接合压力，使得冲击扩散层388和第二抗冲击层385可以接合(参见图22A)。粘结层389提供在冲击扩散层388的表面(其与提供第二抗冲击层385的表面相对)上。
粘结层389接合到半导体集成电路350的暴露分离表面，使得可以制造具有夹在第一抗冲击层382和第二抗冲击层385和冲击扩散层388之间的半导体集成电路350的半导体器件(参见图22B)。通过上文的步骤，可以制造具有该实施例的存储器的半导体器件。
即使在制造过程中进行压力处理，也不会给半导体集成电路造成例如特性的损伤或退化等不利影响，因为冲击扩散层提供与半导体集成电路接触。从而，半导体器件可以高良率地制造。
利用将半导体集成电路夹在中间的一对抗冲击层和提供以堆叠在半导体集成电路上的冲击扩散层，可以提供具有强度同时实现厚度和尺寸减小的高度可靠半导体器件。
(实施例7)
在半导体器件中，多种类型的场效应晶体管可以用作包括在半导体集成电路中的半导体元件。在该实施例中，作为应用于本发明的半导体元件，将详细描述包括单晶半导体层的场效应晶体管。
方法在下文参照图14A至14D和图15A至15C描述，其中从单晶半导体衬底制成的单晶半导体层在形成衬底(其是具有绝缘表面的衬底)上提供，并且形成包括在半导体集成电路部分中的半导体元件。
清洁在图14A中图示的单晶半导体衬底1108，并且由电场加速的离子添加以达到离单晶半导体衬底1108的表面的预定深度以形成脆弱层1110。考虑转移到形成衬底的单晶半导体层的厚度来进行离子辐照。考虑到这样厚度来设置用离子辐照的加速电压，并且然后单晶半导体衬底1108用离子辐照。通过单晶半导体衬底用离子的辐照而变脆弱以具有通过离子的作用而造成的微空洞的区域称为脆弱层。
作为单晶半导体衬底1108，可以使用商业单晶半导体衬底。例如，可以使用用IV族元素形成的单晶半导体衬底，例如单晶硅衬底、单晶锗衬底或单晶硅锗衬底等。备选地，可使用用砷化镓、磷化铟或其类似物形成的化合物半导体衬底。作为半导体衬底，可使用多晶半导体衬底。不用说，单晶半导体衬底不限于圆形晶圆，并且可以使用具有各种形状的单晶半导体衬底。例如，可以使用例如矩形衬底、五边形衬底、六边形衬底或类似物等多边形衬底。不用说，商业圆形单晶半导体晶圆可以用作单晶半导体衬底。作为圆形单晶半导体晶圆，可以使用硅、锗或类似物的半导体晶圆、砷化镓、磷化铟或类似物的化合物半导体晶圆。单晶半导体晶圆的典型示例是单晶硅晶圆，并且可以使用直径5英寸(125mm)、直径6英寸(150mm)、直径8英寸(200mm)、直径12英寸(300mm)、直径400mm或直径450mm的圆形晶圆。另外，矩形单晶半导体衬底可以通过切割商业圆形单晶半导体晶圆形成。衬底可以用例如切片机或线状锯等切割设备、激光切割、等离子体切割、电子束切割、或任何其他切割工具切割。另外，矩形单晶半导体衬底可以采用如下这样的方式形成：用于制造半导体衬底的锭在将其切片成衬底之前处理成矩形固体以便在横截面上具有矩形形状并且对该矩形固体锭切片。另外，尽管对单晶半导体衬底的厚度没有特别限制，考虑到单晶半导体衬底的重新使用，厚单晶半导体衬底是优选的，因为许多单晶半导体层可以从一片厚材料晶圆形成。在市场上流通的单晶硅晶圆的厚度遵循SEMI标准，其规定例如直径6英寸的晶圆具有625μm的厚度，直径8英寸的晶圆具有725μm的厚度，直径12英寸的晶圆具有775μm的厚度。注意遵循SEMI标准的晶圆的厚度具有±25μm的容差。不用说，用作材料的单晶半导体衬底的厚度不限于SEMI标准，当对锭切片时，厚度可以视情况调节。自然地，当已经使用的单晶半导体衬底1108再次使用时，衬底的厚度比SEMI标准要薄。在形成衬底上获得的单晶半导体层可以通过选择半导体衬底充当基底来确定。
此外，单晶半导体衬底1108的晶面取向可根据要制造的半导体元件(在该实施例中场效应晶体管)选择。例如，可以使用具有晶面{100}、晶面{110}或类似的单晶半导体衬底。
在该实施例中，可以使用其中氢、氦或氟离子添加到单晶半导体衬底预定深度，然后实施热处理，并且分离外层的单晶半导体层的离子辐照分离法。备选地，还可采用其中单晶硅在多孔硅上外延生长并且该多孔硅层通过由水冲法引起的劈裂(cleavage)而分离的方法。
单晶硅衬底用作单晶半导体衬底1108，其的表面用稀氢氟酸处理，去除自然氧化膜并且还去除例如灰尘等附着到表面的污染物，并且净化单晶半导体衬底1108的表面。
离子可通过离子掺杂法(缩写为ID法)或离子注入法(缩写为II法)添加(引入)以形成脆弱层1110。脆弱层1110通过添加氢、氦或以氟为典型的卤素的离子形成。在添加氟离子作为卤族元素的情况下，BF3可用作源气体。注意离子注入是其中离子化气体被质量分离并且添加到半导体衬底的方法。
例如，在采用离子注入法的情况下，离子化的氢气被质量分离使得仅H+(或H2 +)可以选择性地加速并且添加到单晶半导体衬底。
根据离子掺杂法，多种离子种类在没有离子化气体的质量分离的情况下在等离子体中形成并且被加速，并且单晶半导体衬底掺杂有加速的离子种类。例如，包括H+、H2 +和H3 +离子的氢离子中，H3 +离子典型地占用于掺杂的离子的50％或更高；一般，H3 +离子占将用于掺杂的离子的80％并且其他离子(H+和H2 +)占20％。这里，仅添加H3 +的离子种类也称为离子掺杂。
另外，辐照可使用单种离子或相同原子的具有不同质量的多种离子进行。例如，在用氢离子辐照的情况下，包含H+、H2 +和H3 +离子和并且使H3 +离子的比例更高是优选的。在用氢离子辐照的情况下，通过增加H3 +离子的比例并且也包含H+、H2 +和H3 +离子，辐照效率可以增加并且从而辐照时间可以缩短。利用这样的结构，分离可以容易地进行。
在下文中，将详细描述离子掺杂法和离子注入法。在离子掺杂法中使用的离子掺杂设备(也称为ID设备)中，等离子体空间是巨大的，使得单晶半导体衬底可以用大量离子辐照。在另一方面，在离子注入法中使用的离子注入设备(也称为II设备)具有从等离子体提取的离子被质量分析并且仅特定离子种类可以注入到半导体衬底中的特性。在离子注入法中，基本上，处理通过用点波束(point beam)扫描来进行。
为了产生等离子体，例如，两个设备都通过由加热灯丝产生的热电子形成等离子体态。然而，当用产生的氢离子(H+、H2 +和H3 +)辐照半导体衬底时氢离子种类的比例在离子掺杂法和离子注入法之间是很大不同的。
在用更大量H3 +辐照方面，可以说离子掺杂设备比离子注入设备更为优选。
当单晶硅衬底用例如氢离子或氟离子等卤素离子辐照时，添加的氢或氟踢出(驱逐)在硅晶格中的硅原子，使得空着的部分有效地形成并且微空洞在脆弱层中形成。在该情况下，通过在相对低的温度的热处理，在脆弱层中形成的微空洞的体积发生变化以引起沿脆弱层的劈裂，由此，可以形成薄单晶半导体层。在用氟离子辐照后，硅衬底可用氢离子辐照使得氢可包含在空洞中。因为形成以将薄单晶半导体层与单晶半导体衬底分离的脆弱层使用在脆弱层中形成的微空洞的体积中的变化而劈裂，采用该方式有效利用氟离子或氢离子是优选的。
另外，保护层可在单晶半导体衬底和接合到单晶半导体层的绝缘层之间形成。该保护层可以用从氮化硅层、氧化硅层、氮氧化硅层和氧氮化硅层选择的单层或多个层的分层结构形成。这些层可以在脆弱层在单晶半导体衬底中形成之前在单晶半导体衬底上形成。备选地，这样的层可在脆弱层在单晶半导体衬底中形成之后在单晶半导体衬底上形成。
注意氧氮化硅膜意思是包含比氮更大数量的氧的膜，并且在测量使用卢瑟福背散射光谱法(RBS)和氢前向散射(HFS)进行的情况下，其包括分别以在原子百分比50％至70％、0.5％至15％、25％至35％和0.1％至10％的范围内的浓度的氧、氮、硅和氢。此外，氮氧化硅膜意思是包含比氧更大数量的氮的膜，并且在测量使用RBS和HFS进行的情况下，其包括分别以在原子百分比5％至30％、20％至55％、25％至35％和10％至30％的范围内的浓度的氧、氮、硅和氢。注意氮、氧、硅和氢的百分比落入上文给出的范围内，其中包含在氧氮化硅膜或氮氧化硅膜中的原子总数限定为原子百分比100％。
在脆弱层形成中必须在高剂量条件下添加离子，并且单晶半导体衬底1108的表面在一些情况下变得粗糙。因此，抵御用离子辐照的保护层可通过使用具有50至200nm厚度的氮化硅膜、氮氧化硅膜、氧化硅膜或类似物提供在用离子辐照的表面上。
例如，包括氧氮化硅膜(5nm至300nm的厚度，期望地30nm至150nm(例如50nm))和氮氧化硅膜(5nm至150nm的厚度，期望地10nm至100nm(例如50nm))的堆叠层通过等离子体CVD法在单晶半导体衬底1108上形成而作为保护层。作为示例，氧氮化硅膜在单晶半导体衬底1108上形成到50nm厚度，并且氮氧化硅膜在氧氮化硅膜上堆叠到50nm的厚度。氧氮化硅膜可是使用有机硅烷气体通过化学气相沉积法形成的氧化硅膜。
另外，单晶半导体衬底1108可脱脂并且清洗，可去除在其的表面上的氧化膜，并且可进行热氧化。作为热氧化，可进行一般的干法氧化；然而，优选进行其中在氧化气氛中添加卤素的氧化。例如，热处理在包含关于氧的体积百分比为0.5％至10％(优选地体积百分比为3％)的HCl的气氛中在700℃或更高温度进行。热氧化优选地在950℃至1100℃的温度进行。处理时间可以是0.1至6小时，优选地0.5至3.5小时。要形成的氧化膜的厚度是10nm至1000nm(优选地，50nm至200nm)，并且例如厚度是100nm。
作为包含卤素的情况，除HCl外，可以应用从HF、NF3、HBr、C12、ClF3、BCl3、F2、Br2和二氯乙烯中选择的一个或多个。
通过在这样的温度范围中进行热处理，可以获得由卤族元素的吸杂作用。吸杂特别具有去除金属杂质的作用。即，例如金属等杂质通过氯的作用变为易挥发氯化物并且扩散进入空气中以被去除。吸杂在其中单晶半导体衬底1108的表面经受化学机械抛光(CMP)处理的情况中是有效的。另外，氢具有补偿在单晶半导体衬底1108和绝缘层之间的界面处的缺陷并且减小在界面处的定域态密度的功能。从而在单晶半导体衬底1108和绝缘层之间的界面被去活性，使得电特性稳定化。
卤素可以包含在通过该热处理形成的氧化膜中。卤素以1×1017原子/cm3至5×1020原子/cm3的浓度被包含其中，由此氧化膜可以起保护层的功能，其捕捉例如金属等杂质并且防止单晶半导体衬底1108的污染。
当脆弱层1110形成时，加速电压和离子总数可以根据沉积在单晶半导体层上的膜的厚度、要从单晶半导体衬底分离并且转移到形成衬底的目标单晶半导体层的厚度以及添加的离子种类来调节。
例如，氢气用作材料，并且单晶半导体衬底通过离子掺杂法以40kV的加速电压用其总数是2×1016离子/cm2的离子辐照，使得脆弱层可以形成。如果保护层形成以具有大厚度，当离子在相同条件下添加并且脆弱层形成时，薄单晶半导体层可以形成为从单晶半导体衬底分离并且转移(转置)到形成衬底的目标单晶半导体层。例如，尽管它取决于离子种类(H+、H2 +和H3 +离子)的比例，在脆弱层在上文的条件下形成并且氧氮化硅膜(50nm的厚度)和氮氧化硅膜(50nm的厚度)作为保护层在单晶半导体衬底上堆叠的情况下，要转移到形成衬底的单晶半导体层的厚度是大约120nm；或在氧氮化硅膜(100nm的厚度)和氮氧化硅膜(50nm的厚度)在上文的条件下作为保护层在单晶半导体衬底上堆叠的情况下，要转移到形成衬底的单晶半导体层的厚度是大约70nm。
在氦(He)或氢用作源气体的情况下，离子用10kV至200kV的范围中的加速电压并且用在1×1016离子/cm2至6×1016离子/cm2的范围中的剂量来添加，使得脆弱层可以形成。在氦用作源气体的情况下，He+离子可以作为主要离子添加而没有质量分离。另外，在氢用作源气体的情况下，H3 +离子和H2 +离子可以作为主要离子添加。离子种类根据等离子体产生方法、压强、源气体的供应数量或加速电压来改变。
作为脆弱层的形成的另一个示例，氧氮化硅膜(50nm的厚度)、氮氧化硅膜(50nm的厚度)和氧化硅膜(50nm的厚度)作为保护层在单晶半导体衬底上堆叠，并且以40kV的加速电压和2×1016离子/cm2的剂量来添加氢以形成在单晶半导体衬底中的脆弱层。然后，氧化硅膜(50nm的厚度)形成为在该氧化硅膜上具有接合表面的绝缘层，其是保护层的顶层。作为脆弱层的形成的另一个示例，氧化硅膜(100nm的厚度)和氮氧化硅膜(50nm的厚度)作为保护层在单晶半导体衬底上堆叠，并且以40kV的加速电压和2×1016离子/cm2的剂量添加氢以形成在单晶半导体衬底中的脆弱层。然后，氧化硅膜(50nm的厚度)形成为在该氮氧化硅膜上具有接合表面的绝缘层，其是保护层的顶层。注意氧氮化硅膜或氮氧化硅膜可通过等离子体CVD法形成，并且氧化硅膜可使用有机硅烷气体通过CVD法形成。
备选地，绝缘层可在形成衬底和单晶半导体衬底之间形成。绝缘层可在形成衬底侧和单晶半导体衬底侧中的一个或两者上形成。在要接合的表面上形成的绝缘层具有光滑表面并且形成亲水表面。作为绝缘层，可以使用氧化硅膜。作为氧化硅膜，优选使用有机硅烷气体通过化学气相沉积法形成的氧化硅膜。备选地，可使用使用硅烷气体通过化学气相沉积法形成的氧化硅膜。
可以使用的有机硅烷气体的示例包括含硅化合物，例如四乙氧基硅烷(TEOS)(化学式：Si(OC2H5)4)、三甲基硅烷(TMS)(化学式：(CH3)3SiH)、四甲基硅烷(化学式：Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式：SiH(OC2H5)3)和三二甲胺基硅烷(化学式：SiH(N(CH3)2)3)。注意，在氧化硅层使用有机硅烷作为源气体通过化学气相沉积法形成的情况下，混合提供氧的气体是优选的。对于提供氧的气体，可以使用氧、氧化亚氮、二氧化氮或类似物。此外，可混合惰性气体，例如氩、氦、氮、氢或类似物。
另外，作为在要接合的表面上形成的绝缘层，还可以使用使用例如甲硅烷、乙硅烷或丙硅烷等硅烷作为源气体通过化学气相沉积形成的氧化硅膜。并且在该情况下，混合惰性气体、提供氧的气体或类似物是优选的。另外，充当绝缘层并且接合到单晶半导体层的氧化硅膜可包含氯。注意本文的化学气相沉积(CVD)法包括在它的类别中的等离子体CVD法、热CVD法和光CVD法。
备选地，作为在要接合的表面上形成的绝缘层，可使用在氧化气氛下通过热处理形成的氧化硅、通过氧自由基的反应生长的氧化硅、使用氧化性化学溶液形成化学氧化物或其类似物。作为绝缘层，可使用包括硅氧烷(Si-O-Si)键的绝缘层。备选地，有机硅烷气体可与氧自由基或氮自由基反应以形成绝缘层。
备选地，作为在要接合的表面上形成的绝缘层，可使用包含氧化铝作为它的主要成分的氧化膜。包含氧化铝作为它的主要成分的氧化膜指其中氧化铝被包含至少重量百分比10％的氧化膜，其中在氧化膜中的所有成分的总量是重量百分比100％。备选地，作为绝缘层，可以使用包含氧化铝作为它的主要成分并且还包含氧化镁和氧化锶中的一个或两者的膜。此外，可使用包含氮的氧化铝。
绝缘层可以通过溅射法形成。作为在溅射法中使用靶，例如可以使用包括铝的金属或例如氧化铝等金属氧化物。注意靶的材料可根据要形成的膜、视情况选择。
当金属用作靶时，绝缘层采用进行溅射同时引入反应气体(例如氧)这样的方式(通过反应溅射法)形成。作为金属，除铝外可以使用镁(Mg)、包含铝和镁的合金、包含铝和锶(Sr)的合金、或包含、铝、镁和锶的合金。在该情况下，溅射可使用直流(DC)电源或高频(RF)电源进行。
当金属氧化物用作靶时，绝缘层通过用射频(RF)电源溅射(通过RF溅射法)形成。作为金属氧化物，除氧化铝外可以使用氧化镁、氧化锶、包含铝和镁的氧化物、包含铝和锶的氧化物、或包含、铝、镁和锶的氧化物。
备选地，绝缘层可通过偏压溅射法形成。当使用偏压溅射法时，可以沉积膜并且可以使膜的表面平坦。
包含铝作为它的主要成分的氧化膜可以防止包含在形成衬底中的例如湿气和移动离子等杂质扩散进入以后将在形成衬底上形成的单晶半导体层。
将接合的绝缘层的表面优选地设置如下：算术平均粗糙度Ra小于0.8nm并且均方根粗糙度Rms小于0.9nm；更优选地，Ra等于或小于0.4nm并且Rms等于或小于0.5nm；仍优选地，Ra等于或小于0.3nm并且Rms等于或小于0.4nm。例如，Ra是0.27nm并且Rms是0.34nm。在该说明书中，Ra是算术平均粗糙度，Rms是均方根粗糙度，并且测量范围是2μm2或10μm2。
当形成衬底和单晶半导体衬底互相接合时，强键可以通过在要互相接合的表面中的一个或两者上提供优选地使用有机硅烷作为材料用氧化硅膜形成的绝缘层来形成。
在该实施例中，如在图14B中图示的，氧化硅膜在接合到形成衬底的表面上形成作为绝缘层1104。作为氧化硅膜，优选使用有机硅烷气体通过化学气相沉积法形成的氧化硅膜。备选地，可以使用使用硅烷气体通过化学气相沉积法形成的氧化硅膜。在通过化学气相沉积法的膜形成中，应用例如350℃或更低(300℃作为特定示例)的膜形成温度，因为在该温度，脱气不会从在单晶半导体衬底中形成的脆弱层1110发生。另外，对热处理应用高于膜形成温度的热处理温度，由此单晶半导体层从单晶半导体衬底分离。
在该实施例中，在半导体元件层在形成衬底上形成后，分离层在形成衬底和半导体元件层之间提供以将半导体元件层与形成衬底分离。因此，从单晶半导体衬底分离并且接合的单晶半导体层在形成衬底上提供的分离层(和无机绝缘层)上形成。如果分离层的表面是不平坦的，在其中单晶半导体衬底和形成衬底互相接合的过程中，与接合表面接触的面积变小，由此难以获得足够的接合强度。从而，分离层平坦化是必须的。
分离层可在形成衬底侧或单晶半导体衬底侧上形成，只要它提供在形成衬底和单晶半导体层之间即可。在形成衬底侧或单晶半导体衬底侧上形成的分离层经受平坦化处理。
绝缘层可在形成衬底侧或单晶半导体衬底侧上形成。备选地，绝缘层可在分离层侧上提供，并且绝缘层可在形成衬底侧和单晶半导体衬底侧两者上形成。在形成衬底或单晶半导体衬底可以直接接合到分离层的情况下，绝缘层不必须提供。
在该实施例中，分离层1125在形成衬底1101侧上形成，并且阻挡层(blocking layer)1109在分离层1125上形成。
作为平坦化处理，可进行抛光处理或蚀刻处理。不用说抛光处理和蚀刻处理可都进行。作为抛光处理，可以采用化学机械抛光(CMP)法或液体喷射抛光法。作为蚀刻处理，可以视情况采用湿法蚀刻或干法蚀刻或它们两个。
备选地，等离子体处理可作为平坦化处理进行。例如，可以采用反向溅射法。通过进行通过反向溅射法的平坦化处理，从绝缘层的形成到平坦化的程序可以在相同的设备中完成，由此提高生产能力，其是优选的。
反向溅射法通过例如引入例如Ar气等惰性气体到高真空腔并且通过施加电场到要处理的表面而产生等离子体态来进行。等离子体包含电子和Ar的正离子，并且Ar的正离子在阴极的方向上加速。要处理的表面通过加速的Ar正离子溅射。在那时，要处理的表面的突出部分被优先溅射。从要处理的表面喷出的颗粒附着到在要处理的表面中的不同地点。在那时，颗粒优先附着到要处理的表面的凹陷部分。如此，通过减少突出部分并且填充凹陷部分，可以认为提高了要处理的表面的平坦性。
在该实施例中，分离层通过溅射法形成并且经受通过反向溅射法的平坦化处理。
防止杂质元素的扩散的氮化硅膜或氮氧化硅膜可在形成衬底和分离层之间提供作为阻挡层(也称为势垒层(barrier layer))。此外，氧氮化硅膜可结合作为具有减小应力功能的绝缘膜。
图14C示出其中提供在形成衬底1101上的阻挡层1109和单晶半导体衬底1108的表面(绝缘层1104在其上形成)设置处于互相紧密接触并且互相接合的状态。因为阻挡层1109提供在其表面被平坦化的分离层1125上，阻挡层1109的表面具有高平坦性。要形成键(bond)的表面充分清洁。提供在形成衬底1101上的阻挡层1109的表面和单晶半导体衬底1108的表面(绝缘层1104在其上形成)可通过兆声清洁或类似方法清洁。另外，表面可在兆声清洁后用臭氧水清洁，可去除有机物质，并且可提高表面的亲水性。
通过使在形成衬底1101上的阻挡层1109和绝缘层1104互相面对并且从外界施加压力到一个部分，阻挡层1109和绝缘层1104通过由于接合表面之间的距离局部减小引起的范德华力的增加或氢键合(hydrogen bonding)的影响而互相吸引。此外，因为在形成衬底1101上的阻挡层1109和绝缘层1104(其在邻近区域中也互相面对)之间的距离减小，其中范德华力强烈起作用的区域或由氢键合影响的区域扩大，由此接合发生至整个接合表面。
在施加的压强中，处于100kPa至5000kPa的压强施加于衬底的四个角中的一个，由此接合表面变得互相靠近，并且接合可从范德华力转变到氢键合。当在衬底中的一个部分处的接合表面靠近时，邻近的接合表面也靠近并且接合转变到氢键合；从而，整个接合表面可以具有氢键合。
为了形成有利的键，表面可活化。例如，将形成键的表面用原子束或离子束辐照。当使用原子束或离子束时，可以使用氩的惰性气体中性原子束或惰性气体离子束或类似物。备选地，进行等离子体辐照或自由基处理。这样的表面处理使即使在200℃至400℃的温度在不同种类的材料之间形成键也是容易的。
为了提高形成衬底和绝缘层之间的接合界面的接合强度，优选地进行热处理。例如，热处理在烘箱、炉子或类似物中在70℃至350℃(例如，在200℃持续2小时)的温度条件下进行。
在形成衬底1101和单晶半导体衬底1108互相接合后，在图14D中，进行热处理，并且单晶半导体衬底1108使用充当劈裂面的脆弱层1110从形成衬底1101分离。当热处理在例如400℃至700℃进行时，在脆弱层1110中形成的微空洞的体积发生变化，其使劈裂能够沿脆弱层1110发生。因为绝缘层1104接合到形成衬底1101，其具有介于它们之间的阻挡层1109，具有与单晶半导体衬底1108相同结晶度的单晶半导体层1102保留在形成衬底1101上。
在400℃至700℃的温度范围中的热处理可在用于提高接合强度的上文热处理的相同设备中连续地进行或可在另一个装置中进行。例如，在炉子中200℃热处理2小时后，温度增加到接近600℃并且保持2小时，温度减小到从室温到400℃范围内的温度，并且然后从炉子中取出衬底。备选地，热处理可用从室温增加的温度进行。此外，在炉子中200℃热处理2小时后，热处理可用快速热退火(RTA)设备在600℃至700℃的温度范围进行1分钟至30分钟(例如，在600℃7分钟，或在650℃7分钟)。
通过在400℃至700℃的温度范围中的热处理，绝缘层和形成衬底之间的键从氢键合变换到共价接合，并且添加到脆弱层的元素被分离出来并且压强升高，由此单晶半导体层可以从单晶半导体衬底分离。在热处理后，形成衬底和单晶半导体衬底处于它们中的一个搭在另一个上的状态，并且形成衬底和单晶半导体衬底可以互相分离而不用施加大力。例如，搭在另一个衬底上的一个衬底通过真空吸盘提起，使得衬底可以容易地分离。此时，如果在下面的衬底用真空吸盘或机械吸盘固定，形成衬底和单晶半导体衬底两者可以互相分离而无水平错位。
注意在图14A至14D和图15A至15C中，示出其中单晶半导体衬底1108小于形成衬底1101的示例；然而，本发明不限于其，并且单晶半导体衬底1108和形成衬底1101可是相同大小或半导体衬底1108可大于形成衬底1101。
图15A至15C图示其中绝缘层在形成衬底侧上提供和形成单晶半导体层的过程。图15A图示其中提供有作为保护层1121的氧化硅膜的单晶半导体衬底1108用通过电场加速的离子辐照以在预定深度形成脆弱层1110的步骤。用离子辐照与图14A的情况相似地实施。保护层1121在单晶半导体衬底1108的表面上形成，使得可以防止表面受到用离子的辐照损伤并且从而损害平坦性。另外，保护层1121具有防止杂质关于单晶半导体层1102(其用单晶半导体衬底1108形成)扩散的效果。
图15B图示其中使提供有阻挡层1109和绝缘层1104的形成衬底1101和单晶半导体衬底1108的保护层1121互相紧密接触并且互相接合的步骤。通过设置形成衬底1101上的绝缘层1104与单晶半导体衬底1108的保护层1121紧密接触，它们互相接合。
之后，单晶半导体衬底1108如在图15C中图示的分离。用于分离单晶半导体层的热处理与在图14D中图示的情况相似地进行。采用这样的方式，可以获得在图15C中图示的具有SOI结构(其中单晶半导体层在衬底上提供，其中绝缘层介于它们之间)的半导体衬底。
另外，在与单晶半导体衬底分离并且转移到形成衬底的单晶半导体层中，由于分离步骤和离子辐照步骤而引起晶体缺陷并且不平度(unevenness)可由于在一些情况下在单晶半导体层的表面上的平坦性的损害而产生。当晶体管使用单晶半导体层形成为半导体元件时，难以在具有这样的不平度的单晶半导体层的顶面上形成具有高耐受电压的薄栅极绝缘层。另外，如果单晶半导体层具有晶体缺陷，不利地影响晶体管的性能和可靠性；例如，增加了与栅极绝缘层的定域界面态密度。
因此，晶体缺陷优选地通过用例如激光束等电磁波辐照单晶半导体层而减少。单晶半导体层的至少部分区域通过用电磁波辐照而熔融并且在单晶半导体层中的晶体缺陷可以减少。注意在单晶半导体层的表面上形成的氧化膜(自然氧化膜或化学氧化膜)在用电磁波辐照之前优选地使用稀氢氟酸去除。
可使用任何电磁波，只要它向单晶半导体层供应高能量即可，并且可以优选地使用激光。
能量可以主要通过热传导供应，该热传导通过辐照或类似的使具有高能量的粒子与单晶半导体层碰撞而引起。作为用于供应具有高能量的粒子的热源，可以使用等离子体；可以使用常压等离子体、高压等离子体、热等离子体射流或气体燃烧器的火焰或类似物。此外，作为热源的另一个示例，可以给出电子束或类似物。
设置电磁波的波长使得它可以由单晶半导体层吸收。波长可以通过考虑电磁波的趋肤深度(skin depth)或类似的来确定。例如，电磁波的波长可以是190nm至600nm。另外，电磁波能量可以考虑电磁波波长、电磁波趋肤深度、要辐照的单晶半导体层的厚度或类似的来确定。
发射激光的激光器可以是连续波激光器、伪连续波激光器或脉冲激光器。脉冲激光器对于部分熔融是优选的。例如，可以使用例如KrF激光器等准分子激光器或例如Ar激光器或Kr激光器等气体激光器。另外，可以给出例如YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、GdVO4激光器、KGW激光器、KYW激光器、翠绿宝石激光器、钛：蓝宝石激光器、Y2O3激光器等固态激光器。准分子激光器是脉冲激光器，例如YAG激光器等一些固态激光器可以用作连续激光器、伪连续激光器和脉冲激光器。注意在固态激光器中可以优选地使用基波的第二至第五谐波。另外，可以使用例如GaN、GaAs、GaAlAs、InGaAsP或类似的等半导体激光器。
如果单晶半导体层可以用电磁波能辐照，可以使用灯光。例如，可使用从紫外灯、黑光、卤素灯、金属卤化物灯、氙弧灯、碳弧灯、高压钠灯或高压汞灯发射的光。可使用利用上述灯光的快速退火(flashannealing)。由于通过优选地使用卤素灯、氙弧灯或类似物进行的快速退火需要非常短的处理时间，可以抑制形成衬底的加热。
可提供包括快门、例如反射镜、半反射镜、柱面透镜、凸透镜或类似物等反射器的光学系统以调节电磁波的形状或路径。
注意，关于电磁波的辐照方法，电磁波可选择性地发射，或者光(电磁波)在XY方向扫描使得光(电磁波)可以反射。在该情况下，优选地在光学系统中使用多棱镜或检流计反射镜(galvanometermirror)。
用电磁波辐照可以在例如大气气氛等包含氧气的气氛中或在例如氮气氛等惰性气氛中进行。为了在惰性气氛中进行用电磁波的辐照，用电磁波的辐照可在气密腔中进行，并且在该腔中的气氛可受控制。在不使用腔的情况下，氮气氛可以通过在要用电磁波辐照的表面上喷射例如氮气等惰性气体或类似物形成。
此外，抛光处理可在供应有例如电磁波辐照等高能量的单晶半导体层的表面上进行以减少晶体缺陷。通过抛光处理，单晶半导体层的表面的平坦性可以增加。
作为抛光处理，可以采用化学机械抛光(CMP)法或液体喷射抛光法。注意单晶半导体层的表面在抛光处理之前清洁和净化。清洁可通过兆声清洁、双流体喷射清洁或类似的进行；并且单晶半导体层的表面的灰尘或类似物通过清洁去除。另外，通过使用稀氢氟酸去除在单晶半导体层的表面上的自然氧化膜或类似物以使单晶半导体层暴露是优选的。
另外，抛光处理(或蚀刻处理)可在用电磁波辐照之前在单晶半导体层的表面上进行。
此外，重复使用分离的单晶半导体层衬底的步骤(半导体衬底再生工艺)的行为可以使成本减少。
此外，当单晶半导体层从单晶半导体衬底转移时，单晶半导体层衬底可选择性地蚀刻，并且其形状被处理的多个单晶半导体层可转移到形成衬底。从而，多个岛状的单晶半导体层可以在形成衬底上形成。由于转移了其形状被提前处理的单晶半导体层，对于单晶半导体衬底的尺寸和形状没有特别限制。因此，单晶半导体层可以更高效地转移到大尺寸的形成衬底。
此外，蚀刻接合到形成衬底的单晶半导体层以处理和修改单晶半导体层的形状，使得单晶半导体层被精确地控制。因此，单晶半导体层可以处理成半导体元件的形状，并且可以修改在单晶半导体层的形成位置的误差和形状的缺陷(其是由于图案错位、位置错位或类似的所引起的，该图案错位是由在用于形成抗蚀剂掩模的曝光中在抗蚀剂掩模周围传播的光引起的，该位置错位是由在转移单晶半导体层中的接合步骤所引起的)。
备选地，在单晶半导体层从单晶半导体衬底分离后，单晶半导体层可接合到形成衬底。接合可采用单晶半导体层的表面(其通过劈裂而暴露)面对形成衬底侧或单晶半导体层可在形成衬底上接合使得单晶半导体层的表面(其通过劈裂而暴露)与栅极绝缘膜接触这样的方式进行。
在该实施例中，当单晶硅衬底用作单晶半导体衬底1108时，单晶硅层可以作为单晶半导体层1102获得。此外，在用于制造该实施例的半导体器件的方法中，工艺温度可以设置成700℃或更低；因此，玻璃衬底可以用作形成衬底1101。即，按照常规的薄膜晶体管的情况，晶体管可以在玻璃衬底上形成并且单晶硅层可以用作半导体层。这些使形成具有高性能和高可靠性的晶体管是可能的，其可以用低消耗电压高速运行并且具有低的亚阈值，并且高场效应迁移率可以在例如玻璃衬底等形成衬底上形成。
该实施例可以视情况与实施例1至6中的任何实施例自由组合。
(实施例8)
在该实施例中，将描述具有更高可靠性的半导体器件的示例。具体地，作为半导体器件的示例，描述微处理器和具有运算功能并且可以非接触式地发送和接收数据的半导体器件的示例。
图12图示作为半导体器件的结构的微处理器500的示例。该微处理器500使用根据上文的实施例形成的半导体器件形成。该微处理器500具有算术逻辑单元(也称为ALU)501、ALU控制器502、指令译码器503、中断控制器504、定时控制器505、寄存器506、寄存器控制器507、总线接口(总线I/F)508、只读存储器(ROM)509和存储器接口(ROM I/F)510。
通过总线接口508输入到微处理器500的指令输入到指令译码器503并且译码。然后，该指令输入到ALU控制器502、中断控制器504、寄存器控制器507和定时控制器505。ALU控制器502、中断控制器504、寄存器控制器507和定时控制器505基于译码指令进行相应的控制。具体地，ALU控制器502产生用于控制算术逻辑单元501的运行的信号。中断控制器504判断来自外部输入/输出装置或外围电路的中断请求(基于它的优选级或掩码状态(mask state))，并且当程序在微处理器500中执行时处理该请求。寄存器控制器507产生寄存器506的地址并且根据微处理器500的状态从寄存器506读取数据或向寄存器506写入数据。定时控制器505产生用于控制算术逻辑单元501、ALU控制器502、指令译码器503、中断控制器504和寄存器控制器507的驱动的定时的信号。例如，定时控制器505提供有用于基于参考时钟信号CLK1产生内部时钟信号CLK2的内部时钟发生器，并且向上述电路中的每个提供时钟信号CLK2。注意在图12中图示的微处理器500只是简化的结构的示例，并且实际的微处理器具有取决于用途的多种结构。
接着，具有运算功能并且可以非接触式地发送和接收数据的半导体器件的示例参照图13描述。图13图示通过无线通信向外部装置发送信号和从外部装置接收信号的计算机(在下文中也称为RFCPU)的示例。RFCPU 511具有模拟电路部分512和数字电路部分513。模拟电路部分512包括具有谐振电容器的谐振电路514、整流电路515、恒压电路516、复位电路517、振荡电路518、解调电路519和调制电路520。数字电路部分513包括RF接口521、控制寄存器522、时钟控制器523、CPU接口524、中央处理单元525、随机存取存储器526和只读存储器527。
具有这样的结构的RFCPU 511的运行在下文粗略地描述。谐振电路514基于在天线528接收的信号产生感应电动势。该感应电动势通过整流电路515存储在电容器部分529中。该电容器部分529优选地使用例如陶瓷电容器或电偶层电容器等电容器形成。该电容器部分529不必在和RFCPU 511相同的衬底上形成并且可作为另一个部件附着到具有部分构成RFCPU 511的绝缘表面的衬底。
复位电路517产生使要初始化的数字电路部分513复位的信号。例如，其采用对电源电压的上升的延迟而上升的信号产生而作为复位信号。振荡电路518根据由恒压电路516产生的控制信号改变时钟信号的频率和占空比。具有低通滤波器的解调电路519例如使幅移键控(ASK)系统的接收信号的幅度的变化二值化。调制电路520改变要传送的幅移键控(ASK)系统的传送信号的幅度。调制电路520改变谐振电路514的谐振点，由此改变通信信号的幅度。时钟控制器523产生用于根据在中央处理单元525中的电源电压或电流消耗而改变时钟信号的频率和占空比的控制信号。该电源电压由电源控制电路530监测。
从天线528输入到RFCPU 511的信号由解调电路519解调并且然后由RF接口分成控制命令、数据等。控制命令存储在控制寄存器522中。控制命令包括存储在只读存储器527中的数据的读取、数据到随机存取存储器526和算术指令到中央处理单元525的写入等等。中央处理单元525通过接口524访问只读存储器527、随机存取存储器526和控制寄存器522。接口524具有基于由中央处理单元525请求的地址对只读存储器527、随机存取存储器526和控制寄存器522中的任何一个产生访问信号的功能。
作为中央处理单元525的算术方法，可采用其中只读存储器527存储OS(操作系统)并且程序在开始操作的时间读取并且然后执行的方法。备选地，可采用其中形成运算专用电路并且使用硬件实施算术处理的方法。在其中硬件和软件都使用的方法中，可以采用其中在运算专用电路中实施部分处理以及其他部分的运算处理由中央处理单元525使用程序实施的方法。
在该实施例的微处理器中，使用一对抗冲击层(其将半导体集成电路夹在中间)和堆叠在半导体集成电路上的冲击扩散层，可以提供具有强度同时实现厚度和尺寸减小的高度可靠半导体器件。
(实施例9)
在该实施例中，将描述在上文的实施例中描述的半导体器件的使用模式示例。具体地，参照图描述半导体器件(非接触式地数据可以输入到其中或从其中输出)的应用示例。能够非接触式地输入和输出数据的半导体器件也称为RFID标签、ID标签、IC标签、IC芯片、RF标签、无线标签、电子标签或无线芯片。
在该实施例中图示的半导体器件的顶表面结构的示例参照图10描述。在图10中图示的半导体器件2180包括薄膜集成电路2131，其包括多个元件，例如构成存储部分和逻辑部分的晶体管和充当天线的导电层2132。充当天线的导电层2132电连接到薄膜集成电路2131。在实施例2中描述的晶体管可以应用于薄膜集成电路2131。充当天线的导电层可在薄膜集成电路上面或下面形成。充当天线的导电层可提供在抗冲击层的外侧上。备选地，充当天线的导电层2132可提供给衬底2133并且然后衬底2133和薄膜集成电路2131可互相附着以将导电层2133介于它们之间。薄膜集成电路2131的连接终端和充当天线的导电层可通过包含在粘结树脂中的导电颗粒互相电连接。备选地，本发明可以应用于提供有放大器天线(其可以在电连接到薄膜集成电路的天线和询问器之间非接触式地转换无线电波的频率)的半导体器件。
作为半导体元件，更不用提场效应晶体管，可以采用使用半导体层的存储器元件；因此，可以制造和提供可以满足多样应用要求的功能的半导体器件。
注意尽管在该实施例中描述其中充当天线的导电层2132以线圈形状提供并且采用电磁感应法或采用电磁耦合法的示例，本发明的半导体器件不限于其，并且也可采用微波法。在微波法的情况下，充当天线的导电层2132的形状可根据电磁波的波长视情况决定。
例如，当采用微波法(例如，具有UHF波段(在860MHz至960MHz的范围中)，2.45GHz的频带或类似的)作为半导体器件的信号传送方法时，充当天线的导电层的形状、例如长度可考虑在传送信号中使用的电磁波的波长视情况设置。例如，充当天线的导电层可以形成为线性形状(例如，偶极子天线)或平面形状(例如贴片天线或具有带状的天线)。此外，充当天线的导电层2132的形状不限于线条，并且考虑电磁波的波长也可提供采用曲线形状、S形状或结合它们的形状的导电层。
充当天线的导电层使用导电材料通过CVD法、溅射法、例如丝网印刷或凹版印刷等印刷法、液滴排出法、配送器法、镀层方法或类似方法形成。导电材料是从铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)和钼(Mo)选择的金属元素或主要包括上述元素的合金材料或化合物材料中的任何，并且可采用单层结构或分层结构。
例如，当充当天线的导电层2132通过丝网印刷法形成时，它可以通过用导电膏(其中具有几个nm至几十μm径的导电颗粒在有机树脂中溶解或分散)选择性印刷来提供。作为导电颗粒，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)和钛(Ti)或卤化银中的一个或多个的金属的细颗粒或分散的纳米颗粒。另外，作为包含在导电膏中的有机树脂，可以使用从充当金属颗粒的粘结剂、溶剂、分散剂和涂覆材料的有机树脂选择的一个或多个。典型地，可以给出例如环氧树脂、有机硅树脂(silicone resin)等有机树脂。此外，在形成导电层中，优选地在提供之后烘烤导电膏。例如，在使用主要包含银作为导电膏的材料的细颗粒(例如，具有从1nm至100nm的粒径)的情况下，导电层可以通过在150℃至300℃的范围中的温度烘烤以硬化的导电膏而形成。同样，可使用包含焊料或不含铅的焊料作为它们的主要成分的细颗粒，并且在该情况下，优选地使用尺寸是20μm或更小的细颗粒。焊料或不含铅的焊料具有低成本的优势。
本发明所应用的半导体器件可以是高度可靠的半导体器件，其具有强度同时实现厚度和尺寸减小，其可以用一对抗冲击层(其将半导体集成电路夹在中间)和冲击扩散层(其堆叠在半导体集成电路上)提供。因此，本发明所应用的半导体器件在形成如在该实施例中描述的非接触式地数据可以输入到其中或从其中输出小半导体器件的情况下是有效的。
(实施例10)
在该实施例中，将描述根据本发明形成的上文描述的能够非接触式地输入/输出数据的半导体器件的应用示例。可以非接触式地输入和输出数据的半导体器件根据它的应用模式也称为RFID标签、ID标签、IC标签、IC芯片、RF标签、无线标签、电子标签或无线芯片。
具有无线交换数据的功能的半导体器件800包括高频电路810、电源电路820、复位电路830、时钟发生电路840、数据解调电路850、数据调制电路860、用于控制其他电路的控制电路870、存储电路880和天线890(参见图11A)。该高频电路810接收来自天线890的信号并且用天线890输出从数据调制电路860接收的信号。该电源电路820从接收的信号产生电源电势。该复位电路830产生复位信号。该时钟发生电路840基于从天线890接收的信号输入产生各种时钟信号。该数据解调电路850解调接收的信号并且输出该解调的信号到控制电路870。该数据调制电路860调制从控制电路870接收的信号。作为控制电路870，提供例如代码提取电路910、代码判断电路920、CRC判断电路930和输出单元电路940。注意代码提取电路910提取包括在传送到控制电路870的指令中的多个代码中的每个。代码判断电路920通过比较提取代码与对应于参考的代码来判断指令的内容。CRC判断电路930基于判断的代码检测是否存在传输错误或类似的。
接着，将描述上文描述的半导体器件的操作的示例。首先，无线电信号通过天线890接收。该无线电信号通过高频电路810传送到电源电路820，并且产生高的电源电势(在下文中称为VDD)。该VDD供应给在半导体器件800中的每个电路。通过高频电路810传送到数据解调电路850的信号被解调(在下文中该信号称为解调信号)。此外，通过高频电路810通过复位电路830和时钟发生电路840的信号和解调信号传送到控制电路870。传送到控制电路870的信号由代码提取电路910、代码判断电路920、CRC判断电路930等分析。然后，基于分析的信号，输出存储在存储电路880中的半导体器件中的信息。半导体器件的输出信息通过输出单元电路940编码。此外，半导体器件800的编码信息通过数据调制电路860并且作为无线信号由天线890传送。注意在包括在半导体器件800中的多个电路中低的电源电势(在下文中称为VSS)是共用的，并且VSS可以是GND。
如此，通过从通信装置传送信号到半导体器件800并且通过由通信装置接收从半导体器件800传送的信号，可以读取在半导体器件800中的数据。
此外，在半导体器件800中，电源电压可通过电磁波供应到每个电路而没有安装电源(电池)，或者可安装电源(电池)使得电源电压通过电磁波和电源(电池)两者供应到每个电路。
接着，描述其中数据可以非接触式地输入/输出的半导体器件的用途的示例。通信装置3200提供给包括显示部分3210的移动终端的侧面。半导体器件3230提供给产品3220的侧面(图11B)。当通信装置3200举到包括在产品3220中的半导体器件3230时，显示部分3210显示关于产品的信息，例如它的材料、它的产地、每个生产步骤的检查结果、分配处理的历史，以及产品的说明等。此外，当产品3260由输送带输送时，产品3260可以通过使用通信装置3240和半导体器件3250(其提供给产品3260)检查(图11C)。如此，信息可以容易地获得，并且通过对系统利用半导体器件而获得高功能和高附加值。
如上文描述的，本发明的高度可靠半导体器件具有非常广范围的应用并且可以在所有种类领域中的电子装置中使用。
(实施例11)
根据本发明，可以形成充当具有处理器电路(在下文中也叫做处理器芯片、无线芯片、无线处理器、无线存储器或无线标签)的芯片的半导体器件。本发明的半导体器件的应用范围是如此广使得它可应用于任何物体以便无线地揭示其的历史并且在生产、管理等中利用。例如，本发明的半导体器件可集成在票据、硬币、有价证券、证书、不记名债券、用于包装的容器、书、记录介质、个人物品、车辆、食物、衣服、健康护理物品、生活用品、药品和电子设备上。这些示例将参照图9A至9G描述。
票据和硬币是在市场中流通的货币，并且包括可以采用与在特定区域中的货币(现金凭单)、纪念币等一样的方式使用的那个。有价证券包括支票、凭证、期票等，并且可以提供有包括处理器电路的芯片190(参见图9A)。证书指驾驶执照、居住证等，并且可以提供有包括处理器电路的芯片191(参见图9B)。个人物品包括包、一副眼镜等，并且可以提供有包括处理器电路的芯片197(参见图9C)。不记名债券指邮票、稻米优惠券、各种商品优惠券等。包装容器指食品容器的包装纸、塑料瓶等，并且可以提供有包括处理器电路的芯片193(参见图9D)。书指精装书、平装书等，并且可以提供有包括处理器电路的芯片194(参见图9E)。记录介质指DVD软件、录像带等，并且可以提供有包括处理器电路的芯片195(参见图9F)。车辆指例如自行车等有轮车辆、船等，并且可以提供有包括处理器电路的芯片196(参见图9G)。食品指食物、饮料等。服装指衣服、鞋等。保健产品指医疗设备、保健器具等。日用品指家具、照明设备等。药指药物、农药等。电子装置指液晶显示装置、EL显示装置、电视机(电视接收器和薄电视接收器)、蜂窝电话等。
半导体器件可以通过附着到物体的表面或嵌入物体中来提供。例如，在书的情况下，半导体器件可嵌入纸中；并且在用有机树脂制造的包装的情况下，半导体器件可嵌入有机树脂中。
如上文描述的，检查系统、在出租店中使用的系统或类似系统的效率可以通过给包装容器、记录介质、个人物品、食物、衣服、商品、电子装置或类似物提供半导体器件而得以提高。另外，通过提供半导体器件给车辆，可以防止伪造或偷窃。另外，当半导体器件植入例如动物等生物时，可以容易识别每个生物。例如，通过植入/附着具有传感器的半导体器件进/到例如牲畜等生物，可以容易管理它的例如当前体温等健康状况以及它的出生年份、性别、品种或类似的。
注意该实施例可以视情况与实施例1至10中的任何实施例结合实现。
该申请基于在2008年4月25日向日本专利局提交的日本专利申请序列号2008-114882和在2008年4月25日向日本专利局提交的日本专利申请序列号2008-114883，其的全部内容通过引用结合于此。

Claims (33)

1.一种半导体器件，其包括：
在第一层和第二层之间的半导体集成电路；
在所述半导体集成电路和所述第一层之间提供的天线；
在所述天线和所述第一层之间提供的无机绝缘层；以及
在所述半导体集成电路和所述第二层之间的第一有机层，
其中所述第一层包括纤维体和有机树脂，
其中所述第二层包括纤维体和有机树脂，
其中所述第一有机层具有比所述第一层和所述第二层更低的弹性模量和更高的断裂强度，以及
其中所述第一层接合到所述无机绝缘层。
2.如权利要求1所述的半导体器件，进一步包括：
在所述半导体集成电路和所述第一有机层之间的粘结层。
3.如权利要求1所述的半导体器件，进一步包括：
在所述第一层的提供所述无机绝缘层的侧相对的侧上的第二有机层，
其中所述第二有机层具有比所述第一层和所述第二层更低的弹性模量和更高的断裂强度。
4.如权利要求1所述的半导体器件，其中所述第一有机层是具有橡胶弹性的膜。
5.如权利要求1所述的半导体器件，其中所述第一有机层是芳族聚酰胺膜。
6.如权利要求1所述的半导体器件，其中所述第一有机层的厚度是从5μm到20μm。
7.如权利要求1所述的半导体器件，
其中所述第一层具有其中所述纤维体用所述有机树脂浸渍的结构体，并且
其中所述第二层具有其中所述纤维体用所述有机树脂浸渍的结构体。
8.一种半导体器件，其包括：
在第一抗冲击层和第二抗冲击层之间的半导体集成电路；
在所述半导体集成电路和所述第一抗冲击层之间提供的天线；
在所述天线和所述第一抗冲击层之间提供的无机绝缘层；以及
在所述半导体集成电路和所述第二抗冲击层之间的第一冲击扩散层，
其中所述第一冲击扩散层具有比所述第一抗冲击层和所述第二抗冲击层更低的弹性模量和更高的断裂强度，以及
其中所述第一抗冲击层接合到所述无机绝缘层。
9.如权利要求8所述的半导体器件，进一步包括：
在所述半导体集成电路和所述第一冲击扩散层之间的粘结层。
10.如权利要求8所述的半导体器件，进一步包括：
在所述第一抗冲击层的提供所述无机绝缘层的侧相对的侧上的第二冲击扩散层，
其中所述第二冲击扩散层具有比所述第一抗冲击层和所述第二抗冲击层更低的弹性模量和更高的断裂强度。
11.如权利要求8所述的半导体器件，其中所述第一冲击扩散层是具有橡胶弹性的膜。
12.如权利要求8所述的半导体器件，其中所述第一冲击扩散层是芳族聚酰胺膜。
13.如权利要求8所述的半导体器件，其中所述第一冲击扩散层的厚度是从5μm到20μm。
14.如权利要求8所述的半导体器件，其中所述第一抗冲击层具有其中纤维体用有机树脂浸渍的结构体，并且
其中所述第二抗冲击层具有其中纤维体用有机树脂浸渍的结构体。
15.如权利要求14所述的半导体器件，其中所述纤维体是纺织织物或无纺织物。
16.如权利要求14所述的半导体器件，其中所述纤维体使用聚乙烯醇纤维、聚酯纤维、聚酰胺纤维、聚乙烯纤维、芳族聚酰胺纤维、聚对苯撑苯并二噁唑纤维、玻璃纤维和碳纤维中的一个形成。
17.如权利要求14所述的半导体器件，其中所述有机树脂包括热固性树脂或热塑性树脂。
18.如权利要求17所述的半导体器件，所述热固性树脂是来自由环氧树脂、非饱和聚酯树脂、聚酰亚胺树脂、双马来酰亚胺三嗪树脂和氰酸酯树脂构成的组的至少一个。
19.如权利要求17所述的半导体器件，其中所述热塑性树脂是来自由聚苯醚树脂，聚醚酰亚胺树脂和氟树脂构成的组的至少一个。
20.如权利要求8所述的半导体器件，所述无机绝缘层是氮化硅膜。
21.一种用于制造半导体器件的方法，其包括步骤：
在衬底上形成半导体集成电路，分离层介于所述衬底和所述半导体集成电路之间；
在所述半导体集成电路上形成天线；
在所述天线上形成无机绝缘层；
将第一抗冲击层接合到所述无机绝缘层；
将所述无机绝缘层、所述天线和所述半导体集成电路从所述衬底分离；
接合第二抗冲击层和第一冲击扩散层；以及
将所述第一冲击扩散层接合到所述半导体集成电路，
其中所述第一冲击扩散层具有比所述第一抗冲击层和所述第二抗冲击层更低的弹性模量和更高的断裂强度。
22.如权利要求21所述的制造半导体器件的方法，
其中所述第一抗冲击层通过热和压力处理接合到所述无机绝缘层，并且
其中所述第二抗冲击层通过热和压力处理接合到所述第一冲击扩散层。
23.如权利要求21所述的制造半导体器件的方法，其中具有橡胶弹性的膜用作所述第一冲击扩散层。
24.如权利要求21所述的制造半导体器件的方法，进一步包括：
在将所述第一抗冲击层接合到所述无机绝缘层后，将第二冲击扩散层接合到所述第一抗冲击层，
其中所述第二冲击扩散层具有比所述第一抗冲击层和所述第二抗冲击层更低的弹性模量和更高的断裂强度。
25.如权利要求21所述的制造半导体器件的方法，
其中纤维体用有机树脂浸渍的结构体用作所述第一抗冲击层，并且
其中纤维体用有机树脂浸渍的结构体用作所述第二抗冲击层。
26.如权利要求21所述的制造半导体器件的方法，其中氮化硅膜形成为所述无机绝缘层。
27.一种用于制造半导体器件的方法，其包括步骤：
在衬底上形成半导体集成电路，分离层介于所述衬底和所述半导体集成电路之间；
在所述半导体集成电路上形成天线；
在所述天线上形成无机绝缘层；
在所述无机绝缘层上形成第一抗冲击层；
在所述第一抗冲击层上形成第一冲击扩散层；
将所述无机绝缘层、所述第一抗冲击层和所述第一冲击扩散层通过热处理和压力处理互相接合；
将所述无机绝缘层、所述天线和所述半导体集成电路从所述衬底分离；
通过热和压力处理接合第二抗冲击层和第二冲击扩散层；以及
将所述第二冲击扩散层接合到所述半导体集成电路，
其中所述第一冲击扩散层和所述第二冲击扩散层具有比所述第一抗冲击层和所述第二抗冲击层更低的弹性模量和更高的断裂强度。
28.一种用于制造半导体器件的方法，其包括步骤：
在衬底上形成半导体集成电路，分离层介于所述衬底和所述半导体集成电路之间；
在所述半导体集成电路上形成天线；
在所述天线上形成无机绝缘层；
将第一层接合到所述无机绝缘层，其中所述第一层具有其中纤维体用有机树脂浸渍的结构体；
将所述无机绝缘层、所述天线和所述半导体集成电路从所述衬底分离；
接合第二层和有机层，其中所述第二层具有其中纤维体用有机树脂浸渍的结构体；以及
将所述有机层接合到所述半导体集成电路，
其中所述有机层具有比所述第一层和所述第二层更低的弹性模量和更高的断裂强度。
29.如权利要求1所述的半导体器件，其中在所述第一层中的纤维体和在所述第二层中的纤维体中的每个包括无机化合物。
30.如权利要求8所述的半导体器件，其中所述第一抗冲击层包括有机树脂和纤维体，所述纤维体包括无机化合物，
其中所述第二抗冲击层包括有机树脂和纤维体，所述纤维体包括无机化合物。
31.如权利要求21所述的制造半导体器件的方法，其中所述第一抗冲击层包括有机树脂和纤维体，所述纤维体包括无机化合物，
其中所述第二抗冲击层包括有机树脂和纤维体，所述纤维体包括无机化合物。
32.如权利要求27所述的制造半导体器件的方法，其中所述第一抗冲击层包括有机树脂和纤维体，所述纤维体包括无机化合物，
其中所述第二抗冲击层包括有机树脂和纤维体，所述纤维体包括无机化合物。
33.如权利要求28所述的制造半导体器件的方法，其中在所述第一层中的纤维体和在所述第二层中的纤维体中的每个包括无机化合物。
CN2009801246491A 2008-04-25 2009-04-15 半导体器件及其制造方法 Expired - Fee Related CN102067281B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-114882 2008-04-25
JP2008-114883 2008-04-25
JP2008114883 2008-04-25
JP2008114882 2008-04-25
PCT/JP2009/057940 WO2009131132A1 (en) 2008-04-25 2009-04-15 Semiconductor device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
CN102067281A CN102067281A (zh) 2011-05-18
CN102067281B true CN102067281B (zh) 2013-06-12

Family

ID=41214193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801246491A Expired - Fee Related CN102067281B (zh) 2008-04-25 2009-04-15 半导体器件及其制造方法

Country Status (6)

Country Link
US (3) US8133749B2 (zh)
JP (9) JP2009283929A (zh)
KR (2) KR101596698B1 (zh)
CN (1) CN102067281B (zh)
TW (3) TWI475613B (zh)
WO (1) WO2009131132A1 (zh)

Families Citing this family (294)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
KR101596698B1 (ko) * 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2009139282A1 (en) * 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN102160179B (zh) 2008-09-19 2014-05-14 株式会社半导体能源研究所 半导体装置及其制造方法
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) * 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
CN102687204A (zh) 2009-10-09 2012-09-19 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101675113B1 (ko) * 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
JP5745838B2 (ja) * 2010-12-28 2015-07-08 三菱電機株式会社 薄膜トランジスタ及びその製造方法
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
CN103187131B (zh) * 2011-12-28 2016-01-20 北京有色金属研究总院 一种高导热绝缘复合材料及其制备方法
JP5618026B2 (ja) * 2012-03-23 2014-11-05 株式会社村田製作所 無線式温度計
US9159015B2 (en) 2012-04-23 2015-10-13 Assa Abloy Ab Flexible tag
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
JP2015233130A (ja) * 2014-05-16 2015-12-24 株式会社半導体エネルギー研究所 半導体基板および半導体装置の作製方法
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
TWI576943B (zh) * 2015-06-12 2017-04-01 朋程科技股份有限公司 功率二極體裝置之處理方法
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
JPWO2017038110A1 (ja) * 2015-08-28 2018-06-07 日立化成株式会社 半導体装置及びその製造方法
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
WO2017115225A2 (en) * 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Flexible device, display device, and manufacturing methods thereof
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
CN105810573A (zh) * 2016-03-15 2016-07-27 深圳市华星光电技术有限公司 薄膜晶体管的制作方法
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859494B1 (en) * 2016-06-29 2018-01-02 International Business Machines Corporation Nanoparticle with plural functionalities, and method of forming the nanoparticle
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR102328679B1 (ko) * 2016-11-23 2021-11-19 삼성디스플레이 주식회사 표시 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
USD876504S1 (en) 2017-04-03 2020-02-25 Asm Ip Holding B.V. Exhaust flow control ring for semiconductor deposition apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
JP6855125B2 (ja) * 2017-05-08 2021-04-07 株式会社ディスコ ゲッタリング層形成方法
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
JP6855124B2 (ja) * 2017-05-08 2021-04-07 株式会社ディスコ ゲッタリング層形成方法
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11262482B2 (en) 2017-08-14 2022-03-01 Industrial Technology Research Institute Impact resistant structure and electronic device
TWI702894B (zh) * 2017-08-14 2020-08-21 財團法人工業技術研究院 耐衝擊減震結構及電子裝置
US11007751B2 (en) * 2017-08-14 2021-05-18 Industrial Technology Research Institute Impact resistant structure and electronic device
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
KR102633318B1 (ko) 2017-11-27 2024-02-05 에이에스엠 아이피 홀딩 비.브이. 청정 소형 구역을 포함한 장치
WO2019103613A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. A storage device for storing wafer cassettes for use with a batch furnace
FR3074960B1 (fr) * 2017-12-07 2019-12-06 Soitec Procede de transfert d'une couche utilisant une structure demontable
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
EP3737779A1 (en) 2018-02-14 2020-11-18 ASM IP Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TWI811348B (zh) 2018-05-08 2023-08-11 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TWI816783B (zh) 2018-05-11 2023-10-01 荷蘭商Ａｓｍ 智慧財產控股公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TW202405220A (zh) 2019-01-17 2024-02-01 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
CN111593319B (zh) 2019-02-20 2023-05-30 Asm Ip私人控股有限公司 用于填充在衬底表面内形成的凹部的循环沉积方法和设备
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
TWI685794B (zh) * 2019-05-29 2020-02-21 創新聯合科技股份有限公司 具有長距離超高頻識別電子標籤之鞋子
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
JP7041648B2 (ja) * 2019-07-17 2022-03-24 信越化学工業株式会社 複合基板の製造方法
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
US11551912B2 (en) 2020-01-20 2023-01-10 Asm Ip Holding B.V. Method of forming thin film and method of modifying surface of thin film
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921079A (zh) * 2005-08-26 2007-02-28 新光电气工业株式会社 配线基板的制造方法
CN101276743A (zh) * 2007-03-26 2008-10-01 株式会社半导体能源研究所 半导体装置的制造方法

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
WO1990008802A1 (en) 1989-01-25 1990-08-09 Asahi Kasei Kogyo Kabushiki Kaisha New prepreg and composite molding, and production of composite molding
DE3907757A1 (de) 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JPH053371A (ja) * 1991-06-25 1993-01-08 Fuji Electric Co Ltd 半導体レーザ素子の樹脂モールド方法
JPH05229293A (ja) * 1991-12-26 1993-09-07 Kobe Steel Ltd 電子部品構成物内蔵インモールド品及びその製造方法
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JPH06224365A (ja) * 1993-01-28 1994-08-12 Dainippon Printing Co Ltd 半導体パッケージ用リードフレームおよびその製造方法
US5534372A (en) 1993-07-28 1996-07-09 Konica Corporation IC card having image information
JPH0788974A (ja) 1993-07-28 1995-04-04 Konica Corp 画像情報を有するｉｃカード
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
JP2614190B2 (ja) * 1994-06-01 1997-05-28 日本ピラー工業株式会社 多層板用プリプレグ、積層板、多層プリント回路基板およびその製造方法
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JPH08339942A (ja) * 1995-06-09 1996-12-24 Nec Kansai Ltd 電子部品
JP3468954B2 (ja) * 1995-12-01 2003-11-25 日立化成工業株式会社 Ｉｃカード
JP3570806B2 (ja) * 1996-01-18 2004-09-29 旭シュエーベル株式会社 ガラス繊維織物及びその製造方法
JP4619644B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
CN100521160C (zh) * 1996-08-27 2009-07-29 精工爱普生株式会社 转移方法和有源矩阵基板的制造方法
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH10211784A (ja) * 1997-01-31 1998-08-11 Denso Corp Ｉｃカードおよびその製造方法
JPH11317475A (ja) 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2000231619A (ja) 1999-02-10 2000-08-22 Nippon Telegr & Teleph Corp <Ntt> 接触型ｉｃカード
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP2001237351A (ja) 2000-02-22 2001-08-31 Hitachi Maxell Ltd 半導体装置
JP4347496B2 (ja) 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
US6329226B1 (en) * 2000-06-01 2001-12-11 Agere Systems Guardian Corp. Method for fabricating a thin-film transistor
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
JP2002176246A (ja) * 2000-12-08 2002-06-21 Matsushita Electric Ind Co Ltd 配線基板及びその製造方法
JP2002260290A (ja) * 2001-03-02 2002-09-13 Tokyo Magnetic Printing Co Ltd 光カードおよびその製造方法
JP2002351291A (ja) * 2001-05-28 2002-12-06 Dainippon Printing Co Ltd 音声が記録された光回折構造を有する記録媒体、転写シート、および貼付け用シート
JP4244120B2 (ja) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) * 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003041235A (ja) * 2001-07-27 2003-02-13 Sekisui Chem Co Ltd Ｉｃカード及びその製造方法
JP2003049388A (ja) * 2001-08-08 2003-02-21 Du Pont Toray Co Ltd 扁平化したアラミド繊維からなる布帛
JP2003141486A (ja) 2001-11-08 2003-05-16 Oji Paper Co Ltd 非接触ｉｃカードとその製造方法
JP4451054B2 (ja) * 2001-11-09 2010-04-14 株式会社半導体エネルギー研究所 発光装置及びその作製方法
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP2003223627A (ja) * 2002-01-31 2003-08-08 Konica Corp Ｉｃカード及びｉｃカードの製造方法
JP3974797B2 (ja) 2002-02-28 2007-09-12 日東紡績株式会社 ガラスクロスの製造方法及びガラスクロス
JP3775329B2 (ja) * 2002-03-27 2006-05-17 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープの製造方法、その製造装置およびその方法に用いられる保護テープ
AU2003253227A1 (en) 2002-06-19 2004-01-06 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP4241184B2 (ja) * 2002-07-25 2009-03-18 パナソニック電工株式会社 光電素子部品
US7132311B2 (en) 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP4029697B2 (ja) 2002-08-30 2008-01-09 王子製紙株式会社 Ｉｃチップ実装体
JP4012025B2 (ja) 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP2005105035A (ja) * 2003-09-29 2005-04-21 Asahi Schwebel Co Ltd プリプレグとその製造方法、及び積層板
JP4233433B2 (ja) * 2003-11-06 2009-03-04 シャープ株式会社 表示装置の製造方法
JP2005156882A (ja) * 2003-11-25 2005-06-16 Kyocera Corp ポリマ光導波路フィルム
GB2409837B (en) * 2004-01-10 2006-09-06 Hexcel Composites Ltd Fibre reinforced resin assembly
JP4441805B2 (ja) * 2004-01-14 2010-03-31 コニカミノルタエムジー株式会社 Ｉｃカード、ｉｃモジュール及び非接触ｉｃカード用インレット
JP4761779B2 (ja) * 2004-01-23 2011-08-31 株式会社半導体エネルギー研究所 Ｉｄラベル、ｉｄカード、ｉｄタグ、及び物品
US7487373B2 (en) 2004-01-30 2009-02-03 Semiconductor Energy Laboratory Co., Ltd. Wireless semiconductor device having low power consumption
JP2005212428A (ja) * 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd 離型性フィルム、フィルム付き基材とその製造方法および回路基板の製造方法
JP4939757B2 (ja) * 2004-02-04 2012-05-30 株式会社半導体エネルギー研究所 Ｉｄラベル、ｉｄタグ及びｉｄカード
EP1589797A3 (en) 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
JP4716081B2 (ja) * 2004-04-19 2011-07-06 ソニー株式会社 液晶表示装置の製造方法
US8123896B2 (en) 2004-06-02 2012-02-28 Semiconductor Energy Laboratory Co., Ltd. Laminating system
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
JP2006041135A (ja) * 2004-07-26 2006-02-09 Sumitomo Bakelite Co Ltd 電子デバイスおよびその製造方法
US8288773B2 (en) 2004-08-23 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and manufacturing method thereof
JPWO2006038438A1 (ja) * 2004-09-14 2008-05-15 王子製紙株式会社 可逆性感熱記録体及び、表示層を有する通信媒体及び記録体
JP4882256B2 (ja) * 2004-12-06 2012-02-22 凸版印刷株式会社 薄膜トランジスタ
WO2006080322A1 (en) 2005-01-28 2006-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5100012B2 (ja) * 2005-01-28 2012-12-19 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2006207001A (ja) * 2005-01-31 2006-08-10 Alps Electric Co Ltd 磁性複合シートの製造方法
KR100925110B1 (ko) 2005-04-28 2009-11-05 도요 보세키 가부시키가이샤 열접착성 폴리에스테르 필름, 그것을 사용한 ｉｃ 카드또는 ｉｃ 태그의 제조방법, 및 ｉｃ 카드 또는 ｉｃ 태그
JP3968667B2 (ja) * 2005-04-28 2007-08-29 東洋紡績株式会社 Ｉｃカードまたはｉｃタグ用熱接着性ポリエステルフィルム
WO2006129816A1 (en) 2005-05-31 2006-12-07 Semiconductor Energy Laboratory Co., Ltd. Communication system and authentication card
JP4896588B2 (ja) * 2005-05-31 2012-03-14 株式会社半導体エネルギー研究所 半導体装置
US7727859B2 (en) 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5063066B2 (ja) * 2005-09-30 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101916763B (zh) 2005-09-30 2012-11-14 株式会社半导体能源研究所 半导体器件的制造方法
JP4251185B2 (ja) 2006-01-23 2009-04-08 ソニー株式会社 半導体集積回路カードの製造方法
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
JP5204959B2 (ja) * 2006-06-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2008001703A1 (en) 2006-06-26 2008-01-03 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
JP2008046396A (ja) * 2006-08-17 2008-02-28 Sharp Corp 表示パネルおよび表示装置
TWI316296B (en) * 2006-09-05 2009-10-21 Ind Tech Res Inst Thin-film transistor and fabrication method thereof
JP2008091099A (ja) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd 積層式リチウムイオン電池
US7843011B2 (en) * 2007-01-31 2010-11-30 Freescale Semiconductor, Inc. Electronic device including insulating layers having different strains
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP2009087928A (ja) 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101596698B1 (ko) * 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921079A (zh) * 2005-08-26 2007-02-28 新光电气工业株式会社 配线基板的制造方法
CN101276743A (zh) * 2007-03-26 2008-10-01 株式会社半导体能源研究所 半导体装置的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2003-141486A 2003.05.16

Also Published As

Publication number Publication date
US20090267225A1 (en) 2009-10-29
KR101563138B1 (ko) 2015-10-26
JP5833719B2 (ja) 2015-12-16
US8133749B2 (en) 2012-03-13
KR101596698B1 (ko) 2016-02-24
KR20150013337A (ko) 2015-02-04
JP2018006776A (ja) 2018-01-11
JP6223623B1 (ja) 2017-11-01
WO2009131132A1 (en) 2009-10-29
JP2009283929A (ja) 2009-12-03
JP2021082835A (ja) 2021-05-27
TW201513223A (zh) 2015-04-01
JP6446517B2 (ja) 2018-12-26
JP6842579B2 (ja) 2021-03-17
JP2015005769A (ja) 2015-01-08
TW201515105A (zh) 2015-04-16
KR20110006695A (ko) 2011-01-20
JP7150908B2 (ja) 2022-10-11
US20140131852A1 (en) 2014-05-15
JP2017212455A (ja) 2017-11-30
JP2022177258A (ja) 2022-11-30
TWI549186B (zh) 2016-09-11
JP2020074497A (ja) 2020-05-14
US9171808B2 (en) 2015-10-27
US20120161297A1 (en) 2012-06-28
JP2016042588A (ja) 2016-03-31
JP2019057725A (ja) 2019-04-11
TWI475613B (zh) 2015-03-01
JP6177854B2 (ja) 2017-08-09
CN102067281A (zh) 2011-05-18
US8637932B2 (en) 2014-01-28
TWI564962B (zh) 2017-01-01
JP6665264B2 (ja) 2020-03-13
TW201001540A (en) 2010-01-01

Similar Documents

Publication Publication Date Title
CN102067281B (zh) 半导体器件及其制造方法
JP5443821B2 (ja) 半導体装置
JP5403979B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130612

Termination date: 20200415

CF01 Termination of patent right due to non-payment of annual fee