TWI564962B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI564962B
TWI564962B TW104100538A TW104100538A TWI564962B TW I564962 B TWI564962 B TW I564962B TW 104100538 A TW104100538 A TW 104100538A TW 104100538 A TW104100538 A TW 104100538A TW I564962 B TWI564962 B TW I564962B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor
film
semiconductor device
integrated circuit
Prior art date
Application number
TW104100538A
Other languages
English (en)
Other versions
TW201515105A (zh
Inventor
江口晉吾
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201515105A publication Critical patent/TW201515105A/zh
Application granted granted Critical
Publication of TWI564962B publication Critical patent/TWI564962B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Description

半導體裝置
本發明係有關於半導體裝置及半導體裝置的製造方法。
對於打算減小厚度及尺寸的半導體積體電路(亦被稱為IC晶片)而言提高抵抗外來的應力的強度是很重要的。
為了要提高晶片的長度，有許多強化晶片的方法被提出(參見參考文獻1：日本公開專利申請案第2006-139802號)。例如，在參考文獻1中，一種晶片被加設在強化金屬板之間且用一可被硬化的密封樹脂覆蓋的方法被提出。
然而，這存在著一個問題，亦即，在提供強化金屬板之後，一半導體裝置會變成太厚且具有一更大的尺寸。
因此，本發明的實施例的一個目的為提供一種高度可靠的半導體裝置，其具有強度同時可達成在厚度及尺寸上的縮減。本發明的實施例的另一個目的為藉由防止製程中 之形狀及特徵結構上的缺陷來以高良率地製造半導體裝置。
一種抵擋從外部施加的力量(亦被稱為外應力)的抗衝擊層及一用來將力量擴散的衝擊擴散層被提供在半導體裝置內。藉由該抗衝擊層及該衝擊擴散層，被局部地施加的力量可被降低，使得對於半導體裝置特性的傷害及減損可被防止。
在該半導體裝置中，一半導體積體電路被夾設在一對抗衝擊層與一對衝擊擴散層之間。該半導體積體電路被形成在一基材上，被黏合至一抗衝擊層，然後與該基材分離。在此說明書中，一藉由將該半導體積體電路與基材分離而被產生在該半導體積體電路上的表面被稱為一分離表面。該半導體積體電路的分離表面與一衝擊擴散層(一第二衝擊擴散層)接觸，該半導體積體電路的另一表面與一抗衝擊層(一第一抗衝擊層)接觸。一第一衝擊擴散層被設置在該第一抗衝擊層的外側(即與設置有該半導體積體電路的一側相反的一側)上，及一第二抗衝擊層被設置在該第二衝擊擴散層的外側(即與設置有該半導體積體電路的一側相反的一側)上。
在一半導體裝置中，一半導體積體電路被夾射在一對抗衝擊層之間，且一衝擊擴散層被設置成與該半導體積體電路接觸。或者，該半導體積體電路可被夾設在一對抗衝擊層與一對衝擊擴散層之間。一第一衝擊擴散層被設置在該第一抗衝擊層的外側(即與設置有該半導體積體電路的 一側相反的一側)上，及一第二抗衝擊層被設置在該第二衝擊擴散層的外側(即與設置有該半導體積體電路的一側相反的一側)上。
該半導體積體電路被形成在一基材上，被黏合至該抗衝擊層，然後與該基材分離。在此說明書中，一藉由將該半導體積體電路與基材分離而被產生在該半導體積體電路上的表面被稱為一分離表面。該半導體積體電路的分離表面與該衝擊擴散層(該第二衝擊擴散層)接觸，且該半導體積體電路的另一表面與該抗衝擊層(該第一抗衝擊層)接觸。
一結構體(其中一纖維體被灌注有機樹脂)可被用作為該抗衝擊層。該抗衝擊層較佳地具有13GPa或更高的彈性模數及一低於300MPa的破裂模數。
最好是使用具有低彈性模數及高破壞強度的材料來作為該衝擊擴散層，且較佳地係使用一具有橡膠彈性的膜層來作為該衝擊擴散層。該擴散層較佳地具有從5GPa至12GPa的彈性模數及300MPa或更高的破裂模數。
該衝擊擴散層較佳地是用高強度材料來製成。高強度材料的典型例子有，聚乙烯醇樹脂，聚酯樹脂，聚醯胺樹脂，聚乙烯樹脂，醯胺樹脂，聚對苯撐苯並雙噁唑樹脂，玻璃樹脂，及類此者。藉由提供由具有彈性之高強度材料製成的衝擊擴散層，一負荷(如局部下壓的力量)可被擴散於整個層上且被吸收，藉以避免對該半導體裝置造成傷害。
詳言之，醯胺樹脂，聚萘二甲酸乙二酯(PEN)樹脂，聚醚碸(PES)樹脂，聚苯硫醚(PPS)樹脂，聚亞醯胺(PI)樹脂，及類此者可被用作為該衝擊擴散層。
在此說明書中，“轉移(transfer)”(亦被稱為調換(transpose))係指將一形成在一基材上的半導體積體電路與該基材分離並將該半導體積體電路移至另一基材上。換言之，“轉移”係指將設置該“轉移(transfer)”半導體積體電路的位置移至另一基材上。
依據本發明的實施例的半導體裝置包括一半導體積體電路其被夾設於一對一第一抗衝擊層與一第二抗衝擊層之間，及一衝擊擴散層其介於該半導體積體電路與該第二抗衝擊層之間。該衝擊擴散層具有一比該第一抗衝擊層及該第二抗衝擊層的彈性模數低的彈性模數及一比該第一抗衝擊層及該第二抗衝擊層的破壞強度高之破壞強度。
依據本發明的另一實施例之半導體裝置的包括包括一半導體積體電路其被夾設於一對一第一抗衝擊層與一第二抗衝擊層之間，一衝擊擴散層其介於該半導體積體電路與該第二抗衝擊層之間，及一黏著層其介於該半導體積體電路與該衝擊擴散層之間。該衝擊擴散層具有一比該第一抗衝擊層及該第二抗衝擊層的彈性模數低的彈性模數及一比該第一抗衝擊層及該第二抗衝擊層的破壞強度高之破壞強度。
依據本發明的另一實施例的半導體裝置包括一半導體積體電路其被夾設於一對一第一抗衝擊層與一第二抗衝擊 層之間，一第一衝擊擴散層其位在該第一抗衝擊層的一表面上，該表面與其上設置有該半導體積體電路的第一抗衝擊層表面相反，及一第二衝擊擴散層其介於該半導體積體電路與該第二抗衝擊層之間。該第一衝擊擴散層與該第二衝擊擴散層具有一比該第一抗衝擊層及該第二抗衝擊層的彈性模數低的彈性模數及一比該第一抗衝擊層及該第二抗衝擊層的破壞強度高之破壞強度。
依據本發明的另一實施例之半導體裝置的包括包括一半導體積體電路其被夾設於一對一第一抗衝擊層與一第二抗衝擊層之間，一第一衝擊擴散層其位在該第一抗衝擊層的一表面上，該表面與其上設置有該半導體積體電路的第一抗衝擊層表面相反，一第二衝擊擴散層其介於該半導體積體電路與該第二抗衝擊層之間，及一黏著層其介於該半導體積體電路與該第二衝擊擴散層之間。該第一衝擊擴散層及該第二衝擊擴散層具有一比該第一抗衝擊層及該第二抗衝擊層的彈性模數低的彈性模數及一比該第一抗衝擊層及該第二抗衝擊層的破壞強度高之破壞強度。
在上述的結構中，一半導體裝置可被設置有一天線，該天線接收一來自外界的訊號或發射一訊號至外界。例如，一天線可被設置在該半導體積體電路與該第一抗衝擊層之間。此外，一保護層可被設置在該半導體積體電路上，及例如一無機絕緣層可被形成作為該保護層，以覆蓋設置於該積體電路上的天線。
依據本發明的另一實施例之製造半導體裝置的方法包 括以下的步驟：一半導體積體電路被形成在一基材上且一分離層被設置在該基材與該半導體積體電路之間；一第一抗衝擊層被結合至該半導體積體電路；該半導體積體電路與該基材分離；一第二抗衝擊層與一衝擊擴散層被結合；及結合至該第二抗衝擊層的該衝擊擴散層被結合至與該基材分離的該半導體積體電路。該衝擊擴散層具有一比該第一抗衝擊層及該第二抗衝擊層的彈性模數低的彈性模數及一比該第一抗衝擊層及該第二抗衝擊層的破壞強度高之破壞強度。
依據本發明的另一實施例之製造半導體裝置的方法包括以下的步驟：一半導體積體電路被形成在一基材上且一分離層被設置在該基材與該半導體積體電路之間；一第一抗衝擊層藉由熱及壓力處理而被結合至該半導體積體電路；該半導體積體電路與該基材分離；一第二抗衝擊層與一衝擊擴散層藉由熱及壓力處理而被結合；及結合至該第二抗衝擊層的該衝擊擴散層用一黏著層而結合至與該基材分離的該半導體積體電路。該衝擊擴散層具有一比該第一抗衝擊層及該第二抗衝擊層的彈性模數低的彈性模數及一比該第一抗衝擊層及該第二抗衝擊層的破壞強度高之破壞強度。
依據本發明的另一實施例之製造半導體裝置的方法包括以下的步驟：一半導體積體電路被形成在一基材上且一分離層被設置在該基材與該半導體積體電路之間；一第一抗衝擊層被結合至該半導體積體電路；一第一衝擊擴散層 被結合至該第一抗衝擊層；該半導體積體電路與該基材分離；一第二抗衝擊層與一第二衝擊擴散層被結合；及結合至該第二抗衝擊層的該第二衝擊擴散層被結合至與該基材分離的該半導體積體電路。該第一衝擊擴散層及該第二衝擊擴散層具有一比該第一抗衝擊層及該第二抗衝擊層的彈性模數低的彈性模數及一比該第一抗衝擊層及該第二抗衝擊層的破壞強度高之破壞強度。
依據本發明的另一實施例之製造半導體裝置的方法包括以下的步驟：一半導體積體電路被形成在一基材上且一分離層被設置在該基材與該半導體積體電路之間；一第一抗衝擊層被形成在該半導體積體電路上；一第一衝擊擴散層被形成在該第一抗衝擊層上；該半導體積體電路，該第一抗衝擊層及該第一衝擊擴散層藉由熱及壓力處理而彼此結合；該半導體積體電路與該基材分離；一第二抗衝擊層與一衝擊擴散層藉由熱及壓力處理而被結合；及結合至該第二抗衝擊層的該第二衝擊擴散層用一黏著層而結合至與該基材分離的該半導體積體電路。該第一衝擊擴散層及該第二衝擊擴散層具有一比該第一抗衝擊層及該第二抗衝擊層的彈性模數低的彈性模數及一比該第一抗衝擊層及該第二抗衝擊層的破壞強度高之破壞強度。
在本發明中，“半導體裝置”一詞包括可使用半導體特性工作之一般裝置。一具有一電路(包括一半導體元件(如，電晶體，記憶體元件或二極體))的裝置，及一半導體裝置(譬如具有處理器電路的晶片)可用本發明來製造。
一種具有強度同時可減小厚度及尺寸之高度可靠的半導體裝置可藉由一對將一半導體積體電路夾在中間的抗衝擊層及一被堆疊在該半導體積體電路上的衝擊擴散層來提供。又，一半導體裝置可藉由防止製程中產生形狀及特徵結構上的缺陷而以高良率來加以製造。
100‧‧‧半導體積體電路
101‧‧‧天線
102‧‧‧第二抗衝擊層
103‧‧‧第二衝擊擴散層
104‧‧‧黏著層
105‧‧‧無機絕緣層
110‧‧‧基材
111‧‧‧分離層
112‧‧‧第一抗衝擊層
113‧‧‧第一衝擊擴散層
114‧‧‧黏著層
150‧‧‧纖維體
151‧‧‧有機樹脂
160‧‧‧纖維體
161‧‧‧有機樹脂
190‧‧‧晶片
191‧‧‧晶片
193‧‧‧晶片
194‧‧‧晶片
195‧‧‧晶片
196‧‧‧晶片
197‧‧‧晶片
200‧‧‧基材
201‧‧‧分離層
205‧‧‧閘極絕緣層
206‧‧‧通道形成區
207‧‧‧閘極絕緣層
208‧‧‧閘極電極層
210‧‧‧電晶體
211‧‧‧電晶體
212‧‧‧絕緣膜
213‧‧‧絕緣膜
214‧‧‧絕緣層
226‧‧‧通道形成區
227‧‧‧閘極絕緣層
228‧‧‧閘極電極層
250‧‧‧半導體積體電路
252‧‧‧第二抗衝擊層
253‧‧‧第二衝擊擴散層
254‧‧‧黏著層
262‧‧‧第一抗衝擊層
263‧‧‧第一衝擊擴散層
264‧‧‧黏著層
270‧‧‧纖維體
271‧‧‧有機樹脂
280‧‧‧纖維體
281‧‧‧有機樹脂
300‧‧‧基材
301‧‧‧分離層
302‧‧‧絕緣膜
303‧‧‧半導體層
304‧‧‧半導體層
305‧‧‧半導體層
306‧‧‧半導體層
308‧‧‧絕緣層
309‧‧‧閘極絕緣層
310‧‧‧絕緣膜
311‧‧‧電荷累積層
312‧‧‧閘極電極層
313‧‧‧閘極電極層
315‧‧‧控制閘極電極層
316‧‧‧閘極電極層
317‧‧‧閘極電極層
318‧‧‧閘極電極層
319‧‧‧控制閘極電極層
320‧‧‧雜質元素
321‧‧‧遮罩
323‧‧‧通道形成區
324‧‧‧雜質元素
325‧‧‧遮罩
329‧‧‧通道形成區
330‧‧‧通道形成區
331‧‧‧通道形成區
350‧‧‧半導體積體電路
367‧‧‧絕緣膜
368‧‧‧絕緣膜
373‧‧‧薄膜電晶體
374‧‧‧薄膜電晶體
375‧‧‧記憶體單元
376‧‧‧薄膜電晶體
380‧‧‧導電層
381‧‧‧無機絕緣層
382‧‧‧第一抗衝擊層
383‧‧‧纖維體
384‧‧‧有機樹脂
385‧‧‧第二抗衝擊層
386‧‧‧纖維體
387‧‧‧有機樹脂
388‧‧‧第二衝擊擴散層
389‧‧‧黏著層
390‧‧‧絕緣層
391‧‧‧第一衝擊擴散層
500‧‧‧微處理器
501‧‧‧算術邏輯單元
502‧‧‧ALU控制器
503‧‧‧指令解碼器
504‧‧‧中斷控制器
505‧‧‧時序控制器
506‧‧‧暫存器
507‧‧‧暫存器控制器
508‧‧‧匯流排界面
509‧‧‧唯讀記憶體
510‧‧‧記憶體界面
511‧‧‧RFCUP
512‧‧‧類比電路部分
513‧‧‧數位電路部分
514‧‧‧共振電路
515‧‧‧整流電路
516‧‧‧定壓電路
517‧‧‧重設電路
518‧‧‧振盪器電路
519‧‧‧解調電路
520‧‧‧調變電路
521‧‧‧RF界面
522‧‧‧控制暫存器
523‧‧‧時脈控制器
524‧‧‧CPU界面
525‧‧‧中央處理單元
526‧‧‧隨機存取記憶體
527‧‧‧唯讀記憶體
528‧‧‧天線
529‧‧‧電容器部分
530‧‧‧電源供應控制電路
800‧‧‧半導體裝置
810‧‧‧高頻電路
820‧‧‧電源供應電路
830‧‧‧重設電路
840‧‧‧時脈產生器電路
850‧‧‧資料解調電路
860‧‧‧資料調變電路
870‧‧‧控制電路
880‧‧‧記憶體電路
890‧‧‧天線
910‧‧‧擷碼電路
920‧‧‧判碼電路
930‧‧‧CRC判斷電路
940‧‧‧輸出單元電路
1101‧‧‧形成基材
1102‧‧‧單晶半導體層
1104‧‧‧絕緣層
1108‧‧‧單晶半導體基材
1109‧‧‧阻擋層
1110‧‧‧被弱化的層
1121‧‧‧保護層
1125‧‧‧分離層
204a‧‧‧源極及汲極區
205a‧‧‧雜質區
205b‧‧‧雜質區
209a‧‧‧絕緣層
209b‧‧‧絕緣層
210a‧‧‧接線層
210b‧‧‧接線層
2131‧‧‧薄膜積體電路
2132‧‧‧導電層
2133‧‧‧基材
2180‧‧‧半導體裝置
224a‧‧‧源極及汲極區
224b‧‧‧源極及汲極區
225a‧‧‧雜質區
225b‧‧‧雜質區
229a‧‧‧絕緣層
229b‧‧‧絕緣層
230a‧‧‧接線層
230b‧‧‧接線層
3200‧‧‧通信裝置
3210‧‧‧顯示部分
3220‧‧‧產品
3230‧‧‧半導體裝置
3240‧‧‧通信裝置
3250‧‧‧半導體裝置
3260‧‧‧產品
326a‧‧‧n型雜質區
362b‧‧‧n型雜質區
364a‧‧‧n型雜質區
364b‧‧‧n型雜質區
369a‧‧‧接線層
369b‧‧‧接線層
370a‧‧‧接線層
370b‧‧‧接線層
371a‧‧‧接線層
371b‧‧‧接線層
372a‧‧‧接線層
372b‧‧‧接線層
圖1A至1C顯示一半導體裝置。
圖2A及2B顯示一半導體裝置。
圖3A至3D顯示一半導體裝置的製造方法。
圖4A至4C顯示一半導體裝置的製造方法。
圖5A至5C顯示一半導體裝置的製造方法。
圖6A至6E顯示一半導體裝置的製造方法。
圖7A至7C顯示一半導體裝置的製造方法。
圖8A及8B顯示一半導體裝置的製造方法。
圖9A至9G每一圖都顯示一半導體裝置的應用例。
圖10顯示一半導體裝置。
圖11A至11C顯示一半導體裝置。
圖12為一方塊圖其顯示一微處理器的結構，該微處理器可使用一半導體裝置來獲得。
圖13為一方塊圖其顯示一RFCPU的結構，該RFCPU可使用一半導體裝置來獲得。
圖14A至14D顯示一半導體裝置的製造方法。
圖15A至15C顯示一半導體裝置的製造方法。
圖16A至16C顯示一半導體裝置的製造方法。
圖17A至17C顯示一半導體裝置。
圖18A及18B顯示一半導體裝置。
圖19A至19D顯示一半導體裝置的製造方法。
圖20A及20B顯示一半導體裝置的製造方法。
圖21A至21C顯示一半導體裝置的製造方法。
圖22A及22B顯示一半導體裝置的製造方法。
依據本發明的實施例將參照附圖加以詳細說明。然而，本發明並不侷限於下面的說明，本發明的各種改變及變化對於熟習此技藝者而言將會是明顯的，除非這些改變及變化偏離本發明的精神及範圍。因此，本發明不應被解讀為受限於下文所描述的實施例。相同的部分或具有類似功能的部分在所有圖中都將被標以相同的標號以省掉重復的描述。
(實施例1)
在此實施例中，一種高度可靠的半導體裝置及具有高良率之半導體裝置的製造方法將參考圖1A至1C，圖2A及2B，及圖3A至3D來加以詳細說明。
在此實施例的半導體裝置中，一半導體積體電路與一用來形成該半導體積體電路的基材分離且被夾設在具有撓性的抗衝擊層之間。該基材(該半導體積體電路被形成於 其上)亦被稱為一形成基材。因此，該半導體積體電路被形成於該形成基材上且一分離層被設置在它們之間。
圖1A及1B顯示此實施例的半導體裝置。在圖1A中，一半導體積體電路100被夾設在一第一抗衝擊層112與一第一衝擊擴散層113，及一第二抗衝擊層102與一第二衝擊擴散層103之間。該第二衝擊擴散層103被設置在該半導體積體電路100與該第二抗衝擊層102之間。一結構體被用作為該第一抗衝擊層112與該第二抗衝擊層102，在該結構體中一纖維體被灌注一有機樹脂。該第一抗衝擊層112具有一結構體，在該結構體中一纖維體160被灌注一有機樹脂161，及該第二抗衝擊層102具有一結構體，在該結構體中一纖維體150被灌注一有機樹脂151。
該半導體積體電路100的一分離層與該第二衝擊擴散層103接觸且另一表面與該第一抗衝擊層112接觸。該第一衝擊擴散層113被設置在該第一抗衝擊層112的一外側上(即，與其上設置了該半導體積體電路100的一側相反的一側)，及該第二抗衝擊層102第二抗衝擊層102被設置在該第二衝擊擴散層103的一外側上(即，與其上設置了該半導體積體電路100的一側相反的一側)。
圖1C顯示一作為該纖維體160的編織纖維的頂視圖，其係用經紗及緯紗構成的紗線束編織成的。
如圖1C所示，該纖維體160係使用以規則的間距隔開之經紗及以規則的間距隔開的緯紗編織而成的。此一用 經紗及緯紗編織成的纖維體具有沒有經紗及緯紗的區域。在此一纖維體160中，有機樹脂161被灌注於其內，藉以進一步增強在該纖維體160與該半導體積體電路之間的黏著。
又，在該纖維體160中，經紗與緯紗的密度可以是很高的且沒有經紗與緯紗的區域的比例可以是很低的。
由灌注了有機樹脂161的纖維體160所構成的此一結構體亦被稱為一預浸體(prepreg)。一預浸體係用下面的方式形成的：在一纖維體用一清漆灌注，其中一母體樹脂用一有機溶劑加以稀釋，然後實施乾燥使得該有機溶劑被汽化且該母體樹脂被半硬化(semi-cured)。該結構體的厚度較佳地係介於10微米至100微米之間，更佳地是在10微米至30微米之間。當使用此一厚度的結構體時，就可製造出可被彎曲的薄型半導體裝置。此外，該抗衝擊層較佳地13GPa或更高的彈性模數及一低於300MPa的破裂模數。例如，具有13GPa至15GPa的彈性模數及140MPa的破裂模數的預浸體可被用作為該抗衝擊層。
應注意的是，該結構體(其中該纖維體係用有機樹脂灌注的)可藉由堆疊複數層來形成。在此例子中，該結構體可藉由堆疊多個結構體堆疊來形成且在每一結構體中一具有單一層的纖維體被灌注有機樹脂，或藉由將堆疊起來的纖維體用有機樹脂灌注來形成。在堆疊多個結構體堆疊且在每一結構體中一具有單一層的纖維體被灌注有機樹脂時，另一層可被安插在該等結構體之間。
一熱固型樹之(如，環氧樹脂)，一未飽和聚酯樹脂，一聚亞醯胺樹脂，雙馬來醯亞胺-三氮雜苯樹脂，或一氰酸鹽樹脂可被用作為該有機樹脂161。或者，一熱塑性樹脂，譬如像是聚氧化二甲苯樹脂，聚醚酰亞胺樹脂，或氟樹脂，可被用作為該有機樹脂161。又或者，多種選自於上述熱固性樹脂及熱塑性樹脂的樹脂可被用作為該有機樹脂161。藉由使用上述的有機樹脂，該纖維體可藉由熱處理而被固定至該半導體積體電路。該有機樹脂161的玻璃轉變溫度愈高，該有機樹脂被局部下壓力量弄斷的可能性就愈低，而這是較佳的。
高導熱性的填料可被散佈在該有機樹脂161內或纖維的紗線束內。鋁氮化物，硼氮化物，矽氮化物，氧化鋁，或類者可被用作為高導熱性填料。一金屬顆粒，譬如像是銀或銅，可被用作為該高導熱性填料。當高導熱性填料被包括在該有機樹脂或纖維的紗線束中時，產生於半導體積體電路中的熱即可被輕易地釋放至外界。因此，在該半導體裝置中的熱儲存可被抑制，且可降低半導體裝置的損壞。
纖維體160為一編織織物或非織物，其使用有機化合物或無機化合物的高強度纖維且被設置成該高強度纖維可彼此重疊。一高強度纖維是一種具有高拉伸彈性模數的纖維或一種具有高楊氏模數的纖維。高強度纖維的典型例子有聚乙烯醇纖維，聚酯纖維，聚醯胺纖維，聚乙烯纖維，醯胺纖維，聚對苯撐苯並雙噁唑纖維，玻璃纖維，及碳纖 維。一使用E類玻璃，S類玻璃，D類玻璃，Q類玻璃的玻璃纖維被用作為該玻璃纖維。應注意的是，該纖維體160可上述高強度纖維中的一種或多種上述的高強度纖維來形成。
該纖維體160可以是一使用纖維(單紗)的纖維束(在下文中纖維束被稱為紗線束)編織成的編織織物，或是一非織物，其係藉由將多種纖維的紗線束以隨意的方式堆疊或堆疊於一個方向上來形成。在纖維體160為一編織織物的例子中，一平面織物，一斜紋織物，綢緞織物，或類此者都可被用作為該織物。
紗線束的截面可具有一圓形的形狀或一橢圓形的形狀。一種已接受織物開孔(fabric opening)的紗線束具有大的寬度，在厚度方向具有數量少的單紗，及在截面上具有橢圓的形狀或扁平的形狀。使用具有橢圓形狀或扁平形狀截面的紗線束可讓該纖維體160的厚度變小。因此，該結構體可被作成很薄，因而可製造出一薄的半導體裝置。
在此實施例的圖式中，該纖維體160被顯示為一編織織物，其為一使用具有橢圓形截面的紗線束的平面編織物。
又，為了要強化一有機樹脂進入該纖維的紗線束內部的滲透性，該纖維可接受一表面處理。例如，該表面處理可以是電暈放電，電漿放電或類此者，用以活化該纖維的表面。又，該表面處理亦可使用一矽烷耦合劑或一鈦耦合劑。
又，最好是使用一具有低彈性模數及高斷裂強度的材料來作為該衝擊擴散層(該第一衝擊擴散層及該第二衝擊擴散層)，即一具有橡膠彈性的薄膜可被用作為該衝擊擴散層。該衝擊擴散層較佳地具有從5GPa至12GPa的彈性模數及300MPa或更高的破裂模數。
該衝擊擴散層較佳地是用高強度材料來製成。高強度材料的典型例子有，聚乙烯醇樹脂，聚酯樹脂，聚醯胺樹脂，聚乙烯樹脂，醯胺樹脂，聚對苯撐苯並雙噁唑樹脂，玻璃樹脂，及類此者。藉由提供由具有彈性之高強度材料製成的衝擊擴散層，一負荷(如局部下壓的力量)可被擴散於整個層上且被吸收，藉以避免對該半導體裝置造成傷害。
詳言之，醯胺樹脂，聚萘二甲酸乙二酯(PEN)樹脂，聚醚碸(PES)樹脂，聚苯硫醚(PPS)樹脂，聚亞醯胺(PI)樹脂，及類此者可被用作為該衝擊擴散層。在此實施例中，一醯胺樹脂(其具有10GPa的彈性模數及480MPa的破裂模數)被用作為該衝擊擴散層。
圖1B顯示該半導體積體電路100與該第二衝擊擴散層103藉由一黏著層104彼此結合且該第一抗衝擊層112與該第一衝擊擴散層113藉由一黏著層114彼此結合的例子。在此實施例中，一醯胺薄膜被用作為該第二衝擊擴散層103及一丙烯酸樹脂被用作為該黏著層104。較佳的是，該黏著層104讓該衝擊擴散層與該半導體積體電路彼此結合，且熱固定樹脂，超音波硬化樹脂，丙烯酸樹脂， 氨基鉀酸酯樹脂，環氧樹脂，矽烷樹脂可被用作為該黏著層。在該第一抗衝擊層112與該第一衝擊擴散層113藉由熱及壓力處理而彼此結合的例子中，就無需用到該黏著層104。該黏著層的厚度在3微米至15微米之間。
又，一保護層可被形成在該半導體積體電路上。圖2A及2B顯示一無機絕緣層105被形成作為在該半導體積體電路100上的保護層的例子。在圖2A及2B中，一天線101被形成在該半導體積體電路100上，且該無機絕緣層105被形成在該天線上。因為該天線101被該無機絕緣層105所覆蓋，所以可防止一作為該天線的導電層氧化。
該無機絕緣層105係藉由濺鍍方法，電漿CVD方法，塗覆方法，印刷方法使用無機化合物來形成，以具有一單一層或堆疊層。該無機化合物的典型例子有氧化的矽或氮化的矽。氧化的矽及氮化的矽的典型例子有二氧化矽，氮氧化矽，氮化矽，矽氮化物氧化物(silicon nitride oxide)，或類者。
再者，該無機絕緣層105可具有一層化結構。例如，一層化結構可藉由堆疊無機化合物來形成。典型地該無機絕緣層105可藉由堆疊二氧化矽，矽氮化物氧化物，及氮氧化矽來形成。
一種製造半導體裝置的方法將參考圖3A至3D來描述。該半導體積體電路100被形成在具有一絕緣表面的基材110(其為一形成基材)上且一分離層111被設置在它們之間(圖3A)。
一玻璃基材，一石英基材，一青玉基材，一陶瓷基材，一在其表面上具有一絕緣層的金屬基材，或類此者可被用作為基材110(其為一形成基材)。又，一可承受此實施例的處理溫度的塑膠基材亦可被使用。在該半導體裝置的製造步驟中，可根據將被實施的步驟來適當地選擇該形成基材。
該分離層111係藉由濺鍍方法，電漿CVD方法，塗覆方法，印刷方法或類此者使用選自於鎢(W)，鉬(Mo)，鈦(Ti)，鉭(Ta)，鈮(Nb)，鎳(Ni)，鈷(Co)，鋯(Zr)，鋅(Zn)，釕(Ru)，銠(Rh)，鈀(Pd)，鋨(Os)，銥(Ir)及矽(Si)的元素；或合金材料或包含任何前述元素作為主要成分之化合物材料來形成為一單一層或堆疊層。一含有矽的結晶結構層可以是一非晶形結構，一微結晶結構，或一複晶結構中的任何一者。應注意的是，該塗覆方法包括一旋轉塗覆方法，一微滴放電(droplet discharge)方法，及一配送器方法。
在該分離層111具有單層結構的例子中，最好是形成一鎢層，一鉬層，或一包含鎢及鉬的混合物的層。或者，亦可形成一含有鎢的枉化物或氮氧化物的層，一含有鉬的氧化物或氮氧化物的層，或一含有鎢及鉬的混合物的氧化物或氮氧化物的層。應注意的是，該鎢及鉬的混合物相當於一鎢及鉬的合金。
在該分離層111具有一層化結構的例子中，較佳地係形成一鎢層，一鉬層，或一含有鎢及鉬的混合物的層作為 一第一層，及形成鎢，鉬，或鎢與鉬的混合物的氧化物，氮化物，氮氧化物，或氮化物氧化物作為一第二層。
在該分離層111具有一由一含有鎢的層及一含有氧化鎢的層的層化結構的例子中，該含有鎢的層可首先被形成且一由氧化物形成的絕緣層可被形成在該含有鎢的層上，使得一含有氧化鎢的層可被形成在該鎢層與該絕緣層的界面處。又，該鎢層的表面可接受熱氧化處理，氧氣電漿處理，或使用強氧化溶液(如，臭氧水)的處理以形成一含有鎢的氧化物的層。該電漿處理或熱處理可在氧氣，氮氣，一氧化二氮，一氧化二氮的基本物質，或該氣體與另一氣體的混合氣體的氛圍中實施。相同的情況亦適用於形成一含有鎢的氮化物，氮氧化物及氮化物氧化物的層的例子中。在一含有鎢的層被形成之後，一氮化矽層，一氮氧化矽層及一矽氮化物氧化物層可形成於其上。
該分離層111依據上述的步驟被形成，用以偶該基材110接觸，然而，本發明並不侷限於此。一將作為基部的絕緣層可被形成，用以與該基材110接觸，且該分離層可被提供，用以與該絕緣層接觸。
該半導體積體電路100及該抗衝擊層112被結合，且該半導體積體電路100藉由使用該分離層111而與該基材110分離。因此，該半導體積體電路100被設置在該第一抗衝擊層112側(參見圖3B)。
在此實施例中，具有被灌注了該有機樹脂161的該纖維體160的結構體被用作為該第一抗衝擊層112。該結構 體被加熱且遭受壓力結合，使得該結構體的有機樹脂被塑化及硬化。在該有機樹脂為一有機塑膠樹脂的例子中，該被塑化的有機樹脂然後藉由被冷卻至室溫而被硬化。藉由加熱及壓力結合，該有機樹脂被均勻地分佈用以與該半導體積體電路有更緊密地接觸，且被硬化。該結構體接受壓力結合的步驟是在大氣壓力或低壓力下實施的。
應注意的是，該半導體積體電路被轉移至另一基材的轉移步驟可藉由使用下面的方法來形成：一種一分離層被形成在一基材與一半導體積體電路之間，一金屬氧化物薄膜被設置在該分離層與該半導體積體電路之間，且該金屬氧化物薄膜藉由結晶化而弱化，藉以分離該半導體積體電路的方法；一種一含有氫的非晶形矽被設置在一具有高的熱阻值的基材與一半導體積體電路之間，且該非晶形矽薄膜用一雷射束照射或被蝕刻用以去除掉該非晶形矽薄膜，藉以分離該半導體積體電路的方法；一種一分離層被形成在一基材與一半導體積體電路之間，一金屬氧化物薄膜被設置在該分離層與該半導體積體電路之間，且該金屬氧化物薄膜藉由結晶化而弱化，一部分的分離層藉由使用一溶液或一鹵素氟化物氣體(譬如，NF3，BrF3，或ClF3)而被蝕刻掉，且分離是在弱化的金屬氧化物薄膜處被實施的方法；一種一其上形成有半導體積體電路的基材被機械性地去除或使用一溶液或一鹵素氟化物氣體(譬如，NF3，BrF3，或ClF3)而被蝕刻掉的方法。或者，亦可使用一種一含有氫，氧，氮，或類此者的薄膜(如，一含有氫的非 晶形薄膜，一含有氫的合金膜，或一含有氧的合金膜)被用作為分離層，且該分離層用一雷射束加以照射，使得包含在該分離層中的氮，氫，或氧變成氣體被散發出來，藉以促進半導體積體電路與基材之間的分離。
藉由結合上述的分離方法，該轉移方法可可容易被實施。亦即，在藉由實施雷射束照射，使用一氣體或一溶液來蝕刻該分離層，及/或使用鋒利的小刀或解剖刀機械性地去除掉該分離層來讓該分離層與該半導體積體電路更容易彼此分離之後，分離可用物理力量(如，用一機器或類此者)來實施。
或者，該半導體積體電路可藉由讓液體滲透至該分離層與該半導體積體電路之間的界面來讓它與該形成基材分離。
該第二抗衝擊層102具有一結構體，其中該纖維體150被灌注有機樹脂151，這與該第一抗衝擊層112類似。該結構體被加熱且接受壓力結合，使得該第二衝擊擴散層103及該第二抗衝擊層102被結合在一起。該黏著層104被設置在該第二衝擊擴散層103的一表面上，該表面與其上設置有該第二抗衝擊層102的表面相反。
該黏著層104結合至該半導體積體電路100的一外露的分離表面，藉以形成一半導體裝置，其中該半導體積體電路100被夾設在該第一抗衝擊層112與該二抗衝擊層102及該二衝擊擴散層103之間(參見圖3C)。
再者，該第第一衝擊擴散層113被結合至該第一抗衝 擊層112的一表面，該表面與其上設置有該半導體積體電路100的表面相反，其一黏著層104被設置於它們之間(參見圖3D)。
如圖16A至16C所示，該第一衝擊擴散層113可在該第一抗衝擊層112與該半導體積體電路100彼此相結合的同時被結合至該第一抗衝擊層112。
與圖3A類似地，該半導體積體電路100被形成在具有絕緣表面的基材110(其為一形成基材)上，且該分離層111被設置在它們之間(參見圖16A)。
該第一抗衝擊層112與該第一衝擊擴散層113被堆疊在該半導體積體電路100上，且實施熱及壓力處理使得該第一抗衝擊層112與該第一衝擊擴散層113被結合至該半導體積體電路100且藉由使用該分離層111而與該基材110分離。該半導體積體電路100與該第一抗衝擊層112的結合步驟及該第一抗衝擊層112與該第一衝擊擴散層113的結合步驟可同時或分開實施。
其上疊有該二抗衝擊層102的該二衝擊擴散層103係使用黏著層104結合至該半導體積體電路100的分離表面來形成一半導體裝置(參見圖16C)。
即使是在該製程中實施壓力處理亦不會對該半導體積體電路的特徵結構造成傷害或損害等不利的影響，因為該衝擊擴散層被設置成與該半導體積體電路接觸。因此，該半導體裝置可以高良率來加以製造。
藉由一對將該半導體積體電路夾設於中間之抗衝擊 層，及一對衝擊擴散層，一種具有強度同時在厚度及尺寸上可被減小之極為可靠的半導體裝置可因而被提供。
(實施例2)
在此實施例中，一種極為可靠的的半導體裝置及一種以高良率來製造半導體裝置的方法將參考圖4A至4C及圖5A至5C來詳細描述。一互補式金氧半導體(CMOS)將作為半導體裝置的例子來加以說明。
電晶體210及電晶體211被形成在一具有一絕緣表面的基材(其為一形成基材)上，其中一分離層201及一基礎絕緣層被設置於它們之間，且一絕緣膜212，一絕緣膜213，及一絕緣膜214被設置於其上，藉以形成一半導體積體電路250(參見圖4A)。
電晶體210為一薄膜電晶體，其包括源極區224a，汲極區224b，雜質區223a及223b其包含一濃度比該源極及汲極區224a及224b低的雜質，一通道形成區226，一閘極絕緣層227，一閘極電極層228，及具有側壁結構的絕緣層229a及229b。該源極及汲極區224a及224b分別與作為源極及汲極電極層的接線層(wiring layer)230a及230b接觸，且與它們電連接。在此實施例中，電晶體210為一p型通道薄膜電晶體，其包含一施加p型導電性(p-type conductivity)的雜質元素(如，硼(B)，鋁(Al)，鎵(Ga)或類此者)至該源極及汲極區224a及224b及雜質區223a及223b，其為LDD(高度摻雜的汲極)區。
電晶體211為一薄膜電晶體，其包括源極區204a，汲極區204b，雜質區203a及203b其包含一濃度比該源極及汲極區204a及204b低的雜質，一通道形成區206，一閘極絕緣層207，一閘極電極層208，及具有側壁結構的絕緣層209a及209b。該源極及汲極區204a及204b分別與作為源極及汲極電極層的接線層(wiring layer)210a及210b接觸，且與它們電連接。在此實施例中，電晶體211為一n型通道薄膜電晶體，其包含一施加n型導電性(n-type conductivity)的雜質元素(如，磷(P)，砷(As)或類此者)至該源極及汲極區204a及204b及雜質區203a及203b，其為LDD區。
一結構體被用作為一第一抗衝擊層262，在該結構體中一纖維體280被灌注一有機樹脂281。該半導體積體電路250與該第一抗衝擊層262結合在一起，且藉由使用一分離層201，該半導體積體電路250與該基材200分離。因此，該半導體積體電路250被設置在該第一抗衝擊層262側(參見圖4B及4C)。
一第二抗衝擊層252具有一結構體，在該結構體內一纖維體270被灌注一有機樹脂271，其與第一抗衝擊層262相同。該結構體被加熱且接受壓力結合，使得一第二衝擊擴散層253與該第二抗衝擊層252相結合(參見圖5A)。一黏著層254被設置在該第二衝擊擴散層253的一表面上，該表面與其上設有該第二抗衝擊層252的表面相反。
該黏著層254被結合至該半導體積體電路250的一外露的分離表面(參見圖5B)，一第一衝擊擴散層263被結合至該第一抗衝擊層262的一表面，該表面與其上設置有該半導體積體電路250的表面相反。因此，可製造出一半導體裝置，其具有被夾設在該第一抗衝擊層262與該第一衝擊擴散層263之間，及該第二抗衝擊層252與該第二衝擊擴散層253之間的半導體積體電路250(參見圖5C)。
即使是在該製程中實施壓力處理亦不會對該半導體積體電路的特徵結構造成傷害或損害等不利的影響，因為該衝擊擴散層被設置成與該半導體積體電路接觸。因此，該半導體裝置可以高良率來加以製造。
藉由一對將該半導體積體電路夾設於中間之抗衝擊層，及被提供來堆疊於該半導體積體電路250上的衝擊擴散層，一種具有強度同時在厚度及尺寸上可被減小之極為可靠的半導體裝置可因而被提供。
此實施例製造的半導體裝置藉由提供撓性的抗衝擊層及衝擊擴散層於其內而成為一具有撓曲性的半導體裝置。
一使用一半導材料形成的非晶型半導體材料氣體(在下文中被稱為AS)，該半導體材料氣體藉由氣相生長方法或濺鍍方法而具有矽烷或鍺烷的特性，一藉由使用光能量或熱能量將非晶型半導體結晶化而形成的複晶型半導體，一微晶(亦被稱為半非晶型或微結晶)半導體(在下文中被稱為SAS)，或類此者可被用作為形成一包括在該電晶體210及211內的半導體層的材料。
當考量Gibbs自由能量時，該微晶半導體(microcrystalline semiconductor)係屬於介於非晶型與單晶之間的亞穩狀態。亦即，該微晶半導體是一種具有第三狀態的半導體，該狀態以自由能量而言是穩定的且具有短程的規律及晶格變形。圓柱狀或針狀結晶生長在一基材表面的垂直方向上。該微晶矽(其為微晶半導體的一個典型例子)的拉曼光譜(Raman spectrum)係位在比520cm-1低的低波數內，這代表了該單晶矽的拉曼光譜的峰值。亦即，該微晶矽的拉曼光譜的峰值存在於代表單晶矽的520cm-1與代表非晶型矽的480cm-1之間。該半導體包括至少1原子%的氫或鹵素用以中止一懸空鍵(dangling bond)。又，一稀有氣體元素，譬如氦，氬，氪，或氙，可被包括在該半導體內用以促進晶格變形，使得穩定性被強化且可獲得一所想要的惟晶半導體層。
該微晶半導體層可用頻率在數十至數百MHz的高頻電漿CVD方法，或頻率在1GHz以上的微波CVD設備來形成該微晶半導體層。該微晶半導體層典型地可藉由用氫氣來稀釋矽的氫化物，譬如像是SiH4，Si2H6，SiH2Cl2，SiHCl3，SiCl4，或SiF4，來形成。除了氫化物與氫氣之外，該微晶半導體層可藉由用氦，氬，氪，及氙中的一或多種稀有氣體元素的稀釋來形成。在此例子中，氫氣對矽的氫化物的流量比例被設定為5：1至200：1，較佳地為50：1至150：1，更佳地為100：1。
經過氫化的非晶型矽典型地被稱為非晶型半導體，而 複晶或類此者典型地被稱晶型半導體。多晶矽(多晶型矽)包括俗稱高溫多晶矽(其包含多晶矽作為只要成分且在800℃或更高的處理溫度下被形成)，俗稱低溫多晶矽(其包含多晶矽作為只要成分且在600℃或更低的處理溫度下被形成)，藉由將非晶型矽以一可促進結晶的元素加以結晶化而獲得的多晶矽。該微晶半導體或一在半導體層的一部分中包括結晶相的半導體可藉由上文所述來獲得。
一化合物半導體，譬如像是GaAs，InP，SiC，ZnSe，GaN或SiGe可被用作為該半導體以及矽(Si)，鍺(Ge)的材料。又，氧化鋅(ZnO)，二氧化錫(SnO2)，或類此者可被用作為氧化物半導體。在使用ZnO作為該半導體層的例子中，Y2O3，Al2O3，TiO2，它們的一堆疊層，或類此者可被用於該值極絕緣層中，及ITO，Au，Ti或類此者可被於該閘極電極層，該源極電極層，及該汲極電極層上。此外In，Ga，或類此者可被添加至ZnO中。
在使用晶型半導體層作為該半導體層的例子中，該晶型半導體層可用多種方法來形成(譬如像是，雷射結晶方法，熱結晶方法，或使用可促進結晶的元素(如，鎳)之熱結晶方法)。而且，一微晶半導體(其為SAS)可藉由實施雷射束的照射而被結晶化用以提高結晶度。在促進結晶的元素沒有被添加的例子中，在用雷射束照射該非晶型矽層之前先藉由在氮氣氛圍下將該非晶型矽層加熱至500℃持續一個小時來釋出氫，直到包含在一非晶型矽層中的氫濃度變成1×1020原子/cm3或更低為止。這是因為，當含有高數 量的氫之非晶型矽層用雷射束加以照射時，該非晶型矽層會受損。
對於將一金屬元素導入一非晶型矽層中的技術並沒有特別的限制，只要該技術能夠提供金屬元素至該非晶型矽層的表面上或內部中即可。例如，濺鍍方法，CVD方法，電漿處理方法(包括電漿CVD方法)，吸附方法，或用一金屬鹽溶液來實施符覆的方法，都可被使用。在上述的處理中，該使用溶液的方法是方便的且具有易於調整金屬元素的濃度的優點。此外，為了要改善該非晶型矽層的表面的可濕潤性用以將一液體溶液散布在該非晶型矽層的整個表面上，一個氧化物薄膜在氧氣氛圍中藉由UV光照射，熱氧化，使用含有氫根的臭氧水或氫的過氧化物溶液的處理，而被形成於該非晶型矽層上。
該結晶化可藉由在一結晶化步驟中添加一可促進結晶化的元素(其亦被稱為一結晶元素或金屬元素)至一非晶型矽層中並實施一熱處理來實施，在該步驟中該非晶型矽層被結晶用以形成一晶型半導體層。可促進結晶化的該元素可以是鐵(Fe)，鎳(Ni)，鈷(Co)，釕(Ru)，銠(Rh)，鈀(Pd)，鋨(Os)，銥(Ir)，鉑(Pt)，銅(Cu)及金(Au)中的一者或多者。
為了要將促進結晶化的元素從該非晶型矽層中去除或降低，一含有雜質元素的半導體層被形成，用以與該非晶型矽層接觸，以作為雜質吸附(geterring sink)。該雜質元素可以是一施加n型導電性(n-type conductivity)的雜質元 素，一施加p型導電性(p-type conductivity)的雜質元素，或一稀有氣體元素。例如，一或多種選自於磷(P)，氮(N)，砷(As)，銻(Sb)，鉍(Bi)，硼(B)，氦(He)，氖(Ne)，氬(Ar)，氪(Kr)及氙(Xe)的元素可被使用。一含有稀有氣體元素的半導體層被形成在含有一可促進結晶化的元素的晶型半導體層上，且熱處理(在550℃至750℃下持續3分鐘至24小時)被實施。在該晶型半導體層中促進結晶化的該元素移動至含有稀有氣體元素的半導體層中，且在該晶型半導體層中促進結晶化的該元素被移除或降低。然後，用作為一雜質吸附的該含有稀有氣體元素的半導體層被去除。
該非晶形半導體層可藉由使用熱處理與雷射光照射處理的組合式處理而被結晶化。該熱處理或雷射光照射處理可分別被實施數次。
而且，一晶型半導體層可藉由電漿方法被直接形成在一基材上。或者，該晶型半導體層可選擇性地用電漿方法形成在一基材上。
閘極絕緣層207及227可使用二氧化矽來形成，或使用二氧化矽與氮化矽的層化結構來形成。閘極絕緣層207及227可藉由用一電漿CVD方法或低壓CVD方法沉積一絕緣膜來形成，或可藉由電漿處理的固相氧化或固相氮化來形成。這是因為用電漿處理實施單晶半體層的氧化或氮化所形成的閘極絕緣層是緻密的，是具有高耐受電壓的，且可靠性絕佳。例如，一氧化二氮(N2O)用1至3倍(流量 比例)的氬氣稀釋且一功率為3kW至5kW的微波(2.45GHz)在10Pa至30Pa的壓力下被施加，用以將該半導體層的表面氧化或氮化。藉由此處理，可形成一具有1奈米至10奈米(較佳地為2奈米至6奈米)厚度的絕緣膜。又，一氧化二氮(N2O)與甲烷(SiH4)被導入，且一氮氧化矽膜藉由一在10Pa至30Pa的壓力下施加功率為3kW至5kW的微波(2.45GHz)的氣相沉積而被形成，並藉此形成該閘極絕緣層。該固相反應與該氣相沉積方法的反應的組合可形成具有低界面狀態密度及絕佳耐受電壓的閘極絕緣層。
一高介電常數的材料，譬如像是二氧化鋯，氧化鉿，二氧化鈦，或五氧化鉭，可被用作為該閘極絕緣層207及227。當一高介電常數材料被用作為閘極絕緣層207及227時，閘極漏電就可被降低。
該閘極電極層208及228可用CVD方法，濺鍍方法，微滴放電(droplet discharge)方法或類此者來形成。閘極電極層可使用選自於Ag，Au，Cu，Ni，Pt，Pd，Ir，Rh，W，Al，Ta，Mo，Cd，Zn，Fe，Ti，Si，Ge，Zr，及Ba的一個元素；或含有這些元素中的任何一者的合金材料或化合物作為主要成分來形成。或者，藉由用一雜質元素(如，磷)或AgPdCu合金來摻雜一多晶矽兒形成的半導體層亦可被使用。再者，不論是單層結構或是多層結構都可被使用；例如，一氮化鎢薄膜與一鉬薄膜構成的雙層結構可被使用或一由50奈米厚的鎢薄膜，500奈米厚的 鋁矽合金(Al-Si)薄膜，及30奈米厚的氮化鈦的順序堆疊而成的三層結構都可被使用。在三層結構的例子中，一氮化鎢薄膜可被用來取代該鎢薄膜作為第一導電膜，一鋁鈦合金(Al-Ti)薄膜可被用崍與代該鋁矽合金(Al-Si)薄膜作為第二導電膜，及一鈦薄膜可化鈦薄膜作為第三導電膜。
一對於可見光具有透射特性的透光材料亦可被用作為閘極電極層208及228。銦錫氧化物(ITO)，含二氧化矽的銦錫氧化物(ITSO)，有機銦，有機錫，氧化鋅，或類此者可被用作為該透光的導電材料。或者，含有氧化鋅(ZnO)的銦鋅氧化物(IZO)，氧化鋅(ZnO)，摻雜了鎵(Ga)的ZnO，二氧化錫(SnO2)，含有氧化鎢的氧化銦，含有氧化鎢的銦鋅氧化物，含有氧化鈦的氧化銦，含有氧化鈦的銦錫氧化物，亦可被使用。
如果形成閘極電極層208及228需要蝕刻處理的話，一遮罩可被形成且乾式蝕刻或濕式蝕刻可被實施。藉由適當地使用ICP(電感耦合電漿)蝕刻方法及控制蝕刻條件(如，施加至一線圈式電極的電功率，施加至在一基材側上的電極的電功率，或在該基材側上的電極溫度)，該電極層可被蝕刻成逐漸變窄的形狀。應注意的是，一鹵素化的氣體(譬如像是，Cl2，BCl3，SiCl4，及CCl4)，一氟化氣體(譬如像是，CF4，SF6，及NF3)，或O2可被適合地用作為一蝕刻氣體。
具有側壁結構的絕緣層209a，209b，229a，229b可藉由以自我對準的方式形成一蓋該等閘極電極層及該等半 導體層，及藉由一RIE(反應性離子蝕刻)方法的非等向性蝕刻蝕刻該絕緣層而形成的。在本發明中，對於絕緣層並沒有特別的限制，只要該絕緣層係使用二氧化矽來形成即可，該二氧化矽較佳地係藉由讓TEOS(四乙氧基矽烷)，矽烷，或類此者與氧，氮氧化物，或類此者起反應來形成且具有良好的級階覆蓋性。該絕緣層可用熱CVD方法，電漿CVD方法，正常壓力CVD方法，偏壓ECRCVD方法，濺度方法及類此者來形成。
雖然單閘極結構被描述於本實施例中，但多閘極結構(如，雙閘極結構)亦可被使用。在此例子中，閘極電極層可被設置在該半導體層上方或底下，或多個閘極電極層只被設置在該導體層的一側(上方或底下)上。
或者，一種一矽化物被提供來作為一電晶體的一源極區及一汲極區的結構可被使用。一矽化物係藉由形成一導電膜於該半導體層的源極區及汲極區上並藉由熱處理，GRTA方法，LRTA方法讓在該半導體層的該源極及汲極區中部分外露的矽化物與該導電膜起反應來形成。或者，一矽化物可藉由使用雷射束或燈泡的光線照射來形成。下面的材料可被用來作為形成該矽化物的導電膜的材料：鈦(Ti)，鎳(Ni)，鎢(W)，鉬(Mo)，鈷(Co)，鋯(Zr)，鉿(Hf)，鉭(Ta)，釩(V)，銣(Nd)，鉻(Cr)，鉑(Pt)，鈀(Pd)或類此者。
作為源極及汲極電極層的接線層210a，210b，230a及230b可藉由使用PVD方法，CVD方法，蒸發方法沉積 一導電膜然後將該導電膜蝕刻成所想要的形狀來形成。或者，該等接線層可藉由印刷方法，電鍍方法，或類此者而被選擇性地形成。再者，一迴流(reflow)方法或鑲嵌方法亦可被使用。一金屬，如Ag，Au，Cu，Ni，Pt，Pd，Ir，Rh，W，Al，Ta，Mo，Cd，Zn，Fe，Ti，Si，Ge，Zr，或Ba；或一半導體，如Si或Ge或它們的合金，或它們的氮化物，可被用作為該接線層210a，210b，230a及230b的材料。又，透光材料亦可被使用。
當該等接線層係使用透光導電性材料來形成時，銦錫氧化物(ITO)，含二氧化矽的銦錫氧化物(ITSO)，含有氧化鋅(ZnO)的銦鋅氧化物(IZO)，氧化鋅(ZnO)，摻雜了鎵(Ga)的ZnO，二氧化錫(SnO2)，含有氧化鎢的氧化銦，含有氧化鎢的銦鋅氧化物，含有氧化鈦的氧化銦，含有氧化鈦的銦錫氧化物，可被用作為該透光的導電材料。
二氧化矽，氮化矽，氮氧化矽，氧化鋁，氮化鋁，氮氧化鋁，或其它無機絕緣材料都可被用作為絕緣膜212，213，及214。
即使是在該製程中實施壓力處理亦不會對該半導體積體電路的特徵結構造成傷害或損害等不利的影響，因為該衝擊擴散層被設置成與該半導體積體電路接觸。因此，該半導體裝置可以高良率來加以製造。
藉由一對將該半導體積體電路夾設於中間之抗衝擊層，及一對衝擊擴散層，一種具有強度同時在厚度及尺寸上可被減小之極為可靠的半導體裝置可因而被提供。
依據本發明的一實施例的半導體裝置，不只是一場效電晶體，一使用到一半導體層的記憶體可被用作為一半導體元件；因此，一可滿足各種應用所要求的功能之半導體裝置可被製造及提供。
(實施例3)
在此實施例中，一可達成更高的集成度及進一步縮小厚度及尺寸之具有記憶體的半導體裝置，及其製造方法的例子將參考圖6A至6E，圖7A至7C，及圖8A與8B來加以描述。
此實施例的導體裝置包括一記憶體其包含一記憶元(memory cell)陣列及一用來驅動該記憶元陣列的驅動電路部分。
一分離層301被形成在一基材300上(該基材為一具有絕緣表面的形成基材)，及一作為一基礎薄膜的絕緣膜302被形成在該分離層301上。
接下來，一半導體薄膜被形成在該絕層膜302上。該半導體薄膜可藉由LPCVD方法，電漿CVD方法及類此者來形成且具有25至200奈米的厚度(較佳地為30至150奈米厚)。
在此實施例中，一非晶型半導體薄膜被形成在該絕緣膜302上，且該非晶型半導體薄膜用雷射束照射來結晶化；因此，一半導體薄膜(其為一晶型半導體薄膜)被形成。
如上所述地獲得的半導體薄膜可選擇性地被摻雜微量的雜質元素(硼或磷)以控制一薄膜電晶體的門檻值電壓。此雜質元素的摻雜可在結晶之前被實施於一非晶型半導體薄膜上。當該非晶型半導體薄膜被摻雜了雜質元素時，該等雜質可被用於結晶化的熱處理活化。又，在摻雜時產生的缺陷或類此者亦可獲得改善。
接下來，該半導體薄膜藉由使用一遮罩而被處理成一所想要的形狀。在此實施例中，在形成於該半導體薄膜上的氧化物薄膜被去除之後，另一氧化物薄膜被形成。然後，一光罩被形成，且實施使用微影製程處理，使得半導體層303，304，305及306被形成。傾斜角度(斜角)可被提供在該等半導體層的端部處。
該蝕刻可用電漿蝕刻(乾蝕刻)或濕蝕刻來實施。對於處理大尺寸的基材而言，電漿蝕刻是適合的。一含有氟化氯的氣體，譬如CF4，NF3，BCl3或Cl2，可被用作為蝕刻氣體，且鈍氣，如He或Ar，可被適當地添加。或者，當蝕刻是藉由周圍壓力放電來使用時，局部的電子放電是可行的，蝕刻因而可以在沒有形成一遮罩於整個基材上的情形下實施。
一絕緣膜310被形成在該半導體層305上。該絕緣層310可用二氧化矽或二氧化矽與氮化矽的層化結構來形成。該絕緣膜310可藉由電漿CVD方法或低壓CVD方法沉積該絕緣層的方式來形成。較佳的是，該絕緣膜可藉由電漿處理接受固相氧化或固相氮化以形成該絕緣膜310。 這是因為用電漿處理實施半體層(典型地為矽層)的氧化或氮化所形成的絕緣膜是緻密的，是具有高耐受電壓的，且可靠性絕佳。絕緣膜310被用作為一用來將電荷注入到一電荷累積層311中的通道絕緣層；因此，一強的絕緣層是較佳的。此絕緣膜310較佳地被形成為具有1奈米至20奈米，較佳地為3奈米至6奈米的厚度。
該絕緣膜310較佳地係以一種在氧氣氛圍中用電漿處理將二氧化矽層形成在該半導體層上方且具有3奈米至6奈米厚度的方式以電漿處理來形成，及一氮氣電漿處理層係以在氮氣氛圍下用氣電漿處理該二氧化矽層的表面的方式來形成。詳言之，首先，一具有3奈米至6奈米厚度的二氧化矽層藉由在氧氣氛圍下的電漿處理而被形成在該半導體層上。然後，藉由在氮氣氛圍中實施電漿處理而在該二氧化矽層的表面上或其附近形成一具有高濃度的氮之氮電漿處理層。應注意的是該’表面附近’一詞係指從該二氧化矽層的表面算起約0.5奈米至1.5奈米深處。例如，藉由在氮氣氛圍中實施電漿處理可獲得一結構，在此結構中該二氧化矽層在離其表面約1奈米深的區域中含有20原子%至50原子%的氮。
一矽層(其為該半導層的一個典型例子)的表面以電漿處理加以氧化，藉以形成一緻密的氧化物層其在界面處沒有變形。此外，透過電漿處理對該氧化物層實施氮化，在該表面的一部分中的氧被氮所取代且一氮層被形成，使得該層可變得更加緻密。因此，可形成耐受電壓更高的絕緣 層。
無論如何，透過上述電漿處理的固相氧化或固相氮化，即使是使用具有700℃或更低的耐熱溫度的玻離基材，都可獲得一等於在950℃至1050℃的溫度下形成的熱氧化薄膜的絕緣層。因此，一具有高度可靠性的通道絕緣層可被形成為非揮發性記憶體元件的通道絕緣層。
該電荷累積層311被形成在該絕緣層310上。此電荷累積層311可被設置成具有單層結構或層化結構。
該電荷累積層311可以是一由半導體材料或導電材料的層或顆粒所形成的浮動閘。矽，矽鍺，或類此者可被用作為該半導體材料。當使用矽作為半導體材料時，非晶型矽或多晶矽可被使用。又，摻雜了磷的多晶矽亦可被使用。一選自於鉭(Ta)，鈦(Ti)，鉬(Mo)，及鎢(W)的元素；一包含上述元素作為主要成分的合金；一上述元素被結合於其內之合金薄膜(典型地為，Mo-W合金薄膜或Mo-Ta合金薄膜)；或一具有導電性之矽薄膜都可被用作為該導電材料。在使用此材料所形成的導電層底下，可形成一氮化物，如氮化鈦，氮化鎢，氮化鉭，或氮化鉬；或一矽化物，如氮化鎢，氮化鈦，或氮化鉬。又，上述半導材料，導電材料，或該半導體材料與該導電材料的一層化結構可被使用。例如，一矽層與一鍺層的層加結構可被使用。
或者，該電荷累積層311可被形成為具有用來容納電荷的陷阱的絕緣層。此一材料的典型例子可以是矽化合物及鍺化合物。氮化矽，氮氧化矽，添加了氫的氮氧化矽， 或類此者可被用作為該矽化合物。氮化鍺，添加了氧的氮化鍺，添加了氫的氮化鍺，湉加了氧及氫的氮化鍺，及類此者可被用作為該鍺化合物。
接下來，用來覆蓋半導體層303，304，305及306的遮罩被形成。一施加n型導電性(n-type conductivity)的雜質元素使用該遮罩及作為一遮罩的該電荷累積層311被添加，以形成一n型雜質區362a及一n型雜質區262b。在此實施例中，一施加n型導電性的雜質元素的磷(P)被用作為雜質元素。該施加n型導電性的雜質元素被添加，使得該n型雜質區362a於該n型雜質區362b含有約1×1017原子/cm3至5×1018原子/cm3的雜質元素濃度。之後，覆蓋半導體層303，304，305及306遮罩被去除掉。
在該半導體層306上的氧化物薄膜被去除掉，且一覆蓋該半導體層305，該半導體層306，絕緣層310，及電荷累積層311的閘極絕緣層309被形成。當該閘極絕緣層309在一記憶體元陣列中具有大的厚度時，該薄膜電晶體與該記憶體元件可具有抗高電壓的高阻值；因而可改善可靠度。
雖然形成在該半導體層305上的該閘極絕緣層309係作為一記憶體元件中的控制絕緣層，但形成在半導體層306上的該閘極絕緣層309則是作為一薄膜電晶體的閘極絕緣層。因此，該層在此說明書中被稱為閘極絕緣層309。
在半導體層303及304上的氧化物薄膜被去除掉，且 一覆半導體層303與半導體層304的的閘極絕緣層308被形成(參見圖6A)。該閘極絕緣層308可用電漿CVD方法，濺鍍方法或類此者來形成。一設置在該驅動電路部分中之薄膜電晶體的閘極絕緣層308的厚度是在1奈米至10奈米之間，較佳地為約5奈米。當該閘極絕緣層308被薄化時，在該驅動電路部分中的該薄膜電晶體可被製造成可低電壓高速地操作。
該閘極絕緣層308可用二氧化矽，或二氧化矽與氮化矽的一層化結構來形成。該閘極絕緣層308可用一電漿CVD方法或低壓CVD方法沉積一絕緣膜來形成，或可藉由電漿處理的固相氧化或固相氮化來形成。這是因為用電漿處理實施單晶半體層的氧化或氮化所形成的閘極絕緣層是緻密的，是具有高耐受電壓的，且可靠性絕佳。
一高介電常數的材料可被用作為該閘極絕緣層308。當高介電常數的材料被用作為該閘極絕緣層308時，閘極漏電就可被減少。二氧化鋅，氧化鉿，二氧化鈦，五氧化鉭，或類此者可被用作為該介電常數材料。又，一矽化物層可用電漿處理的固相氧化來形成。
再者，一薄的二氧化矽薄膜可藉由GRTA方法，LRTA方法或類此者將該半導體區域的表面氧化來形成，藉以形成一熱氧化物薄膜。一稀有氣體元素，如氬，可較佳地被包括在一反應氣體內且較佳地被混入到該絕緣膜中以形成一在低薄膜形成溫度下有很少閘極漏電之緻密的絕緣膜。
接下來，一厚度在20奈米至100奈米之間的第一導電薄膜及一厚度在100奈米至400奈米之間的第二導電薄膜(它們都被當作是一閘極電極層)被疊設在閘極絕緣層308及309上。該第一及第二導電薄膜可用濺鍍方法，蒸發方法，CVD方法或類此者來形成。該第一及第二導電薄膜可使用選自於(Ti)，鎢(W)，鉬(Mo)，鉭(Ta)，鋁(Al)，銅(Cu)，銣(Nd)及鉻(Cr)的元素，或包含上述元素作為主要成分的合金或化合物來形成。或者，該第一導電薄膜及第二導電薄膜可用摻雜了一雜質元素(如，磷)的多晶矽薄膜或一AgPdCu薄膜特徵化的半導體薄膜來形成。該導電薄膜並不侷限於雙層結構，且可具有一三層結構，在該結構中一厚度為50奈米的鎢薄膜，一厚度為500奈米的鋁矽合金(Al-Si)薄膜，及一厚度為30奈米的氮化鈦薄膜被依序地堆疊。在三層結構的例子中，一氮化鎢薄膜可被用來取代鎢薄膜作為該第一導電薄膜，一鋁鈦合金(Al-Ti)可被用來取代鋁矽合金(Al-Si)薄膜作為該第二導電薄膜，及一鈦薄膜可被用來作為該第三導電薄膜。或者，一單層結構亦可被使用。在此實施例中，該氮化鉭被形為厚度30奈米的第一導電層，及鎢(W)被形成為厚度370奈米的第二導電層。
該第一導電薄膜與該第二導電薄膜被蝕刻以形成第一閘極電極層312，313及314；第二閘極電極層316，317及318；第一控制閘極電極層315；及第二控制閘極電極層319(參見圖6B)。
在此實施例中，該第一閘極電極層及該第二閘極電極層(該第一控制閘極電極層及該第二控制閘極電極層)被形成為具有垂直的側表面的例子被示出；然而，本發明並不侷限於此。該第一閘極電極層及該第二閘極電極層(該第一控制閘極電極層及該第二控制閘極電極層)兩者，或者，該第一閘極電極層或該第二閘極電極層(該第一控制閘極電極層及該第二控制閘極電極層)中的一者具有逐漸變窄的形狀，而另一閘極電極層則藉由非等向性蝕刻而具有垂直的側表面。該傾斜的角度在被堆疊的閘極電極之間可以是不相同的，或可以是相同的。在逐漸變窄的形狀中，一堆疊於其上的薄膜覆蓋性可獲得改善且缺陷可被減少，這有助於改善可靠性。
閘極絕緣層308及309可藉由在形成閘極電極層(及控制閘極電極層)的蝕刻步驟中被蝕刻一些程度且被薄化(俗稱薄膜縮減)。
接下來，一覆蓋該半導體層304的遮罩321及一覆蓋半導體層305及306的遮罩363被形成。一施加p型導電性的雜質元素320係使用遮罩321及363，與作為遮罩的該第一閘極電極層312及第二閘極電層316來添加，以形成一p型雜質區322a與一p型雜質區322b。在此實施例中，硼(B)被用作為該雜質元素。摻雜被實施使得該p型雜質區322a及p型雜質區322b包含約1×1020原子/cm3至5×1021原子/cm3的雜質元素濃度。又，一 道形成區323被形成在該半導體層303中(參見圖6C)。
該p型雜質區322a與一p型雜質區322b為高濃度p型雜質區，其係用作為一源極區及一汲極區。
接下來，一覆蓋該半導體層303的遮罩325被形成。一施加n型導電性的雜質元素324係使用遮罩325，與作為遮罩的該第一閘極電極層313，第二閘極電層317，第一閘極電極層314，第二閘極電層318，第一控制閘極電極層315，及第二控制閘極電極層319來添加，以形成一n型雜質區326a，326b，364a，364b，327a，327b，328a，及328b。在此實施例中，磷(P)被用作為該雜質元素。施加n型導電性的雜質元件被添加，使得摻雜被實施使得n型雜質區326a，326b，364a，364b，327a，327b，328a包含約5×1019原子/cm3至5×1020原子/cm3的n型雜質元素濃度。又，一 道形成區329，一通道形成區330，及一通道形成區331分別被形成在該半導體層304，半導體層305，及半導體層306中(參見圖6D)。
n型雜質區326a，326b，327a，327b，328a及328b為高濃度n型雜質區，它們係用作為源極區及汲極區。在另一方面，該n型雜質區364a及n型雜質區364b為低濃度雜質區，它們變成為LDD區域。
遮罩325藉由O2去灰或用一光阻去除劑來加以去除，且該氧化物薄膜亦被去除。之後，一絕緣膜(即，一側壁)可被形成，用以覆蓋該等閘極電極層的側邊。該側壁可用一含有矽的絕緣膜以電漿CVD方法或低壓CVD(LPCVD)方法來形成。
為了要活化該雜質元素，熱處理，強光照射，或雷射光照射都可被實施。在活化的同時，一對於該閘極絕緣層及對於一介於該閘極絕緣層與該半導體層之間的界面的電漿傷害可被減低。
接下來，一覆蓋該等閘極絕緣層與該等閘極電極層的層間絕緣層被形成。在此實施例中，一絕緣膜367與一絕緣膜368的層疊式結構被使用。該絕緣膜367與該絕緣膜368可以是一氮化矽薄膜，一氮氧化矽薄膜，一矽氮化物氧化物薄膜，或一用濺鍍方法或電漿CVD方法形成的二氧化矽薄膜。又，另一含有矽的絕緣膜亦可被使用，以具有一單層式結構或一包括三層或更多層的層疊式結構。
再者，熱處理在300℃至550℃的氮氛圍下被實施1至12個小時，該半導體層藉此被氫化。較佳地，此步驟是在400℃至500℃實施。透過此步驟，在半導體層中的懸空鍵可藉由包含在該絕緣膜367(其為一層間絕緣層)中的氫而被中止。在此實施例中，熱處理在410℃下被實施1小時。
該絕緣層367及絕緣層368可使用一選自於無機絕緣材料，譬如氮化鋁(AlN)，氧的含量比氮多之氮氧化鋁(AlON)，氮的含量比氧多之鋁氮化物氧化物(AlON)，氧化鋁，鑽石狀的碳(DLC)，及含碳的氮(CN)，的材料來形成。此外，一矽氧烷樹脂亦可被使用。該矽氧烷樹脂相當於一包含Si-O-Si鍵的樹脂。
接下來，藉由使用一光阻遮罩，到達該等半導體層的 接點孔(開孔)被形成在該等絕緣膜367及368，及閘極絕緣層308與309上。蝕刻可根據用於蝕刻的材料的選擇率而被實施一次或多次。該等絕緣膜367及368，及閘極絕緣層308與309係藉由蝕刻被部分地去除掉，以形成到達該p型雜質區322a及322b及n型雜質區326a，326b，327a，327b，328a，328b(它們為源極區及汲極區)的開孔。關於蝕刻，濕蝕刻，乾蝕刻，或這兩者都可被使用。一氫氟酸基溶液，譬如像是氟化氫銨與氟化銨的混合溶液，可被用作為濕蝕刻的蝕刻劑。一氯基氣體(如，Cl2，BCl3，SiCl4，CCl4)，或類此者，一氟基氣體(如，CF4，SF6，NF3)，或類此者，或O2，可被用作為蝕刻氣體。又，鈍氣可被添加至蝕刻氣體中。一或多種選自於He，Ne，Ar，Kr及Xe的元素可被用作為該鈍氣。
一導電薄膜被形成用以覆蓋該等開孔，且該導電薄膜被蝕刻用以形成接線層369a，369b，370a，370b，371a，371b，372a，及372b，它們為電連接至源極區與汲極區的一部分的源極電極層及汲極電極層。該等接線層可藉由用PVD方法，CVD方法，蒸發方法，或類此者形成導電薄膜來形成，然後，將該導電薄膜蝕刻成為所想要的形狀。此外，一導電層可藉由微滴放電方法，印刷方法，電解液電鍍方法而被選擇性地形成在一預定的位置處。又，一迴流方法及鑲嵌方法亦可被使用。一金屬(譬如，Ag，Au，Cu，Ni，Pt，Pd，Ir，Rh，W，Al，Ta，Mo，Cd，Zn，Fe，Ti，Si，Ge，Zr，Ba)，或Si或Ge，或它們的合 金或氮化物可被用作為該源極及汲極電極層的材料。又，這些材料的一層化結構可被使用。在此實施例中，鈦(Ti)被形成為60奈米厚，氮化鈦被形成為40奈米厚，鋁被形成為700奈米厚，及鈦被形成為200奈米厚，然後該被堆疊的層被處理成為所想要的形狀。
透過上述的步驟，一半導體積體電路350可被形成，其在一驅動電路部分中包括一薄膜電晶體373其為一具有p型雜質區的p型通道薄膜電晶體及一薄膜電晶體374其為一具有n型雜質區的n型通道薄膜電晶體；及在一記憶元陣列中包括一記憶體元件375其具有n型雜質區及一薄膜電晶體376其為一具有n型雜質區的n型通道薄膜電晶體(參見圖6E)。
在此實施例中，一絕緣層390被形成在該半導體積體電路350上(參見圖7A)。接下來，一作為天線用的導電層380被形成在該絕緣層390上，及一作為保護層用之無機絕緣層381被形成在該導電層380上(參見圖7B)。
一結構體(其內的一纖維體383被灌注有機樹脂384)被用作為第一抗衝擊層382。該結構體被加熱且接受壓力結合，使得該半導體積體電路350，該第一抗衝擊層382，及一第一衝擊擴散層391被結合在一起。然後，該半導體積體電路350藉由使用一分離層301而與該基材300分離。因此，該半導體積體電路350被設置在該第一抗衝擊層382側上(參見圖7C)。
一結構體(其內的一纖維體386被灌注有機樹脂387) 被用作為第二抗衝擊層385，其與該第一抗衝擊層382類似。該結構體被加熱且接受壓力結合，使得一第二衝擊擴散層388與該第二抗衝擊層385被結合在一起(參見圖8A)。一黏著層389被設置在該第二衝擊擴散層388的一個表面上，該表面與其上設置有該第二抗衝擊層385的表面相反。
該黏著層389結合至該半導體積體電路350的一外露的分離表面，藉以形成一半導體裝置，其中該半導體積體電路350被夾設在該第一抗衝擊層382及該二抗衝擊層385，與該二衝擊擴散層388之間(參見圖8B)。一具有此實施例的記憶體的半導體裝置可透過上述的步驟被製造。
即使是在該製程中實施壓力處理亦不會對該半導體積體電路的特徵結構造成傷害或損害等不利的影響，因為該衝擊擴散層被設置成與該半導體積體電路接觸。因此，該半導體裝置可以高良率來加以製造。
藉由一對將該半導體積體電路夾設於中間之抗衝擊層，及一對衝擊擴散層，一種具有強度同時在厚度及尺寸上可被減小之極為可靠的半導體裝置可因而被提供。
(實施例4)
在此實施例中，一種極為可靠的的半導體裝置及一種以高良率來製造半導體裝置的方法將參考圖17A至17C，圖18A及18B，及圖19A至19D來詳細描述。
在此實施例中，一種半導體積體電路與一用來形成該 半導體積體電路的基材分離且被夾設在可撓曲的抗衝擊層之間。應注意的是，一其上形成有該半導體積體電路的基材在此實施例中亦被稱為一形成基材。因此，該半導體積體電路被形成在該形成基材上且一分離層被設置在它們之間。
此實施例的半導體裝置被示於圖17A及17B中。在圖17A中，該半導體積體電路100被夾設在該第一抗衝擊層112與該第二抗衝擊層102之間，且一衝擊擴散層103被設置在該半導體積體電路100與該第二抗衝擊層102之間。該第一抗衝擊層112與該第二抗衝擊層102每一者都具有一結構體。在該第一抗衝擊層112的結構體內，該纖維體160被灌注有機樹脂161。在該第二抗衝擊層102的結構體內，該纖維體150被灌注有機樹脂151。
圖17C顯示一作為該纖維體160的編織織物的頂視圖，該編織織物係使用用於經紗及緯紗的紗線束來編織的。
如圖17C所示，該纖維體160係使用以規則的間距隔開之經紗及以規則的間距隔開的緯紗編織而成的。
在此實施例的圖式中，該纖維體160被顯示為一編織織物，其為一使用具有橢圓形截面的紗線束的平面編織物。
在此實施例中，聚亞醯胺樹脂膜(其具有10GPa的彈性模數及480MPa的破裂模數)被用作為該衝擊擴散層。
圖17B顯示一個例子，其中該半導體積體電路100與 該衝擊擴散層103藉由使用一黏著層104而彼此結合在一起。在此實施例中一亞醯胺膜被用作該第二衝擊擴散層103且一丙烯酸樹脂被用作為一黏著層104。
或者，一保護層可被形成在該半導體積體電路上圖18A及18B顯示一個例子，其中該無機絕緣層105被形成在該半導體積體電路100上作為一保護層。又，在圖18A及18中，該天線101被形成在該半導體積體電路100上，且該無機絕緣層105被形成於其上。因為該天線101被該無機絕緣層105覆蓋，所以作為該天線的導電層的氧化就可被防止。
一種製造半導體裝置的方法將參考圖19A至19D加以描述。該半導體積體電路100被形成在具有一絕緣表面的基材110(其為一形成基材)上，其中一分離層111被設置在它們之間(參見圖19A)。
該半導體積體電路100與該第一抗衝擊層112彼此相結合，然後該第一抗衝擊層112藉由使用該分離層111而與基材110分離。因此，該半導體積體電路100被設置在該第一抗衝擊層112側上(參見圖19B)。
在此實施例中，具有被灌注了該有機樹脂161的該纖維體160的結構體被用作為該第一抗衝擊層112。該結構體被加熱且遭受壓力結合，使得該結構體的有機樹脂被塑化及硬化。在該有機樹脂為一有機塑膠樹脂的例子中，該被塑化的有機樹脂然後藉由被冷卻至室溫而被硬化。藉由加熱及壓力結合，該有機樹脂被均勻地分佈用以與該半導 體積體電路有更緊密地接觸，且被硬化。該結構體接受壓力結合的步驟是在大氣壓力或低壓力下實施的。
該第二抗衝擊層102亦具有一結構體，其中該纖維體150被灌注有機樹脂151，這與第一抗衝擊層112類似。該結構體被加熱且接受壓力結合，使得該衝擊擴散層103與第二抗衝擊層102相結合(參見圖19C)。該黏著層104被設置在該衝擊擴散層103的一表面上，該表面與其上設置有該第二抗衝擊層102的表面相反。
該黏著層104結合至該半導體積體電路100的一外露的分離表面，藉以形成一半導體裝置，其中該半導體積體電路100被夾設在該第一抗衝擊層112及該二抗衝擊層102，與該衝擊擴散層103之間(參見圖19D)。
即使是在該製程中實施壓力處理亦不會對該半導體積體電路的特徵結構造成傷害或損害等不利的影響，因為該衝擊擴散層被設置成與該半導體積體電路接觸。因此，該半導體裝置可以高良率來加以製造。
藉由一對將該半導體積體電路夾設於中間之抗衝擊層，及一對衝擊擴散層，一種具有強度同時在厚度及尺寸上可被減小之極為可靠的半導體裝置可因而被提供。
(實施例5)
在此實施例中，一種極為可靠的的半導體裝置及一種以高良率來製造半導體裝置的方法將參考圖4A至4C及圖20A及20B來詳細描述。一互補式金氧半導體(CMOS) 將作為半導體裝置的例子來加以說明。
圖20A顯示一接在圖4C所示的步驟之後的一個步驟。因此，可使用於實施例2相同的方式來實施步驟，且圖4A至4C所示的步驟的細節將被省略。
該第二抗衝擊層252具有一結構體，在該結構體內一纖維體270被灌注一有機樹脂271，這與第一抗衝擊層262相同。該結構體被加熱且接受壓力結合，使得該衝擊擴散層253與該第二抗衝擊層252相結合(參見圖20A)。
該黏著層254被設置在該第二衝擊擴散層253的一表面上，該表面與其上設有該第二抗衝擊層252的表面相反。
該黏著層254結合至該半導體積體電路250的一外露的分離表面，藉以形成一半導體裝置，其中該半導體積體電路250被夾設在該第一抗衝擊層262及該二抗衝擊層252，與該衝擊擴散層253之間(參見圖20B)。
此實施例製造的半導體裝置藉由提供撓性的抗衝擊層及衝擊擴散層於其內而成為一具有撓曲性的半導體裝置。
即使是在該製程中實施壓力處理亦不會對該半導體積體電路的特徵結構造成傷害或損害等不利的影響，因為該衝擊擴散層被設置成與該半導體積體電路接觸。因此，該半導體裝置可以高良率來加以製造。
藉由一對將該半導體積體電路夾設於中間之抗衝擊層，及一對衝擊擴散層，一種具有強度同時在厚度及尺寸上可被減小之極為可靠的半導體裝置可因而被提供。
(實施例6)
在此實施例中，一可達成更高的集成度及進一步縮小厚度及尺寸之具有記憶體的半導體裝置，及其製造方法的例子將參考圖6A至6E，圖21A至21C，及圖22A與22B來加以描述。
此實施例的導體裝置包括一記憶體其包含一記憶元(memory cell)陣列及一用來驅動該記憶元陣列的驅動電路部分。
圖21A顯示一接在圖6E所示的實施例3的步驟之後的一個步驟。因此，可使用於實施例3相同的方式來實施步驟，且圖6A至6C所示的步驟的細節將被省略。
在此實施例中，絕緣層390被形成在該半導體積體電路350上(參見圖21A)。接下來，作為一天線的該導電層380被形成在該絕緣層390上，且該無機絕緣層381被形成在該導電層380上作為一保護層(參見圖21B)。
一結構體(其內的一纖維體383被灌注有機樹脂384)被用作為第一抗衝擊層382。該半導體積體電路350與該第一抗衝擊層382彼此結合在一起。然後，該半導體積體電路350藉由使用一分離層301而與該基材300分離。因此，該半導體積體電路350被設置在該第一抗衝擊層382側上(參見圖21C)。
該第二抗衝擊層385亦具有一結構體，其中該纖維體386被灌注有機樹脂387，這與第一抗衝擊層382類似。 該結構體被加熱且接受壓力結合，使得該衝擊擴散層388與第二抗衝擊層385相結合(參見圖22A)。該黏著層389被設置在該衝擊擴散層388的一表面上，該表面與其上設置有該第二抗衝擊層385的表面相反。
該黏著層389結合至該半導體積體電路350的一外露的分離表面，藉以形成一半導體裝置，其中該半導體積體電路350被夾設在該第一抗衝擊層382及該二抗衝擊層385與該衝擊擴散層388之間(參見圖22B)。一具有此實施例的記憶體的半導體裝置可透過上述的步驟被製造。
即使是在該製程中實施壓力處理亦不會對該半導體積體電路的特徵結構造成傷害或損害等不利的影響，因為該衝擊擴散層被設置成與該半導體積體電路接觸。因此，該半導體裝置可以高良率來加以製造。
藉由一對將該半導體積體電路夾設於中間之抗衝擊層，及一對衝擊擴散層，一種具有強度同時在厚度及尺寸上可被減小之極為可靠的半導體裝置可因而被提供。
(實施例7)
在一半導體裝置中，有各式各樣的場效電晶體可被用作為包括在半導體積體電路中的半導體元件。在此實施例中，本發明的半導體元件將以一包括單晶半導體層的場效電晶體為例子加以詳細描述。
一種方法將參考圖14A至14D及圖15A至15C加以說明，其中一用單晶半導體基材製成的單晶半導體層被設 置在一形成基材上，該形成基材為一具有絕緣表面的基材及一包括在一積體電路元件部分中的半導體元件被形成。
一示於圖14A中之單晶半導體基材1108被清潔，且被一電場加速的離子被添加用以到達離該單晶半導體基材1108的表面一預定距離，用以形成一弱化層1110。離子照射是在把被轉移至該形成基材的單晶半導體層的厚度列入考量之下實施的。在用離子照射時，該加速電壓是在考量此噢度下被設定的，然後該單晶半導體基材1108用離子加以照射。一區域被稱為一被弱化的層，其被弱化用以包括以離子照射單晶半導體基材時離子照射的動作所造成的微孔隙。
一市售的單晶半導體基材可被用作為該單晶半導體基材1108。例如，一用IV族元素製成的單晶半導體基材，譬如像是單晶矽基材，單晶鍺基材，或單晶矽鍺基材。或者，一用砷化鎵，磷化銦或類此者製成的化合物半導體基材亦可使用。多晶半導體基材亦可被用作為該半導體基材。不待贅言的是，該單晶半導體基材並不侷限於一圓形晶圓，各種形狀的單晶半導體基材亦可被使用。例如，一多邊形基材亦可被使用，譬如像是矩形基材，八邊形基材，六邊形基材，或類此者。不待贅言地，市售的圓形單晶半導體晶圓可被用作為該單晶半導體基材。矽的半導體晶圓，鍺的圓形單晶半導體晶圓或類此者；砷化鎵，磷化銦或類此者的化合物半導體晶圓，都可被用作為一圓形單晶半導體晶圓。該單晶半導體晶圓的一個典型的例子為單 晶矽晶圓，及一直徑5英吋(125公釐)，直徑6英吋(150公釐)，直徑8英吋(200公釐)，直徑12英吋(300公釐)，直徑400公釐，或450公釐的圓形晶圓可作為該單晶矽晶圓。此外，一矩行單晶半導體基材可藉由將市售的圓形單晶半導體晶圓切割來形成。該基材可用一切割設備，如一分切器(dicer)或晶圓鋸；雷射切割；電漿切割；電子束切割；或任何其它機構來切割。此外，一矩形單晶半導體基材可用一種在一用來製造一半導體基材的碇塊(ingot)被裁切成一基材之前即被處理成為一矩形立方體(solid)來形成，以具有矩型的截面且此矩形立方體碇塊被裁切。此外，雖然度於該單晶半導體基材的厚度沒有特殊的限制，但厚的單晶半導體基材是較佳的，因為在考量該單晶半導體基材的再使用時，許多單晶半導體層可從一塊厚的材料晶圓形成。市售的單晶矽晶圓的厚度遵循SEMI標準，該標準規定直徑6英吋的晶圓有625微米的厚度，直徑8英吋的晶圓有725微米的厚度，直徑12英吋的晶圓有775微米的厚度。遵循該SEMI標準的晶圓的厚度具有±25微米的容差。不待贅言的是，作為一材料的該單晶半導體基材的厚度並不侷限於該SEMI標準，該厚度可在一碇塊被裁切時加以適當的調整。當一已經使用過的一單晶半導體基材1108再次被使用時，該基材的厚度會比SEMI標準來得薄。從一形成基材獲得的單晶半導體層可藉由選擇一半導體基材作為一基礎來決定。
又，該單晶半導體基材1108的結晶平面方向可根據 一將被製造的半導體元件(在此實施例中為一場效電晶體)來選擇。例如，一具有結晶平面{100}，一結晶平面{110}，或類此者的單晶半導體基材可被使用。
在此實施例中，一種離子照射分離方法可被使用，在該方法中氫，氦，或氟離子被添加至一單晶半導體基材的一預定的深度處，然後實施熱處理，一單晶半導體層(其為一外層)被分離。或者，亦可使用一種方法，其中單晶矽被磊晶地生長在多孔矽上且該多孔矽層因為水刀所造成的劈裂而分離。
一單晶矽基材被用作為該單晶半導體基材1108，它的表面用稀釋的氫氟酸處理過，一天然氧化膜被去除且一附著於該表面上的污染物(譬如像是灰塵)亦被去除掉，且該單晶半導體基材1108的表面被純化。
離子可藉由離子摻雜方法(縮寫為ID方法)或離子佈植方法(縮寫為II方法)而被添加(導入)以形成該被弱化的層1110。該被弱化的層1110係藉由添加氫，氦，或以氟為代表之鹵素的離子來形成。在添加氟離子作為該鹵素元素的例子中，BF3可被用作為來源氣體。離子佈植是一種離子化的氣體被質量分離(mass separate)且被添加至半導體基材的方法。
例如，在使用離子佈植方法的例子中，一離子化的氫氣被質量分離使得只有H+(或H2 +)可被選擇性地加速且被添加至該單晶半導體基材。
根據一離子摻雜方法，多種離子物種被在無離子化氣 體的質量分離下形成為電漿且被加速，一單晶半導體基材用該等被加速的離子物種來加以摻雜。例如，包括H+，H2 +及H3 +離子在內的氫離子佔了將被用於摻雜的離子50%或更高；通常H3 +佔了將被用於摻雜的離子的80%而其它離子(H+及H2 +離子)則佔了20%。在本文中只添加H3 +離子物種亦被稱為離子摻雜。
此外，這射可使用單一種類的離子或相同原子之具有不同質量的多種離子來實施。例如，在用氫離子照射的例子中，較佳的是H+，H2 +及H3 +離子都被包含且H3 +離子的比例較高。在用氫離子照射的例子中，照射效率可被提高，因此照射時間可藉由增加H3 +離子的比例及含有H+，H2 +及H3 +離子來加以縮短。藉此結結構，半導體積體電路與基材的分離可輕易地實施。
在下文中，一離子摻雜方法與一離子佈植方法將被詳細說明。在一使用在一離子摻雜方法中的離子摻雜設備(亦被稱為ID設備)中，一電漿空間很大，使得半導體基材可用大量的離子加以照射。在另一方面，一使用在離子佈植方法中之離子佈植設備(亦被稱為II設備)具有的特徵為，從電漿中擷取的離子被質量分析且只有特定的離子物種可被佈植到一半導體基材中。在該離子佈植方法中，基本上，處理是藉由用點雷射掃描來實施的。
例如，對於產生電漿而言，這兩種設備都藉由加熱一燈絲產生熱電子來形成一電漿狀態。然而，當用所產生的氫離子(H+，H2 +及H3 +)照射一半導體基材時，離子摻雜方 法與離子佈植方法兩者的氫離子物種的比例是不相同的。
當用較大量的H3 +來照射時，離子摻雜設備是比離子佈植設備來得好。
當該單晶矽基材用鹵素離子(如氫離子或氟離子)來照射時，被添加的氫或氟將矽晶格內的矽原子踢走(趕走)，使得咼白部分被有效地產生且微空隙被形成在該被弱化的層內。在此例子中，一相對低溫度的熱處理讓形成在該被弱化的層內的微空隙的體積發生改變，一薄的單晶半導體層可藉此被產生。在用氟離子照射之後，該矽基材可用氫離子加以照射，使得氫可被包含在該等微空隙內。因為被形成來將該薄的單晶半導體層與該單晶半導體基材分開的該被弱化的層使用被形成在該被弱化的層內的微空隙的體積改變來讓它們分開，因此以此方式有效地使用氟離子或氫離子是較佳的。
此外，一保護層可被形成在該單晶半導體基材與一和該單晶半導體層結合的絕緣層之間。該保護層可用單層或多層選自於氮化矽層，二氧化矽層，矽氮化物氧化物層及氮氧化矽層的層化結構來形成。這些層可在該被弱化的層被形成於該單晶半導體基材中之前被形成在該單晶半導體基材上。或者，此保護層可在該被弱化的層被形成於該單晶半導體基材中之後被形成在該單晶半導體基材上。
一矽的氮氧化物薄膜意指一氧的含量大於氮的含量的薄膜且在測量係使用拉塞福背向散射分析儀(RBS)及氫氣正向散射分析儀(HFS)來實施的例子中其包括濃度範圍分 別為50原子%至70原子%，0.5原子%至15原子%，25原子%至35原子%，及0.1原子%至10原子%的氧，氮，矽及氫。又，一矽的氮化物氧化物薄膜係指一氮的含量大於氧的含量的薄膜且在測量係使用RBS與HFS來實施的例子中其包括濃度範圍分別為5原子%至30原子%，20原子%至55原子%，25原子%至35原子%，及10原子%至30原子%的氧，氮，矽及氫。氮，氧，矽，氫的百分比落在上述的範圍內，包含在該氮氧化矽薄膜或矽的氮化物氧化物薄膜內的總原子數被界定為100原子%。
在該被弱化的層的形成期間必需要在高劑量條件下添加離子，且單晶半導體基材1108的表面在某些例子中會變得粗糙。因此，一抵抗離子照射的保護層可藉由使用厚度在50至200奈米之間的氮化矽薄膜，矽的氮化物氧化物薄膜，二氧化矽薄膜，或類此者而被設置在一被離子照射的表面上。
例如，一包括氮氧化矽薄膜(厚度為5奈米至300奈米，較佳地為30奈米至150耐米(如，50奈米))及矽的氮化物氧化物薄膜(厚度為5奈米至300奈米，較佳地為10奈米至100耐米(如，50奈米))的堆疊層藉由電漿CVD而被形成在該單晶半導體基材1108上作為該保護層。例如，一50奈米厚的氮氧化矽薄膜被形成在該單晶半導體基材1108上，且一50奈米厚的矽的氮化物氧化物層被堆疊在該氮氧化矽薄膜上。一氮氧化矽薄膜可以是一用使用有機矽烷氣體的化學氣相沉積方法形成的二氧化矽薄膜。
此外，該單晶半導體基材1108可被去污及清洗，在其表面上的氧化物薄膜會被去除掉，且熱氧化可被實施。在熱氧化時，一般乾氧化可被實施；然而，氧化較佳地係在一添加的鹵素的氧化氛圍中被實施。例如，熱處理是在含有0.5體積%至10體積%(相關於氧氣而言)的HCl的氛圍下在750℃或更高的溫度下實施。熱氧化較佳地是在950℃至1110℃的溫度下實施。將被形成的氧化物薄膜的厚度為10奈米至1000奈米(較佳地為50奈米至200奈米)，例如100奈米。
除了HCl之外，一或多個選自於HF，NF3，HBr，Cl2，ClF3，BCl3，F2，Br2，及二氯乙烯可被用作為含有鹵素的氣體。
藉由在此溫度範圍內實施熱處理，可透過一鹵素獲得吸氣(gettering)效果。吸氣在去除金屬雜質上具有效果。亦即，一雜質(如，金屬)變成為揮發性的氯化物且被擴散至空氣中以藉由氯氣的動作而被去除掉。該吸氣在該單晶半導體基材1108的表面接受化學機械研磨(CMP)的例子中是有效的。此外，氫具有補償在介於該單晶半導體基材1108與該絕緣層之間的界面上的缺陷並降低在該界電的局部化狀態密度的功能。因此，介於該單晶半導體基材1108與該絕緣層之間的界面是非活化的，使得電子特性是穩定的。
鹵素可被包含在此入處理所形成的氧化物薄膜中。一鹵素元素以1×1017原子/cm3至5×1020原子/cm3的濃度被 包含，藉此，該氧化物薄膜可如一保護層般地作用，其補捉雜質(如，金屬)並防止該單晶半導體基材1108的污染。
當該被弱化的層1110被形成時，加速電壓及離子總數可根據一被沉積在該單晶半導體層上的薄膜的厚度，該將與該半導體基材分離且被轉移至該形成基材的目標單晶半導體層的厚度，及將被添加的離子物種，來加以調整。
例如，氫氣被用作為一材料，且該單晶半導體基材藉由離子摻雜方法用在40kV的加速電壓下加速的離子(其總數為2×1016離子/cm2)來加以照射。如果該保護層被形成為具有大的厚度的話，當離在相同的條件下被添加且該被弱化的層被形成時，一薄的單晶半導體層可被形成為一目標單晶半導體層其與該單晶半導體基材分離且被轉移至該形成基材。例如，雖然與離子物種(H+，H2 +及H3 +)的比例有關，但在該被弱化的層是在上述的條件下被形成且一氮氧化矽薄膜(厚度為50奈米)及一矽的氮化物氧化物(厚度為50奈米)被堆疊在該單晶半導體基材上作為一保護層的例子中，將被轉移至該形成基材上的該單晶半導體基材的厚度約為120奈米；或在一氮氧化矽薄膜(厚度為100奈米)及一矽的氮化物氧化物(厚度為50奈米)在上述的條件下被堆疊在該單晶半導體基材上作為一保護層的例子中，將轉移至該形成基材上的該單晶半導體基材的厚度約為70奈米。
在氦(He)或氫被用作為來源氣體的例子中，離子係在 10kV至200kV範圍內的加速電壓及1×1016離子/cm2至6×1016離子/cm2範圍內的劑量下被添加，使得該被弱化的層可被形成。在氦被用作為來源氣體的例子中，He+離子被添加作為只要離子且沒有質量分離。此外，在氫被用作為來源氣體的例子中，H3+離子及H2+離子可被添加作為主要離子。離子物種係根據電漿產生方法，壓力，來源氣體的供應量，或加速電壓來改變。
一氮氧化矽薄膜(厚度為50奈米)及一矽的氮化物氧化物(厚度為50奈米)被堆疊在該單晶半導體基材上作為一保護層，及氫在40kV的加速電壓及劑量為2×1016離子/cm2被添加以形成一被弱化的層於該單晶半導體基材中，可以是形成該被弱化的層的另一個例子。然後，一厚度為50奈米的二氧化矽薄膜被形成在該矽的氮化物氧化物薄膜上(其為該保護層的頂層)作為一具有結合表面的絕緣層。該氮氧化矽薄膜或該矽的氮化物氧化物薄膜可用電漿CVD方法來形成，及該二氧化矽薄膜可用一使用有機矽烷氣體的CVD方法來形成。
或者，一絕緣層可被形成在該形成基材與該單晶半導體基材之間。該絕緣層可被形成在該形成基材側及該單晶半導體基材側的一者上或兩者上。被形成在一將被結合的表面上的絕緣層具有平滑的表面且形成一親水表面。一二氧化矽薄膜可被用作為該絕緣層。用一使用有機矽烷氣體的CVD方法所形成的二氧化矽薄膜來作為該二氧化矽薄膜是較佳的。或者，亦可用一使用矽烷氣體的CVD方法 來形成該二氧化矽薄膜。
可被使用的有機矽烷氣體的例子包括了含矽的化合物，譬如像是四乙氧基矽烷(TEOS)(化學式：(Si(OC2H5)4)，三甲基矽烷(TMS)(化學式：(CH3)3SiH)，四甲基矽烷(化學式：Si(CH3)4)，四甲基環四氧矽烷(TMCTS)，八甲機環四矽氧烷(OMCTS)，六甲基二矽氮烷(HMDS)，三乙氧基矽烷(化學式：(SiH(OC2H5)3)，及參(二甲基胺基)矽烷(化學式：(SiH(N(CH3)2)3)。在二氧化層係由一使用有機矽烷氣體的CVD方法來形成的例子中，混合一可提供氧的氣體是較佳的。氧，氧化亞氮，二氧化氮，或類此者可被用作為該提供氧的氣體。又，一鈍氣(如，氬，氦，氮，氫，或類此者)可被混入其中。
此外，以一使用矽烷(如單矽烷，雙矽烷，或三矽烷)作為來源氣體的化學氣相沉積方法所形成的二氧化矽薄膜可被用作為形成在將被結合的表面上的該絕緣層。在此例子中，混合一鈍氣，一可提供氧的氣體，或類此者是較佳的。此外，作為一絕緣層且被結合至該單晶半導體基材的二氧化矽薄膜可包含氯。在本文中，化學氣相沉積(CVD)方法包括在此領域中的電漿CVD方法，熱CVD方法，及光CVD方法。
或者，在氧化氛圍中的熱處理所形成的二氧化矽可被用作為形成在將被結合的表面上的絕緣層，該二氧化矽係藉由使用氧化性的化學溶液而形成的氧基團，化學氧化物的反應而生長。一包括矽氧烷(Si-O-Si)鍵的絕緣層可被用 作為該絕緣層。或者，該有機矽烷氣體可與一氧基團或一氮基團反應，以形成該絕緣層。
或者，一包含氧化鋁作為其主要成分的氧化物薄膜可被用作為形成在將被結合的表面上的絕緣層。該包含氧化鋁作為其主要成分的氧化物薄膜被稱為氧化物薄膜，其中該氧化鋁至少有10重量%，而在該氧化物薄膜中的所有成分的總量為100重量%。或者，一種包含氧化鋁作為其主要成分且亦包含氧化鎂及氧化鍶中的一者或兩者的薄膜亦可被用作為該絕緣層。再者，含氮的氧化鋁亦可被使用。
該絕緣層可用濺鍍方法來形成。包括鋁在內的金屬或金屬氧化物(如，氧化鋁)可被用作為濺鍍方法中的標靶。該標靶的材料可根據將被形成的薄膜來加以適當地選擇。
當金屬被用作為該標靶時，該絕緣層以一種濺鍍是在一反應性氣體(如，氧)藉由反應性濺鍍方法被導入時才被實施的方式來形成的。除了鋁之外，還有鎂(Mg)；含有鋁及鎂的合金；含有鋁及鍶(Sr)的合金；或含有鋁，鎂，及鍶的合金可被使用。在此例子中，濺鍍可使用直流電(DC)電源供應或高頻(RF)電源供應來實施。
當金屬氧化物被用作為該標靶時，該絕緣層係由以射頻(RF)電源供應的濺鍍(RF濺鍍方法)來形成的。氧化鎂；氧化鍶；含鋁及鎂的氧化物；含鋁及鍶的氧化物；或含有鋁，鎂，及鍶的合金可被用作為該金屬氧化物。
或者，該絕緣層可用偏壓濺鍍方法來形成。當使用偏 壓濺鍍方法時，該薄膜可被沉積起該薄膜的一表面被平坦化。
包含鋁作為其主要陳分的氧化物薄膜可防止雜直(如，濕氣)及包含在該形成基材中之活動性離子擴散至一將於稍後被形成在該形成基材上的單晶半導體層中。
該絕緣層之將被結合的表面較佳地係如下地被設定：算術平均粗糙度Ra小於0.8奈米且均方根粗糙度Rms小於0.9奈米；較佳地，Ra等於或小於0.4奈米及Rms等於或小於0.5奈米；更佳地，Ra等於或小於0.3奈米及Rms等於或小於0.4奈米。例如，Ra等於0.27奈米及Rms等於0.34奈米。在此說明書中，Ra是算術平均粗糙度，Rms是均方根粗糙度，且測量範圍是2μm2或10μm2。
當該形成基材與該單晶半導體基材彼此結合在一起時，一強結合可藉由提供一由二氧化矽薄膜製成(較佳地係使用有機矽烷作為材料)的絕緣層於將被彼此結合在一起的兩個表面中的一者或兩者上來形成。
在此實施例中，如圖14B所示，一二氧化矽薄膜被形成在將被結合至該形成基材的表面上作為一絕緣層1104。一以使用有機矽烷氣體的化學氣相沉積方法形成的二氧化矽來作為該絕緣層是較佳的。或者，一種以使用矽烷氣體的化學氣相沉積方法形成的二氧化矽來作為該絕緣層亦可以。在一化學氣相沉積方法的薄膜形成中，一350℃或更低(如，300℃)的薄膜形成溫度被使用作為去氣作 用(degasification)不會在該被弱化的層1110上發生的溫度，該被弱化的層1110係形成在該單晶半導體基材內。此外，比該薄膜形成溫度高的熱處理溫度為了實施熱處理而被施用，藉此該單晶半導體層與該單晶半導體基材分離。
在此實施例中，在一半導體元件層被形成在一形成基材上之後，一分離層被提供在該形成基材與該半導體元件層之間，用以將該半導體元件層與該形成基材分離。因此，與該單晶半導體基材分離且被結合的該單晶半導體層係被形成在設置於該形成基材上的分離層(及無機絕緣膜)上。如果該分離層的表面不平的話，則在該單晶半導體基材與該形成基材彼此相結合的處理中，一與該被結合的表面相接觸的面積就會變得很小，因而很難獲得適當的結合強度。因此分離層的平坦化是必要的。
該分離層可被形成在該形成基材側上或是在該單晶半導體基材側上，只要它是被提供在該形成基材與該單晶半導體層之間即可。形成在該形成基材側上或該單晶半導體基材側上的該分離層接受平坦化處理。
該絕緣層可被形成在該形成基材側上或是在該單晶半導體基材側上。或者，該絕緣層可被設置在該分離層上，且該絕緣層可被形成在該形成基材側及該單晶半導體基材側兩者上。在該形成基材或該單晶半導體基材可直接結合至該分離層的例子中，該絕緣層並不一定要被提供。
在此實施例中，一分離層1125被形成在該形成基材 1101側上，且一阻擋層1109被形成在該分離層1125上。
研磨處理或蝕刻處理可被實施作為該平坦化處理。不待贅言的是，研磨處理及蝕刻處理兩者都可被實施。一化學機械研磨(CMP)方法或一液體噴射拋光方法可被用來作為研磨處理。濕式蝕刻或乾式蝕刻，或它們兩者都可被用來作為該蝕刻處理。
或者，電漿處理可被實施作為平坦化處理。較佳地，藉由實施一逆濺鍍(reverse sputtering)方法的平坦化處理，一從該絕緣層的形成到平坦化處理的程序可在同一設備中完成，藉以改善產出率。
一逆濺鍍方法係藉由導入一鈍氣(如，氬氣)至一高真空室中並藉由施加一電場至將被處理的表面上來產生一電漿狀態而被實施。該電漿包含氬的電子與正離子，且氬的正離子被加速於陰極的方向上。該將被處理的表面用被加速的氬的正離子加以濺鍍。在此時，該表面之將被處理的一個突出的部分被濺鍍。從該將被處理的表面被射出的粒子黏附在該將被處理的表面的一部同的點上。在此時，該等粒子較佳地黏附到該將被處理的表面的一下凹的部分上。在此方式中，藉由減小該突出部分並填滿下凹的部分，該將被處理的表面的平坦度就可獲得改善。
在此實施例中，該分離層係藉由一濺鍍方法形成且藉由一逆濺鍍方法而接受平坦化處理。
可防止雜質元素擴散的一氮化矽薄膜或一矽的氮化物 氧化物薄膜可被提供作為一介於該形成基材與該分離層之間的阻擋層(其亦被稱為一阻障層)。又，一氮氧化矽薄膜可被結合當作一具有降低應力功能的絕緣膜。
圖14C顯示一個狀態，其中被設置在該形成基材1101上的該阻擋層1109及該單晶半導體基材1108的一表面(其上形成有該絕緣層1104)被設置成彼此緊密接觸且彼此相結合。因為該阻擋層1109被設置在其表面被平坦化的該分離層1125上，所以該阻擋層1109的表面具有很高的平坦度。一將被形成一結合的表面被充分地清潔。設置在該形成基材1101上的該阻擋層1109的表面及該單晶半導體基材1108(其上形成有該絕緣層1104)的該表面可用超音波清潔及類此者加以清潔。此外，在超音波清潔之後，該等表面可用臭氧水加以清潔，一有機基材可被去除掉，且可改善該等表面的親水性。
藉於讓在該形成基材1101上的阻擋層1109與該絕緣層1104面向彼此並從外部施加壓力於一部分上，該阻擋層1109與該絕緣層1104因為縮小介於結合表面之間的距離透過凡德瓦力(van der Waals force)或氫鍵的影響而彼此吸引。又，因為介於該形成基材上的該阻擋層1109與該絕緣層1104之間的距離被縮小，所以一凡得瓦力強力作用的區域或一受到氫鍵影響的區域被擴大，結合力因而擴及整個被結合的表面。
在施加壓力時，100kPa至5000kPa的壓力被施加至基材的四個角落中的一個角落，被結合的表面因而變得彼 此更加靠近，且結合力從凡德瓦力轉變成氫鍵結合力。當在該基材內的一個部分處的被結合表面靠近時，鄰近的結合表面亦會靠近且結合力轉移至氫鍵結合；因此，整個被結合的表面都可具有氫鍵結合。
為了要形成一偏好的結合，該表面可被活化。例如，將形成一結合的表面用一原子束或離子束加以照射。當使用一原子束或離子束時，可使用氬或類此者的一鈍氣天然原子束或鈍氣離子束。或者，可實施電漿照射或基團處理。此表面處理讓它即使是在200℃至400℃的溫度下能夠讓不同種類的材料之間易於形成一結合。
為了要改善一介於該形成基材與該絕緣層之間的結合界面的結合強度，可較佳地實施一熱處理。例如，熱處理是在一烤箱或烤爐中以70℃至350℃(如，200℃ 2個小時)的溫度條件下實施的。
在形成基材1101與該單晶半導體基材1108彼此結合在一起之後，在圖14D中，熱處理被實施，且該單晶半導體基材1108藉由使用作為分裂平面的該被弱化的層1110來與該形成基材1101分離。當熱處理在400℃至700℃的溫度下被實施時，形成在該被弱化的層1110中的微空隙的體積發生改變，這讓分裂能夠沿著該被弱化的層1110發生。因為該絕緣層1104透過設置在它們之間的阻擋層1109而被結合至該形成基材1101，所以一具有與該單晶半導體基材1108同結晶型的單晶半導體層1102留在該形成基材1101上。
在400℃至700℃範圍內的熱處理可在與上文中用來改善結合強度的設備同一設備中被持續地實施，或者可在另一裝置中實施。例如，在一烤爐中以200℃實施2小時的熱處理之後，溫度被提高至接近600℃並保持2個小時，溫度被降低到室溫至400℃的溫度範圍，然後該基材從該烤爐中被取出。或者，該熱處理可用從室溫升高的溫度來實施。又，在一烤爐中以200℃實施2小時的熱處理之後，該熱處理可用一快速熱退火(RTA)設備在600℃至700℃的溫度範圍內被實施1分鐘至30分鐘(如，在600℃下實施7分鐘，或在650℃下實施7分鐘)。
藉由在400℃至700℃的溫度範圍內的熱處理，介於此緣層與該形成基材之間的結合從氫鍵結合轉移至共價結合，且一添加至該被弱化的層中之元素被分離出來且壓力升高，藉此該單晶半導體層可與該單晶半導體基材分離。在該熱處理之後，該形成基材與該單晶半導體基材係處在一種它們其中之一者被放置在另一者上的狀態，且該形成基材與該單晶半導體基材可在無需施加大的力量下彼此分離。例如，一被放置在另一基材上的基材可用一真空夾頭那起來，使得該等基材可被輕易地加以分離。在此時，如果在下面的基材被一真空夾頭或機械夾頭固定住的話，則該形成基材與該單晶半導體基材兩者可自沒有水平誤對準下彼此分離。
在圖14A至14D及圖15A至15C中顯示出一個例子，在該例子中該單晶半導體基材1108小於該形成基材 1101；然而，本發明並不侷限於此，且該單晶半導體基材1108與該形成基材1101可以是相同大小或該單晶半導體基材1108可以比該形成基材1101大。
圖15A至15C顯示一個處理，其中一絕緣層被設置在一形成基材側且一單晶半導體層被形成。圖15A顯示一個步驟，其中其上設置有一作為保護層1121的二氧化矽薄膜之單晶半導體基材1108被一電場用被加速的離子照射，用以在一預定的深度處形成該被弱化的層1110。用離子照射係用圖14A所示的例子相同的方式來實施。該保護層1121被形成在該單晶半導體基材1108的表面上，使得該表面可以不受該離子照射的傷害且其平坦度不會受到影響。此外，該保護層1121具有防止雜質相關於形成在該單晶半導體基材1108上的單晶半導體層1102擴散的效果。
圖15B顯示一個步驟，其中設置有該阻擋層1109及該絕緣層1104的該形成基材1101，及該單晶半導體基材1108的保護層1121被製造成彼此緊密接觸且相結合。藉由將該絕緣層1104設置在該形成基材1101上與該單晶半導體基材1108的保護層1121緊密接觸，使得它們彼此相結合。
之後，該單晶半導體基材1108如圖15C所示地被分離。用來分離該單晶半導體層的熱處理係以與圖14D所示的例子相同的方式被實施。以此方式，可獲得一如圖15C所示之具有SOI結構的半導體基材，其中一單晶半導體層 被設置在該基材上且該絕緣層被設置在它們之間。
此外，在與該單晶半導體基材分離且被轉移至該形成基材的該單晶半導體層中因為該分離步驟及該離子照射步驟而造成一結晶缺陷且在某些例子中表面不平會因為該單晶半導體層的表面的平坦度的損傷而發生。當使用該單晶半導體層來形成一作為一半導體元件的電晶體時，很難在表面不平的該單晶半導體層的頂面上形成一具有高耐受電壓的薄的閘極絕緣層。此外，如果該單晶半導體層具有一結晶缺陷的話，該電晶體的效能及可靠性會受到不利的影響；例如，該閘極絕緣層的一局部化的界面狀態密度會提高。
因此，該結晶缺陷可藉由用電磁波(如，雷射束)照射該單晶半導體層來加以減少。該單晶半導體層的一個區域的至少一部分被電磁波照射所熔化，且在該單晶半導體層中的結晶缺陷即可被減少。一形成在該單晶半導體層的表面上的氧化物薄膜(一天然的氧化物薄膜或一化學的氧化物薄膜)在用該電磁波照射之前較佳地係使用稀釋的氫氟酸來加以去除。
任何電磁波都可被使用，只要它可提供高能量給該單晶半導體層即可，但雷射光是較佳的。
該能量主要是以熱的形態被提供，這是由具有高能量的粒子與該單晶半導體層相碰撞所產生的熱。電漿可被用作為提供具有高能量的粒子的熱源；正常壓力電漿，高壓電漿，熱電漿潘流，或一氣體爐的火燄都可被使用。又， 該熱源的另一個例子為一電子束護類此者。
該電磁波的波長被設定為可被該單晶半導體層吸收的波長。該波長可根據電磁波的表皮深度或類此者的考量來加以決定。例如，該電磁波的波長可以是190奈米至600奈米。此外，電磁波能量可根據電磁波的波長，電磁波的表皮深度，該將被照射之單晶半導體層的厚度，等等考量來加以決定。
一發射雷射光的雷射可以是一連續波雷射，一擬連續波雷射，或一脈衝式雷射。對於部分熔化而言，脈衝式雷射是較佳的。例如，一準分子雷射(如，一KrF雷射)，或一氣體雷射(如，氬氣雷射或氪氣雷射)都可被使用。此外，一固態雷射(如，YAG雷射，YVO4雷射，YLF雷射，YAlO3雷射，GdVO4雷射，KGW雷射，KYW雷射，紫翠玉雷射，Ti：藍寶石雷射，Y2O3雷射及類此者)亦可被使用。準分子雷射是一脈衝式雷射，且某些固態雷射(如，YAG雷射)可被用作為連續式雷射，擬連續雷射，及脈衝式雷射。在固態雷射中，一基礎波的第二至第五諧波可較佳地被使用。此外，半導體雷射(如，GaN，GaAs，GaAlAs，InGaAs或類此者)亦可被使用。
如果該單晶半導體層可用電磁波能量照射的話，其亦可用燈光來照射。例如，發射自一紫外線燈，黑光(black light)，鹵素燈泡，金屬鹵化物燈泡，氙弧燈泡，碳弧燈泡，高壓鈉燈泡，或高壓水銀燈泡的光線亦可被使用。使用上述燈光的快速退火(flash annealing)亦可被使用。因為 一快速退火(其使用鹵素燈泡及氙氣燈泡或類此者)花極短的處理時間，所以可抑制該形成基材被加熱。
一包括光柵，一反射器(如，一鏡子或半鏡子)，一圓柱形透鏡，一凸透鏡或類此者的光學系統可提桄來調整電磁波的形狀或路徑。
關於電磁波的照射方法，電磁波可被選擇性地發射，或光線(電磁波)被掃描於XY方向上使得光線(電磁波)可被發射。在此例子中，一多邊形鏡子或一檢流計鏡子被使用在該光學系統中。
電磁波的照射可在一包含氧氣的氛圍中(如，大氣氛圍)或在一鈍氣氛圍中(如，一氮氣氛圍)實施。為了在鈍氣氛圍中實施電磁波的照射，電磁波照射可在一氣密室中實施，在該氣密室中的氛圍可被控制。在沒有使用一容室的例子中，氮氣氛圍可藉由將一鈍氣(如，氮氣或類此者)噴灑在將被電磁波照射的表面上來形成。
又，研磨處理可被實施於該單晶半導體層之被施加高能量(如，一電磁波照射)以減少結晶缺陷的表面上。藉由此研磨處理，該單晶半導體層的表面的平坦度可被改善。
一化學機械研磨(CMP)方法或液體噴射研磨方法可被用作為該研磨處理。該單晶半導體層的表面在研磨處理前會被清潔及純化。該清潔可由超音波清潔，雙流體噴射清潔，或類此者來實施；且該單晶半導體層的表面上的灰塵或類此者可藉由清潔來去除。此外，藉由使用稀釋的氫氟酸來將該單晶半導體層的表面上的天然氧化物薄膜或類此 者去除掉是較佳的。
此外，研磨處理(或蝕刻處理)可在用電磁波照射之前被實施在該單晶半導體層的表面上。
又，重覆地使用該被分離的單晶半導體層來實施一步驟(一導體基材再處理製程)可降低成本。
又，當一單晶半導體層從一單晶半導體基材被轉移時，該單晶半導體基材可選擇性地蝕刻，且多個形狀經過處理的單晶半導體層可被轉移至一形成基材。因此，多個島狀的單晶半導體層可被形成在該形成基材上。因為該等形狀經過處理的單晶半導體層事先被轉移，所以對於該單晶半導體基材的大小及形狀沒有特別的限制。因此，該等單晶半導體層可被更小效率地轉移至一大尺寸的形成基材。
再者，結合至該形成基材的該單晶半導體層被蝕刻用以處理及修改該單晶半導體層的形狀，使得該單晶半導體層被精確地控制。因此，該單晶半導體層可被處理成一半導體元件的形狀，且導因於在曝光形成一光阻遮罩時光線繞過該光阻遮罩所造成的圖案誤對準，及導因於在轉移該單晶半導體層的結合步驟中所造成的位置誤對準所產生之該單晶半導體層的形成位置上的誤差及在形狀上的缺陷可被修改。
或者，在該單晶半導體層與該單晶半導體基材分離之後，該單晶半導體層可被結合至該形成基材。該結合可用一種該單晶半導體層之因為分裂而外露的表面面向該形成 基材側的方式來實施，或該單晶半導體層可被結合至該形成基材，使得該單晶半導體層之因為分裂而外露的表面與一閘極絕緣膜接觸。
在此實施例中，當一單晶矽基材被用作為該單晶半導體基材1108時，一單晶矽層可被獲得作為該單晶半導體層1102。又，在此實施例的製造半導體裝置的方法中，該處理溫度可被設定在700℃或更低；因此，一玻璃基材可被用作為該形成基材1101。亦即，就如同傳統的薄膜電晶體一般，一電晶體可被形成在一玻璃基材上且一單晶矽層可被用作該半導體層。這些特徵讓形成一具有高效能及高可靠性的電晶體成為可能，該電晶體可在低消耗電壓下高速操作且具有一門檻值且一高的場效活動性可被形成在一形成基材(如，一玻璃基材)上。
此實施例可自由地與實施例1至6中任何一者相結合。
(實施例8)
在此實施例中，一具有高可靠度的半導體裝置的例子將被描述。詳言之，本實施例將描述一微處理器及一具有算術功能且可在沒有接觸下傳送並接收數據的半導體裝置的例子。
圖12顯示一作為一半導體裝置的結構的微處理器500的例子。該微處理器500係使用一依據上述實施例所形成的半導體裝置來製成的。此微處理器500具有一算術 邏輯單元(亦被稱為ALU)501，一ALU控制器502，一指令解碼器503，一中斷控制器504，一時序控制器505，一暫存器506，一暫存器控制器507，一匯流排界面(匯流排I/F)508，一唯讀記憶體(ROM)509，及一記憶體界面(ROM I/F)510。
一經由該匯流排界面508輸入至該微處理器500中的指令被輸入至該指令解碼器503且被解碼。然後，該指令被輸入至該ALU控制器502，該中斷控制器504，該暫存器控制器507，及該時序控制器505。該ALU控制器502，該中斷控制器504，該暫存器控制器507，及該時序控制器505根據該經過解碼的指令分別實施控制。詳言之，該ALU控制器502產生一用來控制該算術邏輯單元501的操作的訊號。該中斷控制器504根據其優先順序或一遮蔽狀態來判斷一來自一外部輸入/輸出裝置或一週邊電路的中斷要求，並在一程式在該微處理器500中被執行的同時處理該要求。該暫存器控制器507產生該暫存器506的一個位址，並根據該微處理器500的狀態對該暫存器506進行讀/寫資料的動作。該時序控制器505產生一用來控制該算術邏輯單元501，該ALU控制器502，該指令解碼器6503，該中斷控制器504，及該暫存器控制器507的驅動時序的訊號。例如，該時序控制器505被設置有一內部時脈產生器用來根據一參考時脈訊號CLK1產生一內部時脈訊號CLK2，並將該時脈訊號CLK2提供給每一個上述的電路。示於圖12中的該微處理器500只是一 簡化的結構的一個例子，一實際的微處理器根據用途而有各種的結構。
接下來，一具有算術功能且可在沒有接觸下傳送並接收資料的半導體裝置將參考圖13加以說明。圖13顯示一電腦(在下文中亦被稱為一RFCPU)的例子，其透過無線通信與一外部裝置傳送及接受訊號。一RFCPU511具有一類比電路部分512及一數位電路部分513。該類比電路部分512包括一共振電路514其具有一共振電容，一整流電路515，一定壓電路516，一重設電路517，一振盪器電路518，一解調電路519，及一調變電路520。該數位電路部分513包括一RF界面521，一控制暫存器522，一時脈控制器523，一CPU界面524，一中央處理單元525，一隨機存取記憶體526，及一唯讀記憶體527。
具有此一結構的該RFCPU511的操作將粗略地於下溫中描述。該共振電路514根據一在天線528處接收到的訊號產生一感應電動勢。該感應電動勢透過該整流器電路515而被儲存在一電容器部分529中。該電容器部分529較佳地係使用一電容器(如，一陶瓷電容器或一電雙層電容器)來形成。該電容器部分529並不一定要形成在與該RFCPU511相同的基材上且可被當作是另一構件般地被附裝至一具有一絕緣表面之構成該RFCPU511的一部分的基材上。
該重設電路517產生一用來把將被初始化的數位電路部分513重設的訊號。例如，一個以一在該電源供應電壓 的上升之後延遲上升的訊號被產生作為一重視訊號。該振盪器電路518根據該定壓但路516所產生的控制訊號改變一時脈訊號的頻率及工作比(duty ratio)。該具有一低通濾波器的解調電路519將一波幅調變(ASK)系統的接收訊號的波幅改變二進位化(binarized)。該調變電路520改變一波幅調變(ASK)系統將被傳送之傳輸訊號的波幅。該調變電路520改變該共振電路514的共振點，藉以改變通訊號的波幅。該時脈衝制器523根據該該中央處理單元525中的電源供應電壓或電流消耗來產生一用來改變該時脈訊號的頻率及工作比的控制訊號。該電源供應電壓是用該電源供應控制電路530來監控的。
一從天線528被輸入至該RFCPU511的訊號被該解調電路519解調，然後被該RF界面521分解為一控制指令，資料及類此者。該控制指令包括讀取在該唯讀記憶體527中的資料，將資料寫入該隨機存取記憶體526，給該中央處理單元525的算術運算指令，及類此者。該中央處理單元525透過該界面524存取該唯讀記憶體527，該隨機存取記憶體526，及該控制暫存器522。該介面524具有一項根據該中央處理單元525所要求的位址來產生一用於該唯讀記憶體527，該隨機存取記憶體526，及該控制暫存器522的任何一者的存取訊號的功能。
一種方法可被用作為該中央處理單元525的一個算術方法，其中該唯讀記憶體527儲存一OS(作業系統)及一程式在開始操作時被讀取然後被執行。或者，一種一專屬 的算術電路被形成且一算術處理用硬體來實施的方法可被使用。在一種硬體與軟體兩者都被使用的方法中，一方法可被使用，其中一部分的處理在專屬的算術電路上來執行且該算術處理的其它部分則由該中央處理單元525用一程式來實施。
在此實施例的微處理器中，一種具有強度同時可降低厚度及尺寸之高度可靠的半導體裝置可藉由使用一對將一半導體積體電路夾設在中間之抗衝擊層及一被堆疊在該半導體積體電路上的衝擊擴散層而被提供。
(實施例9)
在此實施例中，描述於上述實施例中之半導體裝置的使用模式將被描述。詳言之，資料在無需接觸下可被輸入/輸出至一半導體裝置的應用例將參考附圖加以說明。能夠在沒有接觸下輸入及輸出資料的該半導體裝置被稱為一RFID標籤，一ID標籤，一IC標籤，一IC晶片，一RF標籤，一無線標籤，一電子標籤，或無線晶片。
一示於此實施例中的半導體裝置的上表面結構的例子將參考圖10來描述。示於圖10中的半導體裝置2180包括一薄膜積體電路2131其包括多個元件(譬如像是由一記憶體部分及一邏輯部分構成的電晶體)，及一作為天線用的導電層2132。該用作為一天線的導電層2132被電連接至該薄膜積體電路2131。描述於實施例2中的電晶體可作為該薄膜積體電路2131。用作為一天線的該導電層可 被形成在該薄膜積體電路上方或下方。用作為一天線的導電層可被設置在一抗衝擊層的外側上。或者，用作為一天線的導電層2132可被提供一基材2133，然後該基材2133與該薄膜積體電路2131彼此附著在一起用以將該導電層2131設置在它們之間。該薄膜積體電路2131與用作為一天線的導電層2132的一離接端子可透過包含在黏著樹脂中之導電粒子而彼此電連接。或者，本發明可被應用至一半導體裝置上，其中該半導體裝置被被提供有一增幅天線(booster antenna)其可在一電連接至該薄膜積體電路的天線與一循問器之間沒有接觸之下轉換一無線電波的頻率。
一使用一半導體層的記憶體元件可被用作為一半導體元件及一場效電晶體；因此，可符合各種應用所要求的功能的半導體裝置可被製造及提供。
雖然此實施例中所描述之用作為一天線的導電層2132的例子是以一線圈的形狀被呈現且一電磁感應方法或一電磁耦合方法使用，但本發明的半導體裝置並不侷限於此，且一微波方法亦可被使用。在一微波方法的例子中，該用作為一天線的導電層2132的形狀可根據一電磁波的波長來適當地加以決定。
例如，當使用微波方法(如，具有一UHF頻帶(在860MHz至960MHz的範圍之間)，一2.45GHz的頻帶，或類此者)來作為該半導體裝置的訊號傳輸方法時，該用作為一天線的導電層2132的形狀(如，長度)可在考量用於傳輸一訊號的電磁波的波長下被適當地設定。例如，該用 作為一天線的導電層可被形成為直線形狀(如，單極天線)或扁平的形狀(如，一貼片式天線或一具有緞帶形狀的天線)。再者，該用作為一天線的導電層2132並不侷限於一直線，且在考量該店磁波的波長下，在形狀上為一曲線，一S型，或這些形狀的組合的天線都可被使用。
該用作為一天線的導電層係使用一導電材料以CVD方法，濺鍍方法，印刷方法(如，網版印刷或凹版印刷)，微滴排放(droplet discharge)方法，分配器(dispenser)方法，電鍍方法，或類此者來形成。該導電材料可以是任何選自於鋁(Al)，鈦(Ti)，銀(Ag)，銅(Cu)，金(Au)，鉑(Pt)，鎳(Ni)，鈀(Pd)，鉭(Ta)，及鉬(Mo)的金屬，或是主要包含前述元素的合金或化合物材料，及一單層式結構或層化式結構可被使用。
例如，當該用作為一天線的導電層2132以網版印刷方法形成時，它可藉由選擇性地以一導電膏印刷來提供，在該導電膏中顆粒直徑在數奈米至數十微米之間的導電粒子被溶解或散佈於一有機樹脂內。金(Au)，銀(Ag)，銅(Cu)，鉑(Pt)，鎳(Ni)，鈀(Pd)，鉭(Ta)，鉬(Mo)及鈦(Ti)或銀的鹵化物中的一或多個金屬的微粒或可散佈的奈米顆粒可被用作為該導電性粒子。此外，一或多種選自於作為金屬顆粒的黏結劑，溶劑，分散劑及塗層材料用的有機樹脂可被用作為包含在該該導電膏內的有機樹脂。典型地，一環氧樹脂，矽樹脂及類此者可被用作為該有機樹脂。又，在形成該導電層時，在施用該導電膏之後將其烘烤是 較佳的。例如，在使用主要包含銀微顆粒(顆粒直徑從1奈米至100奈米之間)作為該導電膏的材料的例子中，該導電層可藉由在150℃至300℃的溫度範圍內烘烤該導電膏將其硬化來形成。而且，包含焊料或無鉛焊料作為其主要成分的微顆粒可被使用，且在此例子中，最好係使用大小為20微米或更小的微顆粒。焊料及無鉛焊料具有成本低的優點。
應用了本發明的半導體裝置可以是一高度可靠的半導體裝置，其藉由使用一對將一半導體積體電路夾設在中間之抗衝擊層及一被堆疊在該半導體積體電路上的衝擊擴散層而在具有強度的同時亦可降低厚度及尺寸。因此，應用了本發明的半導體裝置可有效地形成沒有接觸即可輸入/輸出資料之小的半導體裝置。
(實施例10)
在此實施例中，依據本發明形成之可在無需接觸下輸入/輸出資料的上述實施例的一應用例將被描述。能夠在沒有接觸下輸入及輸出資料的該半導體裝置亦根據應用的模式被稱為一RFID標籤，一ID標籤，一IC標籤，一IC晶片，一RF標籤，一無線標籤，一電子標籤，或無線晶片。
一種具有無線地交換資料功能的導體裝置800包括一高頻電路810，一電源供應電路820，一重設電路830，一時脈產生電路840，一資料解調電路850，一資料調變 電路860，一用來控制其它電路的控制電路870，一記憶體電路880，及一天線890(參見圖11A)。該高頻電路810接收一來自該天線890的訊號並用該天線890輸出一訊號，其被該資料調變電路860接收。該電源供應電路820由一接收到的訊號產生電源供應電位。該重設電路830產生產生一重設訊號。該時脈產生電路840根據一接收自該天線890的訊號輸入產生各種時脈訊號。該資料解調電路850將接收到的訊號解調並將經過解調的訊號輸出至該控制電路870。該資料調變電路860將接收自該控制電870的訊號調變。一擷碼電路910，一判碼電路920，一CRC判段電路930，及一輸出單元電路940被提供作為該控制電路870。該擷碼電路910擷取包括在傳送至該控制單元870的指令中的多個碼中的每一個碼。該判碼電路920藉由將被擷取的與一相當於一參考值的碼作比較來判斷該指令的內容。該CRC判斷電路930根據該經過判斷的碼來偵測是否有一傳輸錯誤或類此者存在。
接下來，上述半導體裝置的操作例將被描述。首先，一無線電訊號被該天線890接收到。該無線電訊號透過該高頻電路810被傳送至該電源供應電路820且一高的電源供應電位(在下文中被稱為VDD)被產生。該VDD被提供至該半導體裝置中的每一個電路。一經由該高頻電路810被傳送至該資料解調電路850的訊號被解調變(在下文中此訊號被稱為一經過解調的訊號)。再者，經由該高頻電路810而通過該重設電路830及該時脈產生電路840的訊 號及經過調變的訊號被傳送至該控制電路870。被傳送至該控制電路870的訊號由該擷碼電路910，該判碼電路920，及該CRC判段電路930來加以分析。然後，根據經過分析的訊號，該半導體裝置儲存在該記憶體電路880中的資訊被輸出。該半導體裝置的輸出資訊被該輸出單元電940編碼。又，該半導體裝置800之經過編碼的資訊通過該資料調變單路860，然後由該天線890傳送成為一無線訊號。低電源供應電位(在下文中稱為VSS)在包括於該半導體裝置800中的多個電路中是共用的起VSS可以是GND。
以此方式，在該半導體裝置800中的資料可藉由從一通信裝置傳送一訊號至該半導體裝置800及藉由用該通信裝置接收從該半導體裝置800傳送出來的訊號而被讀取。
再者，在該半導體裝置800中，電源供應電壓在無需安裝一電源供應器(電池)下用電磁波提供給每一電路，或一電源供應器(電池)可被安裝，使得該電源供應電壓用電磁波及電源供應器(電池)兩者來提供至每一電路。
接下來，一半導體裝置的使用例將被描述，其中資料可在沒有接觸下被輸入/輸出。一通信裝置3200被設置在一行動終端機(其包括一顯示部分3210)的側表面。一半導體裝置3230被設置在一產品3220的側表面(參見圖11B)當該通信裝置3200被高舉至一包括在該產品3220內的該半導體裝置3230時，該顯示部分3210顯示出有關於該產品的資訊，譬如像是它的材料，它的產地，每一製造步驟 的檢驗結果配送處理的歷史，及該產品的描述。又，當一產品3260用一輸送皮帶來輸送時，該產品3260可用一通信裝置3240及一設置在該產品3260上的半導體裝置3250來加以檢驗(參見圖11C)。以此方式，資訊可被輕易地獲得，且可藉由運用一半導體裝置來實現高功能性及高附加價值。
如上所述，本發明之高度可靠的半導體裝置具有很大的應用範圍且可被使用在各種領域的電子裝置中。
(實施例11)
依據本發明，可形成一種用作為一具有處理單元的晶片的半導體裝置(在下文中亦被稱為處理器晶片，無線晶片，無線處理器，無線記憶體，或無線標籤)。本發明的半導體裝置的應用範圍很廣泛使得它可被應用到任何物件上使得該物件的歷史可可被無線地展現出來且被應用在製造，管理，及類此者上。例如，本發明的半導體裝置可被結合在紙鈔，硬幣，證券，識別證，無記名債券，用於包裝的容器，書本，記錄媒體，個人物品，載運工具，食品，衣物，健保物品，家具，藥品，及電子設備上。這些例子將參考圖9A至9G來加以描述。
紙鈔及硬幣是在市場上流通的金錢，且包括在一特定的區域中以與金錢相同方式來使用者(如現金支出憑證)，紀念幣，及類此者。證券包括支票，憑證，本票，及類此者，且可被設置一包括一處理電路的晶片190(參見圖 9A)。識別證指的是駕照，居留證，及類此者，且可被設置一包括一處理電路的晶片191(參見圖9B)。個人物品包括背包，一付眼鏡，及類此者，且可被設置一包括一處理電路的晶片197(參見圖9C)。無記名債券係指郵票，米券，各種商品的折價券，及類此者。包裝容器指的是用於食品的包裝紙，塑膠瓶，及類此者且可被設置一包括一處理電路的晶片193(參見圖9D)。書本係指精裝書，平裝書，及類此者，且可被設置一包括一處理電路的晶片194(參見圖9E)。記錄媒體指的是DVD軟體，錄影帶，及類此者，且可被設置一包括一處理電路的晶片195(參見圖9F)。載運工具指的是有輪子的車輛(如，腳踏車)，船舶，及類此者，且可被設置一包括一處理電路的晶片196(參見圖9G)。食品雜貨指的是食物，飲料及類此者。服裝指的是衣服，鞋子及類此者。健康物品指的是藥物設備，健康器具，及類此者。日用品係指家俱，照明設備，及類此者。藥品係指藥物，農藥，及類此者。電子裝置係指液晶顯示裝置，EL顯示裝置，電視機(一電視接收器及一薄型電視接收器)，手機，及類此者。
該半導體裝置可藉由附裝至一物件的表面上或埋設在一物件內來供。例如，在書本的例子中，該半導體裝置可被埋設在紙張中；在一用有機樹脂製成的包裝的例子中，該半導體裝置可被埋設在該有機樹脂中。
如上所述，一檢驗系統(一使用在真實商店或類此者中的系統)的效率可藉由提供包裝容器，該記錄媒體，個 人物品，食品，服裝，日用品，電子裝置，或類此者該半導體裝置即可獲得改善。此外，藉由提供運輸工具該半導體裝置，即可防止偽造及偷竊。此外，當該半導體裝置被植入到生物(譬如，動物)中時，每一生物都可被輕易地識別。例如，藉由將該半導體裝置與一感應器植入/貼附到一生物(如，家畜)中/上，它的健康狀況(如，目前的體溫)以及它的出生年份，性別，種別，或類此者都可被輕易地管理。
此實施例可與實施例1至10中的任何一整相結合地應用。
本申請案與2008年4月25日提申的日本專利申請案第2008-114882號及2008年4月25日提申的日本專利申請案第2008-114883號有關，這些申請案的全部內容藉由此參照而被併於本案中。
100‧‧‧半導體積體電路
102‧‧‧第二抗衝擊層
103‧‧‧第二衝擊擴散層
112‧‧‧第一抗衝擊層
113‧‧‧第一衝擊擴散層
150‧‧‧纖維體
151‧‧‧有機樹脂
160‧‧‧纖維體
161‧‧‧有機樹脂

Claims (13)

  1. 一種半導體裝置，包含：一層；一在該層上面的醯胺膜，其中該醯胺膜具有比該層低的彈性模數以及比該層高的破裂強度；及一積體電路，其包含一在該醯胺膜上面的電晶體，其中該電晶體包含一半導體層，其包含氧化物半導體，該半導體層包含一通道形成區，及其中該半導體裝置是可撓曲的。
  2. 一種半導體裝置，包含：一積體電路，其包含一電晶體；一在該積體電路上面的層；及一在該層上面的醯胺膜，其中該醯胺膜具有比該層低的彈性模數以及比該層高的破裂強度；其中該電晶體包含一半導體層，其包含氧化物半導體，該半導體層包含一通道形成區，及其中該半導體裝置是可撓曲的。
  3. 如申請專利範圍第1或2項之半導體裝置，其中該醯胺膜具有大於或等於5GPa且小於或等於12GPa的彈性模數及大於300MPa的破裂強度。
  4. 如申請專利範圍第1或2項之半導體裝置，其更包含：一介於該積體電路和該醯胺膜之間的黏著層。
  5. 一種半導體裝置，包含： 一第一醯胺膜；一積體電路，其包含一在該第一醯胺膜上面的電晶體；及一在該積體電路上面的第二醯胺膜，其中該電晶體包含一半導體層，其包含氧化物半導體，該半導體層包含一通道形成區，及其中該半導體裝置是可撓曲的。
  6. 一種半導體裝置，包含：一層；一在該層上面的第一醯胺膜，其中該第一醯胺膜具有比該層低的彈性模數以及比該層高的破裂強度；一積體電路，其包含一在該第一醯胺膜上面的電晶體；及一在該積體電路上面的第二醯胺膜，其中該電晶體包含一半導體層，其包含氧化物半導體，該半導體層包含一通道形成區，及其中該半導體裝置是可撓曲的。
  7. 如申請專利範圍第1、2、5及6項中任一項之半導體裝置，其中該氧化物半導體是鋅氧化物，銦及鎵被添加至該鋅氧化物中。
  8. 如申請專利範圍第5或6項之半導體裝置，其中該第一醯胺膜和該第二醯胺膜的一者具有大於或等於5GPa且小於或等於12GPa的彈性模數及大於300MPa的破裂強度。
  9. 如申請專利範圍第5或6項之半導體裝置，其更包含：一介於該積體電路與該第一醯胺膜和該第二醯胺膜的一者之間的黏著層。
  10. 如申請專利範圍第1、2及6項中任一項之半導體裝置，其中該層具有一結構體，在該結構體中一纖維體被灌注有機樹脂。
  11. 如申請專利範圍第10項之半導體裝置，其中該纖維體是編織織物或非織物。
  12. 如申請專利範圍第10項之半導體裝置，其中該纖維體係使用聚乙烯醇纖維、聚酯纖維、聚醯胺纖維、聚乙烯纖維、醯胺纖維、聚對苯撐苯並雙噁唑纖維、玻璃纖維、及碳纖維的一者來製造。
  13. 如申請專利範圍第10項之半導體裝置，其中該有機樹肢包含熱固性樹脂或熱塑性樹脂。
TW104100538A 2008-04-25 2009-04-23 半導體裝置 TWI564962B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008114883 2008-04-25
JP2008114882 2008-04-25

Publications (2)

Publication Number Publication Date
TW201515105A TW201515105A (zh) 2015-04-16
TWI564962B true TWI564962B (zh) 2017-01-01

Family

ID=41214193

Family Applications (3)

Application Number Title Priority Date Filing Date
TW103144313A TWI549186B (zh) 2008-04-25 2009-04-23 半導體裝置及其製造方法
TW104100538A TWI564962B (zh) 2008-04-25 2009-04-23 半導體裝置
TW098113495A TWI475613B (zh) 2008-04-25 2009-04-23 半導體裝置及其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW103144313A TWI549186B (zh) 2008-04-25 2009-04-23 半導體裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW098113495A TWI475613B (zh) 2008-04-25 2009-04-23 半導體裝置及其製造方法

Country Status (6)

Country Link
US (3) US8133749B2 (zh)
JP (9) JP2009283929A (zh)
KR (2) KR101563138B1 (zh)
CN (1) CN102067281B (zh)
TW (3) TWI549186B (zh)
WO (1) WO2009131132A1 (zh)

Families Citing this family (283)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
KR101563138B1 (ko) * 2008-04-25 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101582503B1 (ko) * 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2010032611A1 (en) * 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI511288B (zh) 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) * 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
CN112242173A (zh) 2009-10-09 2021-01-19 株式会社半导体能源研究所 半导体器件
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101675113B1 (ko) * 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
JP5745838B2 (ja) * 2010-12-28 2015-07-08 三菱電機株式会社 薄膜トランジスタ及びその製造方法
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
CN103187131B (zh) * 2011-12-28 2016-01-20 北京有色金属研究总院 一种高导热绝缘复合材料及其制备方法
JP5618026B2 (ja) * 2012-03-23 2014-11-05 株式会社村田製作所 無線式温度計
US9159015B2 (en) 2012-04-23 2015-10-13 Assa Abloy Ab Flexible tag
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
JP2015233130A (ja) * 2014-05-16 2015-12-24 株式会社半導体エネルギー研究所 半導体基板および半導体装置の作製方法
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
TWI576943B (zh) * 2015-06-12 2017-04-01 朋程科技股份有限公司 功率二極體裝置之處理方法
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
WO2017038110A1 (ja) * 2015-08-28 2017-03-09 日立化成株式会社 半導体装置及びその製造方法
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
WO2017115225A2 (en) * 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Flexible device, display device, and manufacturing methods thereof
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
CN105810573A (zh) * 2016-03-15 2016-07-27 深圳市华星光电技术有限公司 薄膜晶体管的制作方法
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859494B1 (en) 2016-06-29 2018-01-02 International Business Machines Corporation Nanoparticle with plural functionalities, and method of forming the nanoparticle
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR102328679B1 (ko) * 2016-11-23 2021-11-19 삼성디스플레이 주식회사 표시 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
USD876504S1 (en) 2017-04-03 2020-02-25 Asm Ip Holding B.V. Exhaust flow control ring for semiconductor deposition apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
JP6855124B2 (ja) * 2017-05-08 2021-04-07 株式会社ディスコ ゲッタリング層形成方法
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
JP6855125B2 (ja) * 2017-05-08 2021-04-07 株式会社ディスコ ゲッタリング層形成方法
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11262482B2 (en) 2017-08-14 2022-03-01 Industrial Technology Research Institute Impact resistant structure and electronic device
CN109390288B (zh) * 2017-08-14 2022-01-28 财团法人工业技术研究院 耐冲击减震结构及电子装置
US11007751B2 (en) * 2017-08-14 2021-05-18 Industrial Technology Research Institute Impact resistant structure and electronic device
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
FR3074960B1 (fr) * 2017-12-07 2019-12-06 Soitec Procede de transfert d'une couche utilisant une structure demontable
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US11685991B2 (en) 2018-02-14 2023-06-27 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR20190129718A (ko) 2018-05-11 2019-11-20 에이에스엠 아이피 홀딩 비.브이. 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
WO2020002995A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
TWI685794B (zh) * 2019-05-29 2020-02-21 創新聯合科技股份有限公司 具有長距離超高頻識別電子標籤之鞋子
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
JP7041648B2 (ja) * 2019-07-17 2022-03-24 信越化学工業株式会社 複合基板の製造方法
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP2021097227A (ja) 2019-12-17 2021-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム層および窒化バナジウム層を含む構造体を形成する方法
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210089077A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 가스 공급 어셈블리, 이의 구성 요소, 및 이를 포함하는 반응기 시스템
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200814191A (en) * 2006-06-26 2008-03-16 Semiconductor Energy Lab Semiconductor device and manufacturing method of semiconductor device
TW200814324A (en) * 2006-09-05 2008-03-16 Ind Tech Res Inst Thin-film transistor and fabrication method thereof

Family Cites Families (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
CA2026113C (en) 1989-01-25 1998-12-01 Tsunoe Igarashi Prepreg, composite molded body, and method of manufacture of the composite molded body
DE3907757A1 (de) 1989-03-10 1990-09-13 Mtu Muenchen Gmbh Schutzfolie
JPH053371A (ja) * 1991-06-25 1993-01-08 Fuji Electric Co Ltd 半導体レーザ素子の樹脂モールド方法
JPH05229293A (ja) * 1991-12-26 1993-09-07 Kobe Steel Ltd 電子部品構成物内蔵インモールド品及びその製造方法
JPH05190582A (ja) 1992-01-08 1993-07-30 Oki Electric Ind Co Ltd 樹脂封止半導体装置及びその製造方法
JPH06224365A (ja) * 1993-01-28 1994-08-12 Dainippon Printing Co Ltd 半導体パッケージ用リードフレームおよびその製造方法
US5534372A (en) 1993-07-28 1996-07-09 Konica Corporation IC card having image information
JPH0788974A (ja) 1993-07-28 1995-04-04 Konica Corp 画像情報を有するｉｃカード
US5677045A (en) * 1993-09-14 1997-10-14 Hitachi, Ltd. Laminate and multilayer printed circuit board
JP2614190B2 (ja) * 1994-06-01 1997-05-28 日本ピラー工業株式会社 多層板用プリプレグ、積層板、多層プリント回路基板およびその製造方法
TW371285B (en) 1994-09-19 1999-10-01 Amp Akzo Linlam Vof Foiled UD-prepreg and PWB laminate prepared therefrom
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
JPH08339942A (ja) * 1995-06-09 1996-12-24 Nec Kansai Ltd 電子部品
JP3468954B2 (ja) * 1995-12-01 2003-11-25 日立化成工業株式会社 Ｉｃカード
JP3570806B2 (ja) * 1996-01-18 2004-09-29 旭シュエーベル株式会社 ガラス繊維織物及びその製造方法
JP4619644B2 (ja) * 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
CN100592467C (zh) * 1996-08-27 2010-02-24 精工爱普生株式会社 转移方法
JPH1092980A (ja) 1996-09-13 1998-04-10 Toshiba Corp 無線カードおよびその製造方法
US6127199A (en) * 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH10211784A (ja) * 1997-01-31 1998-08-11 Denso Corp Ｉｃカードおよびその製造方法
JPH11317475A (ja) 1998-02-27 1999-11-16 Canon Inc 半導体用封止材樹脂および半導体素子
TW484101B (en) 1998-12-17 2002-04-21 Hitachi Ltd Semiconductor device and its manufacturing method
JP2000231619A (ja) 1999-02-10 2000-08-22 Nippon Telegr & Teleph Corp <Ntt> 接触型ｉｃカード
US6224965B1 (en) 1999-06-25 2001-05-01 Honeywell International Inc. Microfiber dielectrics which facilitate laser via drilling
JP4423779B2 (ja) 1999-10-13 2010-03-03 味の素株式会社 エポキシ樹脂組成物並びに該組成物を用いた接着フィルム及びプリプレグ、及びこれらを用いた多層プリント配線板及びその製造法
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
JP2001237351A (ja) 2000-02-22 2001-08-31 Hitachi Maxell Ltd 半導体装置
JP4347496B2 (ja) 2000-03-31 2009-10-21 共同印刷株式会社 可逆性感熱記録媒体の製造方法
US6329226B1 (en) * 2000-06-01 2001-12-11 Agere Systems Guardian Corp. Method for fabricating a thin-film transistor
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
JP2002176246A (ja) * 2000-12-08 2002-06-21 Matsushita Electric Ind Co Ltd 配線基板及びその製造方法
JP2002260290A (ja) * 2001-03-02 2002-09-13 Tokyo Magnetic Printing Co Ltd 光カードおよびその製造方法
JP2002351291A (ja) * 2001-05-28 2002-12-06 Dainippon Printing Co Ltd 音声が記録された光回折構造を有する記録媒体、転写シート、および貼付け用シート
JP4244120B2 (ja) * 2001-06-20 2009-03-25 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4027740B2 (ja) * 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003041235A (ja) * 2001-07-27 2003-02-13 Sekisui Chem Co Ltd Ｉｃカード及びその製造方法
JP2003049388A (ja) * 2001-08-08 2003-02-21 Du Pont Toray Co Ltd 扁平化したアラミド繊維からなる布帛
JP2003141486A (ja) * 2001-11-08 2003-05-16 Oji Paper Co Ltd 非接触ｉｃカードとその製造方法
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP4451054B2 (ja) * 2001-11-09 2010-04-14 株式会社半導体エネルギー研究所 発光装置及びその作製方法
KR100430001B1 (ko) 2001-12-18 2004-05-03 엘지전자 주식회사 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법
JP2003223627A (ja) * 2002-01-31 2003-08-08 Konica Corp Ｉｃカード及びｉｃカードの製造方法
JP3974797B2 (ja) 2002-02-28 2007-09-12 日東紡績株式会社 ガラスクロスの製造方法及びガラスクロス
JP3775329B2 (ja) * 2002-03-27 2006-05-17 三井金属鉱業株式会社 電子部品実装用フィルムキャリアテープの製造方法、その製造装置およびその方法に用いられる保護テープ
WO2004001848A1 (en) 2002-06-19 2003-12-31 Sten Bjorsell Electronics circuit manufacture
US7485489B2 (en) 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
JP4241184B2 (ja) * 2002-07-25 2009-03-18 パナソニック電工株式会社 光電素子部品
US7132311B2 (en) 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
JP4029697B2 (ja) 2002-08-30 2008-01-09 王子製紙株式会社 Ｉｃチップ実装体
JP4012025B2 (ja) 2002-09-24 2007-11-21 大日本印刷株式会社 微小構造体付きフィルムの製造方法と微小構造体付きフィルム
JP4828088B2 (ja) 2003-06-05 2011-11-30 凸版印刷株式会社 Ｉｃタグ
JP2005105035A (ja) * 2003-09-29 2005-04-21 Asahi Schwebel Co Ltd プリプレグとその製造方法、及び積層板
JP4233433B2 (ja) * 2003-11-06 2009-03-04 シャープ株式会社 表示装置の製造方法
JP2005156882A (ja) * 2003-11-25 2005-06-16 Kyocera Corp ポリマ光導波路フィルム
GB2409837B (en) * 2004-01-10 2006-09-06 Hexcel Composites Ltd Fibre reinforced resin assembly
JP4441805B2 (ja) * 2004-01-14 2010-03-31 コニカミノルタエムジー株式会社 Ｉｃカード、ｉｃモジュール及び非接触ｉｃカード用インレット
JP4761779B2 (ja) * 2004-01-23 2011-08-31 株式会社半導体エネルギー研究所 Ｉｄラベル、ｉｄカード、ｉｄタグ、及び物品
WO2005074030A1 (en) 2004-01-30 2005-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2005212428A (ja) * 2004-02-02 2005-08-11 Matsushita Electric Ind Co Ltd 離型性フィルム、フィルム付き基材とその製造方法および回路基板の製造方法
JP4939757B2 (ja) * 2004-02-04 2012-05-30 株式会社半導体エネルギー研究所 Ｉｄラベル、ｉｄタグ及びｉｄカード
EP1589797A3 (en) 2004-04-19 2008-07-30 Matsushita Electric Industrial Co., Ltd. Manufacturing method of laminated substrate, and manufacturing apparatus of semiconductor device for module and laminated substrate for use therein
JP4716081B2 (ja) * 2004-04-19 2011-07-06 ソニー株式会社 液晶表示装置の製造方法
CN101527270B (zh) 2004-06-02 2012-07-04 株式会社半导体能源研究所 一种半导体设备
US7591863B2 (en) 2004-07-16 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip
JP2006041135A (ja) * 2004-07-26 2006-02-09 Sumitomo Bakelite Co Ltd 電子デバイスおよびその製造方法
EP1800348A4 (en) 2004-08-23 2015-09-16 Semiconductor Energy Lab WIRELESS CHIP AND MANUFACTURING METHOD THEREFOR
JP4882256B2 (ja) * 2004-12-06 2012-02-22 凸版印刷株式会社 薄膜トランジスタ
WO2006080322A1 (en) 2005-01-28 2006-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5100012B2 (ja) * 2005-01-28 2012-12-19 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2006207001A (ja) * 2005-01-31 2006-08-10 Alps Electric Co Ltd 磁性複合シートの製造方法
JP3968667B2 (ja) * 2005-04-28 2007-08-29 東洋紡績株式会社 Ｉｃカードまたはｉｃタグ用熱接着性ポリエステルフィルム
US20090032602A1 (en) 2005-04-28 2009-02-05 Toyo Boseki Kabushiki Kaisha Thermobondable polyester film, process for production of ic cards or ic tags with the same, and ic cards with ic tags
US8700910B2 (en) 2005-05-31 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Communication system and authentication card
JP4896588B2 (ja) * 2005-05-31 2012-03-14 株式会社半導体エネルギー研究所 半導体装置
US7727859B2 (en) 2005-06-30 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
JP2007059821A (ja) 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5063066B2 (ja) * 2005-09-30 2012-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2007043285A1 (en) 2005-09-30 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4251185B2 (ja) 2006-01-23 2009-04-08 ソニー株式会社 半導体集積回路カードの製造方法
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
TWI431726B (zh) 2006-06-01 2014-03-21 Semiconductor Energy Lab 非揮發性半導體記憶體裝置
WO2008001703A1 (en) 2006-06-26 2008-01-03 Semiconductor Energy Laboratory Co., Ltd. Paper including semiconductor device and manufacturing method thereof
JP2008046396A (ja) * 2006-08-17 2008-02-28 Sharp Corp 表示パネルおよび表示装置
JP2008091099A (ja) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd 積層式リチウムイオン電池
US7843011B2 (en) * 2007-01-31 2010-11-30 Freescale Semiconductor, Inc. Electronic device including insulating layers having different strains
EP1970951A3 (en) 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1976001A3 (en) 2007-03-26 2012-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2001047A1 (en) 2007-06-07 2008-12-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
JP2009087928A (ja) 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101563138B1 (ko) * 2008-04-25 2015-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200814191A (en) * 2006-06-26 2008-03-16 Semiconductor Energy Lab Semiconductor device and manufacturing method of semiconductor device
TW200814324A (en) * 2006-09-05 2008-03-16 Ind Tech Res Inst Thin-film transistor and fabrication method thereof

Also Published As

Publication number Publication date
TWI549186B (zh) 2016-09-11
KR101563138B1 (ko) 2015-10-26
JP2020074497A (ja) 2020-05-14
JP5833719B2 (ja) 2015-12-16
JP6223623B1 (ja) 2017-11-01
KR20150013337A (ko) 2015-02-04
TW201513223A (zh) 2015-04-01
TWI475613B (zh) 2015-03-01
JP2022177258A (ja) 2022-11-30
WO2009131132A1 (en) 2009-10-29
JP6177854B2 (ja) 2017-08-09
CN102067281A (zh) 2011-05-18
KR20110006695A (ko) 2011-01-20
JP6842579B2 (ja) 2021-03-17
US8637932B2 (en) 2014-01-28
JP6665264B2 (ja) 2020-03-13
JP2016042588A (ja) 2016-03-31
US20120161297A1 (en) 2012-06-28
KR101596698B1 (ko) 2016-02-24
TW201001540A (en) 2010-01-01
TW201515105A (zh) 2015-04-16
US20140131852A1 (en) 2014-05-15
JP2021082835A (ja) 2021-05-27
JP2015005769A (ja) 2015-01-08
US8133749B2 (en) 2012-03-13
US20090267225A1 (en) 2009-10-29
US9171808B2 (en) 2015-10-27
JP2009283929A (ja) 2009-12-03
JP7150908B2 (ja) 2022-10-11
JP6446517B2 (ja) 2018-12-26
JP2018006776A (ja) 2018-01-11
JP2017212455A (ja) 2017-11-30
CN102067281B (zh) 2013-06-12
JP2019057725A (ja) 2019-04-11

Similar Documents

Publication Publication Date Title
TWI564962B (zh) 半導體裝置
KR101582503B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP5366517B2 (ja) 半導体装置の作製方法
US7982250B2 (en) Semiconductor device