JP4882256B2 - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP4882256B2
JP4882256B2 JP2005097093A JP2005097093A JP4882256B2 JP 4882256 B2 JP4882256 B2 JP 4882256B2 JP 2005097093 A JP2005097093 A JP 2005097093A JP 2005097093 A JP2005097093 A JP 2005097093A JP 4882256 B2 JP4882256 B2 JP 4882256B2
Authority
JP
Japan
Prior art keywords
refractive index
layer
gate insulating
insulating layer
high refractive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005097093A
Other languages
English (en)
Other versions
JP2006190923A (ja
Inventor
透 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2005097093A priority Critical patent/JP4882256B2/ja
Publication of JP2006190923A publication Critical patent/JP2006190923A/ja
Application granted granted Critical
Publication of JP4882256B2 publication Critical patent/JP4882256B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

本発明は、薄膜トランジスタに関する。
近年、フレキシブル化、軽量化、低コスト化などの観点から、有機EL、電子ペーパ及びRFIDタグ等の薄型化された電子機器が多用されるようになってきている。
これらの電子機器には従来と同様に電子回路が設けられており、この電子回路は主にトランジスタで形成されている。
現在のシリコン等の無機半導体材料を使用したトランジスタの製造には、真空蒸着、不純物のドーピング、パターン形成のためのフォトリソグラフ、エッチングなどの多くの真空系、それも真空度を厳密に調整する真空系が必要であり、装置コスト及びランニングコストにより、トランジスタの製造コストが非常に高くなり、上記電子機器の価格も上昇することになる。
そのため、電子ペーパやRFIDタグなどを低価格で製造するためには、電子回路を形成するトランジスタを安価に、大量にフレキシブル基材上に形成することが必要である。
この方法として、有機トランジスタ、特に印刷法を用いて形成した有機トランジスタが、安価にフレキシブル基材上に形成する製造方法として用いられている(例えば、非特許文献1参照)。
すなわち、印刷法を用いることにより、低温でのトランジスタ形成が可能であるため、フレキシブル基材として樹脂フィルムを使用でき、半導体が有機物であり、これを溶媒に溶解した溶液を印刷インキと同様に印刷することができ、高価な装置を用いる必要がなくなる。
「カギは有機トランジスタ 新材料で1MHz超へ」、日経エレクトロニクス、2004年2月16日号、p93-p113
しかしながら、上述した有機トランジスタは、活性層等に用いられる有機半導体が光により変化しやすいため、素子形成後のトランジスタ特性が不安定化するという問題がある。
本発明は、このような事情に鑑みてなされたものであり、光による特性変化が少ない、耐光性に優れた、有機半導体を用いた薄膜トランジスタを提供することを目的とする。
請求項1記載の発明は、薄膜トランジスタであって、半導体層と、該半導体層上部に形成されたゲート絶縁膜と、該絶縁膜上部に形成されたゲート電極とを有し、前記ゲート絶縁膜が前記半導体層より屈折率の高い材料からなる、光反射特性を有する反射絶縁層であることを特徴とする。
請求項2記載の発明は、薄膜トランジスタであって、半導体層と、該半導体層上部に形成されたゲート絶縁膜と、該絶縁膜上部に形成されたゲート電極とを有し、前記ゲート絶縁膜が前記半導体層より屈折率の高い材料の層及び低い材料の層の組合せからなる、光反射特性を有する反射絶縁層であることを特徴とする。
請求項3記載の発明は、請求項2記載の薄膜トランジスタであって、前記ゲート電極と、半導体層より屈折率の高い材料の層とが隣接していることを特徴とする。
請求項4記載の発明は、請求項1から請求項3のいずれかに記載の薄膜トランジスタであって、前記半導体層より屈折率が高い層の材料が、平均粒径2〜50nmの高屈折率微粒子を含有していることを特徴とする。
請求項5記載の発明は、請求項1から請求項4のいずれかに記載の薄膜トランジスタであって、前記反射絶縁層の光学的膜厚が50nm〜200nmであることを特徴とする。
請求項6記載の発明は、薄膜トランジスタであって、半導体層と、該半導体層上部に形成されたゲート絶縁膜と、該絶縁膜上部に形成されたゲート電極とを有し、前記ゲート絶縁膜がゲート絶縁層と、該ゲート絶縁層より屈折率の高い材料の層からなる、光反射特性を有する反射層とからなることを特徴とする。
請求項7記載の発明は、薄膜トランジスタであって、半導体層と、該半導体層上部に形成されたゲート絶縁膜と、該絶縁膜上部に形成されたゲート電極とを有し、前記ゲート絶縁膜がゲート絶縁層と、該ゲート絶縁層より屈折率の高い材料の層及び低い材料の層の組合せからなる、光反射特性を有する反射層とからなることを特徴とする。
請求項8記載の発明は、請求項7記載の薄膜トランジスタであって、前記ゲート電極と、ゲート絶縁層より屈折率の高い材料の層とが隣接していることを特徴とする。
請求項9記載の発明は、請求項6から請求項8のいずれかに記載の薄膜トランジスタであって、前記ゲート絶縁層より屈折率の高い層の材料が平均粒径2〜50nmの高屈折率微粒子を含有していることを特徴とする。
請求項10記載の発明は、請求項6から請求項9のいずれかに記載の薄膜トランジスタであって、前記反射層の光学的膜厚が50nm〜200nmであることを特徴とする。
請求項11記載の発明は、請求項1から請求項10のいずれかに記載の薄膜トランジスタであって、前記半導体層が有機半導体からなることを特徴とする。
請求項12記載の発明は、請求項1から請求項10のいずれかに記載の薄膜トランジスタであって、前記半導体層が酸化物半導体からなることを特徴とする。
以上説明したように、本発明によれば、ゲート絶縁膜を半導体層より屈折率が高い層、または半導体層より屈折率が高い層と低い層との組合せからなる反射絶縁層とし、ゲート電極を該半導体層より屈折率が高い層に隣接させることにより、光学多層膜構造を形成し、入射光を反射絶縁層により反射させることにより、半導体層へ到達する光量を低減させ、半導体層の劣化を抑制することで、薄膜トランジスタの耐光性を向上させることができる。
また、本発明によれば、ゲート絶縁膜をゲート絶縁層と、該ゲート絶縁層より屈折率の高い層、またはゲート絶縁層と該ゲート絶縁層より屈折率が高い層と低い層との組合せからなる反射層とし、ゲート電極を該ゲート絶縁層より屈折率が高い層に隣接させることにより、光学多層膜構造を形成し、入射光を反射絶縁層により反射させることにより、半導体層へ到達する光量を低減させ、半導体層の劣化を抑制することで、薄膜トランジスタの耐光性を向上させることができる。
本発明の薄膜トランジスタは、ゲート絶縁膜を半導体層より高い屈折率を有する材料で形成するか、またゲート絶縁膜を半導体層より高い屈折率を有する材料の層と低い屈折率を有する材料の層とで形成し、このとき高い屈折率を有する層をゲート電極と隣接させ(高い屈折率を有する層の上部にゲート絶縁膜を形成させ)、光学多層膜構造を形成して、入射光を反射させる反射絶縁層を形成している。
また、本発明の薄膜トランジスタは、ゲート絶縁膜を、ゲート絶縁層とこのゲート絶縁層より高い屈折率を有する材料で形成するか、またゲート絶縁層とこのゲート絶縁層より高い屈折率を有する材料の層と低い屈折率を有する材料の層との組合せとで形成し、このときゲート絶縁層より高い屈折率を有する層をゲート電極と隣接させ(高い屈折率を有する層の上部にゲート電極を形成させ)、光学多層膜構造を形成して、入射光を反射させる反射絶縁層を形成している。
以下に発明の一実施形態として、スタガー型TFTに対応させた場合について説明するが、この構造に限定されるものではなく、他のゲート電極、ゲート絶縁層、半導体層の層構造を有した薄膜トランジスタであれば、ゲート電極から半導体層方向に入射する光に対し、半導体層の耐光性を向上させる場合に有効である。
図1に示すスタガー型薄膜トランジスタは、基材1上にソース・ドレイン電極2、半導体層3、ゲート絶縁膜4、ゲート電極5が順次形成された構造である。
上記ゲート絶縁膜4は、半導体層3より屈折率が高い層(高屈折率層)と、半導体層3より屈折率が低い層(低屈折率層)が、半導体層3上部において、高屈折率層41、低屈折率層42、高屈折率層43の順に形成された積層体であり、光学多層膜構造の反射絶縁層を形成している。
ここで、ゲート電極5は、上記高屈折率層43が形成された後、この高屈折率層43の上部に形成され、高屈折率層43に隣接している。
また、ゲート絶縁膜4は、図2に示すように、半導体層3より屈折率の高い材料を用いて単層として形成することにより、ゲート電極5に隣接していることで反射絶縁層としての機能を有する。
さらに、他の構成として、図3に示すように、ゲート絶縁膜4を、ゲート絶縁層44と、このゲート絶縁層44より屈折率の高い材料の高屈折率層45で形成させ、光学多層膜構造の反射層を形成してもよい。
このとき、半導体層3上部にゲート絶縁層44を設け、このゲート絶縁層44の上部に高屈折率層45を設け、この高屈折率層45の上部にゲート電極5を設け、ゲート電極5と高屈折率層45とが隣接するように構成する。
また、他の構成として、図4に示すように、ゲート絶縁膜4を、ゲート絶縁層44と、このゲート絶縁層44より屈折率の高い材料の高屈折率層46と、ゲート絶縁層44より屈折率の低い材料の低屈折率層47と、ゲート絶縁層44より屈折率の高い材料の高屈折率層48とで形成させ、光学多層膜構造の反射層を形成してもよい。
このとき、半導体層3上部にゲート絶縁層44を設け、このゲート絶縁層44の上部に高屈折率層46を設け、この高屈折率層46の上部に低屈折率層47を設け、この低屈折率層47上部に高屈折率層48を設け、この高屈折率層48上部にゲート電極5を設け、ゲート電極5と高屈折率層48とが隣接するように構成する。
上述した各薄膜トランジスタにおいて、上記基材1は特に限定されるものではないが、各種ガラス基板、または、所定の機械的剛性を有する公知のプラスチックフィルムやプラスチックシートより、耐熱性や可撓性などの観点から、適宜選択して用いることができる。
具体的には、ガラス基板としてはソーダライムガラス、石英やシリコンウエハなどであり、プラスチックフィルムやプラスチックシートとしてはポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリプロピレン、シクロオレフィンポリマー、ポリイミド、ポリエ-テルスルホン(PES)、ポリメチルメタクリレート(PMMA)、ポリカーボネート、ポリアリルレートなどを使用することができる。
また、ソース・ドレイン電極2は、例えば導電性インクを、上記基板1上面にスクリーン印刷した後、必要に応じて熱処理を行って形成したり、銅箔を貼った銅貼り基板のパターニングにより形成することができる。
さらに、ソース・ドレイン電極2は、基板1上面に対して、真空蒸着、スパッタ、CVD(化学気相成長)などの気相成長法や、凸版印刷、凹版(グラビア)印刷、平版印刷、インクジェット等のその他の印刷法により形成してもよい。
ここで、ソース・ドレイン電極2の導電材料としては、Ni、Al、Cu、Ag、Auなどの金属材料、あるいはNi、Al、Cu、Ag、Au、カーボン等の微粉体、ならびにAg、Cu、Au等のナノ粒子や有機Ag化合物等の導電材を含有する各種導電性ペースト、さらに導電性インク等の公知の材料を用いることができる。
半導体層3は、各種公知の半導体材料で形成可能であり、有機系材料としては、例えば、ベンタセン、ポリチオフェン、ポリアリルアミン、フルオレンビオチオフェン共重合体などが挙げられる。本発明によれば有機系半導体の光劣化が特に効果的に抑制されるが、無機系半導体でも程度の差はあるが有効である。無機系半導体としては、カーボンナノチューブやフラーレンなどの炭素化合物、InGaZnO系、InGaO系、ZnGaO系、InZnO系、ZnO、SnO2などの酸化物材料、さらにセレン化カドミウムなどの金属カルコゲナイド化合物が挙げられる。
また、半導体層3は、各種公知の方法で形成可能であり、例えば、スピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット、スパッタやレーザアブレーション、有機金属化学気相成長等真空蒸着などから材料に応じ適宜選択して用いる。
以下、図1の構造を参照して説明する。
ゲート絶縁膜4は、高屈折率層41、低屈折率層42、高屈折率層43からなる3層積層体とした。
また、ゲート絶縁膜4は、低屈折率層及び高屈折率層の積層数が図1の場合に限定されるものではなく、積層体として高屈折率層を少なくとも含んでおり(高屈折率層が1層のみの単層も含まれる)、高屈折率層41(43)と低屈折率層42とが交互に積層されて設けられている。
このゲート絶縁膜4の光学多層膜構造により、外部からの入射光の干渉が生じ、反射させることで、ゲート電極5側から透過する入射光の光量を、半導体層3に到達する際に減少させることができ、外部からの入射光による半導体層3の特性の劣化を抑制することができる。
上記ゲート絶縁膜4の形成に用いる高屈折率層及び低屈折率層は、公知の材料を用い、各材料に対応したプロセスにより形成可能である。
ここで、高屈折率層41、43には、例えば、二酸化チタン、二酸化ジルコニウム、二酸化セリウム、酸化インジウム、酸化タンタル、酸化亜鉛などを用いることができる。
また、低屈折率層42には、例えば、二酸化ケイ素や、フッ化マグネシウム、フッ化カルシウムなどが用いられる。
これらの成膜方法は、特に限定されるものではなく、スピンコート、ダイコートなどのウェットプロセス、あるいは、スパッタリング法、真空蒸着、CVD法などのドライプロセスなどを用いることができる。
上述したウェットプロセスにおいて、低屈折率層42を形成する塗布液は、特に限定されるものではないが、各種可溶性フッ素樹脂やケイ素アルコキシドおよびその加水分解物を用いることができる。
また、上記塗布液に対して、より低屈折率層42の屈折率を低下させるために、酸化ケイ素、フッ化マグネシウム等の低屈折率粒子を加えてもよい。
一方、高屈折率層41、43を形成する塗布液は、屈折率を十分高くするために、平均粒子径が2〜50nmの高屈折率粒子(高屈折率微粒子)を含有することが好ましい。
ここで、高屈折率層41、43の屈折率を高めることにより、半導体層3に到達する外部からの入射光の透過量を効果的に減らすことができる。
高屈折率層を形成する塗布液に含有させる高屈折率粒子としては、二酸化チタン、二酸化ジルコニウム、二酸化セリウム、酸化インジウム、酸化タンタルなどが挙げられる。
また、平均粒子径が2nm以下の上記高屈折率粒子は、結晶性が低く、屈折率も層全体の屈折率を向上させるほど高くなく、形成される高屈折率層の屈折率を十分に高くすることができない。
一方、平均粒子径が50nm以上の高屈折率粒子は、絶縁性の低下や表面凹凸による薄膜トランジスタの性能への悪影響が問題となる。
上記各種塗布液は必要に応じてバインダ成分を含み、このバインダとしては、ポリエステル/メラミン樹脂ペースト、ポリメチルメタクリレート、ポリ塩化ビニル、ポリビニルアルコール、ポリビニルフェノール、ポリスチレン、シアノエチルプルランなどの有機系材料や、ケイ素、アルミニウム、チタンなどの各種金属アルコキシドおよびそれらの加水分解物からなる無機系材料から適宜選択して用いることができる。
高屈折率層41、43および低屈折率層42の光学的膜厚は、各々50〜200nmとするのが望ましい。
膜厚をこの範囲とすることにより、光透過スペクトルにおいて、概ね200〜800nmに光透過率の極小が現れる。
すなわち、半導体層3の光劣化の原因となる紫外可視域の光透過率を、特に減少させることができる。
特に、高屈折率層41、43および低屈折率層42の光学的膜厚を、各々50〜200nmとすることにより、半導体層3として耐光性の低い有機半導体材料を用いる場合、光劣化の抑制効果が大きい。
ここで、光学的膜厚が50nm以下の場合、光透過スペクトルに極小が現れる波長が短くなりすぎ、紫外可光域の透過率を効果的に減ずることができない。
一方、光学的膜厚が200nm以上の場合、所定の膜厚範囲において紫外可視域の透過率を減少させることもあるが、多層膜としてゲート絶縁膜4が厚くなりすぎ、ゲート電極5に印加する駆動電圧が高くなるため好ましくない。
さらに、ゲート絶縁膜4の層数は、限定されるものではないが、多くするに従い光干渉による透過率の減少が大きくなるメリットがあるが、上述したように、多くすることにより、ゲート絶縁膜4が厚くなり、ゲート電極5に印加する駆動電圧が高くなるため、駆動電圧に対応して、各屈折率層の膜厚と層数との設計には注意が必要である。
ゲート電極5は、ソース・ドレイン電極2と同様に、各種電極材料を各種ドライプロセスや各種印刷法で高屈折率層上にパターニングすることにより形成される。
また、本発明は、プレーナー型の薄膜トランジスタにも同様に適用可能である。
本発明のプレーナー型の薄膜トランジスタは、図5に示すように、基材1上にゲート電極5のパターンを設け、この上部にゲート絶縁膜4を設け、半導体層3を設け、半導体層3上部にソース・ドレイン電極2が順次形成された構造であるが、ゲート絶縁膜4を上述した構成とすることにより、ゲート電極5側からの入射光が、半導体層3に到達する際、この光透過量を低下させることができる。
<本発明の実施形態による薄膜トランジスタの作製例>
図1に示したスタガー型薄膜トランジスタを、以下(1)〜(5)の手順で作製した。
(1)ソース・ドレイン電極2の形成
基材1であるガラス基板上において、ソース・ドレイン電極2のパターン形状に、Agをマスク蒸着して、ソース・ドレイン電極2を、例えば、50nmの厚さ、20μmの間隔を有して形成した。
(2)半導体層3の形成
ポリ(3-ヘキシルチオフェン)溶液を、上記ソース・ドレイン電極2のパターンが形成された基材1上にスピンコートした後、このポリ溶液を乾燥させることにより、半導体層3を、0.5μmの厚さに形成した。ここで、半導体層3の屈折率は、反射率より見積もった結果、約1.6と求められた。
(3)ゲート絶縁層4の形成
a.高屈折率層(41、43)形成用塗布液の調製
イソプロパノール分散酸化チタン粒子(高屈折率成分)、ヂタニウムテトラブトキシド(バインダ成分)、トルエンスルホン酸(加水分解用触媒)、イソプロパノール(溶剤)を混合し塗布液を、高屈折塗布液として調製した。
なお、上記高屈折塗布液において、酸化チタン粒子とバインダ中のチタンとのモル比は、酸化チタン/バインダ=8/2であり、固形分濃度は酸化チタン換算で3wt%とした。上記高屈折塗布液より形成される高屈折率層41及び43の屈折率は、反射率より見積もった結果、約1.95と求められた。
b.低屈折率層(42)形成用塗布液の調製
テトラメトキシシラン/トリデカフルオロトリメトキシシラン/0.1N塩酸を、9/1/30のモル比で混合し、加水分解させた後、イソプロパノールで希釈し、塗布液を低屈折塗布液として調製した。
上記低屈折塗布液の固形分濃度は、二酸化ケイ素換算で3wt%とした。
上記低屈折塗布液より形成される低屈折率層42の屈折率は、反射率より見積もった結果、約1.35と求められた。
c.ゲート絶縁膜4の成膜
上記半導体層3上において、高屈折率層41として高屈折塗布液を塗布乾燥させた後、低屈折率層42として低屈折塗布液を塗布乾燥させ、高屈折率層43として再び高屈折塗布液を塗布乾燥させ、高屈折率層41、低屈折率層42、高屈折率層43の3層(多層)膜として、ゲート絶縁膜4の成膜を行った。
ここで、上記塗布はスピンコートで行い、乾燥条件は各層それぞれ150℃で10分放置した。
また、高屈折率層41、43及び低屈折率層42の光学的膜厚は、それぞれ約80nmとなるように形成した。
d.ゲート電極5の形成
ゲート電極5の材料として、Ag粒子を含む導電ペーストを、ゲート電極5のパターン形状に上記ゲート絶縁膜4上に、厚さ10μmにてスクリーン印刷後、熱処理して溶媒を揮発させ、ゲート電極5を形成した。
次に、各電極(ソース・ドレイン電極2及びゲート電極5)各々に、所定の金属によりボンディングパッドを設け、薄膜トランジスタ素子とした。
<本実施形態と従来とのトランジスタ構成における光耐性の比較>
従来の薄膜トランジスタ構成として、ゲート絶縁膜を、屈折率が1.6にて、光学的膜厚が240nmの薄膜とした以外、全て本発明の実施形態と同様の手順で、トップゲート型薄膜トランジスタを作製した。
なお、従来の構成に用いたゲート絶縁層形成用の塗布液は、上記高屈折塗布液の処方において、酸化チタン/バインダ=0/10とした組成である。
評価結果方法として、本実施形態及び従来例で作製した素子構成において、各電極(ソース・ドレイン電極2及びゲート電極5)及びボンディングパッドを設けない構成、すなわち、基材1/半導体層3/ゲート絶縁層4からなる素子を作製し、分光光度計を用いて、光透過率を測定した。透過率測定においては、ゲート絶縁膜4側から光を入射した。
この光の入射はハンディ紫外線ランプ(波長:365nm、強度:650μW/cm2)を用い、薄膜トランジスタ素子の作製直後に、薄膜トランジスタのゲート電極5側から紫外線を2時間照射した。
そして、紫外線を照射した素子のI-V相関のゲート電圧依存性よりオン/オフ(On/Off)比を測定評価し、素子作製直後に暗所に2時間保管した場合と比較し、比較結果を図6に評価テーブルとして示す。
評価テーブルを参照すると、ゲート絶縁層4を光学多層膜とすることにより、紫外線照射によるオン/オフ比の変化が小さくなり、耐光性の向上がみられた。
この結果から、紫外線域の波長における光透過率が小さくなり、半導体層3の光劣化が抑制されたことが判る。
本発明の一実施形態による構造の薄膜トランジスタの断面を示す概念図である。 本発明の一実施形態における他の構造の薄膜トランジスタの断面を示す概念図である。 本発明の一実施形態における他の構造の薄膜トランジスタの断面を示す概念図である。 本発明の一実施形態における他の構造の薄膜トランジスタの断面を示す概念図である。 本発明の一実施形態における他の構造の薄膜トランジスタの断面を示す概念図である。 本発明の実施形態による構造の薄膜トランジスタと、従来技術による構造の薄膜トランジスタの光耐性の比較結果を示すテーブルである。
符号の説明
1…基材
2…ゲート・ソース電極
3…半導体層
4…ゲート絶縁膜
5…ゲート電極
41、43、45、46、48…高屈折率層
42、47…低屈折率層
44…ゲート絶縁層


Claims (6)

  1. 半導体層と、
    該半導体層上部に形成されたゲート絶縁膜と、
    該絶縁膜上部に形成されたゲート電極と
    を有し、
    前記ゲート絶縁膜が第1ゲート絶縁層と、該第1ゲート絶縁層の上部に形成され、該第1ゲート絶縁層より屈折率の高い材料からなる第1高屈折率絶縁層との組合せからなる、光反射特性を有する第1反射層の反射絶縁層からなり、
    前記第1高屈折率絶縁層が前記半導体層より屈折率の高い材料で形成され、かつ前記第1ゲート絶縁層が前記半導体層より屈折率の低い材料で形成され、前記第1高屈折率絶縁層の上部に前記ゲート電極が形成されていることを特徴とする薄膜トランジスタ。
  2. 前記第1反射層の下部に、前記第1ゲート絶縁層より屈折率の高い材料からなる第2高屈折率絶縁層と、該第2高屈折率絶縁層より屈折率の低い材料からなる第2ゲート絶縁層とからなる第2反射層が設けられ、前記第1ゲート絶縁層と前記第2高屈折率絶縁層とが接しており、前記第2高屈折率絶縁層が前記半導体層より屈折率の高い材料で形成され、前記第2ゲート絶縁層が前記半導体層より屈折率の低い材料で形成され、前記第1反射層とともに前記反射絶縁層を形成していることを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記半導体層より屈折率い材料が、平均粒径2〜50nmの高屈折率微粒子を含有していることを特徴とする請求項1または請求項2に記載の薄膜トランジスタ。
  4. 前記反射絶縁層の光学的膜厚が50nm〜200nmであることを特徴とする請求項1から請求項1から請求項3のいずれか一項に記載の薄膜トランジスタ。
  5. 前記半導体層が有機半導体からなることを特徴とする請求項1から請求項4のいずれか一項に記載の薄膜トランジスタ。
  6. 前記半導体層が酸化物半導体からなることを特徴とする請求項1から請求項4のいずれか一項に記載の薄膜トランジスタ。
JP2005097093A 2004-12-06 2005-03-30 薄膜トランジスタ Expired - Fee Related JP4882256B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005097093A JP4882256B2 (ja) 2004-12-06 2005-03-30 薄膜トランジスタ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004352926 2004-12-06
JP2004352926 2004-12-06
JP2005097093A JP4882256B2 (ja) 2004-12-06 2005-03-30 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP2006190923A JP2006190923A (ja) 2006-07-20
JP4882256B2 true JP4882256B2 (ja) 2012-02-22

Family

ID=36797831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005097093A Expired - Fee Related JP4882256B2 (ja) 2004-12-06 2005-03-30 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JP4882256B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP4626659B2 (ja) 2008-03-13 2011-02-09 ソニー株式会社 表示装置
KR101596698B1 (ko) 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2009139282A1 (en) * 2008-05-12 2009-11-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP5590366B2 (ja) * 2008-08-29 2014-09-17 日立化成株式会社 アルミニウム含有有機化合物溶液、電界効果型トランジスタ及び電界効果型トランジスタの作製方法
TWI613489B (zh) 2008-12-03 2018-02-01 半導體能源研究所股份有限公司 液晶顯示裝置
JP2010141141A (ja) * 2008-12-11 2010-06-24 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2010141142A (ja) * 2008-12-11 2010-06-24 Nippon Hoso Kyokai <Nhk> 薄膜トランジスタおよびその製造方法、並びに表示装置
US8759820B2 (en) * 2010-08-20 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017175022A (ja) 2016-03-24 2017-09-28 株式会社Joled 薄膜トランジスタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262078A (ja) * 1988-08-26 1990-03-01 Fujitsu Ltd 薄膜トランジスタ
GB0000292D0 (en) * 2000-01-07 2000-03-01 Koninkl Philips Electronics Nv Top gate thin-film transistor and method of producing the same
JP4920836B2 (ja) * 2001-07-30 2012-04-18 シャープ株式会社 半導体素子
JP2003229562A (ja) * 2002-02-05 2003-08-15 Sony Corp 半導体装置、その製造方法及び半導体製造装置
JP4581423B2 (ja) * 2003-03-24 2010-11-17 コニカミノルタホールディングス株式会社 薄膜トランジスタ素子、当該素子シート及びその作製方法
JP2004335932A (ja) * 2003-05-12 2004-11-25 Konica Minolta Holdings Inc 有機薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
JP2006190923A (ja) 2006-07-20

Similar Documents

Publication Publication Date Title
JP4882256B2 (ja) 薄膜トランジスタ
TW201029020A (en) Polymeric conductive donor and transfer method
US9123914B2 (en) Electronic device and method of fabricating the same
US20170222168A1 (en) Thin-film transistor and method of fabricating the same
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
JP2008004817A (ja) 有機トランジスタおよびその製造方法
WO2014084051A1 (ja) 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
KR100795811B1 (ko) 편광자 및 그를 포함하는 유기 발광 표시 장치
KR20170049264A (ko) 투광성 기판의 제조방법 및 이를 통해 제조된 투광성 기판
JP5853390B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2006173532A (ja) 有機トランジスタおよび有機トランジスタの形成方法
US11302880B2 (en) Organic thin-film transistors and methods for manufacturing the same and image display devices
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
KR100592266B1 (ko) 유기 박막 트랜지스터의 제조 방법
WO2022181706A1 (ja) 非化学量論組成を有する化合物用封止材及びその製造方法
KR101862760B1 (ko) 투광성 기판의 제조방법 및 이를 통해 제조된 투광성 기판
JP2020088225A (ja) 薄膜トランジスタ、画像表示装置、センサー装置および薄膜トランジスタの製造方法
KR101862763B1 (ko) 투광성 기판 및 이의 제조방법
KR20170111115A (ko) 종이기판을 포함하는 전극 구조체, 그 제조방법 및 그를 포함하는 유기 발광 소자
JP2024512522A (ja) オプトエレクトロニクスデバイスのための光透過性多層構造
JP6041796B2 (ja) 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びx線センサ
KR20210004871A (ko) 투명 전극 구조체 및 이를 포함하는 전기 소자
JP2020031100A (ja) 有機薄膜トランジスタとその製造方法および電子装置
JP2019096727A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
JP2017103409A (ja) 有機トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141216

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees