JP2017175022A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP2017175022A
JP2017175022A JP2016060913A JP2016060913A JP2017175022A JP 2017175022 A JP2017175022 A JP 2017175022A JP 2016060913 A JP2016060913 A JP 2016060913A JP 2016060913 A JP2016060913 A JP 2016060913A JP 2017175022 A JP2017175022 A JP 2017175022A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
thin film
film transistor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016060913A
Other languages
English (en)
Inventor
俊明 葭谷
Toshiaki Yoshitani
俊明 葭谷
信一 牛倉
Shinichi Ushikura
信一 牛倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joled Inc
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Priority to JP2016060913A priority Critical patent/JP2017175022A/ja
Priority to US15/468,042 priority patent/US10276722B2/en
Publication of JP2017175022A publication Critical patent/JP2017175022A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】閾値電圧の低下が抑制され、かつ、耐圧に優れた薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ１００は、チャネル領域１３１、並びに、チャネル領域１３１より抵抗率が低いソース領域１３２及びドレイン領域１３３を有する酸化物半導体層１３０と、酸化物半導体層１３０のチャネル領域１３１上に設けられたゲート絶縁層１４０と、ゲート絶縁層１４０上に設けられたゲート電極１５０と、ゲート絶縁層１４０の側面、並びに、ソース領域１３２及びドレイン領域１３３を覆う酸化アルミニウム層１６０とを備え、ゲート絶縁層１４０は、第１絶縁層１４１と第２絶縁層１４２とを含む多層構造を有し、第１絶縁層１４１は、シリコン酸化物を主成分として含み、チャネル領域１３１上に接触して設けられている。
【選択図】図５

Description

本発明は、薄膜トランジスタに関する。
従来、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）などの薄膜半導体装置は、液晶表示装置などのアクティブマトリクス方式の表示装置、又は、デジタルカメラなどの固体撮像装置に用いられている。表示装置において、ＴＦＴは、画素を選択するスイッチング素子、画素を駆動する駆動トランジスタ、又は、表示領域の外部のドライバなどとして用いられる。
例えば、有機発光材料を利用した有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を有する有機ＥＬディスプレイは、電圧駆動型の液晶ディスプレイとは異なり、電流駆動型のディスプレイデバイスである。このため、より優れた性能を有するＴＦＴの開発が急がれている。近年、チャネル層として、ＩｎＧａＺｎＯに代表される酸化物半導体を用いたＴＦＴの開発が盛んに行われている（例えば、特許文献１参照）。
特開２０１４−１６０８３０号公報
ＴＦＴでは、例えば、ゲート絶縁膜としてシリコン酸化膜が用いられる。シリコン酸化膜は、シランガス（ＳｉＨ４）及び亜酸化窒素ガス（Ｎ２Ｏ）を導入ガスとして用いたプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法によって形成される。
このとき、シランガスの割合が少ない場合には、シリコン酸化膜を形成する際のプラズマ処理によって酸化物半導体層のチャネル領域にダメージを与える恐れがある。このため、チャネル領域が低抵抗化し、閾値電圧が低下する。一方で、シランガスの割合が多い場合には、ゲート絶縁膜の酸素含有率が低くなる。このため、ゲート絶縁膜の絶縁性が低くなり、ＴＦＴの耐圧が低くなる。
そこで、本発明は、閾値電圧の低下が抑制され、かつ、耐圧に優れた薄膜トランジスタを提供することを目的とする。
上記目的を達成するため、本発明の一態様に係る薄膜トランジスタは、チャネル領域、並びに、当該チャネル領域より抵抗率が低いソース領域及びドレイン領域を有する酸化物半導体層と、前記酸化物半導体層の前記チャネル領域上に設けられたゲート絶縁層と、前記ゲート絶縁層上に設けられたゲート電極と、前記ゲート絶縁層の側面、並びに、前記ソース領域及び前記ドレイン領域を覆う酸化アルミニウム層とを備え、前記ゲート絶縁層は、第１絶縁層と第２絶縁層とを含む多層構造を有し、前記第１絶縁層は、シリコン酸化物を主成分として含み、前記チャネル領域上に接触して設けられている。
本発明によれば、閾値電圧の低下が抑制され、かつ、耐圧に優れた薄膜トランジスタを提供することができる。
実施の形態に係る薄膜半導体アレイ基板を示す図である。 実施の形態に係る有機ＥＬ表示装置の一部切り欠き斜視図である。 実施の形態に係る有機ＥＬ表示装置のピクセルバンクの一例を示す斜視図である。 実施の形態に係る有機ＥＬ表示装置における画素回路の構成を示す電気回路図である。 実施の形態に係る薄膜トランジスタの断面図である。 実施の形態に係る薄膜トランジスタの製造方法における基板の準備工程から第２絶縁膜の成膜工程までを示す断面図である。 実施の形態に係る薄膜トランジスタの製造方法におけるゲート金属膜の成膜工程から酸化アルミニウム層の形成工程までを示す断面図である。 実施の形態に係る薄膜トランジスタの製造方法における層間絶縁層の形成工程とコンタクトホールの形成工程とを示す断面図である。 比較例に係る薄膜トランジスタの断面図である。 比較例に係る薄膜トランジスタのドレイン電流特性を示す図である。 比較例に係る薄膜トランジスタの耐圧特性を示す図である。 実施例に係る薄膜トランジスタのドレイン電流特性を示す図である。 実施例に係る薄膜トランジスタの耐圧特性を示す図である。 変形例１に係る薄膜トランジスタの断面図である。 変形例２に係る薄膜トランジスタの断面図である。 変形例３に係る薄膜トランジスタの断面図である。
以下では、本発明の実施の形態に係る薄膜トランジスタについて、図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する趣旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
（実施の形態）
［１．有機ＥＬ表示装置］
まず、本実施の形態に係る有機ＥＬ表示装置の概要について、図１〜図４を用いて説明する。なお、図１は、本実施の形態に係る薄膜半導体アレイ基板１の構成を示す図である。図２は、本実施の形態に係る有機ＥＬ表示装置１０の一部切り欠き斜視図である。図３は、本実施の形態に係る有機ＥＬ表示装置１０のピクセルバンクの一例を示す図である。図４は、本実施の形態に係る有機ＥＬ表示装置１０における画素回路３１の回路構成を示す図である。
まず、薄膜半導体アレイ基板１は、図１に示すように、複数（図１では２個）の有機ＥＬ表示装置１０を含んでいる。また、複数の有機ＥＬ表示装置１０の各々は、図２に示すように、複数個の薄膜トランジスタが配置されたＴＦＴ基板（ＴＦＴアレイ基板）２０と、下部電極である陽極４１、有機材料からなる発光層であるＥＬ層４２及び透明な上部電極である陰極４３からなる有機ＥＬ素子（発光部）４０との積層構造により構成される。
ＴＦＴ基板２０には複数の画素３０がマトリクス状に配置されており、各画素３０には画素回路３１が設けられている。
有機ＥＬ素子４０は、複数の画素３０の各々に対応して形成されており、各画素３０に設けられた画素回路３１によって各有機ＥＬ素子４０の発光の制御が行われる。有機ＥＬ素子４０は、複数の薄膜トランジスタを覆うように形成された層間絶縁膜（平坦化層）の上に形成される。
また、有機ＥＬ素子４０は、陽極４１と陰極４３との間にＥＬ層４２が配置された構成となっている。陽極４１とＥＬ層４２との間にはさらに正孔輸送層が積層形成され、ＥＬ層４２と陰極４３との間にはさらに電子輸送層が積層形成されている。なお、陽極４１と陰極４３との間には、その他の有機機能層（例えば、正孔注入層、電子注入層など）が設けられていてもよい。
陽極４１の材料としては、例えば、モリブデン、アルミニウム、金、銀、銅などの導電性金属若しくはこれらの合金、ＰＥＤＯＴ：ＰＳＳなどの有機導電性材料、酸化亜鉛、又は、亜鉛添加酸化インジウムなどを用いることができる。陽極４１は、例えば、真空蒸着法、電子ビーム蒸着法、ＲＦスパッタリング法又は印刷法などによって形成される。
ＥＬ層４２は、陽極４１上でバンク（図示せず）の開口部内に画素３０毎又はライン毎に形成される。ＥＬ層４２の材料としては、例えば、Ａｌｑ３（ｔｒｉｓ（８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ）ａｌｕｍｉｎｕｍ）を用いることができる。また、例えば、正孔注入層として銅フタロシアニンを、正孔輸送層としてα−ＮＰＤ（Ｂｉｓ［Ｎ−（１−Ｎａｐｈｔｈｙｌ）−Ｎ−Ｐｈｅｎｙｌ］ｂｅｎｚｉｄｉｎｅ）を、電子輸送層としてオキサゾール誘導体を、電子注入層としてＡｌｑ３を用いることができる。なお、これらの材料は、あくまで一例であって、他の材料を用いてもよい。
陰極４３の材料としては、例えば、ＩＴＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＺｎＯ又はこれらの組み合わせを用いることができる。
各画素３０は、それぞれの画素回路３１によって駆動制御される。また、ＴＦＴ基板２０には、画素３０の行方向に沿って配置される複数のゲート配線（走査線）５０と、ゲート配線５０と交差するように画素３０の列方向に沿って配置される複数のソース配線（信号配線）６０と、ソース配線６０と平行に配置される複数の電源配線（図示せず）とが形成されている。各画素３０は、例えば、直交するゲート配線５０とソース配線６０とによって区画されている。
ゲート配線５０は、各画素回路３１に含まれるスイッチング素子として動作する薄膜トランジスタのゲート電極と行毎に接続されている。ソース配線６０は、各画素回路３１に含まれるスイッチング素子として動作する薄膜トランジスタのソース電極と列毎に接続されている。電源配線は、各画素回路３１に含まれる駆動素子として動作する薄膜トランジスタのドレイン電極と列毎に接続されている。
図３に示すように、有機ＥＬ表示装置１０の各画素３０は、３色（赤色、緑色、青色）のサブ画素３０Ｒ、３０Ｇ、３０Ｂによって構成されており、これらのサブ画素３０Ｒ、３０Ｇ、３０Ｂはそれぞれ、表示面上に複数個がマトリクス状に配列されるように形成されている。各サブ画素３０Ｒ、３０Ｇ、３０Ｂは、バンク２１によって互いに分離されている。
バンク２１は、ゲート配線５０に平行に延びる突条と、ソース配線６０に平行に延びる突条とが互いに交差するように、格子状に形成されている。そして、この突条で囲まれる部分（すなわち、バンク２１の開口部）の各々とサブ画素３０Ｒ、３０Ｇ、３０Ｂの各々とが一対一で対応している。なお、本実施の形態において、バンク２１はピクセルバンクとしたが、ラインバンクとしても構わない。
陽極４１は、ＴＦＴ基板２０上の層間絶縁膜（平坦化層）上でかつバンク２１の開口部内に、サブ画素３０Ｒ、３０Ｇ、３０Ｂ毎に形成されている。同様に、ＥＬ層４２は、陽極４１上でかつバンク２１の開口部内に、サブ画素３０Ｒ、３０Ｇ、３０Ｂ毎に形成されている。透明な陰極４３は、複数のバンク２１上で、かつ、全てのＥＬ層４２（全てのサブ画素３０Ｒ、３０Ｇ、３０Ｂ）を覆うように、連続的に形成されている。
さらに、画素回路３１は、各サブ画素３０Ｒ、３０Ｇ、３０Ｂ毎に設けられており、各サブ画素３０Ｒ、３０Ｇ、３０Ｂと、対応する画素回路３１とは、コンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素３０Ｒ、３０Ｇ、３０Ｂは、ＥＬ層４２の発光色が異なることを除いて同一の構成である。
ここで、画素３０における画素回路３１の回路構成について、図４を用いて説明する。図４は、本実施の形態に係る有機ＥＬ表示装置１０における画素回路３１の構成を示す電気回路図である。
図４に示すように、画素回路３１は、駆動素子として動作する薄膜トランジスタ３２と、スイッチング素子として動作する薄膜トランジスタ３３と、対応する画素３０に表示するためのデータを記憶するキャパシタ３４とで構成される。本実施の形態において、薄膜トランジスタ３２は、有機ＥＬ素子４０を駆動するための駆動トランジスタであり、薄膜トランジスタ３３は、画素３０を選択するためのスイッチングトランジスタである。
薄膜トランジスタ３２は、薄膜トランジスタ３３のドレイン電極３３ｄ及びキャパシタ３４の一端に接続されるゲート電極３２ｇと、電源配線７０に接続されるドレイン電極３２ｄと、キャパシタ３４の他端と有機ＥＬ素子４０の陽極４１とに接続されるソース電極３２ｓと、半導体膜（図示せず）とを備える。薄膜トランジスタ３２は、キャパシタ３４が保持しているデータ電圧に対応する電流を電源配線７０からソース電極３２ｓを通じて有機ＥＬ素子４０の陽極４１に供給する。これにより、有機ＥＬ素子４０では、陽極４１から陰極４３へと駆動電流が流れてＥＬ層４２が発光する。
薄膜トランジスタ３３は、ゲート配線５０に接続されるゲート電極３３ｇと、ソース配線６０に接続されるソース電極３３ｓと、キャパシタ３４の一端及び薄膜トランジスタ３２のゲート電極３２ｇに接続されるドレイン電極３３ｄと、半導体膜（図示せず）とを備える。薄膜トランジスタ３３は、接続されたゲート配線５０及びソース配線６０に所定の電圧が印加されると、ソース−ドレイン間が導通する。これにより、ソース配線６０に印加された電圧がデータ電圧としてキャパシタ３４に保存される。
なお、上記構成の有機ＥＬ表示装置１０では、ゲート配線５０とソース配線６０との交点に位置する画素３０毎に表示制御を行うアクティブマトリクス方式が採用されている。これにより、各画素３０（各サブ画素）の薄膜トランジスタ３２及び３３によって、対応する有機ＥＬ素子４０が選択的に発光し、所望の画像が表示される。
なお、図４では、画素回路３１として、２つの薄膜トランジスタ３２及び３３と１つのキャパシタ３４とを備える、いわゆる２Ｔｒ１Ｃ構成の画素回路について示したが、これに限らない。例えば、画素回路３１は、トランジスタの閾値電圧の補正を行うためのトランジスタなどをさらに備えてもよい。
［２．ＴＦＴ］
以下では、本実施の形態に係るＴＦＴ基板２０に形成される薄膜トランジスタについて、図５を用いて説明する。
本実施の形態に係る薄膜トランジスタ１００は、トップゲート型のＴＦＴである。薄膜トランジスタ１００は、例えば、図４に示す薄膜トランジスタ３２である。すなわち、薄膜トランジスタ１００は、駆動トランジスタとして利用することができる。具体的には、薄膜トランジスタ１００が薄膜トランジスタ３２である場合、ゲート電極１５０がゲート電極３２ｇに、ソース電極１８０ｓがソース電極３２ｓに、ドレイン電極１８０ｄがドレイン電極３２ｄに、それぞれ相当する。
なお、薄膜トランジスタ１００は、例えば、図４に示す薄膜トランジスタ３３でもよい。すなわち、薄膜トランジスタ１００は、スイッチングトランジスタとして利用してもよい。
図５は、本実施の形態に係る薄膜トランジスタ１００の断面図である。図５に示すように、薄膜トランジスタ１００は、基板１１０と、アンダーコート層１２０と、酸化物半導体層１３０と、ゲート絶縁層１４０と、ゲート電極１５０と、酸化アルミニウム層１６０と、層間絶縁層１７０と、ドレイン電極１８０ｄ及びソース電極１８０ｓとを備える。
なお、以降の説明において、「上方」とは、基板１１０を基準としてアンダーコート層１２０側を意味し、具体的には、各層の積層方向を意味する。一方、「下方」とは、基板１１０を基準としてアンダーコート層１２０とは反対側を意味し、具体的には、各層の積層方向の反対方向を意味する。
［２−１．基板］
基板１１０は、例えば、電気絶縁性を有する材料から構成される基板である。例えば、基板１１０は、無アルカリガラス、石英ガラス、高耐熱性ガラスなどのガラス材料、又は、ポリエチレン、ポリプロピレン、ポリイミドなどの樹脂材料から構成される基板である。
なお、基板１１０は、例えば、シート状又はフィルム状の可撓性を有するフレキシブル基板でもよい。基板１１０は、例えば、ポリイミド、ポリエチレンテレフタレート、ポリエチレンナフタレートなどのフィルム材料の単層又は積層で構成されたフレキシブル樹脂基板である。
なお、基板１１０がフレキシブル基板の場合、薄膜トランジスタ１００の製造工程では、基板１１０の裏面にガラス基板などの支持基板が設けられている。例えば、薄膜トランジスタ１００及び有機ＥＬ素子４０を形成した後に、支持基板が基板１１０から剥離されることで、ＴＦＴ基板２０をフレキシブルディスプレイに用いることができる。
［２−２．アンダーコート層］
アンダーコート層１２０は、基板１１０上に設けられた無機層の一例である。アンダーコート層１２０は、基板１１０の表面（酸化物半導体層１３０が形成される側の面）に形成されている。アンダーコート層１２０が設けられることにより、基板１１０に含まれる不純物（例えば、ナトリウム及びリンなど）、又は、大気中の水分などが酸化物半導体層１３０に浸入するのを抑制することができる。これにより、酸化物半導体層１３０の膜質を安定化させて、ＴＦＴ特性を安定化させることができる。
アンダーコート層１２０は、例えば、酸化物絶縁層又は窒化物絶縁層を用いた単層絶縁層又は積層絶縁層である。一例として、アンダーコート層１２０としては、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮｘ）若しくは酸化アルミニウム膜（ＡｌＯｘ）などの単層膜、又は、これらの積層膜を用いることができる。本実施の形態では、アンダーコート層１２０は、複数の絶縁膜を積層することによって形成された積層膜である。アンダーコート層１２０の膜厚は、例えば、１００ｎｍ〜２０００ｎｍである。
［２−３．酸化物半導体層］
酸化物半導体層１３０は、チャネル層として用いられる。具体的には、図５に示すように、酸化物半導体層１３０は、チャネル領域１３１、ソース領域１３２及びドレイン領域１３３を有する。チャネル領域１３１は、ゲート絶縁層１４０を挟んでゲート電極１５０と対向する領域である。ソース領域１３２及びドレイン領域１３３は、チャネル領域１３１より抵抗率が低い低抵抗化領域である。ソース領域１３２及びドレイン領域１３３は、例えば、成膜した酸化物半導体の所定の領域に対して酸素欠損を引き起こすことで形成される。
酸化物半導体層１３０は、基板１１０の上方、具体的には、アンダーコート層１２０上に所定形状で設けられている。酸化物半導体層１３０は、金属の酸化物を主成分として含んでいる。金属は、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）又は亜鉛（Ｚｎ）である。酸化物半導体層１３０としては、例えば、ＩｎＧａＺｎＯ、ＩｎＴｉＺｎＯ、ＺｎＯ、ＩｎＧａＯ、ＩｎＺａＯなどを用いることができる。ＩｎＧａＺｎＯの場合を例にとると、各元素の構成比の一例としては、ＩｎｘＧａｙＺｎｚＯ１．５ｘ＋１．５ｙ＋ｚ（ｘ、ｙ、ｚは整数）である。酸化物半導体層１３０の膜厚は、例えば、１０ｎｍ〜３００ｎｍである。
［２−４．ゲート絶縁層］
ゲート絶縁層１４０は、酸化物半導体層１３０のチャネル領域１３１上に設けられている。本実施の形態では、ゲート絶縁層１４０の側面は、チャネル領域１３１の側面と面一であり、上面視において、ゲート絶縁層１４０の輪郭線とチャネル領域１３１の輪郭線とは略一致している。なお、本実施の形態では、ゲート絶縁層１４０は、酸化物半導体層１３０のチャネル領域１３１上のみに形成されているが、これに限らない。
図５に示すように、ゲート絶縁層１４０は、第１絶縁層１４１と、第２絶縁層１４２とを含む多層構造を有する。
第１絶縁層１４１は、シリコン酸化物を主成分として含み、チャネル領域１３１上に接触して設けられている。第１絶縁層１４１の膜厚は、例えば、５０ｎｍ〜１５０ｎｍである。第１絶縁層１４１は、例えば、屈折率が１．６以下、好ましくは１．５７以下の絶縁層である。
第２絶縁層１４２は、第１絶縁層１４１より酸素含有率が低い絶縁層である。具体的には、第２絶縁層１４２は、酸素を実質的に含まない絶縁層である。例えば、第２絶縁層１４２は、シリコン窒化物を主成分として含んでいる。第２絶縁層１４２の膜厚は、例えば、５０ｎｍ〜１５０ｎｍである。
［２−５．ゲート電極］
ゲート電極１５０は、ゲート絶縁層１４０上に設けられている。本実施の形態では、ゲート電極１５０の側面は、ゲート絶縁層１４０の側面と面一であり、上面視において、ゲート電極１５０の輪郭線とゲート絶縁層１４０の輪郭線とは略一致している。
ゲート電極１５０は、金属などの導電性材料又はその合金などの単層構造又は積層構造の電極である。ゲート電極１５０の材料としては、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）などを用いることができる。ゲート電極１５０の膜厚は、例えば、５０ｎｍ〜３００ｎｍである。
［２−６．酸化アルミニウム層］
酸化アルミニウム層１６０は、酸化物半導体層１３０上に設けられ、かつ、ソース領域１３２及びドレイン領域１３３に接触している。本実施の形態では、酸化アルミニウム層１６０は、酸化物半導体層１３０の上面のうち、ゲート絶縁層１４０によって覆われていない部分に設けられている。具体的には、酸化アルミニウム層１６０は、ソース領域１３２上及びドレイン領域１３３上に設けられている。
より具体的には、酸化アルミニウム層１６０は、ゲート電極１５０の上面及び側面、ゲート絶縁層１４０の側面、並びに、ソース領域１３２及びドレイン領域１３３の各々の上面を覆っている。なお、酸化アルミニウム層１６０は、ゲート電極１５０上には設けられていなくてもよい。
また、酸化アルミニウム層１６０及び層間絶縁層１７０には、所定の領域を貫通するように複数の開口部（コンタクトホール）が形成されている。当該コンタクトホールを介して、ソース領域１３２とソース電極１８０ｓとが電気的及び物理的に接続され、ドレイン領域１３３とドレイン電極１８０ｄとが電気的及び物理的に接続されている。
酸化アルミニウム層１６０は、酸化物半導体層１３０の低抵抗化を促進する低抵抗化促進層である。本実施の形態では、酸化アルミニウム層１６０は、酸化物半導体層１３０のソース領域１３２及びドレイン領域１３３の低抵抗化を促進する。具体的には、酸化アルミニウム層１６０は、ソース領域１３２及びドレイン領域１３３の酸素を引き抜くことで、酸素欠損を発生させる。これにより、ソース領域１３２及びドレイン領域１３３が低抵抗化される。
ソース領域１３２及びドレイン領域１３３はそれぞれ、ソース電極１８０ｓ及びドレイン電極１８０ｄと電気的に接続される領域である。このため、ソース領域１３２及びドレイン領域１３３は、コンタクト抵抗が低いことが好ましい。酸化アルミニウム層１６０がソース領域１３２及びドレイン領域１３３を低抵抗化させるので、コンタクト抵抗が低下し、ＴＦＴ特性を高めることができる。
酸化アルミニウム層１６０の膜厚は、酸化物半導体層１３０から酸素を引き抜くのに十分な厚さであればよく、例えば、１０ｎｍ以上であり、好ましくは、２０ｎｍ以上である。また、酸化アルミニウム層１６０の膜密度は、例えば、２．７ｇ／ｃｍ３以下である。
［２−７．層間絶縁層］
層間絶縁層１７０は、酸化アルミニウム層１６０を覆うように設けられている。具体的には、層間絶縁層１７０は、薄膜トランジスタ１００が形成されている素子領域の全面を覆うように形成されている。
層間絶縁層１７０は、有機物又は無機物を主成分とする材料によって形成される。例えば、層間絶縁層１７０は、シリコン酸化膜（ＳｉＯｘ）、シリコン窒化膜（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯＮｘ）又は酸化アルミニウム膜（ＡｌＯｘ）などの単層膜、又は、積層膜である。このとき、層間絶縁層１７０は、比誘電率が小さい材料を用いて、厚膜に形成してもよい。これにより、ゲート電極１５０とソース電極１８０ｓ又はドレイン電極１８０ｄとの間の寄生容量を低減することができる。
［２−８．ソース電極及びドレイン電極］
ソース電極１８０ｓ及びドレイン電極１８０ｄは、層間絶縁層１７０上に所定形状で形成されている。ソース電極１８０ｓ及びドレイン電極１８０ｄの各々は、酸化物半導体層１３０と電気的に接続されている。
本実施の形態では、ソース電極１８０ｓは、層間絶縁層１７０及び酸化アルミニウム層１６０に形成されたコンタクトホールを介してソース領域１３２と電気的及び物理的に接続されている。また、ドレイン電極１８０ｄは、層間絶縁層１７０及び酸化アルミニウム層１６０に形成されたコンタクトホールを介してドレイン領域１３３と電気的及び物理的に接続されている。
ソース電極１８０ｓ及びドレイン電極１８０ｄは、導電性材料又はその合金などの単層構造又は積層構造の電極である。ソース電極１８０ｓ及びドレイン電極１８０ｄの材料としては、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、銅（Ｃｕ）、チタン（Ｔｉ）、クロム（Ｃｒ）などを用いることができる。ソース電極１８０ｓ及びドレイン電極１８０ｄの膜厚は、例えば、５０ｎｍ〜３００ｎｍである。
［３．ＴＦＴの製造方法］
次に、本実施の形態に係る薄膜トランジスタ１００の製造方法について、図６Ａ〜図６Ｃを用いて説明する。
図６Ａ〜図６Ｃはそれぞれ、本実施の形態に係る薄膜トランジスタ１００の製造方法を示す断面図である。具体的には、図６Ａは、基板１１０の準備工程から第２絶縁膜１４２ａの成膜工程までを示している。図６Ｂは、ゲート金属膜１５０ａの成膜工程から酸化アルミニウム層１６０の形成工程までを示している。図６Ｃは、層間絶縁層１７０の形成工程とコンタクトホール１７１ｓ及び１７１ｄの形成工程とを示している。
まず、図６Ａの（ａ）に示すように、基板１１０を準備する。基板１１０としては、例えば、無アルカリガラスなどのガラス基板を用いるが、樹脂基板、合成石英基板、熱酸化膜付きシリコン基板などを用いてもよい。
次に、図６Ａの（ｂ）に示すように、基板１１０上にアンダーコート層１２０を形成する。例えば、プラズマＣＶＤ法、スパッタリング法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などによって、シリコン窒化膜とシリコン酸化膜との積層膜をアンダーコート層１２０として形成する。
次に、図６Ａの（ｃ）に示すように、基板１１０の上方に酸化物半導体層１３０ａを形成する。具体的には、アンダーコート層１２０上に所定形状の酸化物半導体層１３０ａを形成する。酸化物半導体層１３０ａの材料としては、ＩｎＧａＺｎＯなどの透明アモルファス半導体（ＴＡＯＳ）を用いることができる。例えば、６０ｎｍのＩｎＧａＺｎＯ膜を酸化物半導体層１３０ａとして形成する。
この場合、まず、スパッタリング法、レーザアブレーション法又はプラズマＣＶＤ法などにより、ＩｎＧａＺｎＯからなる酸化物半導体膜を成膜する。具体的には、Ｉｎ、Ｇａ及びＺｎを含むターゲット材（例えば、ＩｎＧａＯ３（ＺｎＯ）４組成を有する多結晶焼結体）を用いて、真空チャンバ内に不活性ガスとしてアルゴンガスを導入すると共に、反応性ガスとして酸素（Ｏ２）を含むガスを導入し、所定のパワー密度の電力をターゲット材に印加する。
その後、成膜した酸化物半導体膜をフォトリソグラフィ法及びウェットエッチング法を用いてパターニングすることにより、図６Ａの（ｃ）に示すように、所定形状に加工された酸化物半導体層１３０ａを形成することができる。酸化物半導体層１３０ａは、所定形状に島化されている。なお、ＩｎＧａＺｎＯのウェットエッチングには、例えば、リン酸（Ｈ３ＰＯ４）、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）及び水（Ｈ２Ｏ）を混合した薬液を用いることができる。
次に、図６Ａの（ｄ）に示すように、酸化物半導体層１３０ａ上に第１絶縁膜１４１ａを成膜する。本実施の形態では、酸化物半導体層１３０ａを覆うように全面にシリコン酸化膜を第１絶縁膜１４１ａとして成膜する。
シリコン酸化膜は、例えば、プラズマＣＶＤ法によって成膜される。具体的には、真空チャンバ内にシランガス（ＳｉＨ４）及び亜酸化窒素ガス（Ｎ２Ｏ）を導入し、プラズマを発生させることで、シリコン酸化膜が形成される。このときのシランガスの割合は、例えば、３．６％以上である。
次に、図６Ａの（ｅ）に示すように、第１絶縁膜１４１ａ上に第２絶縁膜１４２ａを成膜する。本実施の形態では、第１絶縁膜１４１ａを覆うように全面にシリコン窒化膜を第２絶縁膜１４２ａとして成膜する。
シリコン窒化膜は、例えば、プラズマＣＶＤ法によって成膜される。具体的には、真空チャンバ内にシランガス（ＳｉＨ４）、アンモニアガス（ＮＨ３）及び窒素ガス（Ｎ２）を導入し、プラズマを発生させることで、シリコン窒化膜が成膜される。
本実施の形態では、第１絶縁膜１４１ａと第２絶縁膜１４２ａとがそれぞれシリコン酸化膜又はシリコン窒化膜から形成されるので、連続成膜することができる。つまり、第１絶縁膜１４１ａとして必要な膜厚のシリコン酸化膜を形成した後、導入ガスを変化させることで、チャンバ内から成膜中の基板を取り出すことなく、第２絶縁膜１４２ａを連続して形成することができる。
次に、図６Ｂの（ｆ）に示すように、第２絶縁膜１４２ａ上にゲート金属膜１５０ａを成膜する。例えば、スパッタリング法などによって、第２絶縁膜１４２ａ上に、Ｔｉ／Ａｌ／Ｔｉの積層膜をゲート金属膜１５０ａとして成膜する。
次に、図６Ｂの（ｇ）に示すように、ゲート金属膜１５０ａ、第１絶縁膜１４１ａ及び第２絶縁膜１４２ａを加工することにより、ゲート電極１５０、並びに、第１絶縁層１４１及び第２絶縁層１４２の多層構造を含むゲート絶縁層１４０を形成する。これにより、酸化物半導体層１３０ａの一部（具体的には、ソース領域１３２及びドレイン領域１３３となる部分）を露出させる。
具体的には、まず、フォトリソグラフィ法及びエッチング法によって、ゲート金属膜１５０ａをパターニングすることにより、第２絶縁膜１４２ａ上に所定形状のゲート電極１５０を形成する。Ｔｉ／Ａｌ／Ｔｉの積層膜であるゲート金属膜１５０ａのエッチングは、例えば、六フッ化硫黄（ＳＦ６）、酸素（Ｏ２）、三塩化ホウ素（ＢＣｌ３）などのガスを用いた反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチングによって行うことができる。
続いて、ゲート電極１５０をマスクとして、第２絶縁膜１４２ａ及び第１絶縁膜１４１ａをパターニングすることで、自己整合的に、ゲート電極１５０と平面視形状が略同じゲート絶縁層１４０を形成する。例えば、シリコン窒化膜である第２絶縁膜１４２ａ及びシリコン酸化膜である第１絶縁膜１４１ａのエッチングは、四フッ化炭素（ＣＦ４）及び酸素ガス（Ｏ２）などのガスを用いたドライエッチングによって行うことができる。本実施の形態では、例えば、ドライエッチングによって、ゲート金属膜１５０ａの加工と、第２絶縁膜１４２ａの加工と、第１絶縁膜１４１ａの加工とをこの順で連続して行うことができる。なお、第２絶縁膜１４２ａ（シリコン窒化膜）は、例えば、リン酸（Ｈ３ＰＯ４）液を用いたウェットエッチングによって加工してもよい。第１絶縁膜１４１ａ（シリコン酸化膜）は、フッ酸（ＨＦ）液を用いたウェットエッチングによって加工してもよい。
次に、図６Ｂの（ｈ）に示すように、酸化物半導体層１３０ａ上に、酸化アルミニウム層１６０を形成する。酸化物半導体層１３０ａ上に酸化アルミニウム層１６０を形成することで、酸化物半導体層１３０ａの、酸化アルミニウム層１６０に接触する領域を低抵抗化する。これにより、酸化物半導体層１３０には、低抵抗化されたソース領域１３２及びドレイン領域１３３が形成される。
本実施の形態では、全面に酸化アルミニウム層１６０を成膜する。具体的には、ゲート電極１５０の上面及び側面、ゲート絶縁層１４０（第１絶縁層１４１及び第２絶縁層１４２）の側面、並びに、ソース領域１３２及びドレイン領域１３３の上面を覆うように、酸化アルミニウム層１６０を形成する。例えば、反応性スパッタリングによって、３０ｎｍの酸化アルミニウム層１６０を形成する。
なお、酸化アルミニウム層１６０を形成する前に、加熱（アニール）処理を行ってもよい。これにより、これまでのプロセスによってダメージを受けた酸化物半導体層１３０ａのダメージを回復させることができる。
次に、図６Ｃの（ｉ）に示すように、酸化アルミニウム層１６０を覆うように、層間絶縁層１７０を形成する。例えば、プラズマＣＶＤ法によって２００ｎｍのシリコン酸化膜を層間絶縁層１７０として形成する。
次に、図６Ｃの（ｊ）に示すように、ソース領域１３２及びドレイン領域１３３の各々の一部を露出させるように、層間絶縁層１７０及び酸化アルミニウム層１６０に開口部（コンタクトホール１７１ｓ及び１７１ｄ）を形成する。具体的には、フォトリソグラフィ法及びエッチング法によって、層間絶縁層１７０及び酸化アルミニウム層１６０の一部をエッチング除去することによって、ソース領域１３２及びドレイン領域１３３上にコンタクトホール１７１ｓ及び１７１ｄを形成する。
例えば、シリコン酸化膜である層間絶縁層１７０は、四フッ化炭素（ＣＦ４）及び酸素ガス（Ｏ２）を用いたドライエッチングによって一部を除去することができる。酸化アルミニウム層１６０は、三塩化ホウ素（ＢＣｌ３）などのガスを用いたドライエッチングによって一部を除去することができる。なお、酸化アルミニウム層１６０は、例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ）水溶液を用いたウェットエッチングによって一部が除去されてもよい。
最後に、コンタクトホール１７１ｓ及び１７１ｄを介して、ソース領域１３２に電気的及び物理的に接続されたソース電極１８０ｓと、ドレイン領域１３３に電気的及び物理的に接続されたドレイン電極１８０ｄとを形成する。具体的には、まず、コンタクトホール１７１ｓ及び１７１ｄを埋めるようにして、層間絶縁層１７０上に金属膜（ソースドレイン金属膜）をスパッタリング法などによって成膜する。成膜した金属膜を、フォトリソグラフィ法及びウェットエッチング法を用いてパターニングすることにより、所定形状のソース電極１８０ｓ及びドレイン電極１８０ｄを形成する。例えば、合計膜厚が５００ｎｍのＭｏＷ／Ａｌ／ＭｏＷの３層構造の金属膜をソース電極１８０ｓ及びドレイン電極１８０ｄとして形成した。
以上のようにして、図５に示す薄膜トランジスタ１００を製造することができる。
［４．効果など］
ここで、図７〜図１１を用いて、本実施の形態に係る薄膜トランジスタ１００の効果について説明する。
［４−１．比較例］
まず、比較例に係る薄膜トランジスタ１００ｘの特性を測定した結果について、図７〜図９を用いて説明する。図７は、比較例に係る薄膜トランジスタ１００ｘの断面図である。図７に示すように、比較例に係る薄膜トランジスタ１００ｘは、ゲート絶縁層１４０ｘがシリコン窒化物又はシリコン酸化物を主成分として含む単層構造を有する点を除いて、実施の形態に係る薄膜トランジスタ１００と同じである。
ここでは、ゲート絶縁層１４０ｘの膜質が異なる２種類（比較例１及び２）の薄膜トランジスタ１００ｘを製作し、各々のドレイン電流特性及び耐圧特性について測定した。具体的には、比較例１及び２に係るゲート絶縁層１４０ｘはそれぞれ、膜厚２００ｎｍのシリコン窒化膜及びシリコン酸化膜である。
図８は、比較例に係る薄膜トランジスタ１００ｘのドレイン電流特性を示す図である。図８の（ａ）及び（ｂ）はそれぞれ、比較例１及び２（シリコン窒化膜及びシリコン酸化膜）に係る薄膜トランジスタ１００ｘのドレイン電流特性を示している。なお、（ａ）及び（ｂ）の各図に示される複数のグラフは、面内における測定点（具体的には１６点）毎の結果を示している。これは、後述する図９〜図１１についても同様である。
図８の（ｂ）に示すように、ゲート絶縁層１４０ｘがシリコン酸化膜である場合、薄膜トランジスタ１００ｘは、閾値電圧が０Ｖ付近にあり、良好なドレイン電流特性が得られた。一方で、図８の（ａ）に示すように、ゲート絶縁層１４０ｘがシリコン窒化膜である場合、明確な線形領域及び飽和領域が確認されず、ゲート電圧によらずにドレイン電流が流れており、閾値電圧が大きく下がってしまっていることが分かる。ゲート絶縁層１４０ｘがシリコン窒化膜である場合には、ゲート絶縁層１４０ｘに含まれる水素原子の影響で酸化物半導体層１３０のチャネル領域１３１が低抵抗化したために閾値電圧の低下を招いたと考えられる。
以上のことから、ゲート絶縁層１４０ｘとしてシリコン酸化膜を形成した場合には薄膜トランジスタ１００ｘのドレイン電流特性が良くなることが分かる。
図９は、比較例に係る薄膜トランジスタ１００ｘの耐圧特性を示す図である。図９の（ａ）及び（ｂ）はそれぞれ、比較例１及び２（シリコン窒化膜及びシリコン酸化膜）に係る薄膜トランジスタ１００ｘの耐圧特性を示している。
比較例に係る薄膜トランジスタ１００ｘでは、図７に示すように、ゲート絶縁層１４０ｘの側面が酸化アルミニウム層１６０に接触している。このため、ゲート絶縁層１４０ｘがシリコン酸化膜である場合には、酸化アルミニウム層１６０によってゲート絶縁層１４０ｘから酸素が引き抜かれ、ゲート絶縁層１４０ｘの側面付近の酸素含有率が低くなる。このため、側面付近では、シリコン酸化膜の絶縁性が低くなり、リーク電流が流れやすくなる。これにより、図９の（ｂ）に示すように、シリコン酸化膜をゲート絶縁層１４０ｘとして備える薄膜トランジスタ１００ｘの耐圧が低くなる。
一方で、ゲート絶縁層１４０ｘがシリコン窒化膜である場合には、そもそも引き抜かれる酸素をゲート絶縁層１４０ｘが含まないため、ゲート絶縁層１４０ｘの絶縁性はほとんど変化しない。したがって、図９の（ａ）に示すように、シリコン窒化膜をゲート絶縁層１４０ｘとして備える薄膜トランジスタ１００ｘでは、良好な耐圧特性が得られた。
以上のことから、ゲート絶縁層１４０ｘとしてシリコン酸化膜を形成した場合には薄膜トランジスタ１００ｘの耐圧特性が悪くなる。
このように、比較例に係る薄膜トランジスタ１００ｘでは、ドレイン電流特性と耐圧特性とがトレードオフの関係にあるため、閾値電圧の低下の抑制と、耐圧の向上とを同時に実現することができない。
［４−２．実施例］
上述した比較例に対して、本実施の形態に係る薄膜トランジスタ１００は、図５に示したように、ゲート絶縁層１４０が第１絶縁層１４１と第２絶縁層１４２とを含む多層構造を有する。以下では、実施例に係る薄膜トランジスタ１００の特性を測定した結果について、図１０及び図１１を用いて説明する。
実施例に係る薄膜トランジスタ１００では、第１絶縁層１４１は、シリコン酸化膜から形成され、第２絶縁層１４２は、シリコン窒化膜から形成される。なお、シリコン酸化膜を形成するときのシランガスの割合（＝ＳｉＨ４／（ＳｉＨ４＋Ｎ２Ｏ））は、３．６％とした。
ここでは、第１絶縁層１４１と第２絶縁層１４２との膜厚が異なる３種類（実施例１〜３）の薄膜トランジスタ１００を製作し、各々のドレイン電流特性及び耐圧特性について測定した。実施例１に係る薄膜トランジスタ１００は、第１絶縁層１４１の膜厚が第２絶縁層１４２の膜厚より大きく、具体的には、第１絶縁層１４１の膜厚が１５０ｎｍであり、第２絶縁層１４２の膜厚が５０ｎｍである。実施例２に係る薄膜トランジスタ１００は、第１絶縁層１４１の膜厚と第２絶縁層１４２の膜厚とが等しく、具体的には、それぞれの膜厚が１００ｎｍである。実施例３に係る薄膜トランジスタ１００は、第１絶縁層１４１の膜厚が第２絶縁層１４２より小さく、具体的には、第１絶縁層１４１の膜厚が５０ｎｍであり、第２絶縁層１４２の膜厚が１５０ｎｍである。
図１０は、実施例に係る薄膜トランジスタ１００のドレイン電流特性を示す図である。図１０の（ａ）〜（ｃ）はそれぞれ、実施例１〜３に係る薄膜トランジスタ１００のドレイン電流特性を示している。
図１０に示すように、実施例１〜３のいずれの場合も線形領域と飽和領域とが確認された。実施例１〜３に係る薄膜トランジスタ１００の閾値電圧は、この順で低くなっている。例えば、実施例１に係る薄膜トランジスタ１００の閾値電圧は、０Ｖより高く、実施例３に係る薄膜トランジスタ１００の閾値電圧は、０Ｖより低い。
このように、第１絶縁層１４１の膜厚が小さい程、閾値電圧は低くなっていることが分かる。したがって、閾値電圧の低下を抑制するためには、第１絶縁層１４１の膜厚を大きくすればよいことが分かる。
本実施の形態に係る薄膜トランジスタ１００では、酸化物半導体層１３０の直上の絶縁膜である第１絶縁層１４１は、シリコン酸化膜から形成されている。シリコン酸化膜は、シリコン窒化膜に比べて水素をほとんど含まない。このため、酸化物半導体層１３０のチャネル領域１３１の低抵抗化が抑制される。
なお、上述したように、シリコン酸化膜の形成は、シランガス及び亜酸化窒素ガスを用いたプラズマＣＶＤによって行われる。このとき、シランガスの割合が低い場合（例えば、１．２％以下）には、シリコン酸化膜の成膜時にＮ２Ｏプラズマによってチャネル領域１３１が曝される量が多くなる。これにより、チャネル領域１３１に酸素欠損が発生し、チャネル領域１３１が低抵抗化する恐れがある。
このため、第１絶縁層１４１は、シランガスの割合が大きい導入ガス（例えば、３．６％以上）を用いて成膜される。これにより、酸化物半導体層１３０のチャネル領域１３１がＮ２Ｏプラズマに曝される量を抑制することができる。よって、チャネル領域１３１の低抵抗化を抑制し、閾値電圧の低下を抑制することができる。
図１１は、実施例に係る薄膜トランジスタ１００の耐圧特性を示す図である。図１１の（ａ）〜（ｃ）はそれぞれ、実施例１〜３に係る薄膜トランジスタ１００の耐圧特性を示している。
図１１の（ａ）に示すように、実施例１に係る薄膜トランジスタ１００では、約３０Ｖ以上のゲート電圧を印加したときにゲート電流が流れた箇所が一点のみ存在している。これを除いた他の１５点の実施例１に係る薄膜トランジスタ１００、並びに、実施例２及び３に係る薄膜トランジスタ１００では、５０Ｖのゲート電圧を印加したときにもゲート電流はほとんど流れていないことが分かる。
本実施の形態では、第１絶縁層１４１上にシリコン窒化膜である第２絶縁層１４２が形成されている。第２絶縁層１４２の側面と酸化アルミニウム層１６０とが接触したとしても、第２絶縁層１４２には引き抜かれる酸素がほとんど含まれていないため、第２絶縁層１４２の絶縁性はほとんど変わらない。このように、第２絶縁層１４２の側面近傍での絶縁性を確保することができるので、薄膜トランジスタ１００の耐圧を高めることができる。
［５．まとめ］
以上のように、本実施の形態に係る薄膜トランジスタ１００は、チャネル領域１３１、並びに、チャネル領域１３１より抵抗率が低いソース領域１３２及びドレイン領域１３３を有する酸化物半導体層１３０と、酸化物半導体層１３０のチャネル領域１３１上に設けられたゲート絶縁層１４０と、ゲート絶縁層１４０上に設けられたゲート電極１５０と、ゲート絶縁層１４０の側面、並びに、ソース領域１３２及びドレイン領域１３３を覆う酸化アルミニウム層１６０とを備え、ゲート絶縁層１４０は、第１絶縁層１４１と第２絶縁層１４２とを含む多層構造を有し、第１絶縁層１４１は、シリコン酸化物を主成分として含み、チャネル領域１３１上に接触して設けられている。例えば、第２絶縁層１４２は、第１絶縁層１４１より酸素含有率が低い絶縁層である。例えば、第２絶縁層１４２は、シリコン窒化膜を主成分として含む。
これにより、第１絶縁層１４１はシリコン酸化膜であり、水素原子の含有量が少ないので、チャネル領域１３１が低抵抗化するのを抑制することができる。よって、閾値電圧の低下を抑制することができる。
また、本実施の形態に係る薄膜トランジスタ１００では、第２絶縁層１４２は、第１絶縁層１４１より酸素含有率が低い絶縁層であり、例えば、シリコン窒化膜などの酸素を実質的に含まない絶縁層である。このため、第２絶縁層１４２の側面から酸化アルミニウム層１６０による酸素の引き抜きが実質的に行われない。したがって、酸化アルミニウム層１６０と第２絶縁層１４２とが接触した場合でも、第２絶縁層１４２の絶縁性は保たれる。したがって、薄膜トランジスタ１００の耐圧を高めることができる。
また、例えば、チャネル領域１３１、ゲート絶縁層１４０及びゲート電極１５０の各々の側面は、略面一である。
これにより、ゲート絶縁層１４０及びゲート電極１５０を自己整合的に形成することができるので、薄膜トランジスタ１００の特性ばらつきを抑えることができ、信頼性を高めることができる。マスク合わせなどの工程を削減することができるので、低コストで薄膜トランジスタ１００を製造することができる。
（変形例１）
以下では、上記の実施の形態の変形例１について説明する。
図１２は、本変形例に係る薄膜トランジスタ２００の断面図である。図５に示す実施の形態に係る薄膜トランジスタ１００と比較して、薄膜トランジスタ２００は、ゲート絶縁層１４０の代わりにゲート絶縁層２４０を備える点が相違する。以下では、相違点を中心に説明し、同じ点については、説明を省略又は簡略化する。
ゲート絶縁層２４０は、図１２に示すように、第１絶縁層１４１と、第２絶縁層２４２との多層構造を有する。
第２絶縁層２４２は、第１絶縁層１４１より酸素含有率が高いシリコン酸化物を主成分として含んでいる。例えば、第２絶縁層２４２は、酸素リッチなシリコン酸化膜から形成されている。第２絶縁層２４２の膜厚は、例えば、５０ｎｍ〜１５０ｎｍである。第２絶縁層２４２は、例えば、屈折率が１．５８以上の絶縁層である。
酸素リッチなシリコン酸化膜は、例えば、プラズマＣＶＤ法によって成膜される。具体的には、真空チャンバ内にシランガス（ＳｉＨ４）及び亜酸化窒素ガス（Ｎ２Ｏ）を導入し、プラズマを発生させることで、シリコン酸化膜が形成される。このときのシランガスの割合は、例えば、１．２％以下である。なお、シランガスの割合が低い程、形成されるシリコン酸化膜の酸素含有率が高くなる。本変形例では、第１絶縁層１４１を形成する際に導入するガスに含まれるシランガスの割合よりも、第２絶縁層２４２を形成する際に導入するガスに含まれるシランガスの割合の方が小さい。
本変形例では、第１絶縁層１４１と第２絶縁層２４２とがシリコン酸化膜から形成されるので、連続成膜することができる。つまり、第１絶縁層１４１として必要な膜厚のシリコン酸化膜を成膜した後、シランガスの割合を変化させることで、チャンバ内から成膜中の基板を取り出すことなく、酸素リッチなシリコン酸化膜を連続して成膜することができる。
成膜されたシリコン酸化膜は、例えば、ドライエッチング又はウェットエッチングによって加工される。ドライエッチングは、例えば、四フッ化炭素（ＣＦ４）及び酸素ガス（Ｏ２）などのガスを用いたＲＩＥによって行われる。また、ウェットエッチングは、例えば、フッ酸（ＨＦ）液を用いて行われる。
本変形例に係る薄膜トランジスタ２００では、第１絶縁層１４１は、酸素含有率が低いシリコン酸化膜であり、シランガスの割合が高い導入ガスを用いたプラズマＣＶＤ法によって形成される。したがって、第１絶縁層１４１の成膜時に、チャネル領域１３１がＮ２Ｏプラズマに曝されて低抵抗化するのを抑制することができる。よって、閾値電圧の低下を抑制することができる。
また、第２絶縁層２４２は、第１絶縁層１４１より酸素含有率が高いシリコン酸化物を主成分として含むので、耐圧を高めることができる。特に、本変形例のように、ゲート絶縁層２４０の側面と酸化アルミニウム層１６０とが接触している場合には、酸化アルミニウム層１６０によってゲート絶縁層２４０から酸素が引き抜かれるので、耐圧が低下しやすくなる。
本変形例では、第２絶縁層２４２の酸素含有率が高いので、第２絶縁層２４２の側面近傍での低抵抗化が抑制される。つまり、酸化アルミニウム層１６０による酸素の引き抜きがあったとしても、第２絶縁層２４２の絶縁性を確保することができる。したがって、本変形例に係る薄膜トランジスタ２００では、耐圧の低下が抑制される。
（変形例２）
次に、上記の実施の形態の変形例２について説明する。
図１３は、本変形例に係る薄膜トランジスタ３００の断面図である。図５に示す実施の形態に係る薄膜トランジスタ１００と比較して、薄膜トランジスタ３００は、ゲート絶縁層１４０の代わりにゲート絶縁層３４０を備える点が相違する。以下では、相違点を中心に説明し、同じ点については、説明を省略又は簡略化する。
ゲート絶縁層３４０は、図１３に示すように、第１絶縁層１４１と、第２絶縁層３４２との多層構造を有する。
第２絶縁層３４２は、第１絶縁層１４１より酸素との結合エネルギーが高い絶縁層である。具体的には、第２絶縁層３４２は、酸化アルミニウム層１６０と接触した場合に、第１絶縁層１４１よりも酸素が引き抜かれにくい絶縁層である。例えば、第２絶縁層３４２は、酸化アルミニウム、フッ素添加シリコン酸化物、炭素添加シリコン酸化物、又は、シリコン酸窒化物を主成分として含んでいる。第２絶縁層３４２の膜厚は、例えば、５０ｎｍ〜１５０ｎｍである。
第２絶縁層３４２は、例えば、プラズマＣＶＤ法又はスパッタリング法などによって、酸化アルミニウム膜又はフッ素添加シリコン酸化膜などの絶縁膜が成膜される。成膜された絶縁膜は、例えば、ドライエッチング又はウェットエッチングによって加工される。ドライエッチングに用いる導入ガス、又は、ウェットエッチングに用いる薬液は、成膜した絶縁膜の種別に応じて適宜選択することができる。
このように、本変形例に係る薄膜トランジスタ３００によれば、酸化物半導体層１３０のチャネル領域１３１は、上記の実施の形態と同様に、第１絶縁層１４１によって覆われている。これにより、上記の実施の形態と同様に、チャネル領域１３１の低抵抗化が抑制され、閾値電圧の低下を抑制することができる。
また、本変形例に係る薄膜トランジスタ３００では、第２絶縁層３４２は、酸素が引き抜かれにくい絶縁層である。このため、第２絶縁層３４２の側面から酸化アルミニウム層１６０による酸素の引き抜きが行われにくく、第２絶縁層３４２の絶縁性を保つことができる。したがって、薄膜トランジスタ３００の耐圧を高めることができる。
（変形例３）
次に、上記の実施の形態の変形例３について説明する。
図１４は、本変形例に係る薄膜トランジスタ４００の断面図である。図５に示す実施の形態に係る薄膜トランジスタ１００と比較して、薄膜トランジスタ４００は、ゲート絶縁層１４０の代わりにゲート絶縁層４４０を備える点が相違する。以下では、相違点を中心に説明し、同じ点については、説明を省略又は簡略化する。
ゲート絶縁層４４０は、図１４に示すように、第１絶縁層１４１と、第３絶縁層４４３と、第２絶縁層１４２との多層構造を有する。
第３絶縁層４４３は、第１絶縁層１４１と第２絶縁層１４２との間に積層されている。第３絶縁層４４３は、例えば、変形例２と同様に、第１絶縁層１４１より酸素との結合エネルギーが高い絶縁層である。例えば、第３絶縁層４４３は、酸化アルミニウム膜である。
第２絶縁層１４２は、シリコン窒化物を主成分として含むので、内部に水素を含んでいる。このため、第２絶縁層１４２は、第１絶縁層１４１を介して酸化物半導体層１３０のチャネル領域１３１に水素を供給する水素供給源となる恐れがある。
これに対して、本変形例に係る薄膜トランジスタ４００では、酸化アルミニウム膜が第３絶縁層４４３として設けられているので、水素の透過を抑制することができる。したがって、第３絶縁層４４３は、第２絶縁層１４２から第１絶縁層１４１を介してチャネル領域１３１に水素が浸入するのを抑制することができる。
なお、本変形例では、第３絶縁層４４３は、例えば、変形例１に係る第２絶縁層２４２と同様に、第１絶縁層１４１より酸素含有率の高いシリコン酸化物を主成分として含んでいてもよい。また、第３絶縁層４４３は、第２絶縁層１４２上に積層されていてもよい。また、ゲート絶縁層４４０は、３層に限らず、４層以上の多層構造を有してもよい。
（その他）
以上、本発明に係る薄膜トランジスタについて、上記実施の形態及びその変形例に基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。
例えば、上記の実施の形態では、ソース領域１３２及びドレイン領域１３３を低抵抗化させるために酸化アルミニウム層１６０を形成したが、これに限らない。例えば、酸化物半導体層１３０から酸素を引き抜くことができる別の金属酸化物層を形成してもよい。
具体的には、酸化アルミニウム層１６０の代わりに形成される金属酸化物層は、酸化物半導体層１３０に含まれる第１金属より、酸素との結合解離エネルギーが高い第２金属の酸化物を主成分として含んでいる。第２金属は、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）又はタングステン（Ｗ）である。
なお、第１金属と酸素との結合解離エネルギーは、以下の通りである。具体的には、インジウム（Ｉｎ）と酸素との結合解離エネルギーは、３６０ｋＪ／ｍｏｌである。亜鉛（Ｚｎ）と酸素との結合解離エネルギーは、２８４ｋＪ／ｍｏｌである。ガリウム（Ｇａ）と酸素との結合解離エネルギーは、２８５ｋＪ／ｍｏｌである。
一方で、第２金属と酸素との結合解離エネルギーは、以下の通りである。具体的には、アルミニウム（Ａｌ）と酸素との結合解離エネルギーは、５１２ｋＪ／ｍｏｌである。チタン（Ｔｉ）と酸素との結合解離エネルギーは、６６２ｋＪ／ｍｏｌである。モリブデン（Ｍｏ）と酸素との結合解離エネルギーは、６０７ｋＪ／ｍｏｌである。タングステン（Ｗ）と酸素との結合解離エネルギーは、６５３ｋＪ／ｍｏｌである。
したがって、例えば、金属酸化物層として、酸化モリブデン層、酸化チタン層、酸化タングステン層などを形成してもよい。
また、例えば、上記の実施の形態では、薄膜トランジスタ１００が有機ＥＬ表示装置１０の駆動回路に利用される例について示したが、液晶ディスプレイなどの駆動回路に利用されてもよい。
その他、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
本発明に係る薄膜トランジスタは、例えば、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置、デジタルカメラなどの固体撮像装置、又は、その他様々な電気機器に広く利用することができる。
１ 薄膜半導体アレイ基板
１０ 有機ＥＬ表示装置
２０ ＴＦＴ基板
２１ バンク
３０ 画素
３０Ｂ、３０Ｇ、３０Ｒ サブ画素
３１ 画素回路
３２、３３、１００、１００ｘ、２００、３００、４００ 薄膜トランジスタ
３２ｄ、３３ｄ、１８０ｄ ドレイン電極
３２ｇ、３３ｇ、１５０ ゲート電極
３２ｓ、３３ｓ、１８０ｓ ソース電極
３４ キャパシタ
４０ 有機ＥＬ素子
４１ 陽極
４２ ＥＬ層
４３ 陰極
５０ ゲート配線
６０ ソース配線
７０ 電源配線
１１０ 基板
１２０ アンダーコート層
１３０、１３０ａ 酸化物半導体層
１３１ チャネル領域
１３２ ソース領域
１３３ ドレイン領域
１４０、１４０ｘ、２４０、３４０、４４０ ゲート絶縁層
１４１ 第１絶縁層
１４１ａ 第１絶縁膜
１４２、２４２、３４２ 第２絶縁層
１４２ａ 第２絶縁膜
１５０ａ ゲート金属膜
１６０ 酸化アルミニウム層
１７０ 層間絶縁層
１７１ｄ、１７１ｓ コンタクトホール
４４３ 第３絶縁層

Claims (8)

  1. チャネル領域、並びに、当該チャネル領域より抵抗率が低いソース領域及びドレイン領域を有する酸化物半導体層と、
    前記酸化物半導体層の前記チャネル領域上に設けられたゲート絶縁層と、
    前記ゲート絶縁層上に設けられたゲート電極と、
    前記ゲート絶縁層の側面、並びに、前記ソース領域及び前記ドレイン領域を覆う酸化アルミニウム層とを備え、
    前記ゲート絶縁層は、第１絶縁層と第２絶縁層とを含む多層構造を有し、
    前記第１絶縁層は、シリコン酸化物を主成分として含み、前記チャネル領域上に接触して設けられている
    薄膜トランジスタ。
  2. 前記第２絶縁層は、前記第１絶縁層より酸素含有率が低い絶縁層である
    請求項１に記載の薄膜トランジスタ。
  3. 前記第２絶縁層は、シリコン窒化物を主成分として含む
    請求項２に記載の薄膜トランジスタ。
  4. 前記第２絶縁層は、前記第１絶縁層より酸素との結合エネルギーが高い絶縁層である
    請求項１に記載の薄膜トランジスタ。
  5. 前記第２絶縁層は、酸化アルミニウム、フッ素添加シリコン酸化物、炭素添加シリコン酸化物、又は、シリコン酸窒化物を主成分として含む
    請求項４に記載の薄膜トランジスタ。
  6. 前記第２絶縁層は、前記第１絶縁層より酸素含有率が高いシリコン酸化物を主成分として含む
    請求項１に記載の薄膜トランジスタ。
  7. 前記ゲート絶縁層は、さらに、前記第１絶縁層と前記第２絶縁層との間に積層された第３絶縁層を含む
    請求項１〜６のいずれか１項に記載の薄膜トランジスタ。
  8. 前記チャネル領域、前記ゲート絶縁層及び前記ゲート電極の各々の側面は、略面一である
    請求項１〜７のいずれか１項に記載の薄膜トランジスタ。
JP2016060913A 2016-03-24 2016-03-24 薄膜トランジスタ Pending JP2017175022A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016060913A JP2017175022A (ja) 2016-03-24 2016-03-24 薄膜トランジスタ
US15/468,042 US10276722B2 (en) 2016-03-24 2017-03-23 Thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016060913A JP2017175022A (ja) 2016-03-24 2016-03-24 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JP2017175022A true JP2017175022A (ja) 2017-09-28

Family

ID=59897306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016060913A Pending JP2017175022A (ja) 2016-03-24 2016-03-24 薄膜トランジスタ

Country Status (2)

Country Link
US (1) US10276722B2 (ja)
JP (1) JP2017175022A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034577A (ja) * 2019-08-26 2021-03-01 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7007080B2 (ja) * 2016-07-19 2022-02-10 株式会社ジャパンディスプレイ Ｔｆｔ回路基板
JP7109902B2 (ja) * 2017-10-26 2022-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN109037345B (zh) * 2018-07-27 2022-06-07 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板以及显示装置
CN109638018A (zh) * 2018-12-03 2019-04-16 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其显示器件
JP2020129635A (ja) * 2019-02-12 2020-08-27 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
US11605723B2 (en) * 2020-07-28 2023-03-14 Micron Technology, Inc. Transistors and memory arrays

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086808A (ja) * 2001-09-10 2003-03-20 Masashi Kawasaki 薄膜トランジスタおよびマトリクス表示装置
JP2007073563A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP2007073561A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP2011228622A (ja) * 2010-03-30 2011-11-10 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2015065426A (ja) * 2013-08-30 2015-04-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186553A (ja) 1997-12-17 1999-07-09 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP2000323717A (ja) 1999-05-13 2000-11-24 Toshiba Corp 薄膜トランジスタおよびこの薄膜トランジスタの製造方法
JP4882256B2 (ja) 2004-12-06 2012-02-22 凸版印刷株式会社 薄膜トランジスタ
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101258607B (zh) 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6108898B2 (ja) 2013-03-19 2017-04-05 株式会社東芝 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法
JP2016100585A (ja) * 2014-11-26 2016-05-30 株式会社Ｊｏｌｅｄ 半導体装置およびその製造方法、ならびに表示装置および電子機器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086808A (ja) * 2001-09-10 2003-03-20 Masashi Kawasaki 薄膜トランジスタおよびマトリクス表示装置
JP2007073563A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP2007073561A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP2011228622A (ja) * 2010-03-30 2011-11-10 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2015065426A (ja) * 2013-08-30 2015-04-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021034577A (ja) * 2019-08-26 2021-03-01 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
JP7412924B2 (ja) 2019-08-26 2024-01-15 株式会社ジャパンディスプレイ 半導体装置および半導体装置の製造方法
US11894387B2 (en) 2019-08-26 2024-02-06 Japan Display Inc. Semiconductor device

Also Published As

Publication number Publication date
US20170278974A1 (en) 2017-09-28
US10276722B2 (en) 2019-04-30

Similar Documents

Publication Publication Date Title
US10644165B2 (en) Thin-film transistor, method of fabricating thin-film transistor, and display device
US10276722B2 (en) Thin film transistor
JP5948427B2 (ja) 薄膜半導体基板、発光パネル及び薄膜半導体基板の製造方法
US10811631B2 (en) Thin film transistor element substrate, method of producing the substrate, and organic EL display device including the thin film transistor element substrate
WO2015029286A1 (ja) 薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板
TW201413975A (zh) 薄膜電晶體陣列基板及其製造方法
KR20110113568A (ko) 박막 트랜지스터 및 표시 장치 및 전자 기기
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
US10249761B2 (en) Thin-film transistor substrate
US9893193B2 (en) Thin-film transistor including a gate electrode with a side wall insulating layer and display device
JP2015149467A (ja) 薄膜トランジスタ基板の製造方法
JP6331052B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
JP2017191838A (ja) 薄膜トランジスタ基板
JPWO2014196107A1 (ja) 薄膜トランジスタ素子とその製造方法及び表示装置
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
JP2016111104A (ja) 薄膜半導体基板の製造方法
KR20190056479A (ko) 유기 발광 표시 장치
JP6263721B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法及び有機ｅｌ表示装置
JP6500202B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2021013021A (ja) ディスプレイ装置
JP2017191834A (ja) 薄膜トランジスタ基板
US20170207326A1 (en) Method of manufacturing thin-film transistor substrate
JP6500203B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2016038823A1 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR20130027023A (ko) 표시 장치, 표시 장치에 사용되는 박막 트랜지스터, 및 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191001