JP2015065426A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2015065426A
JP2015065426A JP2014169001A JP2014169001A JP2015065426A JP 2015065426 A JP2015065426 A JP 2015065426A JP 2014169001 A JP2014169001 A JP 2014169001A JP 2014169001 A JP2014169001 A JP 2014169001A JP 2015065426 A JP2015065426 A JP 2015065426A
Authority
JP
Japan
Prior art keywords
film
semiconductor film
transistor
oxide semiconductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014169001A
Other languages
English (en)
Other versions
JP2015065426A5 (ja
JP6522300B2 (ja
Inventor
宮入　秀和
Hidekazu Miyairi
秀和 宮入
一哉 花岡
Kazuya Hanaoka
一哉 花岡
英 本堂
Suguru Hondo
英 本堂
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014169001A priority Critical patent/JP6522300B2/ja
Publication of JP2015065426A publication Critical patent/JP2015065426A/ja
Publication of JP2015065426A5 publication Critical patent/JP2015065426A5/ja
Application granted granted Critical
Publication of JP6522300B2 publication Critical patent/JP6522300B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】高い動作速度を有する半導体装置を提供する。または、優れたスイッチング特性を有する半導体装置を提供する。または、集積度の高い半導体装置を提供する。または、微細な構造を有する半導体装置を提供する。
【解決手段】絶縁表面上に開口部を有する半導体膜を形成し、半導体膜上および開口部内に導電膜を形成した後、半導体膜上の導電膜を除去することで開口部内に導電ピラーを形成し、導電ピラー上および半導体膜上に島状のマスクを形成し、マスクを用いて、導電ピラーおよび半導体膜をエッチングして第１の電極および第１の半導体を形成し、第１の半導体の上面および側面にゲート絶縁膜を形成し、ゲート絶縁膜上で接し、第１の半導体の上面および側面に面するゲート電極を形成する。
【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体装置、表示装置、液晶表示装置、発光装置、それらの駆動方法、またはそれらを生産する方法に関する。特に、本発明は、トランジスタを有する半導体装置、表示装置、発光装置、またはそれらの駆動方法などに関する。または、本発明は、当該半導体装置、当該表示装置、または当該発光装置を有する電子機器などに関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいう。表示装置、電気光学装置、半導体回路および電子機器などは、半導体装置を有している場合がある。
近年は、インジウム、ガリウムおよび亜鉛を有する酸化物半導体膜を用いたトランジスタが注目されている。
ところで、酸化物半導体膜を用いたトランジスタは、オフ状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体膜を用いたトランジスタの低いリーク特性と、シリコンを用いたトランジスタの高いオン特性を組み合わせた低消費電力の半導体装置などが開示されている（特許文献１参照）。
特開２０１１−１７１７０２号公報
高い動作速度を有する半導体装置を提供することを、課題の一とする。または、優れたスイッチング特性を有する半導体装置を提供することを、課題の一とする。または、集積度の高い半導体装置を提供することを課題の一とする。または、微細な構造を有する半導体装置を提供することを、課題の一とする。または、新規な半導体装置を提供することを、課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、絶縁表面上に開口部を有する半導体膜を形成し、半導体膜上および開口部内に導電膜を形成した後、半導体膜上の導電膜を除去することで開口部内に導電ピラーを形成し、導電ピラー上および半導体膜上に島状のマスクを形成し、マスクを用いて、導電ピラーおよび半導体膜をエッチングして第１の電極および第１の半導体を形成し、第１の半導体の上面および側面にゲート絶縁膜を形成し、ゲート絶縁膜上で接し、第１の半導体の上面および側面に面するゲート電極を形成する半導体装置の作製方法である。
また、本発明の一態様は、絶縁表面上に第１の開口部および第２の開口部を有する半導体膜を形成し、半導体膜上、第１の開口部内および第２の開口部内に導電膜を形成した後、半導体膜上の導電膜を除去することで第１の開口部内および第２の開口部内に第１の導電ピラーおよび第２の導電ピラーを形成し、第１の導電ピラー上、第２の導電ピラー上および半導体膜上に島状のマスクを形成し、マスクを用いて、第１の導電ピラー、第２の導電ピラーおよび半導体膜をエッチングして第１の電極、第２の電極および第１の半導体を形成し、第１の半導体は、第１の電極と第２の電極に挟まれるように形成され、第１の半導体の上面および側面にゲート絶縁膜を形成し、ゲート絶縁膜上で接し、第１の半導体の上面および側面に面するゲート電極を形成する半導体装置の作製方法である。
また、上記構成において、半導体膜は酸化物半導体膜であることが好ましい。
また、本発明の一態様は、絶縁表面上の、第１の半導体膜、ソース電極およびドレイン電極と、第１の半導体膜上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、ソース電極とドレイン電極は、第１の半導体膜の側面と接し、第１の半導体膜は、ソース電極とドレイン電極に挟まれており、第１の半導体膜の少なくとも辺の一以上がソース電極またはドレイン電極の辺の一以上と接する半導体装置である。
また、上記構成において、ゲート電極は、ドレイン電極またはソース電極の少なくとも一つと重なる領域を有することが好ましい。あるいは、上記構成において、半導体膜は、半導体膜のチャネル形成領域とソース電極またはドレイン電極との間に電界緩和領域を有することが好ましい。
また、上記構成において、第１の半導体膜は酸化物半導体膜であることが好ましい。また、第１の半導体膜の下に第２の半導体膜を有し、第２の半導体膜は酸化物半導体膜であり、第２の半導体膜の厚さは、ゲート絶縁膜の厚さよりも厚いことが好ましい。
また、本発明の一態様は、シリコンを用いた第１のトランジスタと、第１のトランジスタ上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体膜、ソース電極およびドレイン電極と、酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜上のゲート電極と、を有し、ソース電極とドレイン電極は、酸化物半導体膜の側面と接し、酸化物半導体膜は、ソース電極とドレイン電極に挟まれており、酸化物半導体膜の少なくとも辺の一以上がソース電極またはドレイン電極の辺の一以上と接する半導体装置である。
微細化に伴い顕著となる電気特性の低下を抑制できる構成の半導体装置を提供することができる。または、高い動作速度を有する半導体装置を提供することができる。または、優れたスイッチング特性を有する半導体装置を提供することができる。または、集積度の高い半導体装置を提供することができる。または、微細な構造を有する半導体装置を提供することができる。なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。
本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の一例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の一例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の一例を示す断面図および立体図。 本発明の一態様に係る半導体装置の作製方法の一例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の一例を示す断面図。 トランジスタの断面図。 バンド構造を説明する図。 本発明の一態様に係るトランジスタの一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図および立体図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係る半導体装置の一例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の一例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の一例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の一例を示す断面図。 本発明の一態様に係る半導体装置の作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す断面図。 本発明の一態様に係る半導体装置の一例を示す回路図およびタイミングチャート。 本発明の一態様に係る半導体装置の一例を示すブロック図および回路図。 本発明の一態様に係るＣＰＵの一例を示すブロック図。 本発明の一態様に係る半導体装置及びその作製方法の一例を示す断面図。 本発明の一態様に係る半導体装置及びその作製方法の一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す断面図。 本発明の一態様に係るトランジスタの一例を示す断面図。 トランジスタの電気特性を説明する図。 実施の形態に係る、表示装置の回路図。 実施の形態に係る、電子機器。 実施の形態に係る、ＲＦＩＤの使用例。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、図において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
本明細書においては、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
本明細書において、例えば、物体の形状を「径」、「粒径」、「大きさ」、「サイズ」、「幅」などで規定する場合、物体が収まる最小の立方体における一辺の長さ、または物体の一断面における円相当径と読み替えてもよい。物体の一断面における円相当径とは、物体の一断面と等しい面積となる正円の直径をいう。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
（実施の形態１）
本実施の形態では、本発明の一態様のトランジスタ、半導体装置等について説明する。
＜トランジスタ構造（１）＞
以下では、本発明の一態様に係るトランジスタ構造の一例について説明する。
図１は、トランジスタの上面図および断面図である。図１（Ａ）は、トランジスタの上面図である。図１（Ａ）において、一点鎖線Ａ−Ｂに対応する断面図を図１（Ｂ）に示す。また、図１（Ａ）において、一点鎖線Ｃ−Ｄに対応する断面図を図１（Ｃ）に示す。
図１（Ｂ）において、トランジスタは基板５０上の絶縁膜５２と、絶縁膜５２上の半導体膜５６と、半導体膜５６上のゲート絶縁膜６２と、ゲート絶縁膜６２上のゲート電極５４と、半導体膜５６の側面に接するソース電極６６ａおよびドレイン電極６６ｂと、を有する。なお、好ましくは、ゲート電極５４上、ソース電極６６ａ上およびドレイン電極６６ｂ上の保護絶縁膜６８と、保護絶縁膜６８上の配線６７ａおよび配線６７ｂと、を有する。また、保護絶縁膜６８は、ソース電極６６ａおよびドレイン電極６６ｂにそれぞれ達する開口部を有し、当該開口部を介して配線６７ａおよび配線６７ｂと、ソース電極６６ａおよびドレイン電極６６ｂとが、それぞれ接する。なお、トランジスタは、絶縁膜５２を有さなくても構わない場合がある。
図１（Ｂ）に示す通り、ソース電極６６ａおよびドレイン電極６６ｂは、半導体膜５６の側面に接する。半導体膜５６のチャネル形成領域と、ソース電極６６ａおよびドレイン電極６６ｂが接することにより、トランジスタの抵抗を減らすことが可能となり、オン電流を高くすることが可能となる。なお、半導体膜５６のチャネル形成領域と、ソース電極６６ａおよびドレイン電極６６ｂの間に、ソース電極６６ａおよびドレイン電極６６ｂより抵抗が高い電界緩和領域を設けてもよい。また、図１（Ｂ）において、基板表面から半導体膜５６の上面までの高さをａ、基板表面からソース電極およびドレイン電極の上面までの高さをｂ１およびｂ２とすると、ａ＜ｂ１およびａ＜ｂ２を満たす。また、後に図２５（Ｂ）および図２５（Ｃ）に示す通り、ａ、ｂ１およびｂ２の関係は、作製方法によっても異なる。ここで上面に凹凸がある場合には、上面の高さは基板表面から上面の最も高い部分までの高さとする。
ここで、チャネル形成領域とは、上面図において、半導体膜５６において、ゲート電極５４と重なり、かつソース領域とドレイン領域に挟まれる領域をいう。また、チャネル長とは、上面図において、ソース領域とドレイン領域との距離をいう。すなわち、図１（Ａ）では、チャネル長は、図中に矢印で示したチャネル長９１である。また、半導体膜５６の幅Ｗを、半導体膜とゲート電極とが重なる領域における、ソース領域とドレイン領域とが平行に向かい合っている長さと定義する。すなわち、図１（Ａ）では、幅Ｗは、図中に矢印で示した幅９２である。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）、例えばここでは図１の幅９２と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
ソース電極６６ａおよびドレイン電極６６ｂには、導電材料を用いることが好ましい。導電材料を用いることにより、ソース領域およびドレイン領域に半導体膜を用いる場合に比べて、厚さ方向の導電性を均一にすることができる。ソース領域およびドレイン領域に半導体膜を用いる場合には、ソース領域およびドレイン領域の抵抗を充分に低くするためには例えば不純物添加などを行うが、例えばイオン注入やイオンドーピングを用いて不純物添加する場合、深さ方向に分布を生じる。
図１に示す半導体膜５６は、例えば酸化物半導体膜を用いればよい。酸化物半導体膜については酸化物半導体膜１０６の記載において後述する。または、半導体膜５６は、シリコン、ゲルマニウムなどの半導体のほか、シリコンゲルマニウム、炭化シリコン、窒化ガリウム、ＧａＡｓ（ガリウムヒ素）、ＩｎＡｓ（インジウムヒ素）、ＩｎＧａＡｓ（インジウムガリウムヒ素）などの化合物半導体、有機半導体などの半導体を用いてもよい。
半導体膜５６の幅Ｗに対して、半導体膜の厚さをｔとして、アスペクト比Ｒ＝ｔ／Ｗと定義する。Ｒは、好ましくは０．０１以上１００以下、より好ましくは０．０５以上５０以下、さらに好ましくは０．１以上１５以下とする。なお、Ｒは特にこの範囲に限定されない。また、半導体膜が複数の膜の積層で形成されている場合は、半導体膜の厚さｔは積層された各膜厚の合計とする。
ここで、半導体膜５６とソース電極６６ａまたはドレイン電極６６ｂとの界面の角度について、図３４を用いて説明する。図３４（Ａ）はトランジスタの上面図である。また、図３４（Ａ）において、一点鎖線Ａ−Ｂに対応する断面図を図３４（Ｂ）に示す。また、図３４（Ａ）において、一点鎖線Ｃ−Ｄに対応する断面図を図３４（Ｃ）に示す。また、図３４（Ｄ）は、図３４（Ｂ）の破線で囲まれた領域７１の拡大図である。図３４（Ｄ）に示す角度θは、一点鎖線Ａ−Ｂに対応する断面において、半導体膜５６の底面と、半導体膜５６とソース電極６６ａとの界面の、角度を表す。θが７０°≦θ≦９０°の範囲を満たす場合は、後に図４を用いて説明する通り、例えば導電膜を開口部内に形成しやすくなり被覆性を向上させることができる場合がある。一方、θが９０°＜θ≦１１０°の範囲を満たす場合は、例えばソース電極６６ａおよびドレイン電極６６ｂの端部へゲート絶縁膜６２やゲート電極５４を形成する際に、被覆性が向上する場合がある。
図１に示す絶縁膜５２は、例えば、酸化シリコンまたは酸化窒化シリコンを含む絶縁膜を単層で、または積層で用いればよい。絶縁膜５２は、例えば、厚さを２０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上１０００ｎｍ以下、さらに好ましくは１００ｎｍ以上１０００ｎｍ以下、より好ましくは２００ｎｍ以上１０００ｎｍ以下とする。
また、特に半導体膜５６に酸化物半導体膜を用いる場合には、絶縁膜５２には過剰酸素を含む絶縁膜を有することが好ましい。過剰酸素を含む絶縁膜は、酸素を添加することにより形成しても構わない。酸素の添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上１００ｋＶ以下とし、５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下の濃度で行えばよい。
絶縁膜５２は、例えば、１層目を窒化シリコン膜とし、２層目を酸化シリコン膜とした積層膜としてもよい。なお、酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化シリコン膜は窒化酸化シリコン膜でも構わない。酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン膜を用いる。また、例えば半導体膜５６として酸化物半導体膜を用いた場合は、窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。水素、アンモニアの放出量は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて測定することができる。また、窒化シリコン膜は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
または、絶縁膜５２は、例えば、１層目を窒化シリコン膜とし、２層目を第１の酸化シリコン膜とし、３層目を第２の酸化シリコン膜とした積層膜とすればよい。この場合、第１の酸化シリコン膜または／および第２の酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化シリコン膜は窒化酸化シリコン膜でも構わない。第１の酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン膜を用いる。また、例えば半導体膜５６として酸化物半導体膜を用いた場合は、第２の酸化シリコン膜は、過剰酸素を含む酸化シリコン膜を用いる。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。また、窒化シリコン膜は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
または、絶縁膜５２は例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁膜を単層または積層で用いることができる。またはこれらの絶縁膜は例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムなどの酸化物を含んでいてもよい。上記の絶縁膜に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
ソース電極６６ａおよびドレイン電極６６ｂは、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルまたはタングステンを含む導電膜を、単層で、または積層で用いればよい。ソース電極６６ａおよびドレイン電極６６ｂの形成には、例えばスパッタリング法、化学気相堆積（ＣＶＤ）法（有機金属化学堆積（ＭＯＣＶＤ）法、原子層成膜（ＡＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む）、真空蒸着法、またはパルスレーザー堆積（ＰＬＤ）法を用いるとよい。成膜面および堆積膜へのダメージを減らすには、ＣＶＤ法が好ましく、ＭＯＣＶＤ法あるいはＡＬＤ法がさらに好ましい。
ゲート絶縁膜６２は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。また、ゲート絶縁膜６２は、過剰酸素を含む絶縁膜を用いると好ましい。ゲート絶縁膜６２は、例えば、厚さ（または等価酸化膜厚）を０．４ｎｍ以上５００ｎｍ以下、好ましくは０．４ｎｍ以上３００ｎｍ以下、さらに好ましくは１ｎｍ以上１００ｎｍ以下、より好ましくは１ｎｍ以上５０ｎｍ以下とする。
ゲート絶縁膜６２は、例えば、１層目を窒化シリコン膜とし、２層目を酸化シリコン膜とした積層膜とすればよい。なお、酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化シリコン膜は窒化酸化シリコン膜でも構わない。酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的にはＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン膜を用いる。酸化シリコン膜は、過剰酸素を含む酸化シリコン膜を用いると好ましい。窒化シリコン膜は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン膜を用いる。水素ガス、アンモニアガスの放出量は、ＴＤＳにて測定することができる。
ゲート絶縁膜６２の形成には、例えばスパッタリング法、ＣＶＤ法（ＭＯＣＶＤ法、ＡＬＤ法あるいはＰＥＣＶＤ法を含む）、真空蒸着法、またはＰＬＤ法を用いるとよい。成膜面および堆積膜へのダメージを減らすには、ＣＶＤ法が好ましく、ＭＯＣＶＤ法あるいはＡＬＤ法がさらに好ましい。
なお、例えば、酸化シリコンと酸化ハフニウムの積層のように、ゲート絶縁膜６２の一部に酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用い、より高い温度（半導体装置の使用温度あるいは保管温度よりも高い温度、あるいは、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、ゲート電極５４の電位をソース電極６６ａやドレイン電極６６ｂの電位より高い状態を、１秒以上、代表的には１分以上維持することで、半導体膜５６からゲート電極５４に向かって電子が移動し、そのうちのいくらかは電子捕獲準位に捕獲される。
このように電子捕獲準位に必要な量の電子を捕獲させた半導体装置は、しきい値電圧がプラス側にシフトする。ゲート電極５４の電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってしきい値電圧を制御することができる。また、電子を捕獲せしめる処理は、半導体装置の作製過程におこなえばよい。
例えば、半導体装置のソース電極６６ａあるいはドレイン電極６６ｂに接続する配線メタルの形成後、あるいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階でおこなうとよい。いずれの場合にも、その後に１２５℃以上の温度に１時間以上さらされないことが好ましい。
簡略化した断面図を用いて、ゲート絶縁膜６２を電子捕獲層としても利用した場合の例を示す。
図９（Ａ）は、半導体膜９０１と電子捕獲層９０２とゲート電極９０３とを有する半導体装置である。電子捕獲層９０２は、図１などのゲート絶縁膜６２に対応している。ゲート電極９０３は、図１などのゲート電極５４に対応している。
ここで、電子捕獲層９０２としては、内部に電子を捕獲する準位（電子捕獲準位）を有する。あるいは、電子捕獲層９０２は、なんらかの手段や処理によって、既に内部に電子が捕獲されている層である。あるいは、電子捕獲層９０２は、なんらかの手段や処理によって、いずれ、内部に電子が捕獲される可能性がある層である。なお、同じ構成元素で構成されていても、形成方法・形成条件の違いにより、そのような準位が形成されないこともある。
例えば、図９（Ｂ）に示されるような、第１の絶縁膜９０２ａと第２の絶縁膜９０２ｂの積層体でもよいし、図９（Ｃ）に示されるような、第１の絶縁膜９０２ａ、第２の絶縁膜９０２ｂと第３の絶縁膜９０２ｃの積層体、あるいは、さらに多層の絶縁膜の積層体でもよい。
ここで、第１乃至第３の絶縁膜の構成元素はすべてあるいは一部同じであってもよい。また、第１乃至第３の絶縁膜の形成方法（あるいは形成条件）はすべてあるいは一部が異なっていてもよい。
例えば、スパッタリング法で形成された絶縁膜を第２の絶縁膜９０２ｂとし、ＣＶＤ法やＡＬＤ法で形成された絶縁膜を第１の絶縁膜９０２ａとしてもよく、図９（Ｃ）の場合には、第３の絶縁膜９０２ｃも第１の絶縁膜９０２ａと同様としてもよい。ただし、本発明の実施形態の一態様はこれに限定されず、ＣＶＤ法やＡＬＤ法で形成された絶縁膜を第２の絶縁膜９０２ｂとし、スパッタリング法で形成された絶縁膜を第１の絶縁膜９０２ａとしてもよい。
ここで、ＣＶＤ法で形成された絶縁膜は、通常のゲート絶縁膜としての機能を有することができる。したがって、ゲートとドレイン間、または、ゲートとソース間の漏れ電流を低減することができる。一方、スパッタリング法で形成された絶縁膜は、電子捕獲準位が多いため、トランジスタのしきい値電圧をより大きく変化させることが出来る。そのため、このような構成とすることにより、リーク電流が少なく、かつ、しきい値電圧も十分に制御された構成とすることが出来る。
また、半導体膜９０１の形成方法と、半導体膜９０１と接する第１の絶縁膜９０２ａとは、連続的に製造しやすくなるため、同じ製造方法を用いてもよい。たとえば、半導体膜９０１をスパッタリング法で形成した場合、第１の絶縁膜９０２ａもスパッタリング法で形成し、第２の絶縁膜９０２ｂは、ＣＶＤ法やＡＬＤ法で形成してもよい。図９（Ｃ）の場合には、第３の絶縁膜９０２ｃもスパッタリング法で形成してもよい。同様に、半導体膜９０１をＣＶＤ法で形成した場合、第１の絶縁膜９０２ａもＣＶＤ法で形成し、第２の絶縁膜９０２ｂは、スパッタリング法で形成してもよい。図９（Ｃ）の場合には、第３の絶縁膜９０２ｃもＣＶＤ法で形成してもよい。このような構成とすることにより、リーク電流が少なく、かつ、しきい値電圧も十分に制御された構成とし、さらに、製造しやすくすることが出来る。ただし、本発明の実施形態の一態様は、これらに限定されない。
なお、ＣＶＤ法としても、様々な方法を用いることが出来る。熱ＣＶＤ法、光ＣＶＤ法、プラズマＣＶＤ法、ＭＯＣＶＤ法、ＬＰＣＶＤ法などの方法を用いることが出来る。よって、ある絶縁膜と別の絶縁膜とにおいて、異なるＣＶＤ法を用いて、絶縁膜を形成してもよい。
図９（Ｂ）に示す半導体装置の点Ａから点Ｂにかけてのバンド図の例を図１０（Ａ）に示す。図中、Ｅｃは伝導帯下端、Ｅｖは価電子帯上端を示す。図１０（Ａ）では、ゲート電極９０３の電位はソース電極あるいはドレイン電極（いずれも図示せず）と同じである。
なお、図９（Ｃ）のように、電子捕獲層９０２に、第２の絶縁膜９０２ｂより電子親和力の小さな第３の絶縁膜９０２ｃを設けることは第２の絶縁膜９０２ｂの内部、あるいは、他の絶縁膜との界面にある電子捕獲準位に捕獲された電子を保持する上で効果的である。
この場合には、第２の絶縁膜９０２ｂが薄くても、第３の絶縁膜９０２ｃが物理的に十分に厚ければ、電子捕獲準位９０４に捕獲された電子を保持できる。
第２の絶縁膜９０２ｂは電子捕獲準位９０４がより多くなるような形成方法（あるいは形成条件）で形成されるが、そのため、第１の絶縁膜９０２ａと第２の絶縁膜９０２ｂの界面、第２の絶縁膜９０２ｂと第３の絶縁膜９０２ｃの界面にも多くの電子捕獲準位が形成される。
そして、ゲート電極９０３の電位および温度を上記に示したものとすると、半導体膜９０１から電子９０５が、ゲート電極９０３に向かって移動し、Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍトンネル効果、Ｐｏｏｌｅ−Ｆｒｅｎｋｅｌ伝導、熱的な励起、あるいはそれらの組み合わせによって、電子捕獲層９０２に進入し、その一部が電子捕獲準位９０４に捕獲され、電子捕獲層９０２は負に帯電する（図１０（Ｂ）参照）。
このように電子捕獲層９０２が電子を捕獲すると、図３５に示すように半導体装置のしきい値電圧が増加する。特に、半導体膜９０１が、バンドギャップが大きな材料（ワイドバンドギャップ半導体）であると、ゲート電極９０３の電位をソース電極の電位と同じとしたときのソースドレイン間の電流（Ｉｃｕｔ電流）を大幅に低下させることができる。
例えば、バンドギャップ３．２電子ボルトのＩｎ−Ｇａ−Ｚｎ系酸化物であれば、Ｉｃｕｔ電流密度（チャネル幅１μｍあたりの電流値）は１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下、代表的には、１ｙＡ／μｍ（１×１０−２４Ａ／μｍ）以下とできる。
図３５（Ａ）は電子捕獲層９０２での電子の捕獲をおこなう前と、電子の捕獲をおこなった後での、室温でのソース電極ドレイン電極間のチャネル幅１μｍあたりの電流（Ｉｄ）のゲート電極９０３の電位（Ｖｇ）依存性を模式的に示したものである。なお、ソース電極とゲート電極９０３の電位を０Ｖ、ドレイン電極の電位を＋１Ｖとする。１ｆＡより小さな電流は、直接は測定できないが、その他の方法で測定した値、サブスレショールド値等をもとに推定できる。
最初、曲線９０６で示すように、半導体装置のしきい値電圧はＶｔｈ１であったが、電子の捕獲をおこなった後では、しきい値電圧が増加し（プラス方向に移動し）、Ｖｔｈ２となる。また、この結果、Ｖｇ＝０での電流密度は、１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下、例えば、１ｚＡ／μｍ以上１ｙＡ／μｍ以下となる。
例えば、図３５（Ｂ）のように、容量素子９０９に蓄積される電荷をトランジスタ９０８で制御する回路を考える。ここで、容量素子９０９の電極間のリーク電流は無視する。容量素子９０９の容量が１ｆＦであり、容量素子９０９のトランジスタ９０８側の電位が＋１Ｖ、Ｖｄの電位が０Ｖであるとする。
トランジスタ９０８のＩｄ−Ｖｇ特性が図３５（Ａ）中の曲線９０６で示されるもので、チャネル幅が０．１μｍであると、Ｉｃｕｔ電流密度は約１ｆＡであり、トランジスタ９０８のこのときの抵抗は約１×１０１５Ωである。したがって、トランジスタ９０８と容量素子９０９よりなる回路の時定数は約１秒である。すなわち、約１秒で、容量素子９０９に蓄積されていた電荷の多くが失われてしまうことを意味する。
トランジスタ９０８のＩｄ−Ｖｇ特性が図３５（Ａ）中の曲線９０７で示されるもので、チャネル幅が０．１μｍであると、Ｉｃｕｔ電流密度は約１ｙＡであり、トランジスタ９０８のこのときの抵抗は約１×１０２４Ωである。したがって、トランジスタ９０８と容量素子９０９よりなる回路の時定数は約１×１０９秒（＝約３１年）である。すなわち、１０年経過後でも、容量素子９０９に蓄積されていた電荷の１／３は残っていることを意味する。
このように、トランジスタと容量素子という単純な回路で、かつ、それほど過大な電圧を印加しなくても、１０年間の電荷の保持が可能である。
電子捕獲層９０２は各種の材料を用いることができる。例えば、酸化ハフニウム（酸素、ハフニウム）、酸化アルミニウム（酸素、アルミニウム）、酸化タンタル（酸素、タンタル）、アルミニウムシリケート（酸素、シリコン、アルミニウム）などを一種以上含む絶縁膜を用いることができる。さらに、窒素、シリコン、水素、ハロゲンなどの元素を含んでいる場合もある。また、多層体とする場合には、これらの元素を有する層の上側、下側、両側、または、当該層で挟まれるように、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、などを有する層を配置して、多層体の電子捕獲層９０２を構成すればよい。
なお、半導体膜９０１は、真性または実質的に真性な酸化物半導体のように、ホールの有効質量が極めて大きい、あるいは、ホールが実質的に局在化している材料を用いることが有効である。この場合には、半導体膜９０１から電子捕獲層９０２へのホールの注入がなく、したがって、電子捕獲準位９０４に捕獲された電子がホールと結合して消滅することもない。そのため、電荷の保持特性を向上させることが出来る。
図１に示すゲート電極５４は、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタル、タングステン、窒化チタン、窒化タンタルまたはシリコンを含む導電膜を、単層で、または積層で用いればよい。なお、シリコンを用いる場合は、ｎ型のドーパント（リン、ヒ素など）を含むシリコンまたはｐ型のドーパント（ホウ素、アルミニウムなど）を含むシリコンを用いる。ゲート電極５４の形成には、例えばスパッタリング法、ＣＶＤ法（ＭＯＣＶＤ法、ＡＬＤ法あるいはＰＥＣＶＤ法を含む）、真空蒸着法、またはＰＬＤ法を用いるとよい。成膜面および堆積膜へのダメージを減らすには、ＣＶＤ法が好ましく、ＭＯＣＶＤ法あるいはＡＬＤ法がさらに好ましい。
なお、ゲート電極５４は２層の積層としてもよい。トランジスタのしきい値制御のために、例えば半導体膜にシリコンを用いた場合には、不純物の添加を行うが、イオン注入などを用いた場合には不純物注入によるダメージが発生し、特性が低下する問題がある。また、半導体膜に酸化物半導体膜を用いた場合には、不純物によるしきい値の制御が難しい。よって、ゲート電極の仕事関数により、しきい値を制御するのが望ましい。よって、例えば２層の積層膜をゲート電極として用いた場合には、ゲート絶縁膜に接する下層の膜は、しきい値制御の目的で電極材料を選択する。また、上層の膜は、抵抗が低く、加工性が高く、被覆性のよい膜を用いればよい。ゲート電極に２層の積層を用いる例についてはトランジスタ構造（２）の図３３において、後述する。
保護絶縁膜６８は、例えば、酸化シリコン、酸化窒化シリコン、窒化シリコン、酸化アルミニウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは窒化タンタルを含む絶縁膜を用いることができる。または上記の材料の他に、炭素を添加した酸化シリコン（ＳｉＯＣ）や炭化水素を添加した酸化シリコン（ＳｉＯＣＨ）、フッ素を添加した酸化シリコン（ＳｉＯＦ）、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）などのいわゆるｌｏｗ−ｋ材料を含む絶縁膜を用いることができる。また、シリコンリッチな酸化シリコン膜（ＳＲＯ：Ｓｉ Ｒｉｃｈ Ｏｘｉｄｅ）を用いることもできる。ＳＲＯは、シリコンの含有量が通常のＳｉＯ２の化学量論的組成よりも大きく、結合手の余ったシリコン原子が存在することにより例えばフッ素原子などの不純物をトラップして拡散を防止するのに有効である。なお、これらの材料で形成される絶縁膜を複数積層させることで、保護絶縁膜６８を形成してもよい。保護絶縁膜６８は、例えば、厚さを２０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上１０００ｎｍ以下、さらに好ましくは１００ｎｍ以上１０００ｎｍ以下、より好ましくは２００ｎｍ以上１０００ｎｍ以下とする。
配線６７ａおよび配線６７ｂは、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタル、タングステン、窒化チタンまたは窒化タンタルを含む導電膜を、単層で、または積層で用いればよい。
基板５０に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板５０として用いてもよい。また、シリコンや炭化シリコン、ゲルマニウムなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムを材料とした化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板５０として用いてもよい。
また、基板５０として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板５０に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
また、図１に示すトランジスタ構造において、電極や半導体膜等の端部が丸みを帯びていてもよい。その一例を図２に示す。
なお、図１に示すトランジスタ構造の作製方法については、後述する図３に示すトランジスタ構造の作製方法を参照することとする。
＜トランジスタ構造（２）＞
本発明の一態様に係るトランジスタ構造および作製方法の一例として、トランジスタ構造（１）において半導体膜に酸化物半導体膜を用いた場合について説明する。
図３は、トランジスタの上面図および断面図である。図３（Ａ）は、トランジスタの上面図である。図３（Ａ）において、一点鎖線Ａ−Ｂに対応する断面図を図３（Ｂ）に示す。また、図３（Ａ）において、一点鎖線Ｃ−Ｄに対応する断面図を図３（Ｃ）に示す。
図３（Ｂ）において、トランジスタは基板１００上の絶縁膜１０２と、絶縁膜１０２上の酸化物半導体膜１０６と、酸化物半導体膜１０６上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上のゲート電極１０４と、酸化物半導体膜１０６の側面に接するソース電極１１６ａおよびドレイン電極１１６ｂと、を有する。なお、好ましくは、ゲート電極１０４上、ソース電極１１６ａ上およびドレイン電極１１６ｂ上の保護絶縁膜１１８と、保護絶縁膜１１８上の配線１１７ａおよび配線１１７ｂと、を有する。また、保護絶縁膜１１８は、ソース電極１１６ａおよびドレイン電極１１６ｂにそれぞれ達する開口部を有し、当該開口部を介して配線１１７ａおよび配線１１７ｂと、ソース電極１１６ａおよびドレイン電極１１６ｂとが、それぞれ接する。なお、トランジスタは、絶縁膜１０２を有さなくても構わない場合がある。
以下では、酸化物半導体膜１０６について説明する。
酸化物半導体膜１０６は、インジウムを含む酸化物である。酸化物は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体膜１０６は、元素Ｍを含むと好ましい。元素Ｍとして、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどがある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体膜１０６は、亜鉛を含むと好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化させやすくする効果を有する。酸化物の価電子帯上端のエネルギーは、例えば、亜鉛の原子数比によって制御できる。
ただし、酸化物半導体膜１０６は、インジウムを含む酸化物に限定されない。酸化物半導体膜１０６は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
また酸化物半導体膜１０６は、エネルギーギャップが大きい酸化物を用いる。酸化物半導体膜１０６のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。
なお、酸化物半導体膜１０６をスパッタリング法で成膜する場合、パーティクル数低減のため、インジウムを含むターゲットを用いると好ましい。また、元素Ｍの原子数比が高い酸化物ターゲットを用いた場合、ターゲットの導電性が低くなる場合がある。インジウムを含むターゲットを用いる場合、ターゲットの導電率を高めることができ、ＤＣ放電、ＡＣ放電が容易となるため、大面積の基板へ対応しやすくなる。したがって、半導体装置の生産性を高めることができる。
酸化物半導体膜１０６をスパッタリング法で成膜する場合、ターゲットの原子数比は、Ｉｎ：Ｍ：Ｚｎが３：１：１、３：１：２、３：１：４、１：１：０．５、１：１：１、１：１：２、１：４：４などとすればよい。
酸化物半導体膜１０６をスパッタリング法で成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される場合がある。特に、亜鉛は、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。具体的には、ターゲットに含まれる亜鉛の原子数比の４０ａｔｏｍｉｃ％以上９０ａｔｏｍｉｃ％程度以下となる場合がある。ここで、スパッタリング法に用いるターゲットは多結晶であることが好ましい。
ここで、図３に示す酸化物半導体膜１０６は、１層でもよいし、図３（Ｄ）に示す通り、酸化物半導体膜１０６ａと、酸化物半導体膜１０６ａの上下の第１の酸化物半導体膜１０６ｂおよび第２の酸化物半導体膜１０６ｃと、を有する３層構造としてもよい。なお、第１の酸化物半導体膜１０６ｂまたは第２の酸化物半導体膜１０６ｃのいずれかを有さなくてもよい。なお、第２の酸化物半導体膜１０６ｃは、第１の酸化物半導体膜１０６ｂよりもゲート電極１０４側に設けられる。
第１の酸化物半導体膜１０６ｂおよび第２の酸化物半導体膜１０６ｃは、酸化物半導体膜１０６ａを構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体膜である。酸化物半導体膜１０６ａを構成する酸素以外の元素一種以上、または二種以上から第１の酸化物半導体膜１０６ｂおよび第２の酸化物半導体膜１０６ｃが構成されるため、酸化物半導体膜１０６ａと第１の酸化物半導体膜１０６ｂおよび第２の酸化物半導体膜１０６ｃとの界面において、界面準位が形成されにくい。
なお、第１の酸化物半導体膜１０６ｂがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、酸化物半導体膜１０６ａがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、第２の酸化物半導体膜１０６ｃがＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。なお、第２の酸化物半導体膜１０６ｃは、第１の酸化物半導体膜１０６ｂと同種の酸化物を用いても構わない。
ここで、第１の酸化物半導体膜１０６ｂと酸化物半導体膜１０６ａとの間には、第１の酸化物半導体膜１０６ｂと酸化物半導体膜１０６ａとの混合領域を有する場合がある。また、酸化物半導体膜１０６ａと第２の酸化物半導体膜１０６ｃとの間には、酸化物半導体膜１０６ａと第２の酸化物半導体膜１０６ｃとの混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、第１の酸化物半導体膜１０６ｂ、酸化物半導体膜１０６ａおよび第２の酸化物半導体膜１０６ｃの積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
酸化物半導体膜１０６ａは、第１の酸化物半導体膜１０６ｂおよび第２の酸化物半導体膜１０６ｃよりも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体膜１０６ａとして、第１の酸化物半導体膜１０６ｂおよび第２の酸化物半導体膜１０６ｃよりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
このとき、ゲート電極１０４に電界を印加すると、第１の酸化物半導体膜１０６ｂ、酸化物半導体膜１０６ａ、第２の酸化物半導体膜１０６ｃのうち、電子親和力の大きい酸化物半導体膜１０６ａにチャネルが形成される。
また、トランジスタのオン電流を向上させるためには、第２の酸化物半導体膜１０６ｃの厚さは小さいほど好ましい。例えば、第２の酸化物半導体膜１０６ｃは、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下とする。一方、第２の酸化物半導体膜１０６ｃは、チャネルの形成される酸化物半導体膜１０６ａへ、ゲート絶縁膜１１２を構成する酸素以外の元素（シリコンなど）が入り込まないようブロックする機能を有する。そのため、第２の酸化物半導体膜１０６ｃは、ある程度の厚さを有することが好ましい。例えば、第２の酸化物半導体膜１０６ｃの厚さは、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上とする。
また、信頼性を高めるためには、第１の酸化物半導体膜１０６ｂは厚く、酸化物半導体膜１０６ａは薄く、第２の酸化物半導体膜１０６ｃは薄く設けられることが好ましい。具体的には、第１の酸化物半導体膜１０６ｂの厚さは、５ｎｍ以上、好ましくは１０ｎｍ以上、さらに好ましくは２０ｎｍ以上、より好ましくは４０ｎｍ以上とする。第１の酸化物半導体膜１０６ｂの厚さを、５ｎｍ以上、好ましくは１０ｎｍ以上、さらに好ましくは２０ｎｍ以上、より好ましくは４０ｎｍ以上とすることで、絶縁膜１０２と第１の酸化物半導体膜１０６ｂとの界面からチャネルの形成される酸化物半導体膜１０６ａまでを５ｎｍ以上、好ましくは１０ｎｍ以上、さらに好ましくは２０ｎｍ以上、より好ましくは４０ｎｍ以上離すことができる。ただし、半導体装置の生産性が低下する場合があるため、第１の酸化物半導体膜１０６ｂの厚さは、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下とする。また、酸化物半導体膜１０６ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上４０ｎｍ以下、さらに好ましくは３ｎｍ以上２０ｎｍ以下とする。
例えば、第１の酸化物半導体膜１０６ｂの厚さは酸化物半導体膜１０６ａの厚さより厚く、酸化物半導体膜１０６ａの厚さは第２の酸化物半導体膜１０６ｃの厚さより厚くすればよい。
以下では、酸化物半導体膜１０６ａ中における不純物の影響について説明する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体膜１０６ａ中の不純物濃度を低減し、低キャリア密度化および高純度化することが有効である。なお、酸化物半導体膜１０６ａのキャリア密度は、１×１０１７個／ｃｍ３未満、１×１０１５個／ｃｍ３未満、または１×１０１３個／ｃｍ３未満とする。酸化物半導体膜１０６ａ中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。
例えば、酸化物半導体膜１０６ａ中にシリコンが含まれることでキャリアトラップやキャリア発生源となる場合がある。そのため、酸化物半導体膜１０６ａと第１の酸化物半導体膜１０６ｂとの間におけるシリコン濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、酸化物半導体膜１０６ａと第２の酸化物半導体膜１０６ｃとの間におけるシリコン濃度を、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
また、酸化物半導体膜１０６ａ中に水素が含まれると、キャリア密度を増大させてしまう場合がある。したがって、酸化物半導体膜１０６ａの水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜１０６ａ中で窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体膜１０６ａの窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０６ａの水素濃度を低減するために、第１の酸化物半導体膜１０６ｂおよび第２の酸化物半導体膜１０６ｃの水素濃度を低減すると好ましい。第１の酸化物半導体膜１０６ｂおよび第２の酸化物半導体膜１０６ｃの水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜１０６ａの窒素濃度を低減するために、第１の酸化物半導体膜１０６ｂおよび第２の酸化物半導体膜１０６ｃの窒素濃度を低減すると好ましい。第１の酸化物半導体膜１０６ｂおよび第２の酸化物半導体膜１０６ｃの窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２以上または１０００μｍ２以上となる結晶領域が観察される場合がある。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭによる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶部の大きさと近いか結晶部より小さい径（例えば１ｎｍ以上３０ｎｍ以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳ膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
図３に示す絶縁膜１０２については、絶縁膜５２の記載を参照する。ソース電極１１６ａおよびドレイン電極１１６ｂは、ソース電極６６ａおよびドレイン電極６６ｂの記載を参照する。ゲート絶縁膜１１２については、ゲート絶縁膜６２の記載を参照する。ゲート電極１０４の記載については、ゲート電極５４の記載を参照する。保護絶縁膜１１８については、保護絶縁膜６８の記載を参照する。配線１１７ａおよび配線１１７ｂについては、配線６７ａおよび配線６７ｂの記載を参照する。基板１００については、基板５０の記載を参照する。
なお、図３に示すトランジスタ構造において、電極や半導体膜等の端部が丸みを帯びていてもよい。
次に、トランジスタ構造（２）の作製方法について説明する。
図４乃至図８には、図３（Ａ）および図３（Ｂ）に対応する断面図を示す。
まず、基板１００を準備する。
次に絶縁膜１０２を成膜する。絶縁膜１０２は、絶縁膜１０２として示した絶縁膜から選択して成膜すればよい。絶縁膜１０２は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜すればよい。
次に、絶縁膜１０２の表面を平坦化するために、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行ってもよい。ＣＭＰ処理を行うことで、絶縁膜１０２の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下とする。上述の数値以下のＲａとすることで、酸化物半導体膜１３６の結晶性が高くなる場合がある。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
次に、絶縁膜１０２に酸素を添加することにより、過剰酸素を含む絶縁膜を形成しても構わない。酸素の添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上１００ｋＶ以下とし、５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下の濃度で行えばよい。
次に、酸化物半導体膜１３６を成膜する。酸化物半導体膜１３６は、酸化物半導体膜１０６として示した酸化物半導体膜から選択して成膜すればよい。スパッタリング法、ＣＶＤ法（ＭＯＣＶＤ法、ＡＬＤ法あるいはＰＥＣＶＤ法を含む）、真空蒸着法、またはＰＬＤ法を用いて形成するとよい。成膜面および堆積膜へのダメージを減らすには、ＣＶＤ法が好ましく、ＭＯＣＶＤ法あるいはＡＬＤ法がさらに好ましい。また、ＡＬＤ法を用いることにより、厚さの均一な膜を形成することができる。
次に、酸化物半導体膜１３６上にハードマスク１２１を成膜する。ハードマスク１２１は、例えばタングステン膜や窒化チタン膜を用いればよい。次に、ハードマスク１２１上にレジストマスク１２２となる層を成膜する。
レジストマスク１２２となる層は、感光性を有する有機物層または無機物層を用いればよい。レジストマスク１２２となる層は、スピンコート法などを用いて成膜すればよい。
次に、フォトマスクを用いて、レジストマスク１２２となる層に光を照射する。当該光としては、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、レジストマスク１２２となる層に照射する光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。また、特に微細な加工が要求されない場合、レジストマスク１２２となる層に照射する光として、高圧水銀灯のｇ線またはｉ線などを用いてもよい。
次に、基板１００を現像液に浸して、レジストマスク１２２となる層の露光された領域を、除去または残存させてレジストマスク１２２を形成する（図４（Ａ）参照）。
次に、レジストマスク１２２を用いてハードマスク１２１および酸化物半導体膜１３６の一部をエッチングし、ハードマスク１２１および酸化物半導体膜１３６の一部に開口部を設ける。ハードマスク１２１をエッチングする方法としては、ドライエッチング処理を用いると好ましい。なお、微細な加工が必要ない場合には、ハードマスクを用いずにレジストマスクのみで加工を行ってもよい。
また、酸化物半導体膜１３６の一部をエッチングする方法としては、ドライエッチング処理を用いると好ましい。当該ドライエッチング処理は、例えば、メタンおよび希ガスを含む雰囲気で行えばよい。
次に、レジストマスク１２２を除去する（図４（Ｂ）参照）。レジストマスク１２２の除去は、プラズマ処理、薬液処理などで行えばよい。好ましくはプラズマアッシングによって除去する。
次に、酸化物半導体膜１３６とハードマスク１２１の開口部内、およびハードマスク１２１上に導電膜１３７を形成する（図４（Ｃ）参照）。導電膜１３７は、ソース電極１１６ａおよびドレイン電極１１６ｂとして示した導電膜から選択して成膜すればよい。このとき、開口部にテーパー形状を有すると、導電膜を開口部内に被覆しやすくなる場合がある。導電膜１３７は、スパッタリング法、ＣＶＤ法（ＭＯＣＶＤ法、ＡＬＤ法あるいはＰＥＣＶＤ法を含む）、真空蒸着法、またはＰＬＤ法を用いて形成するとよい。成膜面および堆積膜へのダメージを減らすには、ＣＶＤ法が好ましく、ＭＯＣＶＤ法あるいはＡＬＤ法がさらに好ましい。被覆性を高めるためにもＣＶＤ法が好ましく、ＭＯＣＶＤ法あるいはＡＬＤ法がさらに好ましい。ＣＶＤ法を用いることによりアスペクト比の高い開口部へも良好に膜を形成することができる。また、ＡＬＤ法を用いることにより、例えば導電膜の密着性を高めることができる。
なお、例えば図３１（Ａ）に示す通り、導電膜１３７と、酸化物半導体膜１３６およびハードマスク１２１との間に密着性を高めるための導電膜１４０を成膜してもよい。例えば、密着性を高めるために導電膜１４０としてＡＬＤ法を用いて窒化チタン膜を形成し、その後、導電膜１３７としてＭＯＣＶＤ法を用いてタングステン膜を形成してもよい。この場合には、トランジスタ構造のソース電極１１６ａおよびドレイン電極１１６ｂは、例えば図３１（Ｂ）のような構造としてもよい。
また、酸化物半導体膜１３６は、導電膜と接する側の表面に低抵抗領域を有してもよい。低抵抗領域は、例えば図４（Ｂ）に示すように酸化物半導体膜１３６およびハードマスク１２１に開口部を設け、その後、不純物を酸化物半導体膜１３６の表面に添加して形成することができる。不純物の添加には、例えばイオン注入法、イオンドーピング法などを用いればよい。
また、例えば酸化物半導体膜１３６に開口部を設けた後、酸化物半導体膜１３６の開口部にスパッタリング法などを用いて導電膜を形成すると、酸化物半導体膜１３６の、該導電膜と接する側の表面近傍に低抵抗領域を形成できる場合がある。ここで、表面近傍とは、表面からある深さまでの領域、例えば深さが１ｎｍ以上１０ｎｍ以下までの領域が好ましい。ここで、成膜に用いるガスとしてはアルゴンなどが好ましい。例えばスパッタリング法により酸化物半導体膜１３６上に導電膜を形成する場合、酸化物半導体膜１３６の表面近傍に酸素欠損が形成される場合がある。このような酸素欠損に水素が入り込むことによりドナー準位を形成し、キャリアが生成されるため、低抵抗領域を形成することができる。酸素欠損の形成は、例えば導電膜の成膜の際のアルゴンイオンの注入や、導電膜と酸化物半導体膜中の酸素との反応により生じると考えられる。該導電膜としては、例えば導電膜１３７に用いることができる材料を用いることが好ましく、タングステンやチタンを用いることがより好ましい。また、スパッタリング法などにより該導電膜を形成後、例えば該導電膜上に導電膜１４０及び導電膜１３７を形成し、３層の積層としてもよい。
次に、研磨処理を用いて、酸化物半導体膜１３６およびハードマスク１２１の開口部に埋め込まれた導電膜１３７が残存するように導電膜１３７の一部を除去する（図５（Ａ）参照）。導電膜１３７の除去には、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理などを用いればよい。これにより開口部内に導電ピラーを形成することができる。なお、研磨処理の際にハードマスク１２１の一部が除去される場合もある。
図４（Ｃ）は、研磨処理を行う前の断面図を示している。研磨処理においては、凹凸があると凸部が優先的に研磨され、凹部に研磨の残渣が生じてしまうことがある。よって、除去したい導電膜は平坦部もしくは凸部にあるのが好ましい。図４（Ｃ）においては、表面の凹凸がほとんどなく平坦な状態であり、好ましいといえる。
酸化物半導体膜１３６は酸化物半導体膜１０６となる膜である。また、導電膜１３７は、ソース電極１１６ａおよびドレイン電極１１６ｂとなる膜である。酸化物半導体膜１３６の開口部に導電膜１３７を埋め込むことにより、酸化物半導体膜１０６と、ソース電極１１６ａおよびドレイン電極１１６ｂが接する面を形成することができる。
次に、レジストマスク１２３を形成する（図５（Ｂ）参照）。レジストマスク１２３の形成方法はレジストマスク１２２を参照する。
次に、レジストマスク１２３を用いて酸化物半導体膜１３６、ハードマスク１２１および導電膜１３７の一部をエッチングし、島状の酸化物半導体膜１０６、ソース電極１１６ａおよびドレイン電極１１６ｂを形成する。その後、レジストマスク１２３を除去する（図６（Ａ）および図６（Ｂ）参照）。なお、図６（Ｂ）は３次元の立体図を示す。図６（Ｂ）においては、電極や半導体膜等の角の丸み等は省略する。図６（Ｂ）に示す通り、酸化物半導体膜１０６、ソース電極１１６ａおよびドレイン電極１１６ｂは島状に加工され、酸化物半導体膜１０６、ソース電極１１６ａ、およびドレイン電極１１６ｂのそれぞれの一側面は、面を形成するようにつながっている。あるいは、それぞれの側面の上端がなだらかにつながっていてもよい。あるいは、酸化物半導体膜１０６の少なくとも辺の一以上が、ソース電極１１６ａまたはドレイン電極１１６ｂの辺の一以上と接してもよい。また、図６（Ｂ）に示す通り、ソース電極１１６ａおよびドレイン電極１１６ｂは、柱状の形状に加工される。ここで柱状とは、底面より上面の面積が小さい場合、または大きい場合も含む。あるいは、底面または上面が丸みを帯びている場合も含む。なお、図６は、酸化物半導体膜について説明しているが、ここで述べた酸化物半導体膜１０６、ソース電極１１６ａおよびドレイン電極１１６ｂに関する記載は、トランジスタ構造（１）における半導体膜５６、ソース電極６６ａ、およびドレイン電極６６ｂに置き換えても、同様の特徴を有する。
酸化物半導体膜１３６、ハードマスク１２１および導電膜１３７をエッチングする方法としては、ドライエッチング処理を用いると好ましい。ドライエッチングにより、例えば、ハードマスク１２１および酸化物半導体膜１３６をエッチングした後に導電膜１３７をエッチングしてもよい。または、例えば、酸化物半導体膜１３６、ハードマスク１２１および導電膜１３７を同時にエッチングしてもよい。または、例えば、導電膜１３７をエッチングした後にハードマスク１２１および酸化物半導体膜１３６をエッチングしてもよい。レジストマスク１２３の除去についてはレジストマスク１２２を参照する。
あらかじめソース電極１１６ａおよびドレイン電極１１６ｂと酸化物半導体膜１０６が接する面を形成してから、ソース電極１１６ａ、ドレイン電極１１６ｂおよび酸化物半導体膜１０６の形状を加工する。ソース電極１１６ａ、ドレイン電極１１６ｂおよび酸化物半導体膜１０６の加工を一つのマスクを用いて行うことができるため、図６に示すように、酸化物半導体膜１０６とソース電極１１６ａおよびドレイン電極１１６ｂを一体の形状に加工することができる。半導体膜と電極を別のマスクを用いて加工した場合、半導体膜と電極の位置ずれを考慮し、レイアウトにマージンを設ける必要があるが、一つのマスクを用いて加工を行うことによりマージンを小さくすることができる。よって、微細化に適している。
なお、図３に示すトランジスタ構造において、トランジスタのチャネル長およびチャネル幅を微細化するとき、レジストマスクの面積を縮小させながら電極や半導体膜等を加工すると電極や半導体膜等の端部が丸みを帯びる（曲面を有する）場合がある。このような構成になることで、半導体膜５６上に形成されるゲート絶縁膜６２、ゲート電極５４および保護絶縁膜６８の被覆性を向上させることができる。また、電界集中を緩和することができる。また、トランジスタを微細化することで、集積度を高め、高密度化することができる。
次に、ハードマスク１２１を除去する（図７（Ａ）参照）。例えばハードマスク１２１にタングステン膜を用いた場合には、ドライエッチングにより当該タングステン膜をエッチングする。このとき、エッチングに用いるガスとしては、例えばＣＦ４などのフッ化炭素系ガス、Ｃｌ２などの塩素系ガス、またはこれらと酸素の混合ガスなどを用いることができる。
次に、絶縁膜１３８および導電膜１３９を成膜する（図７（Ｂ）参照）。絶縁膜１３８は、ゲート絶縁膜１１２として示した酸化物半導体膜から選択して成膜すればよい。導電膜１３９は、スパッタリング法、ＣＶＤ法（ＭＯＣＶＤ法、ＡＬＤ法あるいはＰＥＣＶＤ法を含む）、真空蒸着法、またはＰＬＤ法を用いて形成するとよい。成膜面および堆積膜へのダメージを減らすには、ＣＶＤ法が好ましく、ＭＯＣＶＤ法あるいはＡＬＤ法がさらに好ましい。
また、導電膜１３９は、ゲート電極１０４として示した酸化物半導体膜から選択して成膜すればよい。導電膜１３９は、スパッタリング法、ＣＶＤ法（ＭＯＣＶＤ法、ＡＬＤ法あるいはＰＥＣＶＤ法を含む）、真空蒸着法、またはＰＬＤ法を用いて形成するとよい。成膜面および堆積膜へのダメージを減らすには、ＣＶＤ法が好ましく、ＭＯＣＶＤ法あるいはＡＬＤ法がさらに好ましい。
次に、フォトリソグラフィ法などを用いて、導電膜１３９を加工し、ゲート電極１０４を形成する。次にゲート電極１０４をマスクとして絶縁膜１３８をエッチングし、ゲート絶縁膜１１２を得る（図７（Ｃ）参照）。なお、ここではゲート電極１０４をマスクに用いて絶縁膜１３８をエッチングした場合について説明したが、これに限定されない。例えば、ゲート電極１０４をエッチングするために用いたレジストマスクを用いて絶縁膜１３８をエッチングしても構わない。
なお、図３２に示すように、例えば導電膜１３９は２層の積層とし、上層の膜の上面を平坦になるように形成してもよい。その場合には、トランジスタ構造は例えば図３３のようになる。図３３（Ａ）はトランジスタの上面図である。図３３（Ａ）において、一点鎖線Ａ−Ｂに対応する断面図が図３３（Ｂ）であり、一点鎖線Ｃ−Ｄに対応する断面図が図３３（Ｃ）である。トランジスタのしきい値制御のために、例えば半導体膜にシリコンを用いた場合には、不純物の添加を行う場合がある。ここで、不純物の添加にイオン注入などを用いた場合には注入によるダメージが発生し、特性が低下する問題がある。また、ここでは半導体膜に酸化物半導体膜を用いているが、その場合には不純物によるしきい値の制御が難しい問題がある。よって、ゲート電極の仕事関数により、しきい値を制御するのが望ましい。よって、例えば２層の積層膜をゲート電極として用いた場合には、ゲート絶縁膜に接する下層の膜は、しきい値制御の目的で電極材料を選択する。また、上層の膜は、抵抗が低く、加工性が高く、被覆性のよい膜を用いればよい。また、上層の膜の上面を平坦な形状とすることで、例えば微細化の際に、フォトリソグラフィのレジストパターンの線幅に生じるバラツキ等を低減することができる。
次に、保護絶縁膜１１８を成膜する。保護絶縁膜１１８は、保護絶縁膜１１８として示した酸化物半導体膜から選択して成膜すればよい。保護絶縁膜１１８は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＡＬＤ法またはＰＬＤ法を用いて成膜すればよい。スパッタリング法、ＣＶＤ法（ＭＯＣＶＤ法、ＡＬＤ法あるいはＰＥＣＶＤ法を含む）、真空蒸着法、またはＰＬＤ法を用いて形成するとよい。成膜面および堆積膜へのダメージを減らすには、ＣＶＤ法が好ましく、ＭＯＣＶＤ法あるいはＡＬＤ法がさらに好ましい。また、被覆性を高めるためにもＣＶＤ法が好ましく、ＭＯＣＶＤ法あるいはＡＬＤ法がさらに好ましい。ＣＶＤ法を用いることによりアスペクト比の高い開口部へも良好に膜を形成することができる。また、これらの方法を組み合わせて保護絶縁膜１１８を成膜してもよい。例えば、保護絶縁膜１１８は、ＡＬＤ法により酸化アルミニウムを形成した後、スパッタ法により酸化アルミニウムと酸化窒化シリコンの積層膜を形成してもよい。
次に、保護絶縁膜１１８に開口部を形成し、ソース電極１１６ａおよびドレイン電極１１６ｂの一部を露出させる（図８（Ａ）参照）。
次に、配線１１７ａおよび配線１１７ｂとなる導電膜を成膜する。導電膜は、配線１１７ａおよび配線１１７ｂとして示した導電膜から選択して成膜すればよい。導電膜は、スパッタリング法、ＣＶＤ法（ＭＯＣＶＤ法、ＡＬＤ法あるいはＰＥＣＶＤ法を含む）、真空蒸着法、またはＰＬＤ法を用いて形成するとよい。成膜面および堆積膜へのダメージを減らすには、ＣＶＤ法が好ましく、ＭＯＣＶＤ法あるいはＡＬＤ法がさらに好ましい。また、被覆性を高めるためにもＣＶＤ法が好ましく、ＭＯＣＶＤ法あるいはＡＬＤ法がさらに好ましい。ＣＶＤ法を用いることによりアスペクト比の高い開口部へも良好に膜を形成することができる。
次に、フォトリソグラフィ法などにより、導電膜を加工し、配線１１７ａおよび配線１１７ｂを形成する（図８（Ｂ）参照）。
以上のようにして、図２に示したトランジスタを作製することができる。
＜トランジスタ構造（２）の変形例（１）＞
次に、トランジスタ構造（２）の変形例（１）を図１１に示す。図１１に示すトランジスタの、図３（Ａ）乃至（Ｃ）に示すトランジスタとの違いは、酸化物半導体膜が３層であることと、および酸化物半導体膜の形状が異なることである。図１１では、酸化物半導体膜４０６ｃの一部がソース電極４１６ａおよびドレイン電極４１６ｂ上に接する。
図１１は、トランジスタの上面図および断面図である。図１１（Ａ）は、トランジスタの上面図である。図１１（Ａ）において、一点鎖線Ａ−Ｂに対応する断面図を図１１（Ｂ）に示す。また、図１１（Ａ）において、一点鎖線Ｃ−Ｄに対応する断面図を図１１（Ｃ）に示す。
図１１（Ｂ）において、トランジスタは基板４００上の絶縁膜４０２と、絶縁膜４０２上の酸化物半導体膜４０６ｂと、酸化物半導体膜４０６ｂ上の酸化物半導体膜４０６ａと、酸化物半導体膜４０６ａおよび酸化物半導体膜４０６ｂの側面に接するソース電極４１６ａおよびドレイン電極４１６ｂと、酸化物半導体膜４０６ａ、ソース電極４１６ａおよびドレイン電極４１６ｂ上の酸化物半導体膜４０６ｃと、酸化物半導体膜４０６ｃ上のゲート絶縁膜４１２と、ゲート絶縁膜４１２上のゲート電極４０４と、を有する。なお、好ましくは、ゲート電極４０４上、ソース電極４１６ａ上およびドレイン電極４１６ｂ上の保護絶縁膜４１８と、保護絶縁膜４１８上の配線４１７ａおよび配線４１７ｂと、を有する。また、保護絶縁膜４１８は、ソース電極４１６ａおよびドレイン電極４１６ｂにそれぞれ達する開口部を有し、当該開口部を介して配線４１７ａおよび配線４１７ｂと、ソース電極４１６ａおよびドレイン電極４１６ｂとが、それぞれ接する。なお、トランジスタは、絶縁膜４０２を有さなくても構わない場合がある。
基板４００については、基板１００の記載を参照する。また、絶縁膜４０２については、絶縁膜１０２の記載を参照する。また、ソース電極４１６ａおよびドレイン電極４１６ｂについては、ソース電極１１６ａおよびドレイン電極１１６ｂの記載をそれぞれ参照する。また、ゲート絶縁膜４１２については、ゲート絶縁膜１１２の記載を参照する。また、ゲート電極４０４については、ゲート電極１０４の記載を参照する。また、保護絶縁膜４１８については、保護絶縁膜１１８の記載を参照する。また、配線４１７ａおよび配線４１７ｂについては、配線１１７ａおよび配線１１７ｂの記載をそれぞれ参照する。
また、酸化物半導体膜４０６ａ、酸化物半導体膜４０６ｂ、酸化物半導体膜４０６ｃについては酸化物半導体膜１０６の記載を参照する。なお、酸化物半導体膜１０６の記載において、第１の酸化物半導体膜１０６ｂおよび第２の酸化物半導体膜１０６ｃは、それぞれ酸化物半導体膜４０６ｂおよび酸化物半導体膜４０６ｃに置き換えてもよい。
なお、図１１に示すトランジスタ構造において、電極や半導体膜等の端部が丸みを帯びていてもよい。その一例を図１２に示す。
また、図１３に示すように、ゲート電極４０４は、ゲート電極４０４ａとゲート電極４０４ｂの２層の積層としてもよい。図３３の説明でも述べた通り、ゲート電極の仕事関数により、しきい値を制御するのが望ましい。よって、例えば２層の積層膜をゲート電極として用いた場合には、ゲート絶縁膜に接する下層の膜は、しきい値制御の目的で電極材料を選択する。また、上層の膜は、抵抗が低く、加工性が高く、被覆性のよい膜を用いればよい。また、上層の膜の上面を平坦な形状とすることで、例えば微細化の際に、フォトリソグラフィのレジストパターンの線幅に生じるバラツキ等を低減することができる。また、図１３に示す通り、酸化物半導体膜４０６ａおよび酸化物半導体膜４０６ｂをテーパーを有する形状にすることにより、ゲート電極４０４ａおよびゲート電極４０４ｂのカバレッジを良好にすることができる。
次に、図１１に示すトランジスタの作製方法について、説明する。図１４乃至図１７には、図１１（Ａ）および図１１（Ｂ）に対応する断面図を示す。
まず基板４００を準備する。次に基板４００上に絶縁膜４０２を成膜する。次に絶縁膜４０２上に酸化物半導体膜４０６ｂを成膜する。次に、酸化物半導体膜４０６ｂ上に酸化物半導体膜４０６ａを成膜する。次に、酸化物半導体膜４０６ａ上にハードマスク４２１を成膜する（図１４（Ａ）参照）。ハードマスク４２１については、ハードマスク１２１の記載を参照する。
次に、ハードマスク４２１、酸化物半導体膜４０６ａ、酸化物半導体膜４０６ｂに開口部を設け、その後、酸化物半導体膜４０６ａ上、および開口部内に導電膜４３７を成膜する（図１４（Ｂ）参照）。導電膜４３７はソース電極４１６ａおよびドレイン電極４１６ｂとなる導電膜である。開口部の形成方法については、例えばトランジスタ構造（２）の作製方法に示したのと同様な方法を用いればよい。また、導電膜４３７については、導電膜１３７の記載を参照する。
次に、ハードマスク４２１、酸化物半導体膜４０６ａ、酸化物半導体膜４０６ｂおよび導電膜４３７を加工し、島状のハードマスク４２１、島状の酸化物半導体膜４０６ａ、島状の酸化物半導体膜４０６ｂ、ソース電極４１６ａおよびドレイン電極４１６ｂを形成する（図１５（Ａ）参照）。ハードマスク４２１、酸化物半導体膜４０６ａ、酸化物半導体膜４０６ｂおよび導電膜４３７の加工については、例えばトランジスタ構造（２）の作製方法に示したのと同様な方法を用いればよい。なお、図１５（Ｂ）は３次元の立体図を示す。図１５（Ｂ）においては、電極や半導体膜等の角の丸み等については、厳密には表現しない。
次に、酸化物半導体膜４０６ｃおよびゲート絶縁膜４１２を成膜する（図１６（Ａ）参照）。次に、ゲート電極４０４を成膜する（図１６（Ｂ）参照）。なお、ゲート電極は、図１３に示した通り２層の積層とすることもできる。その場合には、上層に用いるゲート電極は、凹凸を埋め込んで表面が平坦になるように形成してもよい。
次に、フォトリソグラフィ法などを用いて、ゲート電極４０４、ゲート絶縁膜４１２および酸化物半導体膜４０６ｃを島状に形成する（図１７（Ａ）参照）。
なお、図１１に示すトランジスタ構造において、トランジスタのチャネル長およびチャネル幅を微細化するとき、レジストマスクの面積を縮小させながら電極や半導体膜等を加工すると電極や半導体膜等の端部が丸みを帯びる（曲面を有する）場合がある。その一例を図１２に示す。このような構成になることで、半導体膜４０６ｃ上に形成されるゲート絶縁膜４１２、ゲート電極４０４および保護絶縁膜４１８の被覆性を向上させることができる。また、電界集中を緩和することができる。また、トランジスタを微細化することで、集積度を高め、高密度化することができる。
次に、保護絶縁膜４１８を成膜し、保護絶縁膜４１８に開口部を設ける。次に、配線４１７ａおよび配線４１７ｂとなる導電膜を成膜し、フォトリソグラフィ法などを用いて導電膜を加工し次に、配線４１７ａおよび配線４１７ｂを形成する。
以上のようにして、図１１に示したトランジスタを作製することができる。
＜トランジスタ構造（２）の変形例（２）＞
次に、トランジスタ構造（２）の変形例（２）を図２３に示す。図２３に示すトランジスタの、図３に示すトランジスタとの違いは、酸化物半導体膜が３層であること、および酸化物半導体膜の形状が異なることである。図２３では、酸化物半導体膜５０６ｃの一部がソース電極５１６ａおよびドレイン電極５１６ｂの上に接する。
図２３（Ｂ）において、トランジスタは基板５００上の絶縁膜５０２と、絶縁膜５０２上の酸化物半導体膜５０６ｂと、酸化物半導体膜５０６ｂ上の酸化物半導体膜５０６ａと、酸化物半導体膜５０６ａおよび酸化物半導体膜５０６ｂの側面に接するソース電極５１６ａおよびドレイン電極５１６ｂと、酸化物半導体膜５０６ａ、ソース電極５１６ａおよびドレイン電極５１６ｂ上の酸化物半導体膜５０６ｃと、酸化物半導体膜５０６ｃ上のゲート絶縁膜５１２と、ゲート絶縁膜５１２上のゲート電極５０４と、を有する。なお、好ましくは、ゲート電極５０４上、ソース電極５１６ａ上およびドレイン電極５１６ｂ上の保護絶縁膜５１８と、保護絶縁膜５１８上の配線５１７ａおよび配線５１７ｂと、を有する。また、保護絶縁膜５１８は、ソース電極５１６ａおよびドレイン電極５１６ｂにそれぞれ達する開口部を有し、当該開口部を介して配線５１７ａおよび配線５１７ｂと、ソース電極５１６ａおよびドレイン電極５１６ｂとが、それぞれ接する。なお、トランジスタは、絶縁膜５０２を有さなくても構わない場合がある。
基板５００については、基板４００の記載を参照する。また、絶縁膜５０２については、絶縁膜４０２の記載を参照する。また、酸化物半導体膜５０６ａ、酸化物半導体膜５０６ｂ、酸化物半導体膜５０６ｃについては、酸化物半導体膜４０６ａ、酸化物半導体膜４０６ｂ、酸化物半導体膜４０６ｃの記載を参照する。また、ソース電極５１６ａおよびドレイン電極５１６ｂについては、ソース電極４１６ａおよびドレイン電極４１６ｂの記載をそれぞれ参照する。また、ゲート絶縁膜５１２については、ゲート絶縁膜４１２の記載を参照する。また、ゲート電極５０４については、ゲート電極４０４の記載を参照する。また、保護絶縁膜５１８については、保護絶縁膜４１８の記載を参照する。また、配線５１７ａおよび配線５１７ｂについては、配線４１７ａおよび配線４１７ｂの記載をそれぞれ参照する。
次に、図２３及び図２６に示すトランジスタの作製方法を、図２４及び図２５を用いて説明する。
図２４（Ａ）に示すように、酸化物半導体膜５０６ａ、酸化物半導体膜５０６ｂおよびハードマスク５２１に開口部を設け、図２４（Ｂ）に示すようにハードマスク５２１を除去する。その後、酸化物半導体膜５０６ａ上および開口部内に導電膜５３７を形成し研磨処理を行う（図２４（Ｃ））。
その後、図２５（Ｂ）に示す通り、酸化物半導体膜５０６ａ、酸化物半導体膜５０６ｂおよび導電膜５３７の一部をエッチングし、島状の酸化物半導体膜５０６ａ、島状の酸化物半導体膜５０６ｂ、ソース電極５１６ａおよびドレイン電極５１６ｂを形成する。図２５（Ｂ）においては、基板表面からソース電極５１６ａおよびドレイン電極５１６ｂまでの高さは、基板表面から酸化物半導体膜５０６ｂまでの高さとほぼ同じである。酸化物半導体膜５０６ａ、酸化物半導体膜５０６ｂおよび導電膜５３７のエッチングについては、トランジスタ構造（２）の作製方法として示したのと同様の方法を用いればよい。
なお、研磨処理の際に、酸化物半導体膜５０６ａと比較して導電膜５３７のエッチングを速くして、例えば図２５（Ａ）に示すように、基板表面から導電膜５３７の上面までの高さを基板表面から酸化物半導体膜５０６ａの上面までの高さより小さくすることができる。このような場合には、酸化物半導体膜５０６ａ、酸化物半導体膜５０６ｂおよび導電膜５３７の一部をエッチングし、島状の酸化物半導体膜５０６ａ、島状の酸化物半導体膜５０６ｂ、ソース電極５１６ａおよびドレイン電極５１６ｂを形成すると、例えば図２５（Ｃ）に示す形状が得られる。
図２５（Ｂ）および図２５（Ｃ）で得られる島状の酸化物半導体膜５０６ａ、島状の酸化物半導体膜５０６ｂ、ソース電極５１６ａおよびドレイン電極５１６ｂを用いてトランジスタを作製し、図２３および図２６に示すトランジスタ構造を得る。なお、図２５（Ｂ）及び図２５（Ｃ）以降のトランジスタの作製工程については、トランジスタ構造（２）の作製方法として示したのと同様の方法を用いればよい。
＜トランジスタ構造（３）＞
以下では、トランジスタ構造（１）に対して、ソース電極またはドレイン電極と半導体膜のチャネル形成領域との間に、ソース電極およびドレイン電極より抵抗が高い電界緩和領域を設ける例を示す。
図２７（Ａ）はトランジスタの断面図を示す。トランジスタは基板１０５０上の絶縁膜１０５２と、絶縁膜１０５２上の半導体膜１０５６と、半導体膜１０５６上のゲート絶縁膜１０６２と、ゲート絶縁膜１０６２上のゲート電極１０５４と、半導体膜１０５６の側面に接するソース電極１０６６ａおよびドレイン電極１０６６ｂと、領域１０７１および領域１０７２と、を有する。なお、好ましくは、ゲート電極１０５４上、ソース電極１０６６ａ上およびドレイン電極１０６６ｂ上の保護絶縁膜１０６８と、保護絶縁膜１０６８上の配線１０６７ａおよび配線１０６７ｂと、を有する。また、保護絶縁膜１０６８は、ソース電極１０６６ａおよびドレイン電極１０６６ｂにそれぞれ達する開口部を有し、当該開口部を介して配線１０６７ａおよび配線１０６７ｂと、ソース電極１０６６ａおよびドレイン電極１０６６ｂとが、それぞれ接する。なお、トランジスタは、絶縁膜１０５２を有さなくても構わない場合がある。
基板１０５０については基板５０の記載を参照する。絶縁膜１０５２については絶縁膜５２の記載を参照する。半導体膜１０５６については半導体膜５６の記載を参照する。ゲート絶縁膜１０６２についてはゲート絶縁膜６２の記載を参照する。ソース電極１０６６ａおよびドレイン電極１０６６ｂについては、ソース電極６６ａおよびドレイン電極６６ｂの記載を参照する。保護絶縁膜１０６８については、保護絶縁膜６８の記載を参照する。配線１０６７ａおよび配線１０６７ｂについては、配線６７ａおよび配線６７ｂの記載を参照する。
領域１０７１および領域１０７２は電界緩和領域として機能する。領域１０７１および領域１０７２は、ソース電極およびドレイン電極より抵抗が高いことが好ましい。
ここで、領域１０７１および領域１０７２の作製方法について説明する。領域１０７１および領域１０７２は、例えば半導体膜１０５６に不純物を添加することにより形成することができる。不純物は、ゲート電極形成後にゲート電極をマスクとして、例えばイオン注入やイオンドーピングなどを用いて行えばよい。または、ゲート電極形成時に使用したレジストマスクを残したまま、例えばイオン注入やイオンドーピングなどを行ってもよい。不純物を添加することにより、半導体膜の抵抗を下げることができる。なお、チャネル形成領域と領域１０７１および領域１０７２の抵抗を同等とする場合には、半導体膜１０５６に不純物を添加しなくてもよい。
半導体膜１０５６に添加する不純物としては、例えば半導体膜１０５６にシリコンを用いる場合には、リン、ヒ素、ホウ素、アルミニウム、ガリウムから選択された一種以上を用いればよい。また、例えば半導体膜１０５６に酸化物半導体を用いる場合には、ホウ素、炭素、マグネシウム、アルミニウム、シリコン、リン、カルシウム、スカンジウム、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、ガリウム、ゲルマニウム、ヒ素、イットリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンから選択された一種以上を用いればよい。
トランジスタ構造（２）およびその変形例についても同様に、ソース電極またはドレイン電極と半導体膜のチャネル形成領域との間に、ソース電極およびドレイン電極より抵抗が高くチャネル形成領域より抵抗が低い、もしくはチャネル形成領域と抵抗が同等である電界緩和領域を設けることができる。例えば、トランジスタ構造（２）の変形例（１）について、電界緩和領域を設ける例を図２７（Ｂ）に示す。
図２７（Ｂ）において、トランジスタは基板１４００上の絶縁膜１４０２と、絶縁膜１４０２上の酸化物半導体膜１４０６ｂと、酸化物半導体膜１４０６ｂ上の酸化物半導体膜１４０６ａと、酸化物半導体膜１４０６ａおよび酸化物半導体膜１４０６ｂの側面に接するソース電極１４１６ａおよびドレイン電極１４１６ｂと、酸化物半導体膜１４０６ａ、ソース電極１４１６ａおよびドレイン電極１４１６ｂ上の酸化物半導体膜１４０６ｃと、酸化物半導体膜１４０６ｃ上のゲート絶縁膜１４１２と、ゲート絶縁膜１４１２上のゲート電極１４０４と、を有する。なお、好ましくは、ゲート電極１４０４上、ソース電極１４１６ａ上およびドレイン電極１４１６ｂ上の保護絶縁膜１４１８と、保護絶縁膜１４１８上の配線１４１７ａおよび配線１４１７ｂと、を有する。また、保護絶縁膜１４１８は、ソース電極１４１６ａおよびドレイン電極１４１６ｂにそれぞれ達する開口部を有し、当該開口部を介して配線１４１７ａおよび配線１４１７ｂと、ソース電極１４１６ａおよびドレイン電極１４１６ｂとが、それぞれ接する。なお、トランジスタは、絶縁膜１４０２を有さなくても構わない場合がある。
基板１４００については基板４００の記載を参照する。絶縁膜１４０２については絶縁膜４０２の記載を参照する。酸化物半導体膜１４０６ａ、酸化物半導体膜１４０６ｂおよび酸化物半導体膜１４０６ｃについてはそれぞれ、酸化物半導体膜４０６ａ、酸化物半導体膜４０６ｂおよび酸化物半導体膜４０６ｃの記載を参照する。ゲート絶縁膜１４１２についてはゲート絶縁膜４１２の記載を参照する。ソース電極１４１６ａおよびドレイン電極１４１６ｂについては、ソース電極４１６ａおよびドレイン電極４１６ｂの記載を参照する。保護絶縁膜１４１８については、保護絶縁膜４１８の記載を参照する。配線１４１７ａおよび配線１４１７ｂについては、配線４１７ａおよび配線４１７ｂの記載を参照する。
領域１４４１および領域１４４２は電界緩和領域として機能する。領域１４４１および領域１４４２は、ソース電極およびドレイン電極より抵抗が高いことが好ましい。
領域１４４１および領域１４４２は、例えば酸化物半導体膜１４０６ａに不純物を添加することにより形成することができる。なお、酸化物半導体膜１４０６ａに不純物を添加する際に、同時に酸化物半導体膜１４０６ｂにも不純物が添加されてもよい。不純物は、ゲート電極形成後にゲート電極をマスクとして、例えばイオン注入やイオンドーピングなどを用いて行えばよい。または、ゲート電極形成時に使用したレジストマスクを残したまま、例えばイオン注入やイオンドーピングなどを行ってもよい。不純物を添加することにより、半導体膜の抵抗を下げることができる。なお、チャネル形成領域と領域１４４１および領域１４４２の抵抗を同等とする場合には、酸化物半導体膜１４０６ａに不純物を添加しなくてもよい。
酸化物半導体膜１４０６ａに添加する不純物としては、例えば、ホウ素、炭素、マグネシウム、アルミニウム、シリコン、リン、カルシウム、スカンジウム、チタン、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル、ガリウム、ゲルマニウム、ヒ素、イットリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンから選択された一種以上を用いればよい。
＜半導体装置＞
以下では、酸化物半導体膜を用いたトランジスタと、シリコンを用いたトランジスタを組み合わせた半導体装置の一例について説明する。
図１８は半導体装置の断面図である。半導体装置は、シリコンを用いたトランジスタ１９１と、トランジスタ１９１上の絶縁膜１６８と、絶縁膜１６８上の導電膜１７２、導電膜１７４、導電膜１７６および導電膜１７８と、絶縁膜１６８上、導電膜１７２上、導電膜１７４上、導電膜１７６上および導電膜１７８上の絶縁膜１８６と、絶縁膜１８６上の導電膜１８１および導電膜１８２と、導電膜１８１および導電膜１８２上の絶縁膜１８７と、絶縁膜１８７上の絶縁膜１３１と、絶縁膜１３１上の絶縁膜８０２と、絶縁膜８０２上の酸化物半導体膜を用いたトランジスタ１９２と、を有する。なお、半導体装置上に、保護絶縁膜８１８を設けてもよい。
絶縁膜１６８は、例えば、酸化シリコンまたは酸化窒化シリコンを含む絶縁膜を単層で、または積層で用いればよい。なお、本明細書において、酸化窒化物膜とは、窒素を０．１ａｔｏｍｉｃ％以上２５ａｔｏｍｉｃ％未満含む酸化物膜をいう。なお、窒化酸化物膜とは、酸素を０．１ａｔｏｍｉｃ％以上２５ａｔｏｍｉｃ％未満含む窒化物膜をいう。
絶縁膜１６８は、トランジスタ１９１に達する開口部を有する。導電膜１７４および導電膜１７６は、絶縁膜１６８に設けられた開口部を介してトランジスタ１９１と電気的に接続する。絶縁膜１６８は、例えば、厚さを２０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上１０００ｎｍ以下、さらに好ましくは１００ｎｍ以上１０００ｎｍ以下、より好ましくは２００ｎｍ以上１０００ｎｍ以下とする。
絶縁膜１８６は、例えば、酸化シリコンまたは酸化窒化シリコンを含む絶縁膜を単層で、または積層で用いればよい。なお、本明細書において、酸化窒化物膜とは、窒素を０．１ａｔｏｍｉｃ％以上２５ａｔｏｍｉｃ％未満含む酸化物膜をいう。なお、窒化酸化物膜とは、酸素を０．１ａｔｏｍｉｃ％以上２５ａｔｏｍｉｃ％未満含む窒化物膜をいう。
絶縁膜１８６は、導電膜１７２および導電膜１７６に達する開口部を有する。導電膜１８２および導電膜１８１は、絶縁膜１８６に設けられた開口部を介して導電膜１７２および導電膜１７６と電気的に接続する。絶縁膜１８６は、例えば、厚さを２０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上１０００ｎｍ以下、さらに好ましくは１００ｎｍ以上１０００ｎｍ以下、より好ましくは２００ｎｍ以上１０００ｎｍ以下とする。
なお、図１８に示す半導体装置は、絶縁膜１８６、導電膜１８１および導電膜１８２を有さない場合がある。その場合には、トランジスタ１９２は、導電膜１７６と直接接続すればよい。
導電膜１７２、導電膜１７４、導電膜１７６および導電膜１７８は、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルまたはタングステンを含む導電膜を、単層で、または積層で用いればよい。導電膜１７２、導電膜１７４および導電膜１７６は、例えば、半導体装置を構成する配線として機能してもよい。また、導電膜１７８は、トランジスタ１９２のバックゲート電極として機能してもよい。
絶縁膜８０２は、例えば、酸化シリコンまたは酸化窒化シリコンを含む絶縁膜を単層で、または積層で用いればよい。また、絶縁膜８０２は、過剰酸素を含む絶縁膜を用いると好ましい。
絶縁膜８０２は、導電膜１８１に達する開口部を有する。トランジスタ１９２は、絶縁膜８０２に設けられた開口部を介して導電膜１８１と電気的に接続する。絶縁膜８０２は、例えば、厚さを２０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上１０００ｎｍ以下、さらに好ましくは１００ｎｍ以上１０００ｎｍ以下、より好ましくは２００ｎｍ以上１０００ｎｍ以下とする。
絶縁膜１３１は、酸化アルミニウム、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化シリコンなどを用いればよい。例えば、酸素や水素等の元素が拡散しにくい窒化シリコン膜や酸化アルミニウム膜を用いることにより、例えば絶縁膜１３１より下層から水素などの不純物が酸化物半導体膜８０６へ混入するのを防ぐことができる。また、例えば絶縁膜８０２に含まれる酸素が下層に拡散するのを防ぐことができるため、酸化物半導体膜８０６に効率よく酸素を供給することができる。
導電膜１８１および導電膜１８２は、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルまたはタングステンを含む導電膜を、単層で、または積層で用いればよい。導電膜１８１および導電膜１８２は、例えば、半導体装置を構成する配線として機能してもよい。
保護絶縁膜８１８は、例えば、酸化シリコン、酸化窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。
トランジスタ１９１は、例えば、シリコンからなる半導体基板８００上のゲート絶縁膜１６２と、ゲート絶縁膜１６２上のゲート電極１５４と、半導体基板８００のゲート電極１５４と重ならない領域に設けられたソース領域１６６ａおよびドレイン領域１６６ｂと、絶縁性を有する素子分離領域１５２と、を有する。なお、ここでは、トランジスタ１９１に用いる半導体基板８００としてシリコンを用いた例を示すが、半導体基板８００はシリコンからなる半導体基板に限定されない。例えば、半導体基板８００として、ゲルマニウムまたはダイヤモンドなどの半導体基板を用いてもよいし、ヒ化ガリウム、炭化シリコン、窒化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムを材料とした化合物半導体基板を用いてもよい。または、半導体基板８００として、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）などを用いてもよい。または、半導体基板８００に替えて、絶縁表面を有する基板上に、シリコン膜、ゲルマニウム膜、ダイヤモンド膜などの半導体膜、またはヒ化ガリウム膜、炭化シリコン膜、窒化ガリウム膜、リン化インジウム膜、酸化亜鉛膜、酸化ガリウム膜、Ｉｎ−Ｚｎ酸化物膜、Ｉｎ−Ｇａ−Ｚｎ酸化物膜、Ｉｎ−Ｓｎ−Ｚｎ酸化物膜などの化合物半導体膜を設けてもよい。
トランジスタ１９２は、例えば、絶縁膜８０２上の酸化物半導体膜８０６と、酸化物半導体膜８０６の側面に接するソース電極８１６ａおよびドレイン電極８１６ｂと、酸化物半導体膜８０６上のゲート絶縁膜８１２と、ゲート絶縁膜８１２上のゲート電極８０４と、を有する。
次に、図１８に示した半導体装置の作製方法について説明する。
まずは、半導体基板８００にトランジスタ１９１を形成する（図１９（Ａ）参照。）。トランジスタ１９１の形成方法として、例えばシリコンを用いたトランジスタについて公知の方法を用いることができる。
次に、トランジスタ１９１上に絶縁膜１６８を形成する（図１９（Ｂ）参照）。
次に、絶縁膜１６８を加工し、トランジスタ１９１のゲート電極１５４に達する開口部と、ドレイン領域１６６ｂに達する開口部と、を形成する（図１９（Ｃ）参照）。
次に、絶縁膜１６８上に導電膜１７２、導電膜１７４、導電膜１７６および導電膜１７８を形成する（図１９（Ｄ）参照）。
次に、絶縁膜１６８上、導電膜１７２上、導電膜１７４上、導電膜１７６上および導電膜１７８上に、絶縁膜１８６を形成する。次に、絶縁膜１８６を加工し、導電膜１７２および導電膜１７６に達する開口部を形成する（図２０（Ａ）参照）。
次に、絶縁膜１８６上に導電膜１８１および導電膜１８２を形成する（図２０（Ｂ）参照）。次に、絶縁膜１８６上、導電膜１８１上および導電膜１８２上に、絶縁膜１８７を形成する。次に、絶縁膜１８７上に絶縁膜１３１を形成する。次に、絶縁膜１３１上に絶縁膜８０２を形成する（図２０（Ｃ）参照）。
次に、絶縁膜８０２上に酸化物半導体膜８０６およびハードマスク８２１を成膜する（図２１（Ａ）参照）。酸化物半導体膜８０６については、酸化物半導体膜１０６の記載を参照する。またハードマスク８２１については、ハードマスク１２１の記載を参照する。
次に、ハードマスク８２１、酸化物半導体膜８０６、絶縁膜８０２、絶縁膜１３１および絶縁膜１８７を加工し、導電膜１８１に達する開口部を形成する（図２１（Ｂ）参照）。次に、開口部内に導電膜８３７を形成する（図２２（Ａ）参照）。導電膜８３７の形成方法については、導電膜１３７の記載を参照する。
次に、トランジスタ１９２を形成する。トランジスタのソース電極８１６ａおよびドレイン電極８１６ｂは導電膜８３７を用いて形成する。トランジスタ１９２は、図２に示すトランジスタの形成方法と同様な方法を用いて形成できる。次に、保護絶縁膜８１８を形成する（図２２（Ｂ）参照。）
このようにして、図１８に示した半導体装置を作製することができる。
＜応用製品について＞
以下では、上述した半導体装置を用いた応用製品について説明する。
上述したトランジスタは、例えば、メモリ、ＣＰＵ、表示装置など様々な用途に用いることができる。
＜メモリ１＞
以下では、発明の一態様に係る半導体装置が有する、メモリセルの回路構成およびその動作について、図２８を参照して説明する。
なお、半導体装置は、メモリセルの他、別の基板上に配置された駆動回路、電源回路等を含む場合がある。
図２８（Ａ）は、メモリセル２００の一例を示す回路図である。
図２８（Ａ）に示すメモリセル２００では、トランジスタ２１１と、トランジスタ２１２と、トランジスタ２１３と、容量素子２１４と、を示している。なおメモリセル２００は、図２８では、図示を省略しているが、実際にはマトリクス状に複数設けられている。
トランジスタ２１１は、ゲートに、書き込みワード線ＷＷＬが接続される。また、トランジスタ２１１は、ソースおよびドレインの一方に、ビット線ＢＬが接続される。また、トランジスタ２１１は、ソースおよびドレインの他方に、フローティングノードＦＮが接続される。
トランジスタ２１２は、ゲートに、フローティングノードＦＮが接続される。また、トランジスタ２１２は、ソースおよびドレインの一方に、トランジスタ２１３のソースおよびドレインの一方が接続される。また、トランジスタ２１２は、ソースおよびドレインの他方に、電源線ＳＬが接続される。
トランジスタ２１３は、ゲートに、読み出しワード線ＲＷＬが接続される。また、トランジスタ２１２は、ソースおよびドレインの他方に、ビット線ＢＬが接続される。
容量素子２１４は、一方の電極に、フローティングノードＦＮが接続される。また、容量素子２１４は、他方の電極に、固定電位が与えられる。
書き込みワード線ＷＷＬには、ワード信号が与えられる。
ワード信号は、ビット線ＢＬの電圧をフローティングノードＦＮに与えるために、トランジスタ２１１を導通状態とする信号である。
なお、書き込みワード線ＷＷＬに与えられるワード信号を制御することで、フローティングノードＦＮの電位が、ビット線ＢＬの電圧に応じた電位となることを、メモリセルにデータを書き込む、という。また、読み出しワード線ＲＷＬに与えられる読み出し信号を制御することで、ビット線ＢＬの電圧が、フローティングノードＦＮの電位に応じた電圧となることを、メモリセルからのデータを読み出す、という。
ビット線ＢＬには、多値のデータが与えられる。またビット線ＢＬには、データを読み出すための、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅが与えられる。
多値のデータは、ｋビット（ｋは２以上の整数）のデータである。具体的には、２ビットのデータであれば４値のデータであり、４段階の電圧のいずれか一を有する信号である。
ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅは、データを読み出すために、ビット線ＢＬに与えられる電圧である。また、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅが与えられた後、ビット線ＢＬは電気的に浮遊状態となる。また、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅは、ビット線ＢＬの初期化を行うために与えられる電圧である。
読み出しワード線ＲＷＬには、読み出し信号が与えられる。
読み出し信号は、メモリセルからデータを選択的に読み出すために、トランジスタ２１３のゲートに与えられる信号である。
フローティングノードＦＮは、容量素子２１４の一方の電極、トランジスタ２１１のソースおよびドレインの他方の電極、およびトランジスタ２１２のゲートを接続する配線上のいずれかのノードに相当する。
フローティングノードＦＮの電位は、ビット線ＢＬによって与えられる、多値のデータに基づく電位である。また、フローティングノードＦＮは、トランジスタ２１１を非導通状態とすることで、電気的に浮遊状態となる。
電源線ＳＬには、ビット線ＢＬに与えられるディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅよりも高いプリチャージ電圧Ｖｐｒｅｃｈａｒｇｅが与えられる。
電源線ＳＬの電圧は、少なくともメモリセル２００からデータを読み出す期間に、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅであればよい。そのため、メモリセル２００にデータを書き込む期間、または／およびデータの読み出しや書き込みを行わない期間では、電源線ＳＬの電圧をディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅとし、ビット線ＢＬと電源線ＳＬとが等電位となる構成としてもよい。当該構成により、ビット線ＢＬと電源線ＳＬとの間にわずかに流れる貫通電流を低減することができる。
また別の構成として、電源線ＳＬは、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅとした定電圧を与える構成としてもよい。当該構成により、電源線ＳＬの電圧を、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅとディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅとで切り換えなくてよいため、電源線ＳＬの充放電に要する消費電力を削減することができる。
電源線ＳＬに与えられるプリチャージ電圧Ｖｐｒｅｃｈａｒｇｅは、ビット線ＢＬに与えられるディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅを、トランジスタ２１２およびトランジスタ２１３を介した充電により変化させる電圧である。
トランジスタ２１１は、導通状態と非導通状態とを切り換えることで、データの書き込みを制御するスイッチとしての機能を有する。また、非導通状態を保持することで、書き込んだデータに基づく電位を保持する機能を有する。なお、トランジスタ２１１は、ｎチャネル型のトランジスタとして、説明を行うものとする。
トランジスタ２１１は、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いられることが好適である。
図２８（Ａ）に示すメモリセル２００の構成では、非導通状態を保持することで、書き込んだデータに基づく電位を保持している。そのため、フローティングノードＦＮでの電荷の移動を伴った電位の変動を抑えるスイッチとして、オフ電流の低いトランジスタが用いられることが特に好ましい。なお、オフ電流の低いトランジスタのオフ電流を評価する方法は後述する。
トランジスタ２１１は、オフ電流の低いトランジスタとし、非導通状態を保持することで、メモリセル２００を不揮発性のメモリとすることができる。よって、一旦、メモリセル２００に書き込まれたデータは、再度、トランジスタ２１１を導通状態とするまで、フローティングノードＦＮに保持し続けることができる。
トランジスタ２１２は、フローティングノードＦＮの電位にしたがって、ソースとドレインとの間にドレイン電流Ｉｄを流す機能を有する。なお、図２８（Ａ）に示すメモリセル２００の構成で、トランジスタ２１２のソースとドレインとの間に流れるドレイン電流Ｉｄは、ビット線ＢＬと電源線ＳＬとの間に流れる電流である。なおトランジスタ２１２は、第２のトランジスタともいう。また、トランジスタ２１２は、ｎチャネル型のトランジスタとして説明を行う。
トランジスタ２１３は、読み出しワード線ＲＷＬの電位にしたがって、ソースとドレインとの間にドレイン電流Ｉｄを流す機能を有する。なお、図２８（Ａ）に示すメモリセル２００の構成で、トランジスタ２１３のソースとドレインとの間に流れるドレイン電流Ｉｄは、ビット線ＢＬと電源線ＳＬとの間に流れる電流である。なおトランジスタ２１３は、第３のトランジスタともいう。また、トランジスタ２１３は、ｎチャネル型のトランジスタとして説明を行う。
なおトランジスタ２１２およびトランジスタ２１３には、しきい値電圧のばらつきの小さいトランジスタが用いられることが好ましい。ここで、しきい値電圧のばらつきが小さいトランジスタとは、トランジスタが同一プロセスで作製される際に、しきい値電圧の差が２０ｍＶ以内で形成されうるトランジスタのことをいう。具体的には、チャネルが単結晶シリコンで形成されているトランジスタが挙げられる。しきい値電圧のばらつきは小さければ小さいほど好ましいが、前述した単結晶シリコンで形成されているトランジスタであっても、しきい値電圧の差が２０ｍＶ程度残りうる。
次に、図２８（Ａ）に示すメモリセル２００の動作を説明する。
図２８（Ｂ）に示すタイミングチャートは、図２８（Ａ）で示した書き込みワード線ＷＷＬ、読み出しワード線ＲＷＬ、フローティングノードＦＮ、ビット線ＢＬ、および電源線ＳＬに与えられる各信号の変化について示すものである。
図２８（Ｂ）に示すタイミングチャートでは、初期状態である期間Ｔ１、データを読み出すためにビット線ＢＬの充電を行う期間Ｔ２、を示している。
図２８（Ｂ）に示す期間Ｔ１では、ビット線ＢＬの放電を行う。このとき、書き込みワード線ＷＷＬは、Ｌレベルの電位が与えられる。また、読み出しワード線ＲＷＬは、Ｌレベルの電位が与えられる。また、フローティングノードＦＮは、多値のデータに対応する電位が保持される。またビット線ＢＬは、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅが与えられる。また、電源線ＳＬは、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅが与えられる。
なお図２８（Ｂ）では、多値のデータの一例として、２ビットのデータ、すなわち４値のデータを示している。具体的に図２８（Ｂ）では、４値のデータ（Ｖ００、Ｖ０１、Ｖ１０、Ｖ１１）を示しており、４段階の電位で表すことができる。
ビット線ＢＬは、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅが与えられた後、電気的に浮遊状態となる。すなわち、ビット線ＢＬは、電荷の充電または放電により電位の変動が生じる状態となる。この浮遊状態は、ビット線ＢＬに電位を与えるスイッチをオフにすることで実現することができる。
次に、図２８（Ｂ）に示す期間Ｔ２では、データを読み出すためにビット線ＢＬの充電を行う。このとき、書き込みワード線ＷＷＬは、前の期間に引き続き、Ｌレベルの電位が与えられる。また、読み出しワード線ＲＷＬは、Ｈレベルの電位が与えられる。また、フローティングノードＦＮは、前の期間に引き続き、多値のデータに対応する電位が保持される。またビット線ＢＬは、ディスチャージ電圧ＶｄｉｓｃｈａｒｇｅがフローティングノードＦＮの電位にしたがって上昇する。また、電源線ＳＬは、前の期間に引き続き、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅが与えられる。
読み出しワード線ＲＷＬの電位の変化にしたがって、トランジスタ２１３が導通状態となる。そのため、トランジスタ２１２のソースおよびドレインの一方の電位が下降して、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅとなる。
トランジスタ２１２はｎチャネル型のトランジスタであり、トランジスタ２１２のソースおよびドレインの一方の電位が下降してディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅとなることで、ゲートとソースとの間の電圧（ゲート電圧）の絶対値が大きくなる。このゲート電圧の上昇にしたがってトランジスタ２１２およびトランジスタ２１３では、ソースとドレインとの間にドレイン電流Ｉｄが流れる。
トランジスタ２１２およびトランジスタ２１３にドレイン電流Ｉｄが流れることで、電源線ＳＬの電荷がビット線ＢＬに充電される。トランジスタ２１２のソースの電位、およびビット線ＢＬの電位は、充電により上昇する。トランジスタ２１２のソースの電位が上昇することで、トランジスタ２１２のゲート電圧が徐々に小さくなる。
期間Ｔ２で流れるドレイン電流Ｉｄは、トランジスタ２１２のしきい値電圧となるゲート電圧で流れなくなる。そのため、ビット線ＢＬは、電位の上昇が進行し、トランジスタ２１２のゲート電圧がしきい値電圧となった時点で充電が完了し、定電位となる。このときのビット線ＢＬの電位は、概ねフローティングノードＦＮの電位としきい値電圧との差となる。
つまり、充電により変化するビット線ＢＬの電位は、フローティングノードＦＮの電位の高低を反映した形で得ることができる。この電位の違いを多値のデータの判定に用いることで、メモリセル２００に書き込まれた多値のデータを読み出すことができる。
したがって、データを読み出すための信号を多値のデータの数に応じて切り換えることなく、メモリセルからの多値のデータの読み出しを行うことができる。
＜メモリ２＞
以下では、メモリ１と異なる半導体装置の回路構成およびその動作について、図２９を参照して説明する。
図２９（Ａ）には、本発明の一態様である半導体装置として、記憶装置３００を示す。図２９（Ａ）に示す記憶装置３００は、記憶素子部３０２と、第１の駆動回路３０４と、第２の駆動回路３０６と、を有する。
記憶素子部３０２には、記憶素子３０８がマトリクス状に複数配置されている。図２９（Ａ）に示す例では、記憶素子部３０２には記憶素子３０８が５行６列に配置されている。
第１の駆動回路３０４および第２の駆動回路３０６は、記憶素子３０８への信号の供給を制御し、読み取り時には記憶素子３０８からの信号を取得する。例えば、第１の駆動回路３０４をワード線駆動回路とし、第２の駆動回路３０６をビット線駆動回路とする。ただし、これに限定されず、第１の駆動回路３０４をビット線駆動回路とし、第２の駆動回路３０６をワード線駆動回路としてもよい。
なお、第１の駆動回路３０４および第２の駆動回路３０６は、それぞれ記憶素子３０８と配線により電気的に接続されている。
記憶素子３０８は、揮発性メモリと、不揮発性メモリと、を有する。記憶素子３０８の具体的な回路構成の一例を図２９（Ｂ）に示す。図２９（Ｂ）に示す記憶素子３０８は、第１の記憶回路３１０と、第２の記憶回路３１２と、を有する。
第１の記憶回路３１０は、第１のトランジスタ３１４と、第２のトランジスタ３１６と、第３のトランジスタ３１８と、第４のトランジスタ３２０と、第５のトランジスタ３２２と、第６のトランジスタ３２４と、を有する。
まず、第１の記憶回路３１０の構成について説明する。第１のトランジスタ３１４のソースおよびドレインの一方は、第１の端子３３０に電気的に接続され、第１のトランジスタ３１４のゲートは、第２の端子３３２に電気的に接続されている。第２のトランジスタ３１６のソースおよびドレインの一方は、高電位電源線Ｖｄｄに電気的に接続され、第２のトランジスタ３１６のソースおよびドレインの他方は、第１のトランジスタ３１４のソースおよびドレインの他方と、第３のトランジスタ３１８のソースおよびドレインの一方と、第１のデータ保持部３４０に電気的に接続されている。第３のトランジスタ３１８のソースおよびドレインの他方は、低電位電源線Ｖｓｓに電気的に接続されている。第２のトランジスタ３１６のゲートと第３のトランジスタ３１８のゲートは、第２のデータ保持部３４２に電気的に接続されている。
そして、第４のトランジスタ３２０のソースおよびドレインの一方は、第３の端子３３４に電気的に接続され、第４のトランジスタ３２０のゲートは、第４の端子３３６に電気的に接続されている。第５のトランジスタ３２２のソースおよびドレインの一方は、高電位電源線Ｖｄｄに電気的に接続され、第５のトランジスタ３２２のソースおよびドレインの他方は、第４のトランジスタ３２０のソースおよびドレインの他方と、第６のトランジスタ３２４のソースおよびドレインの一方と、第２のデータ保持部３４２に電気的に接続されている。第６のトランジスタ３２４のソースおよびドレインの他方は、低電位電源線Ｖｓｓに電気的に接続されている。第５のトランジスタ３２２のゲートと第６のトランジスタ３２４のゲートは、第１のデータ保持部３４０に電気的に接続されている。
第１のトランジスタ３１４、第３のトランジスタ３１８、第４のトランジスタ３２０および第６のトランジスタ３２４は、ｎチャネル型のトランジスタである。
第２のトランジスタ３１６および第５のトランジスタ３２２は、ｐチャネル型のトランジスタである。
第１の端子３３０は、ビット線に電気的に接続されている。第２の端子３３２は、第１のワード線に電気的に接続されている。第３の端子３３４は、反転ビット線に電気的に接続されている。第４の端子３３６は、第１のワード線に電気的に接続されている。
以上説明した構成を有することで、第１の記憶回路３１０は、ＳＲＡＭを構成している。即ち、第１の記憶回路３１０は、揮発性メモリである。本発明の一態様である記憶装置３００では、第１の記憶回路３１０に設けられた第１のデータ保持部３４０および第２のデータ保持部３４２が第２の記憶回路３１２に電気的に接続されている。
第２の記憶回路３１２は、第７のトランジスタ３２６と、第８のトランジスタ３２８と、を有する。
次に、第２の記憶回路３１２の構成について説明する。第７のトランジスタ３２６のソースおよびドレインの一方は、第２のデータ保持部３４２に電気的に接続され、第７のトランジスタ３２６のソースおよびドレインの他方は、第１の容量素子３４８の一方の電極に電気的に接続されている。第１の容量素子３４８の他方の電極には、低電位電源線Ｖｓｓが電気的に接続されている。第８のトランジスタ３２８のソースおよびドレインの一方は、第１のデータ保持部３４０に電気的に接続され、第８のトランジスタ３２８のソースおよびドレインの他方は、第２の容量素子３５０の一方の電極に電気的に接続されている。第２の容量素子３５０の他方の電極には、低電位電源線Ｖｓｓが電気的に接続されている。第７のトランジスタ３２６のゲートと第８のトランジスタ３２８のゲートは、第５の端子３３８に電気的に接続されている。
第５の端子３３８は、第２のワード線に電気的に接続されている。なお、第１のワード線と第２のワード線は、一方の動作にしたがって他方の信号が制御される構成であってもよいし、各々が独立に制御される構成であってもよい。
第７のトランジスタ３２６と第８のトランジスタ３２８は、オフ電流の低いトランジスタである。なお、図２９（Ｂ）に例示する構成では、第７のトランジスタ３２６と第８のトランジスタ３２８は、ｎチャネル型のトランジスタであるが、これに限定されない。
第７のトランジスタ３２６と第１の容量素子３４８の一方の電極の間には、第３のデータ保持部３４４が形成されている。第８のトランジスタ３２８と第２の容量素子３５０の一方の電極の間には、第４のデータ保持部３４６が形成されている。第７のトランジスタ３２６と第８のトランジスタ３２８のオフ電流が小さいため、第３のデータ保持部３４４および第４のデータ保持部３４６の電荷は、長時間保持される。即ち、第２の記憶回路３１２は、不揮発性メモリである。
第７のトランジスタ３２６と第８のトランジスタ３２８は、オフ電流の低いトランジスタである。
上記したように、第１の記憶回路３１０は揮発性メモリであり、第２の記憶回路３１２は不揮発性メモリであり、第１の記憶回路３１０のデータ保持部である第１のデータ保持部３４０および第２のデータ保持部３４２は、第２の記憶回路３１２のデータ保持部である第３のデータ保持部３４４および第４のデータ保持部３４６に、オフ電流の低いトランジスタを介して電気的に接続されている。したがって、オフ電流の低いトランジスタのゲート電位を制御することで、第１の記憶回路３１０のデータを第２の記憶回路３１２のデータ保持部に退避させることができる。また、オフ電流の低いトランジスタを用いることで、記憶素子３０８への電力の供給がない場合であっても、第３のデータ保持部３４４および第４のデータ保持部３４６には、長期にわたって記憶内容を保持することができる。
このように、図２９（Ｂ）に示す記憶素子３０８は、揮発性メモリのデータを不揮発性メモリに退避させることができる。
また、第１の記憶回路３１０はＳＲＡＭを構成するため、高速動作が要求される。他方、第２の記憶回路３１２では電力の供給を停止した後の長期間のデータ保持が要求される。このような構成は、第１の記憶回路３１０を高速動作可能なトランジスタを用いて形成し、第２の記憶回路３１２をオフ電流の低いトランジスタを用いて形成することによって実現することができる。例えば、第１の記憶回路３１０をシリコンを用いたトランジスタで形成し、第２の記憶回路３１２を酸化物半導体膜を用いたトランジスタで形成すればよい。
本発明の一態様である記憶装置３００において、第１のトランジスタ３１４および第４のトランジスタ３２０をオンして、揮発性メモリである第１の記憶回路３１０のデータ保持部にデータを書き込む際に、第２の記憶回路３１２に含まれる第７のトランジスタ３２６および第８のトランジスタ３２８がオンしていると、第１の記憶回路３１０のデータ保持部（第１のデータ保持部３４０および第２のデータ保持部３４２）が所定の電位を保持するためには、第２の記憶回路３１２に含まれる第１の容量素子３４８および第２の容量素子３５０に電荷を蓄積すればよい。したがって、第１の記憶回路３１０のデータ保持部にデータを書き込む際に、第７のトランジスタ３２６と第８のトランジスタ３２８がオンしていると、記憶素子３０８の高速動作を阻害する。また、第２の記憶回路３１２をシリコンを用いたトランジスタで形成すると、オフ電流を十分に小さくすることが難しく、第２の記憶回路３１２に長期にわたって記憶内容を保持することが困難である。
そこで、本発明の一態様である半導体装置では、第１の記憶回路３１０のデータ保持部（揮発性メモリ）にデータを書き込む際には、第１の記憶回路３１０のデータ保持部と第２の記憶回路３１２のデータ保持部の間に配されたトランジスタ（即ち、第７のトランジスタ３２６および第８のトランジスタ３２８）をオフしておく。これによって、記憶素子３０８の高速動作を実現する。また、第１の記憶回路３１０のデータ保持部への書き込みおよび読み出しを行わない際（即ち、第１のトランジスタ３１４および第４のトランジスタ３２０がオフの状態）には、第１の記憶回路３１０のデータ保持部と第２の記憶回路３１２のデータ保持部の間に配されたトランジスタをオンする。
記憶素子３０８の揮発性メモリへのデータの書き込みの具体的な動作を以下に示す。まず、オンされている第７のトランジスタ３２６および第８のトランジスタ３２８をオフする。次いで、第１のトランジスタ３１４および第４のトランジスタ３２０をオンして、第１の記憶回路３１０のデータ保持部（第１のデータ保持部３４０および第２のデータ保持部３４２）に所定の電位を供給した後、第１のトランジスタ３１４および第４のトランジスタ３２０をオフする。その後、第７のトランジスタ３２６および第８のトランジスタ３２８をオンする。これによって、第２の記憶回路３１２のデータ保持部には、第１の記憶回路３１０のデータ保持部に保持されたデータに対応したデータが保持される。
なお、少なくとも第１の記憶回路３１０のデータ保持部へのデータの書き込みのために、第１のトランジスタ３１４および第４のトランジスタ３２０をオンする際には、第２の記憶回路３１２に含まれる第７のトランジスタ３２６および第８のトランジスタ３２８をオフとする。ただし、第１の記憶回路３１０のデータ保持部からのデータの読み出しのために、第１のトランジスタ３１４および第４のトランジスタ３２０をオンする際には、第２の記憶回路３１２に含まれる第７のトランジスタ３２６および第８のトランジスタ３２８はオフとしてもよいし、オンとしてもよい。
また、記憶素子３０８への電力の供給を停止する場合には、記憶素子３０８への電力の供給を停止する直前に、第１の記憶回路３１０のデータ保持部と第２の記憶回路３１２のデータ保持部の間に配されたトランジスタ（即ち、第７のトランジスタ３２６および第８のトランジスタ３２８）をオフして、第２の記憶回路３１２に保持されたデータを不揮発化する。揮発性メモリへの電力の供給が停止される直前に第７のトランジスタ３２６と第８のトランジスタ３２８をオフする手段は、第１の駆動回路３０４および第２の駆動回路３０６に搭載してもよいし、これらの駆動回路を制御する別の制御回路に設けられていてもよい。
なお、ここで、第１の記憶回路３１０のデータ保持部と第２の記憶回路３１２のデータ保持部の間に配された第７のトランジスタ３２６および第８のトランジスタ３２８のオンまたはオフは、記憶素子ごとに行ってもよいし、記憶素子部３０２をいくつかに区分けしたブロックごとに行ってもよい。
第１の記憶回路３１０をＳＲＡＭとして動作させる際に、第１の記憶回路３１０のデータ保持部と第２の記憶回路３１２のデータ保持部の間に配されたトランジスタをオフするため、第２の記憶回路３１２に含まれる第１の容量素子３４８および第２の容量素子３５０への電荷の蓄積を行うことなく第１の記憶回路３１０にデータを保持することが可能となるため、記憶素子３０８を高速に動作させることができる。
また、本発明の一態様である記憶装置３００では、記憶装置３００への電力の供給を停止する（記憶装置３００の電源を遮断する）前に、最後にデータを書き換えた記憶素子３０８が有する、第１の記憶回路３１０のデータ保持部と第２の記憶回路３１２のデータ保持部の間に配されたトランジスタのみをオンしてもよい。このとき、最後にデータを書き換えた記憶素子３０８のアドレスを外部メモリに記憶しておくと、スムーズに退避させることができる。
ただし、本発明の一態様である半導体装置の駆動方法は上記説明に限定されるものではない。
以上説明したように、記憶装置３００を高速動作させることができる。また、データの退避を一部の記憶素子のみで行うため、消費電力を抑えることができる。
なお、ここでは、揮発性メモリとしてＳＲＡＭを用いたが、これに限定されず、他の揮発性メモリを用いてもよい。
＜ＣＰＵ＞
図３０は、上述したトランジスタを少なくとも一部に用いたＣＰＵの具体的な構成を示すブロック図である。
図３０（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、論理演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図３０（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図３０（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタを用いることができる。
図３０（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
電源停止に関しては、図３０（Ｂ）または図３０（Ｃ）に示すように、メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図３０（Ｂ）および図３０（Ｃ）の回路の説明を行う。
図３０（Ｂ）および図３０（Ｃ）は、メモリセルへの電源電位の供給を制御するスイッチング素子に、上述したトランジスタを用いた記憶装置である。
図３０（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、上述したトランジスタを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている。
図３０（Ｂ）では、スイッチング素子１１４１として、上述したトランジスタを用いており、該トランジスタは、そのゲート電極層に与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図３０（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図３０（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されていてもよい。
また、図３０（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
メモリセル群と、電源電位ＶＤＤまたは電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。
なお、本実施の形態は、基本原理の一例について述べたものである。したがって、本実施の形態の一部または全部について、実施の形態の一部また全部と、自由に組み合わせることや、適用することや、置き換えて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の表示パネルの構成例について説明する。
［構成例］
図３６（Ａ）は、本発明の一態様の表示パネルの上面図であり、図３６（Ｂ）は、本発明の一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路を説明するための回路図である。また、図３６（Ｃ）は、本発明の一態様の表示パネルの画素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である。
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置のブロック図の一例を図３６（Ａ）に示す。表示装置の基板７００上には、画素部７０１、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４を有する。画素部７０１には、複数の信号線が信号線駆動回路７０４から延伸して配置され、複数の走査線が第１の走査線駆動回路７０２、及び第２の走査線駆動回路７０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板７００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。
図３６（Ａ）では、第１の走査線駆動回路７０２、第２の走査線駆動回路７０３、信号線駆動回路７０４は、画素部７０１と同じ基板７００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板７００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板７００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
〔液晶パネル〕
また、画素の回路構成の一例を図３６（Ｂ）に示す。ここでは、ＶＡ型液晶表示パネルの画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極層に印加する信号を、独立して制御できる。
トランジスタ７１６のゲート配線７１２と、トランジスタ７１７のゲート配線７１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極層又はドレイン電極層７１４は、トランジスタ７１６とトランジスタ７１７で共通に用いられている。トランジスタ７１６とトランジスタ７１７は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示パネルを提供することができる。
トランジスタ７１６と電気的に接続する第１の画素電極層と、トランジスタ７１７と電気的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画素電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広がる形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。
トランジスタ７１６のゲート電極はゲート配線７１２と接続され、トランジスタ７１７のゲート電極はゲート配線７１３と接続されている。ゲート配線７１２とゲート配線７１３に異なるゲート信号を与えてトランジスタ７１６とトランジスタ７１７の動作タイミングを異ならせ、液晶の配向を制御できる。
また、容量配線７１０と、誘電体として機能するゲート絶縁膜と、第１の画素電極層または第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子７１８と第２の液晶素子７１９を備える。第１の液晶素子７１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され、第２の液晶素子７１９は第２の画素電極層と対向電極層とその間の液晶層とで構成される。
なお、図３６（Ｂ）に示す画素回路は、これに限定されない。例えば、図３６（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路などを追加してもよい。
〔有機ＥＬパネル〕
画素の回路構成の他の一例を図３６（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示パネルの画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
図３６（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の金属酸化物膜は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作について説明する。
画素７２０は、スイッチング用トランジスタ７２１、駆動用トランジスタ７２２、発光素子７２４及び容量素子７２３を有している。スイッチング用トランジスタ７２１は、ゲート電極層が走査線７２６に接続され、第１電極（ソース電極層及びドレイン電極層の一方）が信号線７２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆動用トランジスタ７２２のゲート電極層に接続されている。駆動用トランジスタ７２２は、ゲート電極層が容量素子７２３を介して電源線７２７に接続され、第１電極が電源線７２７に接続され、第２電極が発光素子７２４の第１電極（画素電極）に接続されている。発光素子７２４の第２電極は共通電極７２８に相当する。共通電極７２８は、同一基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ７２１および駆動用トランジスタ７２２は上記実施の形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示パネルを提供することができる。
発光素子７２４の第２電極（共通電極７２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線７２７に設定される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子７２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子７２４に印加することにより、発光素子７２４に電流を流して発光させる。なお、発光素子７２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。
なお、容量素子７２３は駆動用トランジスタ７２２のゲート容量を代用することにより省略できる。駆動用トランジスタ７２２のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。
次に、駆動用トランジスタ７２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ７２２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を、駆動用トランジスタ７２２に入力する。なお、駆動用トランジスタ７２２を線形領域で動作させるために、電源線７２７の電圧よりも高い電圧を駆動用トランジスタ７２２のゲート電極層にかける。また、信号線７２５には、電源線電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ７２２のゲート電極層に発光素子７２４の順方向電圧に駆動用トランジスタ７２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ７２２が飽和領域で動作するようにビデオ信号を入力し、発光素子７２４に電流を流す。また、駆動用トランジスタ７２２を飽和領域で動作させるために、電源線７２７の電位を、駆動用トランジスタ７２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子７２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図３６（Ｃ）に示す画素構成に限定されない。例えば、図３６（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。
図３６で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し、第２のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構成とすればよい。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３７に示す。
図３７（Ａ）は携帯型ゲーム機であり、筐体２９０１、筐体２９０２、表示部２９０３、表示部２９０４、マイクロフォン２９０５、スピーカー２９０６、操作キー２９０７、スタイラス２９０８等を有する。なお、図３７（Ａ）に示した携帯型ゲーム機は、２つの表示部２９０３と表示部２９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図３７（Ｂ）は携帯データ端末であり、第１筐体２９１１、第２筐体２９１２、第１表示部２９１３、第２表示部２９１４、接続部２９１５、操作キー２９１６等を有する。第１表示部２９１３は第１筐体２９１１に設けられており、第２表示部２９１４は第２筐体２９１２に設けられている。そして、第１筐体２９１１と第２筐体２９１２とは、接続部２９１５により接続されており、第１筐体２９１１と第２筐体２９１２の間の角度は、接続部２９１５により変更が可能である。第１表示部２９１３における映像を、接続部２９１５における第１筐体２９１１と第２筐体２９１２との間の角度に従って、切り替える構成としても良い。また、第１表示部２９１３および第２表示部２９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図３７（Ｃ）はノート型パーソナルコンピュータであり、筐体２９２１、表示部２９２２、キーボード２９２３、ポインティングデバイス２９２４等を有する。
図３７（Ｄ）は電気冷凍冷蔵庫であり、筐体２９３１、冷蔵室用扉２９３２、冷凍室用扉２９３３等を有する。
図３７（Ｅ）はビデオカメラであり、第１筐体２９４１、第２筐体２９４２、表示部２９４３、操作キー２９４４、レンズ２９４５、接続部２９４６等を有する。操作キー２９４４およびレンズ２９４５は第１筐体２９４１に設けられており、表示部２９４３は第２筐体２９４２に設けられている。そして、第１筐体２９４１と第２筐体２９４２とは、接続部２９４６により接続されており、第１筐体２９４１と第２筐体２９４２の間の角度は、接続部２９４６により変更が可能である。表示部２９４３における映像を、接続部２９４６における第１筐体２９４１と第２筐体２９４２との間の角度に従って切り替える構成としても良い。
図３７（Ｆ）は普通自動車であり、車体２９５１、車輪２９５２、ダッシュボード２９５３、ライト２９５４等を有する。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態では、本発明の一態様に係るＲＦＩＤの使用例について図３８を用いながら説明する。ＲＦＩＤの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図３８（Ａ）参照）、包装用容器類（包装紙やボトル等、図３８（Ｃ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図３８（Ｂ）参照）、乗り物類（自転車等、図３８（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、若しくは各物品に取り付ける荷札（図３８（Ｅ）、図３８（Ｆ）参照）等に設けて使用することができる。
本発明の一態様に係るＲＦＩＤ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦＩＤ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦＩＤ４０００を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦＩＤを取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦＩＤを取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係わるＲＦＩＤを本実施の形態に挙げた各用途に用いることにより、情報の書込みや読み出しを含む動作電力を低減できるため、最大通信距離を長くとることが可能となる。また、電力が遮断された状態であっても情報を極めて長い期間保持可能であるため、書き込みや読み出しの頻度が低い用途にも好適に用いることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
５０ 基板
５２ 絶縁膜
５４ ゲート電極
５６ 半導体膜
６２ ゲート絶縁膜
６６ａ ソース電極
６６ｂ ドレイン電極
６７ａ 配線
６７ｂ 配線
７１ 領域
６８ 保護絶縁膜
９１ チャネル長
９２ 幅
１００ 基板
１０２ 絶縁膜
１０４ ゲート電極
１０６ 酸化物半導体膜
１０６ａ 酸化物半導体膜
１０６ｂ 第１の酸化物半導体膜
１０６ｃ 第２の酸化物半導体膜
１１２ ゲート絶縁膜
１１６ａ ソース電極
１１６ｂ ドレイン電極
１１７ａ 配線
１１７ｂ 配線
１１８ 保護絶縁膜
１２１ ハードマスク
１２２ レジストマスク
１２３ レジストマスク
１３１ 絶縁膜
１３６ 酸化物半導体膜
１３７ 導電膜
１３８ 絶縁膜
１３９ 導電膜
１４０ 導電膜
１５２ 素子分離領域
１５４ ゲート電極
１６２ ゲート絶縁膜
１６６ａ ソース領域
１６６ｂ ドレイン領域
１６８ 絶縁膜
１７２ 導電膜
１７４ 導電膜
１７６ 導電膜
１７８ 導電膜
１８１ 導電膜
１８２ 導電膜
１８６ 絶縁膜
１８７ 絶縁膜
１９１ トランジスタ
１９２ トランジスタ
２００ メモリセル
２１１ トランジスタ
２１２ トランジスタ
２１３ トランジスタ
２１４ 容量素子
３００ 記憶装置
３０２ 記憶素子部
３０４ 駆動回路
３０６ 駆動回路
３０８ 記憶素子
３１０ 記憶回路
３１２ 記憶回路
３１４ トランジスタ
３１６ トランジスタ
３１８ トランジスタ
３２０ トランジスタ
３２２ トランジスタ
３２４ トランジスタ
３２６ トランジスタ
３２８ トランジスタ
３３０ 端子
３３２ 端子
３３４ 端子
３３６ 端子
３３８ 端子
３４０ データ保持部
３４２ データ保持部
３４４ データ保持部
３４６ データ保持部
３４８ 容量素子
３５０ 容量素子
４００ 基板
４０２ 絶縁膜
４０４ ゲート電極
４０４ａ ゲート電極
４０４ｂ ゲート電極
４０６ａ 酸化物半導体膜
４０６ｂ 酸化物半導体膜
４０６ｃ 酸化物半導体膜
４１２ ゲート絶縁膜
４１６ａ ソース電極
４１６ｂ ドレイン電極
４１７ａ 配線
４１７ｂ 配線
４１８ 保護絶縁膜
４２１ ハードマスク
４３７ 導電膜
５００ 基板
５０２ 絶縁膜
５０４ ゲート電極
５０６ａ 酸化物半導体膜
５０６ｂ 酸化物半導体膜
５０６ｃ 酸化物半導体膜
５１２ ゲート絶縁膜
５１６ａ ソース電極
５１６ｂ ドレイン電極
５１７ａ 配線
５１７ｂ 配線
５１８ 保護絶縁膜
５２１ ハードマスク
５３７ 導電膜
７００ 基板
７０１ 画素部
７０２ 走査線駆動回路
７０３ 走査線駆動回路
７０４ 信号線駆動回路
７１０ 容量配線
７１２ ゲート配線
７１３ ゲート配線
７１４ ドレイン電極層
７１６ トランジスタ
７１７ トランジスタ
７１８ 液晶素子
７１９ 液晶素子
７２０ 画素
７２１ スイッチング用トランジスタ
７２２ 駆動用トランジスタ
７２３ 容量素子
７２４ 発光素子
７２５ 信号線
７２６ 走査線
７２７ 電源線
７２８ 共通電極
８００ 半導体基板
８０２ 絶縁膜
８０４ ゲート電極
８０６ 酸化物半導体膜
８１２ ゲート絶縁膜
８１６ａ ソース電極
８１６ｂ ドレイン電極
８１８ 保護絶縁膜
８２１ ハードマスク
８３７ 導電膜
９０１ 半導体膜
９０２ 電子捕獲層
９０２ａ 第１の絶縁膜
９０２ｂ 第２の絶縁膜
９０２ｃ 第３の絶縁膜
９０３ ゲート電極
９０４ 電子捕獲準位
９０５ 電子
９０６ 曲線
９０７ 曲線
９０８ トランジスタ
９０９ 容量素子
１０５０ 基板
１０５２ 絶縁膜
１０５４ ゲート電極
１０５６ 半導体膜
１０６２ ゲート絶縁膜
１０６６ａ ソース電極
１０６６ｂ ドレイン電極
１０６７ａ 配線
１０６７ｂ 配線
１０７１ 領域
１０７２ 領域
１０６８ 保護絶縁膜
１１４１ スイッチング素子
１１４２ メモリセル
１１４３ メモリセル群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１４００ 基板
１４０２ 絶縁膜
１４０４ ゲート電極
１４０６ａ 酸化物半導体膜
１４０６ｂ 酸化物半導体膜
１４０６ｃ 酸化物半導体膜
１４１２ ゲート絶縁膜
１４１６ａ ソース電極
１４１６ｂ ドレイン電極
１４１７ａ 配線
１４１７ｂ 配線
１４１８ 保護絶縁膜
１４４１ 領域
１４４２ 領域
２９０１ 筐体
２９０２ 筐体
２９０３ 表示部
２９０４ 表示部
２９０５ マイクロフォン
２９０６ スピーカー
２９０７ 操作キー
２９０８ スタイラス
２９１１ 筐体
２９１２ 筐体
２９１３ 表示部
２９１４ 表示部
２９１５ 接続部
２９１６ 操作キー
２９２１ 筐体
２９２２ 表示部
２９２３ キーボード
２９２４ ポインティングデバイス
２９３１ 筐体
２９３２ 冷蔵室用扉
２９３３ 冷凍室用扉
２９４１ 筐体
２９４２ 筐体
２９４３ 表示部
２９４４ 操作キー
２９４５ レンズ
２９４６ 接続部
２９５１ 車体
２９５２ 車輪
２９５３ ダッシュボード
２９５４ ライト
４０００ ＲＦＩＤ

Claims (11)

  1. 絶縁表面上に開口部を有する半導体膜を形成し、
    前記半導体膜上および前記開口部内に導電膜を形成した後、前記半導体膜上の前記導電膜を除去することで前記開口部内に導電ピラーを形成し、
    前記導電ピラー上および前記半導体膜上に島状のマスクを形成し、
    前記マスクを用いて、前記導電ピラーおよび前記半導体膜をエッチングして第１の電極および第１の半導体を形成し、
    前記第１の半導体の上面および側面にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上で接し、前記第１の半導体の上面および側面に面するゲート電極を形成することを特徴とする半導体装置の作製方法。
  2. 絶縁表面上に第１の開口部および第２の開口部を有する半導体膜を形成し、
    前記半導体膜上、前記第１の開口部内および前記第２の開口部内に導電膜を形成した後、前記半導体膜上の前記導電膜を除去することで前記第１の開口部内および前記第２の開口部内に第１の導電ピラーおよび第２の導電ピラーを形成し、
    前記第１の導電ピラー上、前記第２の導電ピラー上および前記半導体膜上に島状のマスクを形成し、
    前記マスクを用いて、前記第１の導電ピラー、前記第２の導電ピラーおよび前記半導体膜をエッチングして第１の電極、第２の電極および第１の半導体を形成し、
    前記第１の半導体は、前記第１の電極と前記第２の電極に挟まれるように形成され、
    前記第１の半導体の上面および側面にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上で接し、前記第１の半導体の上面および側面に面するゲート電極を形成することを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、前記半導体膜は酸化物半導体膜であることを特徴とする半導体装置の作製方法。
  4. 絶縁表面上の、第１の半導体膜、ソース電極およびドレイン電極と、
    前記第１の半導体膜上のゲート絶縁膜と、
    ゲート絶縁膜上のゲート電極と、を有し、
    前記ソース電極と前記ドレイン電極は、前記第１の半導体膜の側面と接し、
    前記第１の半導体膜は、前記ソース電極と前記ドレイン電極に挟まれており、
    前記第１の半導体膜の少なくとも辺の一以上が前記ソース電極または前記ドレイン電極の辺の一以上と接することを特徴とする半導体装置。
  5. 請求項４において、
    前記ゲート電極は、前記ドレイン電極または前記ソース電極の少なくとも一つと重なる領域を有することを特徴とする半導体装置。
  6. 請求項４において、
    前記半導体膜は、前記半導体膜のチャネル形成領域と前記ソース電極または前記ドレイン電極との間に電界緩和領域を有することを特徴とする半導体装置。
  7. 請求項４乃至請求項６のいずれかにおいて、
    前記半導体膜の上面の高さが、前記ソース電極または前記ドレイン電極の上面の高さより大きいことを特徴とする半導体装置。
  8. 請求項４乃至請求項６のいずれかにおいて、
    前記半導体膜の上面の高さが、前記ソース電極または前記ドレイン電極の上面の高さより小さいことを特徴とする半導体装置。
  9. 請求項４乃至請求項８のいずれかにおいて、
    前記第１の半導体膜は酸化物半導体膜であることを特徴とする半導体装置。
  10. 請求項９において、
    前記第１の半導体膜の下に第２の半導体膜を有し、
    前記第２の半導体膜は酸化物半導体膜であり、
    前記第２の半導体膜の厚さは、前記ゲート絶縁膜の厚さよりも厚いことを特徴とする半導体装置。
  11. シリコンを用いた第１のトランジスタと、
    前記第１のトランジスタ上の第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体膜、ソース電極およびドレイン電極と、
    前記酸化物半導体膜上のゲート絶縁膜と、
    ゲート絶縁膜上のゲート電極と、を有し、
    前記ソース電極と前記ドレイン電極は、前記酸化物半導体膜の側面と接し、
    前記酸化物半導体膜は、前記ソース電極と前記ドレイン電極に挟まれており、
    前記酸化物半導体膜の少なくとも辺の一以上が前記ソース電極または前記ドレイン電極の辺の一以上と接することを特徴とする半導体装置。
JP2014169001A 2013-08-30 2014-08-22 半導体装置の作製方法 Expired - Fee Related JP6522300B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014169001A JP6522300B2 (ja) 2013-08-30 2014-08-22 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013180228 2013-08-30
JP2013180228 2013-08-30
JP2014169001A JP6522300B2 (ja) 2013-08-30 2014-08-22 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019083032A Division JP2019149567A (ja) 2013-08-30 2019-04-24 半導体装置

Publications (3)

Publication Number Publication Date
JP2015065426A true JP2015065426A (ja) 2015-04-09
JP2015065426A5 JP2015065426A5 (ja) 2017-10-05
JP6522300B2 JP6522300B2 (ja) 2019-05-29

Family

ID=52581903

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2014169001A Expired - Fee Related JP6522300B2 (ja) 2013-08-30 2014-08-22 半導体装置の作製方法
JP2019083032A Withdrawn JP2019149567A (ja) 2013-08-30 2019-04-24 半導体装置
JP2021001348A Active JP7016972B2 (ja) 2013-08-30 2021-01-07 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2019083032A Withdrawn JP2019149567A (ja) 2013-08-30 2019-04-24 半導体装置
JP2021001348A Active JP7016972B2 (ja) 2013-08-30 2021-01-07 半導体装置

Country Status (3)

Country Link
US (2) US9590109B2 (ja)
JP (3) JP6522300B2 (ja)
KR (3) KR20150026875A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017168648A (ja) * 2016-03-16 2017-09-21 株式会社Ｊｏｌｅｄ 半導体装置とその製造方法
JP2017175022A (ja) * 2016-03-24 2017-09-28 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
JP2019197772A (ja) * 2018-05-08 2019-11-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2020049420A1 (ja) * 2018-09-07 2020-03-12 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP2020065076A (ja) * 2015-07-24 2020-04-23 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2021220401A1 (ja) * 2020-04-28 2021-11-04 シャープ株式会社 トランジスタ、表示装置及びトランジスタの製造方法
WO2023094941A1 (ja) * 2021-11-26 2023-06-01 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642186B (zh) 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
US9876114B2 (en) * 2014-12-30 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for 3D FinFET metal gate
CN104659109B (zh) * 2015-03-20 2017-07-14 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
JP2019091794A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 半導体装置
US10304832B1 (en) 2017-11-16 2019-05-28 Globalfoundries Inc. Integrated circuit structure incorporating stacked field effect transistors and method
US10192819B1 (en) * 2017-11-16 2019-01-29 Globalfoundries Inc. Integrated circuit structure incorporating stacked field effect transistors
US10090193B1 (en) 2017-11-16 2018-10-02 Globalfoundries Inc. Integrated circuit structure incorporating a stacked pair of field effect transistors and a buried interconnect and method
JP2019114758A (ja) * 2017-12-26 2019-07-11 東芝メモリ株式会社 半導体メモリ
US11201227B2 (en) * 2018-04-27 2021-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure with barrier layer and method for forming the same
KR20210009000A (ko) * 2019-07-16 2021-01-26 삼성전자주식회사 반도체 장치
KR20210010333A (ko) 2019-07-19 2021-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP7201556B2 (ja) * 2019-08-30 2023-01-10 株式会社ジャパンディスプレイ 半導体装置
CN111628005A (zh) * 2020-06-08 2020-09-04 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板、显示面板及显示装置
CN115513301A (zh) * 2022-09-30 2022-12-23 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226655A (ja) * 1992-02-18 1993-09-03 Fujitsu Ltd 半導体装置の製造方法
JP2000277745A (ja) * 1999-03-19 2000-10-06 Internatl Business Mach Corp <Ibm> ダブルゲート集積回路及びその製造方法
JP2013149964A (ja) * 2011-12-23 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体素子、半導体素子の作製方法および半導体素子を用いた半導体装置

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0498879A (ja) * 1990-08-16 1992-03-31 Fujitsu Ltd 半導体装置およびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1050609A (ja) * 1997-03-31 1998-02-20 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置の作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2005012110A (ja) * 2003-06-20 2005-01-13 Handotai Rikougaku Kenkyu Center:Kk 極微細ｍｏｓｆｅｔ
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3825768B2 (ja) 2003-08-27 2006-09-27 株式会社東芝 電界効果トランジスタ
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4849817B2 (ja) 2005-04-08 2012-01-11 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4963021B2 (ja) 2005-09-06 2012-06-27 独立行政法人産業技術総合研究所 半導体構造
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5334149B2 (ja) 2006-06-02 2013-11-06 独立行政法人産業技術総合研究所 窒化物半導体電界効果トランジスタ
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5512931B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2008311452A (ja) 2007-06-15 2008-12-25 Toshiba Corp 半導体装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101497425B1 (ko) 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101547326B1 (ko) 2008-12-04 2015-08-26 삼성전자주식회사 트랜지스터 및 그 제조방법
WO2010150407A1 (ja) 2009-06-26 2010-12-29 株式会社 東芝 半導体装置
JP2011071476A (ja) 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
CN105762152B (zh) 2009-10-29 2021-03-09 株式会社半导体能源研究所 半导体器件
JP5899615B2 (ja) * 2010-03-18 2016-04-06 株式会社リコー 絶縁膜の製造方法及び半導体装置の製造方法
KR20230130758A (ko) * 2009-12-25 2023-09-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI538215B (zh) 2011-03-25 2016-06-11 半導體能源研究所股份有限公司 場效電晶體及包含該場效電晶體之記憶體與半導體電路
JP6005401B2 (ja) * 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9214474B2 (en) * 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8748886B2 (en) * 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8847220B2 (en) * 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5726770B2 (ja) 2012-01-12 2015-06-03 株式会社東芝 半導体装置及びその製造方法
KR102097171B1 (ko) * 2012-01-20 2020-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104823283B (zh) 2012-11-30 2018-04-27 株式会社半导体能源研究所 半导体装置
US9105658B2 (en) 2013-01-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor layer
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014181785A1 (en) 2013-05-09 2014-11-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI632688B (zh) * 2013-07-25 2018-08-11 半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226655A (ja) * 1992-02-18 1993-09-03 Fujitsu Ltd 半導体装置の製造方法
JP2000277745A (ja) * 1999-03-19 2000-10-06 Internatl Business Mach Corp <Ibm> ダブルゲート集積回路及びその製造方法
JP2013149964A (ja) * 2011-12-23 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体素子、半導体素子の作製方法および半導体素子を用いた半導体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189736B2 (en) 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2023059965A (ja) * 2015-07-24 2023-04-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2020065076A (ja) * 2015-07-24 2020-04-23 株式会社半導体エネルギー研究所 トランジスタの作製方法
US10347770B2 (en) 2016-03-16 2019-07-09 Joled Inc. Semiconductor device and method of producing the same
JP2017168648A (ja) * 2016-03-16 2017-09-21 株式会社Ｊｏｌｅｄ 半導体装置とその製造方法
JP2017175022A (ja) * 2016-03-24 2017-09-28 株式会社Ｊｏｌｅｄ 薄膜トランジスタ
JP2019197772A (ja) * 2018-05-08 2019-11-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11101281B2 (en) 2018-05-08 2021-08-24 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP6998267B2 (ja) 2018-05-08 2022-01-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JPWO2020049420A1 (ja) * 2018-09-07 2021-08-26 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
WO2020049420A1 (ja) * 2018-09-07 2020-03-12 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US12062723B2 (en) 2018-09-07 2024-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2021220401A1 (ja) * 2020-04-28 2021-11-04 シャープ株式会社 トランジスタ、表示装置及びトランジスタの製造方法
WO2023094941A1 (ja) * 2021-11-26 2023-06-01 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20170162687A1 (en) 2017-06-08
KR20150026875A (ko) 2015-03-11
KR102702784B1 (ko) 2024-09-04
JP2021061443A (ja) 2021-04-15
US9590109B2 (en) 2017-03-07
JP2019149567A (ja) 2019-09-05
JP6522300B2 (ja) 2019-05-29
KR20220016262A (ko) 2022-02-08
JP7016972B2 (ja) 2022-02-07
US9947794B2 (en) 2018-04-17
KR102504546B1 (ko) 2023-02-27
KR20230029747A (ko) 2023-03-03
US20150060844A1 (en) 2015-03-05

Similar Documents

Publication Publication Date Title
JP7016972B2 (ja) 半導体装置
JP7337233B2 (ja) 半導体装置
JP7181979B2 (ja) 半導体装置
JP7038164B2 (ja) 半導体装置
JP7528163B2 (ja) 半導体装置
KR102244460B1 (ko) 반도체 장치
KR102332469B1 (ko) 트랜지스터 및 반도체 장치
JP6532710B2 (ja) 半導体装置の作製方法
TWI662653B (zh) 半導體裝置、電子裝置及半導體裝置的製造方法
JP7318053B2 (ja) 半導体装置
JP2019169737A (ja) 半導体装置
JP2023029420A (ja) 記憶装置
US9443592B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9716003B2 (en) Method of manufacturing semiconductor device
JP2019091904A (ja) 半導体装置
JP2016001722A (ja) 半導体装置及び該半導体装置を含む電子機器
JP6126509B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190424

R150 Certificate of patent or registration of utility model

Ref document number: 6522300

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees