JP2007073563A - 薄膜トランジスタ - Google Patents
薄膜トランジスタ Download PDFInfo
- Publication number
- JP2007073563A JP2007073563A JP2005255737A JP2005255737A JP2007073563A JP 2007073563 A JP2007073563 A JP 2007073563A JP 2005255737 A JP2005255737 A JP 2005255737A JP 2005255737 A JP2005255737 A JP 2005255737A JP 2007073563 A JP2007073563 A JP 2007073563A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- oxygen
- semiconductor thin
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Dram (AREA)
Abstract
【課題】 酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜層として用いるトップゲート構造のTFTにおいて、半導体薄膜層の少なくとも表面に酸素を構成元素に含む化合物あるいは酸素をドーピングされた化合物による被覆を行うことにより、ZnO成分の還元あるいは脱離を抑制し、半導体薄膜層の低抵抗化によるソース・ドレイン間の短絡やリーク電流の発生を抑制し得る薄膜トランジスタの提供。
【解決手段】 酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜層として用いるトップゲート型薄膜トランジスタにおいて、前記半導体薄膜層全表面を被覆するゲート絶縁膜が形成されている構造を有し、前記ゲート絶縁膜の少なくとも前記半導体薄膜層の表面に接する領域は、酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜により形成されていることを特徴とする薄膜トランジスタ。
【選択図】 図１
【解決手段】 酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜層として用いるトップゲート型薄膜トランジスタにおいて、前記半導体薄膜層全表面を被覆するゲート絶縁膜が形成されている構造を有し、前記ゲート絶縁膜の少なくとも前記半導体薄膜層の表面に接する領域は、酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜により形成されていることを特徴とする薄膜トランジスタ。
【選択図】 図１
Description
本発明は薄膜トランジスタに係り、より詳しくは薄膜トランジスタの半導体活性層である酸化亜鉛ZnOを主成分とする酸化物半導体薄膜層表面に酸素を構成元素に含む化合物あるいは酸素をドーピングされた化合物による被覆を行うことで、半導体薄膜層の還元や損傷を防ぎ、ドレイン・ソース間の低抵抗化などの劣化を防止した高性能の薄膜トランジスタに関する。
酸化亜鉛（ZnO）あるいは酸化マグネシウム亜鉛（ZnMgO）等の酸化物が優れた半導体(活性層)の性質を示すことは古くから知られており、近年薄膜トランジスタ（以下TFTと略）、発光デバイス、透明導電膜等の電子デバイス応用を目指し、これらの化合物を用いた薄膜半導体の研究開発が活発化している。
特に酸化亜鉛（ZnO）を半導体薄膜層として用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン（a-Si:H）を半導体層として用いたアモルファスシリコンTFTに比較して電子移動度が大きく、優れたTFT特性並びに低温プロセスが可能である等の理由により積極的な開発が進められている。
特に酸化亜鉛（ZnO）を半導体薄膜層として用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン（a-Si:H）を半導体層として用いたアモルファスシリコンTFTに比較して電子移動度が大きく、優れたTFT特性並びに低温プロセスが可能である等の理由により積極的な開発が進められている。
従来報告されている、酸化亜鉛（ZnO）を半導体薄膜層として用いたTFT（ZnO-TFT）は、ボトムゲート型のものが主流である。
ボトムゲート型のZnO-TFTを開示したものとして、特許文献１、特許文献２などが例示できる。
特許文献１に開示されるボトムゲート型ZnO-TFTは、図７に示す如く、基板１０２、ゲート電極１０３、ゲート絶縁膜１０４、酸化亜鉛半導体薄膜１０５、ソース電極１０６、ドレイン電極１０７、保護膜１０８を有してなり、これら各構成をこの順に積層して形成されている。
特許文献２に開示されるボトムゲート型ZnO-TFTは、図８（ａ）に示す如く、基板１０９、ゲート電極１１０、ゲート絶縁膜１１１、ソース電極１１２、ドレイン電極１１３、酸化亜鉛半導体薄膜１１４を有してなり、これら各構成をこの順に積層して形成されている。実際に製造の最終工程においては、図８（ｂ）に示す如く、前記酸化亜鉛半導体薄膜１１４を被覆して保護膜１１５が形成される。
これら文献に開示されているボトムゲート構造は、基板側よりゲート電極およびゲート絶縁膜が形成され、その上面を被覆して酸化亜鉛半導体薄膜が形成されている構造であり、液晶ディスプレイの駆動素子として現在事業化されているボトムゲート構造アモルファスシリコンTFTとのプロセスの互換性が高いため、ZnO-TFTにも多く用いられている。
しかしながら、半導体層（チャネル層）として用いる酸化亜鉛の結晶性の観点からは、多結晶薄膜を基板上に形成していく場合、成膜初期に形成される下地との界面付近の領域は結晶欠陥が多く、薄膜形成が進むにつれて結晶性が改善されていくという特徴がある。
薄膜トランジスタにおいて活性層として用いられる部分は、半導体層の中で、ゲート絶縁膜に近いごく薄い領域であり、この領域の結晶性が移動度等の薄膜トランジスタのTFT特性を大きく左右している。
ボトムゲート型の薄膜トランジスタにおいては、構造上、半導体層はゲート絶縁膜上に積層されているため、結晶性が不十分な成膜初期の領域を活性層として用いざるを得ず、十分な移動度が得られないという問題点を抱えていた。
薄膜トランジスタにおいて活性層として用いられる部分は、半導体層の中で、ゲート絶縁膜に近いごく薄い領域であり、この領域の結晶性が移動度等の薄膜トランジスタのTFT特性を大きく左右している。
ボトムゲート型の薄膜トランジスタにおいては、構造上、半導体層はゲート絶縁膜上に積層されているため、結晶性が不十分な成膜初期の領域を活性層として用いざるを得ず、十分な移動度が得られないという問題点を抱えていた。
これらの問題に鑑みると、半導体層の上部にゲート絶縁膜を設ける構造を有するトップゲート構造は、半導体層の上部の結晶性の良好な領域を活性層として用いることができ、高い移動度を期待することができる。
トップゲート型のZnO-TFTの構造として、図９に示す構造が考えられる。
このトップゲート構造は、基板１１６上にソース・ドレイン電極１１７、半導体薄膜１１８、ゲート絶縁膜１１９、ゲート電極１２０をこの順に積層して構成されている。
このゲート絶縁膜１１９はプラズマ化学気相成長（PCVD）法にて、200〜500nmの厚みで形成されることが多い。
このトップゲート構造は、基板１１６上にソース・ドレイン電極１１７、半導体薄膜１１８、ゲート絶縁膜１１９、ゲート電極１２０をこの順に積層して構成されている。
このゲート絶縁膜１１９はプラズマ化学気相成長（PCVD）法にて、200〜500nmの厚みで形成されることが多い。
酸化亜鉛を半導体活性層として用いたトップゲート型のTFT（ZnO-TFT）は、活性層の形状にパターン加工した半導体薄膜上に、良好なゲート絶縁膜の形成と同時に、ゲート絶縁膜と酸化亜鉛活性層との界面制御が必須である。ボトムゲート型アモルファスシリコンTFTの場合には、ゲート絶縁膜としてSiNが用いられることが多く、例えば大面積化が容易なプラズマ化学気相成長（PCVD）法を用い、基板温度250〜300℃にて、SiH4＋NH3＋H2もしくはSiH4＋NH3＋N2＋H2等の混合ガスを用いて成膜されている。
しかしながら、トップゲート型ZnO-TFTの形成過程で、活性層の形状にパターン加工したZnO半導体薄膜上にプラズマ化学気相成長（PCVD）法で上記基板温度にてSiNを形成する場合、昇温過程でのZnO成分の分解脱離あるいは還元性雰囲気によるZnOの表面還元によるZnO表面層の低抵抗化が生じ、TFT素子においてソース・ドレイン間の短絡あるいはリーク電流の増大といった問題を生じる結果となり、上記条件において製作したTFTは液晶ディスプレイなどへの応用に耐えうるものでは無かった。
しかしながら、トップゲート型ZnO-TFTの形成過程で、活性層の形状にパターン加工したZnO半導体薄膜上にプラズマ化学気相成長（PCVD）法で上記基板温度にてSiNを形成する場合、昇温過程でのZnO成分の分解脱離あるいは還元性雰囲気によるZnOの表面還元によるZnO表面層の低抵抗化が生じ、TFT素子においてソース・ドレイン間の短絡あるいはリーク電流の増大といった問題を生じる結果となり、上記条件において製作したTFTは液晶ディスプレイなどへの応用に耐えうるものでは無かった。
トップゲート型のZnO-TFTに一般的に用いられている構造は、特許文献３に開示される構造である。該文献には、酸化物半導体膜をチャネル層に用いるトランジスタにおいて、下地となる基板上に、上記酸化物半導体膜が形成される下地膜、上記酸化物半導体膜、ゲート絶縁膜、および、ゲート電極がこの順に形成され、ゲート電極と同一形状にゲート絶縁膜並びに酸化亜鉛薄膜が加工された薄膜トランジスタが開示されている。
特許文献３に開示されたトランジスタは、半導体薄膜及びゲート絶縁膜の形成過程において、酸化亜鉛半導体薄膜表面の損傷及び不純物による汚染を防ぎうる手法を提供するものではなく、その後のゲート絶縁膜の形成過程においても、前期半導体膜表面の損傷及び、還元性雰囲気による還元脱離反応によって、半導体薄膜の低抵抗化が起こり、低抵抗化やリーク電流の増大、移動度の低下といった問題を抱えるものであった。
本発明の目的は、酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜層として用いるトップゲート構造のTFTにおいて、ZnO半導体薄膜層の少なくとも表面に酸素を構成元素に含む化合物あるいは酸素をドーピングされた化合物による被覆を行うことにより、ZnO成分の還元あるいは脱離を抑制し、ZnO半導体薄膜層の低抵抗化によるソース・ドレイン間の短絡やリーク電流の発生を抑制し得る薄膜トランジスタを提供することにある。
請求項１に係る発明は、酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜層として用いるトップゲート型薄膜トランジスタにおいて、前記半導体薄膜層全表面を被覆するゲート絶縁膜が形成されている構造を有し、前記ゲート絶縁膜の少なくとも前記半導体薄膜層の表面に接する領域は、酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜により形成されていることを特徴とする薄膜トランジスタに関する。
請求項２に係る発明は、前記ゲート絶縁膜と前記半導体薄膜層の間において該半導体薄膜層の少なくとも上表面を被覆する絶縁膜を有し、該ゲート絶縁膜の少なくとも半導体薄膜層上表面に接する部分は酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜により形成されていることを特徴とする請求項１記載の薄膜トランジスタに関する。
請求項３に係る発明は、前記酸素を構成元素に含む絶縁膜が、酸化珪素（SiOx）、酸窒化珪素（SiON）、アルミニウム酸化物（AlOx）、マグネシウム酸化物（MgO）、ジルコニウム酸化物（ZrO2）、ハフニウム酸化物（HfO2）、酸化マグネシウム亜鉛（ZnMgO）、酸化ハフニウムカルシウム（CaHfO3）、酸化タンタル（TaOx）からなることを特徴とする請求項１又は２記載の薄膜トランジスタに関する。
請求項４に係る発明は、前記酸素をドーピングされた絶縁膜が、窒化珪素（SiN）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜であることを特徴とする請求項１又は２記載の薄膜トランジスタに関する。
請求項５に係る発明は、前記酸素を構成元素に含む化合物が亜酸化窒素（N2O）であることを特徴とする請求項４記載の薄膜トランジスタに関する。
請求項６に係る発明は、前記ゲート絶縁膜が、酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜上にシリコン系絶縁膜が積層されてなることを特徴とする請求項１乃至５のいずれかに記載の薄膜トランジスタに関する。
請求項１に係る発明によれば、酸化亜鉛ZnOを主成分とする酸化物半導体薄膜層が、酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜によって保護されることによって、半導体薄膜層表面の製造時における還元を防ぐことができ、半導体薄膜層の低抵抗化やリーク電流の少ない薄膜トランジスタとなる。
請求項２に係る発明によれば、半導体薄膜層の上表面が酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜により被覆されることにより、半導体薄膜層の製造時における還元を防ぐ効果を高め、半導体薄膜層の低抵抗化やリーク電流の少ない薄膜トランジスタとなる。
請求項３に係る発明によれば、酸素を構成元素に含む化合物として、SiOx、SiON、AlOx、MgO、ZrO2、HfO2、ZnMgO、CaHfO3、TaOxを用いることにより、半導体薄膜層を酸化雰囲気下におくこととなり、半導体薄膜層からのZnO成分の還元脱離を防止し、低抵抗化やリーク電流の少ない薄膜トランジスタとなる。
請求項４に係る発明によれば、酸素をドーピングされた絶縁膜として、酸素又は酸素を構成元素に含む化合物を用いて酸素をSiNにドーピングした膜を用いることにより、半導体薄膜層を酸化雰囲気下におかれることで、半導体薄膜層からのZnO成分の還元脱離を防止し、低抵抗化によるリーク電流の少ない薄膜トランジスタを得るとともに、酸化珪素（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい絶縁膜を形成することが可能となり、ON電流の大きな薄膜トランジスタとなる。
請求項５に係る発明によれば、酸素を構成元素に含む化合物として、亜酸化窒素（N2O）を用いることにより、酸素に比べて半導体薄膜層に対する酸化力が増し、より効率的に半導体薄膜層からのZnO成分の還元脱離を防止でき、低抵抗化やリーク電流が少ない薄膜トランジスタとなる。
請求項６に係る発明によれば、ゲート絶縁膜が、酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜上にシリコン系絶縁膜が積層されてなることにより、電流駆動力の大きい薄膜トランジスタとなる。
この発明の第一実施例に係る薄膜トランジスタについて図１に基づいて以下に説明する。
本発明の第一実施例に係る薄膜トランジスタ１００は、基板１、ソース電極２、ドレイン電極３、半導体薄膜４、ゲート絶縁膜５、コンタクト部６、ゲート電極７、表示電極８を有してなり、図１で示す如く、これら各構成を積層して形成されるものである。
薄膜トランジスタ１００は、図１に示す通り、ガラスからなる基板１上に形成される。この基板１は、絶縁体として設けられ、SiO２とAl2O3を主成分とする無アルカリガラス、あるいはSiOx膜、SiON膜、SiNに酸素を構成元素に含む化合物を微量添加した膜を表面に形成したガラス基板から構成されている。これら酸素を含む化合物は、接触している半導体薄膜層４の還元を防ぐ役割も果たしているため、基板１の少なくとも半導体薄膜層４と接触する部分がこれら酸素を含む化合物により形成されていることが好ましい。
基板１の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁物をコーティングしたもの等、絶縁物であれば使用可能である。
基板１の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁物をコーティングしたもの等、絶縁物であれば使用可能である。
基板１上には、ソース電極２及びドレイン電極３が積層されている。このソース電極２及びドレイン電極３は、所謂半導体の２電極を構成するものであり、基板１上面の一部分に間隔を有して配置されている。
このソース電極２及びドレイン電極３は、例えば、インジウムスズ酸化物(ITO)、n+ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により形成される。
ソース電極２及びドレイン電極３に用いられる金属としては、Ti、Cr、Ta、Mo、W、Al、Cu、Niの単層もしくは積層体、或いは合金であってTi、Cr、Ta、Mo、W、Al、Cu、Si、Niのうち、少なくとも一種類以上を含有する合金、が用いられる。この合金の具体例としては、TiW、TaW、MoW、MoSi、AlCu、AlSi、NiSi等の合金が例示できる。
ソース電極２及びドレイン電極３を前記導電性酸化物により少なくとも一部分を被覆された金属にて形成する例としては、後述する図３に示されるような構造が考えられるが、金属あるいは導電性酸化物にて直接形成する構造も考えられる。
これらソース電極２及びドレイン電極３の二電極の厚みは、特に限定されないが、例えば30nm〜150nmに形成され、好ましくは、ソース電極２及びドレイン電極３上に形成される半導体薄膜４の段差部での断線を防止するため、図３の構造では導電性酸化物の膜厚を半導体薄膜４より薄く（例えば、約40nm）、また直接形成する構造では金属あるいは導電性酸化物の膜厚を半導体薄膜４より薄く（例えば、約40nm）形成することが望ましい。
このソース電極２及びドレイン電極３は、例えば、インジウムスズ酸化物(ITO)、n+ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により形成される。
ソース電極２及びドレイン電極３に用いられる金属としては、Ti、Cr、Ta、Mo、W、Al、Cu、Niの単層もしくは積層体、或いは合金であってTi、Cr、Ta、Mo、W、Al、Cu、Si、Niのうち、少なくとも一種類以上を含有する合金、が用いられる。この合金の具体例としては、TiW、TaW、MoW、MoSi、AlCu、AlSi、NiSi等の合金が例示できる。
ソース電極２及びドレイン電極３を前記導電性酸化物により少なくとも一部分を被覆された金属にて形成する例としては、後述する図３に示されるような構造が考えられるが、金属あるいは導電性酸化物にて直接形成する構造も考えられる。
これらソース電極２及びドレイン電極３の二電極の厚みは、特に限定されないが、例えば30nm〜150nmに形成され、好ましくは、ソース電極２及びドレイン電極３上に形成される半導体薄膜４の段差部での断線を防止するため、図３の構造では導電性酸化物の膜厚を半導体薄膜４より薄く（例えば、約40nm）、また直接形成する構造では金属あるいは導電性酸化物の膜厚を半導体薄膜４より薄く（例えば、約40nm）形成することが望ましい。
半導体薄膜層４は、上記の基板１とソース電極２及びドレイン電極３上の一部及び両電極間に露出する基板１表面を被覆するように積層されている。
半導体薄膜層４は、ソース電極２及びドレイン電極３の電極間のチャンネルを形成するように配置されており、ソース電極２により電流が供給され、ドレイン電極３により放出される。
この半導体薄膜層４は、酸化亜鉛（ZnO）を主成分とする酸化物半導体薄膜から形成されている。
この半導体薄膜層４の厚みは、特に限定されないが、例えば、約25〜200nmに形成され、好ましくは、50〜100ｎｍ程度に形成されている。
図３は、ソース電極２及びドレイン電極３と、半導体薄膜４との接合部分の一例を示した図であり、アルミニウム（Al）上にチタン（Ti）を積層した配線を形成し、インジウムスズ酸化物(ITO)によりこの積層体の一部を被覆する構造が示されている。
図３において、ソース電極２及びドレイン電極３は、アルミニウム層１９、チタン層２０、インジウムスズ酸化物(ITO)層２１から形成され、半導体薄膜４は符号２２として示されている。
基板１８上にアルミニウム層１９が設けられ、その少なくとも上面がチタン層２０により被覆され、チタン層２０の一部と基板上の一部を被覆してインジウムスズ酸化物(ITO)層２１が存在し、インジウムスズ酸化物(ITO)層２１の一部にて半導体薄膜２２とコンタクトしている。
半導体薄膜層４は、ソース電極２及びドレイン電極３の電極間のチャンネルを形成するように配置されており、ソース電極２により電流が供給され、ドレイン電極３により放出される。
この半導体薄膜層４は、酸化亜鉛（ZnO）を主成分とする酸化物半導体薄膜から形成されている。
この半導体薄膜層４の厚みは、特に限定されないが、例えば、約25〜200nmに形成され、好ましくは、50〜100ｎｍ程度に形成されている。
図３は、ソース電極２及びドレイン電極３と、半導体薄膜４との接合部分の一例を示した図であり、アルミニウム（Al）上にチタン（Ti）を積層した配線を形成し、インジウムスズ酸化物(ITO)によりこの積層体の一部を被覆する構造が示されている。
図３において、ソース電極２及びドレイン電極３は、アルミニウム層１９、チタン層２０、インジウムスズ酸化物(ITO)層２１から形成され、半導体薄膜４は符号２２として示されている。
基板１８上にアルミニウム層１９が設けられ、その少なくとも上面がチタン層２０により被覆され、チタン層２０の一部と基板上の一部を被覆してインジウムスズ酸化物(ITO)層２１が存在し、インジウムスズ酸化物(ITO)層２１の一部にて半導体薄膜２２とコンタクトしている。
ゲート絶縁膜５は、前記半導体薄膜層４の上表面及び側表面の全面を被覆するように形成されている。
このゲート絶縁膜５は、少なくとも半導体薄膜層の表面に接する部分が酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜（以下、酸素含有化合物膜と称す）にて形成されている。具体的には、後述する製造方法において説明する如く、酸素含有化合物膜にて形成される単層膜、あるいは半導体薄膜層の表面に接する層（最下層）が酸素含有化合物膜で形成される積層膜にて構成されている。
このゲート絶縁膜５は、少なくとも半導体薄膜層の表面に接する部分が酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜（以下、酸素含有化合物膜と称す）にて形成されている。具体的には、後述する製造方法において説明する如く、酸素含有化合物膜にて形成される単層膜、あるいは半導体薄膜層の表面に接する層（最下層）が酸素含有化合物膜で形成される積層膜にて構成されている。
前記酸素含有化合物膜としては、酸化珪素（SiOx）、酸窒化珪素（SiON）、アルミニウム酸化物（AlOx）、マグネシウム酸化物（MgO）、ジルコニウム酸化物（ZrO2）、ハフニウム酸化物（HfO2）、酸化マグネシウム亜鉛（ZnMgO）、酸化ハフニウムカルシウム（CaHfO3）、酸化タンタル（TaOx）などの酸素を構成元素に含む絶縁膜、あるいは窒化珪素（SiN）に酸素あるいは酸素を構成元素に含む化合物をドーピングした絶縁膜などが例示できる。
これら酸素含有化合物膜の中では、窒化珪素（SiN）に酸素あるいは酸素を構成元素として含む化合物、例えば亜酸化窒素（N2O）、を用いて酸素をドーピングした膜を用いることが酸化亜鉛の還元防止の観点からより好ましい。
これら酸素含有化合物膜の中では、窒化珪素（SiN）に酸素あるいは酸素を構成元素として含む化合物、例えば亜酸化窒素（N2O）、を用いて酸素をドーピングした膜を用いることが酸化亜鉛の還元防止の観点からより好ましい。
ゲート絶縁膜５を単層で構成する場合、ゲート絶縁膜５の厚みは、例えば、約200〜400nmに形成され、好ましくは、約300nmに形成されている。
ゲート絶縁膜５を積層膜にて形成する場合、酸素含有化合物膜にて形成される部分の膜厚は、半導体薄膜層４を被覆する程度、例えば100nm程度に形成されている。
この場合、ゲート絶縁膜５全体としての厚みは約200〜400nmに、好ましくは、約300nmに形成されている。
ゲート絶縁膜５を積層膜にて形成する場合、酸素含有化合物膜にて形成される部分の膜厚は、半導体薄膜層４を被覆する程度、例えば100nm程度に形成されている。
この場合、ゲート絶縁膜５全体としての厚みは約200〜400nmに、好ましくは、約300nmに形成されている。
コンタクト部６は、ソース電極２及びドレイン電極３を外部に取り出すために、フォトリソグラフィーとエッチングにより形成された、コンタクトホール部分に、後述するゲート電極７と同一材料にて形成されている。
ゲート電極７は、ゲート絶縁膜５上に形成されている。このゲート電極７は、薄膜トランジスタに印加するゲート電圧により半導体薄膜４中の電子濃度を制御することにより、スイッチングの役割を果たしている。この電極はCr、Tiといった金属膜からなる。
ゲート電極７の厚みは、特に限定されないが、100〜300nmに形成される。
ゲート電極７の厚みは、特に限定されないが、100〜300nmに形成される。
表示電極８は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するものである。この電極は可視光に対する高い透過率が要求されるため、酸化物導電性薄膜であるインジウムスズ酸化物（ITO）などにより形成される。
表示電極８の厚みは、特に限定されないが、例えば50〜100nmに形成される。
表示電極８の厚みは、特に限定されないが、例えば50〜100nmに形成される。
本発明の第一実施例に係るトップゲート型薄膜トランジスタ（TFT）の製造方法について、図２に基づいて以下に説明する。
本発明の第一実施例に係る薄膜トランジスタの製法は、下記の工程からなる。
第１の工程は、基板１上にソース電極２及びドレイン電極３を積層する工程である。第２の工程は、基板１、ソース電極２及びドレイン電極３の全面を被覆する半導体薄膜４を積層する工程である。第３の工程は、半導体薄膜層４をパターニングする工程である。第４の工程は、上記処理を施した半導体薄膜層４、ソース電極２及びドレイン電極３、基板１の全面を被覆するようにゲート絶縁膜５を形成する工程である。第５の工程は上記ゲート絶縁膜５にコンタクトホールを形成する工程である。第６の工程は上記ゲート絶縁膜５上に、ゲート電極７、コンタクト部６及び表示電極８をこの順に形成する工程である。
第１の工程は、基板１上にソース電極２及びドレイン電極３を積層する工程である。第２の工程は、基板１、ソース電極２及びドレイン電極３の全面を被覆する半導体薄膜４を積層する工程である。第３の工程は、半導体薄膜層４をパターニングする工程である。第４の工程は、上記処理を施した半導体薄膜層４、ソース電極２及びドレイン電極３、基板１の全面を被覆するようにゲート絶縁膜５を形成する工程である。第５の工程は上記ゲート絶縁膜５にコンタクトホールを形成する工程である。第６の工程は上記ゲート絶縁膜５上に、ゲート電極７、コンタクト部６及び表示電極８をこの順に形成する工程である。
以下、本発明の第一実施例に係る薄膜トランジスタ（TFT）の製造方法を具体的に説明する。
図２（１）に示される如く、基板１上全面にマグネトロンスパッタ法等により、Ti、Cr等の金属を例えば50nmの厚みで形成し、フォトリソグラフィーによりソース電極２及びドレイン電極３を形成する。
このとき、基板１は酸化珪素（SiOx）、酸窒化珪素（SiON）、ガラス、あるいは窒化珪素（SiN）に酸素を構成元素に含む化合物をドーピングした酸素を含む化合物により被服されており、少なくとも半導体薄膜４（後述する）と基板が接する部分は、酸素を構成元素として含む薄膜と接していることが好ましい。
図示されていないが、この場合、ソース・ドレイン金属膜上にn＋ZnOやインジウムスズ酸化物（ITO）等の透明導電膜が積層されている場合もある。
このとき、基板１は酸化珪素（SiOx）、酸窒化珪素（SiON）、ガラス、あるいは窒化珪素（SiN）に酸素を構成元素に含む化合物をドーピングした酸素を含む化合物により被服されており、少なくとも半導体薄膜４（後述する）と基板が接する部分は、酸素を構成元素として含む薄膜と接していることが好ましい。
図示されていないが、この場合、ソース・ドレイン金属膜上にn＋ZnOやインジウムスズ酸化物（ITO）等の透明導電膜が積層されている場合もある。
ソース電極２及びドレイン電極３を形成した後、上記ガラス基板１、ソース電極２及びドレイン電極３上の全面に半導体薄膜４として真性ZnO薄膜をRFマグネトロンスパッタ法にて形成する。この半導体薄膜層４の厚みは、特に限定されないが、例えば、約25〜200nmに、好ましくは、50nm程度に形成する。
半導体薄膜４の形成後、図２（２）に示される如く、半導体薄膜４を形状加工する。
まず、半導体薄膜層４の上側表面を被覆するように界面制御型絶縁膜を形成する。この界面制御型絶縁膜は、半導体薄膜４のフォトレジストによる形状加工の際に、エッチング液やレジスト剥離液による浸食を防ぐ働きをする。
界面制御型絶縁膜としては、例えば、SiH4+NH3ガスに亜酸化窒素（N2O）を用いて酸素をドーピングしつつプラズマ化学気相成長（PCVD）法にて形成した窒化珪素（SiN）膜を例示することができる。この界面制御型絶縁膜は、例えば、約20nmの厚さで形成される。
次に、ソース電極２及びドレイン電極３が露出されるように、上記界面制御型絶縁膜及び半導体薄膜層４をパターニングする。
パターニングに際しては、まず界面制御型絶縁膜を六弗化硫黄（SF6）とO2の混合ガス等を用いたドライエッチングによりエッチングする。次いでこの界面制御膜をマスクとし、半導体薄膜４をHNO3やHCl、あるいはシュウ酸等の水溶液によるウェットエッチング、もしくはCH4等を用いたドライエッチングにてパターニングする。
上記半導体薄膜４のパターニング後、フォトレジスト剥離液によるウエット剥離、もしくは酸素あるいは四弗化炭素(CF4)と酸素の混合ガスによるドライアッシング等にてフォトレジストを除去する。この時、界面制御型絶縁膜はレジスト剥離時のZnO半導体薄膜層４に対して保護膜として機能する。
SF6＋O2を用いたドライエッチングにより、界面制御型絶縁膜を除去することによって、形状加工が施された半導体薄膜４を得ることができる。
まず、半導体薄膜層４の上側表面を被覆するように界面制御型絶縁膜を形成する。この界面制御型絶縁膜は、半導体薄膜４のフォトレジストによる形状加工の際に、エッチング液やレジスト剥離液による浸食を防ぐ働きをする。
界面制御型絶縁膜としては、例えば、SiH4+NH3ガスに亜酸化窒素（N2O）を用いて酸素をドーピングしつつプラズマ化学気相成長（PCVD）法にて形成した窒化珪素（SiN）膜を例示することができる。この界面制御型絶縁膜は、例えば、約20nmの厚さで形成される。
次に、ソース電極２及びドレイン電極３が露出されるように、上記界面制御型絶縁膜及び半導体薄膜層４をパターニングする。
パターニングに際しては、まず界面制御型絶縁膜を六弗化硫黄（SF6）とO2の混合ガス等を用いたドライエッチングによりエッチングする。次いでこの界面制御膜をマスクとし、半導体薄膜４をHNO3やHCl、あるいはシュウ酸等の水溶液によるウェットエッチング、もしくはCH4等を用いたドライエッチングにてパターニングする。
上記半導体薄膜４のパターニング後、フォトレジスト剥離液によるウエット剥離、もしくは酸素あるいは四弗化炭素(CF4)と酸素の混合ガスによるドライアッシング等にてフォトレジストを除去する。この時、界面制御型絶縁膜はレジスト剥離時のZnO半導体薄膜層４に対して保護膜として機能する。
SF6＋O2を用いたドライエッチングにより、界面制御型絶縁膜を除去することによって、形状加工が施された半導体薄膜４を得ることができる。
なお、上記の記述では半導体薄膜４のパターン形成のマスクとして、酸化亜鉛上に界面制御型絶縁膜を形成する場合を例示したが、通常のフォトリソグラフィー法を用いて酸化亜鉛上に直接フォトレジストのパターンを形成し、酸化亜鉛をウェットエッチングもしくはドライエッチングにて加工した後、ドライアッシングにてフォトレジストを除去する方法においても同様の形状を得ることが出来る。
上記した方法によって半導体薄膜４をパターニングした後、図２（３）に示されるが如く、前記基板１、ソース電極２、ドレイン電極３、半導体薄膜４の全表面（上表面及び側表面）を被覆するようにゲート絶縁膜５を形成する。
ゲート絶縁膜５は単一材料（化合物）にて構成されても良いし、複数の材料（化合物）を積層して構成しても良い。
上記した方法によって半導体薄膜４をパターニングした後、図２（３）に示されるが如く、前記基板１、ソース電極２、ドレイン電極３、半導体薄膜４の全表面（上表面及び側表面）を被覆するようにゲート絶縁膜５を形成する。
ゲート絶縁膜５は単一材料（化合物）にて構成されても良いし、複数の材料（化合物）を積層して構成しても良い。
ゲート絶縁膜５を単一の化合物にて形成する場合、このゲート絶縁膜５は、前述した酸素含有化合物からなる絶縁膜により形成する。ゲート絶縁膜５を構成する絶縁膜としては、酸化珪素（SiOx）、酸窒化珪素（SiON）、アルミニウム酸化物（AlOx）、マグネシウム酸化物（MgO）、ジルコニウム酸化物（ZrO2）、ハフニウム酸化物（HfO2）、酸化マグネシウム亜鉛（ZnMgO）、酸化ハフニウムカルシウム（CaHfO3）、酸化タンタル（TaOx）などの酸素を構成元素に含む絶縁膜、あるいは窒化珪素（SiN）に酸素あるいは酸素を構成元素に含む化合物をドーピングした絶縁膜などが例示できる。
これら酸素含有化合物膜の中では、窒化珪素（SiN）に酸素あるいは酸素を構成元素として含む化合物、例えば亜酸化窒素（N2O）、を用いて酸素をドーピングした膜を用いることが、酸化亜鉛の還元防止の観点からより好ましい。
ゲート絶縁膜５を単一の化合物にて形成する場合、膜厚は約100nm〜500nm、好ましくは300nm程度に設定する。
これら酸素含有化合物膜の中では、窒化珪素（SiN）に酸素あるいは酸素を構成元素として含む化合物、例えば亜酸化窒素（N2O）、を用いて酸素をドーピングした膜を用いることが、酸化亜鉛の還元防止の観点からより好ましい。
ゲート絶縁膜５を単一の化合物にて形成する場合、膜厚は約100nm〜500nm、好ましくは300nm程度に設定する。
上記ゲート絶縁膜５を二種類以上の材料（化合物）を積層して構成する場合、該ゲート絶縁膜５の少なくとも半導体薄膜層４に接する部分（最下層）は、酸素含有化合物膜により形成する。
これら酸素含有化合物膜の中では、窒化珪素（SiN）に酸素又は酸素を構成元素として含む化合物である亜酸化窒素（N2O）をドーピングした膜を用いることが、酸化亜鉛の還元防止の観点からより好ましい。
ゲート絶縁膜５を二種類以上の材料（化合物）を積層して構成する場合、該ゲート絶縁膜５の半導体薄膜層４に接する部分（最下層）の膜厚は、半導体薄膜を完全に被覆するため、約50nm〜200nm、好ましくは100nm程度に設定する。
少なくともゲート絶縁膜５を複数の材料を積層して構成し、半導体薄膜４に接する部分（最下層）を酸素含有化合物膜で構成した場合、その他部分（上層）をシリコン系絶縁膜にて構成する上下二層構造の複層ゲート絶縁膜として構成することが好ましい。これは、下層の酸素含有化合物膜によって半導体薄膜４が酸化雰囲気下におかれ、また、上層部の誘電率の高い化合物によって、薄膜トランジスタの電流駆動能力を高めることができるからである。
上層を形成するシリコン系絶縁膜としては、窒化珪素化合物（SiNx）膜を用いることが望ましい。この理由は、SiNxは酸化珪素（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい絶縁膜を形成することが可能となり、ON電流の大きな薄膜トランジスタを得ることが出来るからである。更に、窒化珪素膜の持つ優れた透湿防止膜としての機能が薄膜トランジスタの保護膜としても機能するためである。
これら酸素含有化合物膜の中では、窒化珪素（SiN）に酸素又は酸素を構成元素として含む化合物である亜酸化窒素（N2O）をドーピングした膜を用いることが、酸化亜鉛の還元防止の観点からより好ましい。
ゲート絶縁膜５を二種類以上の材料（化合物）を積層して構成する場合、該ゲート絶縁膜５の半導体薄膜層４に接する部分（最下層）の膜厚は、半導体薄膜を完全に被覆するため、約50nm〜200nm、好ましくは100nm程度に設定する。
少なくともゲート絶縁膜５を複数の材料を積層して構成し、半導体薄膜４に接する部分（最下層）を酸素含有化合物膜で構成した場合、その他部分（上層）をシリコン系絶縁膜にて構成する上下二層構造の複層ゲート絶縁膜として構成することが好ましい。これは、下層の酸素含有化合物膜によって半導体薄膜４が酸化雰囲気下におかれ、また、上層部の誘電率の高い化合物によって、薄膜トランジスタの電流駆動能力を高めることができるからである。
上層を形成するシリコン系絶縁膜としては、窒化珪素化合物（SiNx）膜を用いることが望ましい。この理由は、SiNxは酸化珪素（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい絶縁膜を形成することが可能となり、ON電流の大きな薄膜トランジスタを得ることが出来るからである。更に、窒化珪素膜の持つ優れた透湿防止膜としての機能が薄膜トランジスタの保護膜としても機能するためである。
ゲート絶縁膜５の形成後、フォトリソグラフィーとエッチングによりコンタクトホールを開口する。
最後に、図２（４）に示されるが如く、前記ゲート絶縁膜５上にCr、Tiといった金属膜からなるゲート電極７をDCスパッタ法により形成し、ゲート電極７と同一材料にてソース電極２及びドレイン電極３をコンタクトホールを介して外部に取り出すための電極であるコンタクト部６を形成する。
その後、インジウムスズ酸化物（ITO）等からなる表示電極８をDCスパッタ法により形成することでTFTアレイが完成する。
最後に、図２（４）に示されるが如く、前記ゲート絶縁膜５上にCr、Tiといった金属膜からなるゲート電極７をDCスパッタ法により形成し、ゲート電極７と同一材料にてソース電極２及びドレイン電極３をコンタクトホールを介して外部に取り出すための電極であるコンタクト部６を形成する。
その後、インジウムスズ酸化物（ITO）等からなる表示電極８をDCスパッタ法により形成することでTFTアレイが完成する。
この発明の第二実施例に係る薄膜トランジスタについて図４に基づいて以下に説明する。
本発明の第二実施例に係る薄膜トランジスタ１０１は、基板９、ソース電極１０、ドレイン電極１１、半導体薄膜１２、絶縁膜１３、ゲート絶縁膜１４、コンタクト部１５、ゲート電極１６、表示電極１７を有してなり、図４で示す如く、これら各構成を積層して形成されるものである。
薄膜トランジスタ１０１は、図４に示す通り、基板９上に形成される。
この基板９は、絶縁体として設けられ、SiO２とAl2O3を主成分とする無アルカリガラス、あるいはSiOx膜、SiON膜、SiNに酸素を構成元素に含む化合物を微量添加した膜を表面に形成したガラス基板から構成されている。これら酸素を含む化合物は、接触している半導体薄膜層１２の還元を防ぐ役割も果たしているため、基板９の少なくとも半導体薄膜層１２と接触する部分がこれら酸素を含む化合物により形成されていることが好ましい。
この基板９は、絶縁体として設けられ、SiO２とAl2O3を主成分とする無アルカリガラス、あるいはSiOx膜、SiON膜、SiNに酸素を構成元素に含む化合物を微量添加した膜を表面に形成したガラス基板から構成されている。これら酸素を含む化合物は、接触している半導体薄膜層１２の還元を防ぐ役割も果たしているため、基板９の少なくとも半導体薄膜層１２と接触する部分がこれら酸素を含む化合物により形成されていることが好ましい。
基板９上には、ソース電極１０及びドレイン電極１１が積層されている。このソース電極１０及びドレイン電極１１は、所謂半導体の２電極を構成するものであり、基板９上面の一部分に間隔を有して配置されている。
このソース電極１０及びドレイン電極１１は、例えば、インジウムスズ酸化物(ITO)、n+ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により、第一実施例のソース電極２及びドレイン電極３と同様に形成される。
これらソース電極１０及びドレイン電極１１の二電極の厚みは、特に限定されないが、例えば、約30nm〜150nmに形成され、好ましくは、ソース電極１０及びドレイン電極１１の一部を被覆して形成される半導体薄膜層１２より薄く（例えば、約40nm）形成される。
このソース電極１０及びドレイン電極１１は、例えば、インジウムスズ酸化物(ITO)、n+ZnO等の導電性酸化物、金属、もしくは前記導電性酸化物により少なくとも一部を被覆された金属により、第一実施例のソース電極２及びドレイン電極３と同様に形成される。
これらソース電極１０及びドレイン電極１１の二電極の厚みは、特に限定されないが、例えば、約30nm〜150nmに形成され、好ましくは、ソース電極１０及びドレイン電極１１の一部を被覆して形成される半導体薄膜層１２より薄く（例えば、約40nm）形成される。
半導体薄膜層１２は、上記の基板９とソース電極１０及びドレイン電極１１上の一部及び両電極間に露出する基板９表面を被覆するように積層されている。
半導体薄膜層１２は、ソース電極１０及びドレイン電極１１の電極間のチャンネルを形成するように配置されており、ソース電極１０により電流が供給され、ドレイン電極１１により放出される。
この半導体薄膜層１２は、酸化亜鉛（ZnO）を主成分とする酸化物半導体薄膜から形成されている。
この半導体薄膜層１２の厚みは、特に限定されないが、例えば約25〜200nmに、好ましくは、50nm程度に形成されている。
半導体薄膜層１２は、ソース電極１０及びドレイン電極１１の電極間のチャンネルを形成するように配置されており、ソース電極１０により電流が供給され、ドレイン電極１１により放出される。
この半導体薄膜層１２は、酸化亜鉛（ZnO）を主成分とする酸化物半導体薄膜から形成されている。
この半導体薄膜層１２の厚みは、特に限定されないが、例えば約25〜200nmに、好ましくは、50nm程度に形成されている。
絶縁膜１３は、前記半導体薄膜層１２の上側全面を被覆するように形成されている。
この絶縁膜１３は、後述するゲート絶縁膜１４とともにゲート絶縁膜を構成する一部分として、及び半導体薄膜層の保護の目的で設けられ、例えば、20〜100nmの厚さに形成される。この絶縁膜１３は、第一実施例のゲート絶縁膜５と同様の酸素含有化合物膜にて形成されている。
これら酸素を含む化合物によって、半導体薄膜層１２が被覆される構造を有することにより、半導体薄膜層１２の上表面の酸化亜鉛（ZnO）分子に、酸素を含む化合物が接している構造を実現することができる。
この絶縁膜１３は、後述するゲート絶縁膜１４とともにゲート絶縁膜を構成する一部分として、及び半導体薄膜層の保護の目的で設けられ、例えば、20〜100nmの厚さに形成される。この絶縁膜１３は、第一実施例のゲート絶縁膜５と同様の酸素含有化合物膜にて形成されている。
これら酸素を含む化合物によって、半導体薄膜層１２が被覆される構造を有することにより、半導体薄膜層１２の上表面の酸化亜鉛（ZnO）分子に、酸素を含む化合物が接している構造を実現することができる。
前記酸素含有化合物膜としては、アルミニウム酸化物（AlOx）、マグネシウム酸化物（MgO）、ジルコニウム酸化物（ZrO2）、ハフニウム酸化物（HfO2）、酸化マグネシウム亜鉛（ZnMgO）、酸化ハフニウムカルシウム（CaHfO3）、タンタル酸化物（TaOx）、酸化珪素（SiOx）、酸窒化珪素（SiON）などの酸素を構成元素に含む化合物、あるいは窒化珪素（SiN）に酸素あるいは酸素を構成元素に含む化合物をドーピングした化合物などが例示できる。
これら酸素含有化合物膜で形成される膜の中では、窒化珪素（SiN）に酸素あるいは酸素を構成元素として含む化合物、例えば亜酸化窒素（N2O）、を用いて酸素をドーピングした膜を用いることが酸化亜鉛の還元防止の観点からより好ましい。
これら酸素含有化合物膜で形成される膜の中では、窒化珪素（SiN）に酸素あるいは酸素を構成元素として含む化合物、例えば亜酸化窒素（N2O）、を用いて酸素をドーピングした膜を用いることが酸化亜鉛の還元防止の観点からより好ましい。
ゲート絶縁膜１４は、前記基板１１、半導体薄膜層１２及び絶縁膜１３の全面を被覆するように形成されている。
このゲート絶縁膜１４は、少なくとも半導体薄膜層の側面に接する部分が前述の酸素含有化合物膜にて形成されている。具体的には、後述する製造方法において説明する如く、酸素含有化合物膜、あるいは半導体薄膜層の側面に接する層（最下層）が酸素含有化合物膜で形成される積層膜にて構成されている。
このゲート絶縁膜１４は、少なくとも半導体薄膜層の側面に接する部分が前述の酸素含有化合物膜にて形成されている。具体的には、後述する製造方法において説明する如く、酸素含有化合物膜、あるいは半導体薄膜層の側面に接する層（最下層）が酸素含有化合物膜で形成される積層膜にて構成されている。
ゲート絶縁膜１４を単層で構成する場合、ゲート絶縁膜１４の厚みは、例えば、約200〜400nmに形成され、好ましくは、約300nmに形成されている。
ゲート絶縁膜１４を積層膜にて形成する場合、酸素含有化合物膜にて形成される部分の膜厚は、半導体薄膜層１２を被覆する程度、例えば150nm程度に形成されている。
この場合、ゲート絶縁膜１４全体としての厚みは約200〜400nmに、好ましくは、約300nmに形成されている。
ゲート絶縁膜１４を積層膜にて形成する場合、酸素含有化合物膜にて形成される部分の膜厚は、半導体薄膜層１２を被覆する程度、例えば150nm程度に形成されている。
この場合、ゲート絶縁膜１４全体としての厚みは約200〜400nmに、好ましくは、約300nmに形成されている。
コンタクト部１５は、ソース電極１０及びドレイン電極１１を外部に取り出すために、フォトリソグラフィーとエッチングにより形成された、コンタクトホール部分に、後述するゲート電極１６と同一材料にて形成されている。
ゲート電極１６は、ゲート絶縁膜１４の上方に積層されている。このゲート電極１６は、電圧により半導体薄膜１２中の電子濃度を制御することにより、スイッチングの役割を果たしている。この電極はCr、Tiといった金属膜からなる。
ゲート電極１４の厚みは、特に限定されないが、100〜300nmに形成される。
ゲート電極１４の厚みは、特に限定されないが、100〜300nmに形成される。
表示電極１７は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するものである。この電極は可視光に対する高い透過率が要求されるため、酸化物導電性薄膜であるインジウムスズ酸化物（ITO）などにより形成される。
表示電極１７の厚みは、特に限定されないが、例えば50〜100nmに形成される。
表示電極１７の厚みは、特に限定されないが、例えば50〜100nmに形成される。
本発明の第二実施例に係るトップゲート型薄膜トランジスタ（TFT）の製造方法について、図５に基づいて以下に説明する。
本発明の第二実施例に係る薄膜トランジスタの製法は、下記の工程からなる。
第１の工程は、基板９上にソース電極１０及びドレイン電極１１を積層する工程である。第２の工程は、基板９、ソース電極１０及びドレイン電極１１の全面を被覆する半導体薄膜１２を積層する工程である。第３の工程は、半導体薄膜層１２の全面を被覆する絶縁膜１３を形成する工程である。第４の工程は、絶縁膜１３及び半導体薄膜層１２をパターニングする工程である。第５の工程は、上記処理を施した半導体薄膜層１２、ソース電極１０及びドレイン電極１１、基板９の全面を被覆するようにゲート絶縁膜１４を形成する工程である。第６の工程は上記ゲート絶縁膜１４にコンタクトホールを形成する工程である。第７の工程は上記ゲート絶縁膜１４上に、ゲート電極１６、コンタクト部１５及び表示電極１７をこの順に形成する工程である。
第１の工程は、基板９上にソース電極１０及びドレイン電極１１を積層する工程である。第２の工程は、基板９、ソース電極１０及びドレイン電極１１の全面を被覆する半導体薄膜１２を積層する工程である。第３の工程は、半導体薄膜層１２の全面を被覆する絶縁膜１３を形成する工程である。第４の工程は、絶縁膜１３及び半導体薄膜層１２をパターニングする工程である。第５の工程は、上記処理を施した半導体薄膜層１２、ソース電極１０及びドレイン電極１１、基板９の全面を被覆するようにゲート絶縁膜１４を形成する工程である。第６の工程は上記ゲート絶縁膜１４にコンタクトホールを形成する工程である。第７の工程は上記ゲート絶縁膜１４上に、ゲート電極１６、コンタクト部１５及び表示電極１７をこの順に形成する工程である。
以下、本発明の第二実施例に係る薄膜トランジスタ（TFT）の製造方法を具体的に説明する。
図５（１）に示される如く、基板９上全面にマグネトロンスパッタ法等により、Ti、Cr等の金属を例えば50nmの厚みで形成し、フォトリソグラフィーによりソース電極１０及びドレイン電極１１を形成する。
このとき、基板９の少なくとも半導体薄膜１２（後述する）に接する部分は、酸化珪素（SiOx）、酸窒化珪素（SiON）、ガラス、あるいは窒化珪素（SiN）に酸素を構成元素に含む化合物をドーピングした混合物などの構成元素に酸素を含む化合物により形成することが好ましい。
図示されていないが、この場合、ソース・ドレイン金属膜上にn＋ZnOやインジウムスズ酸化物（ITO）等の透明導電膜が積層されている場合もある。
このとき、基板９の少なくとも半導体薄膜１２（後述する）に接する部分は、酸化珪素（SiOx）、酸窒化珪素（SiON）、ガラス、あるいは窒化珪素（SiN）に酸素を構成元素に含む化合物をドーピングした混合物などの構成元素に酸素を含む化合物により形成することが好ましい。
図示されていないが、この場合、ソース・ドレイン金属膜上にn＋ZnOやインジウムスズ酸化物（ITO）等の透明導電膜が積層されている場合もある。
上記ガラス基板９、ソース電極１０及びドレイン電極１１上の全面に半導体薄膜１２として真性ZnO薄膜をRFマグネトロンスパッタ法にて形成する。この半導体薄膜１２の厚みは、特に限定されないが、例えば、約25〜200nmに、好ましくは50nm程度に形成する。
図５（２）に示される如く、半導体薄膜１２の上側表面を被覆するように絶縁膜１３を形成する。この絶縁膜１３は、半導体薄膜１２の表面を酸化雰囲気下におくことにより、表面からのZnO成分の脱離を抑える目的で形成される。この絶縁膜１３は、前述した酸素含有化合物膜にて形成されている。絶縁膜１３を形成する酸素含有化合物膜としては、アルミニウム酸化物（AlOx）、マグネシウム酸化物（MgO）、ジルコニウム酸化物（ZrO2）、ハフニウム酸化物（HfO2）、酸化マグネシウム亜鉛（ZnMgO）、酸化ハフニウムカルシウム（CaHfO3）、タンタル酸化物（TaOx）、酸化珪素（SiOx）、酸窒素化珪素（SiON）などの酸素を構成元素に含む絶縁膜、あるいは窒化珪素（SiN）に酸素を構成元素に含む化合物を用いて酸素をドーピングした絶縁膜等が例示できる。
絶縁膜１３としては、例えば、SiH4+NH3ガスに亜酸化窒素（N2O）を用いて酸素をドーピングしつつプラズマ化学気相成長（PCVD）法にて形成した窒化珪素（SiN）膜を例示することができる。
この絶縁膜１３は、例えば、約20nmの厚さで形成される。
絶縁膜１３としては、例えば、SiH4+NH3ガスに亜酸化窒素（N2O）を用いて酸素をドーピングしつつプラズマ化学気相成長（PCVD）法にて形成した窒化珪素（SiN）膜を例示することができる。
この絶縁膜１３は、例えば、約20nmの厚さで形成される。
図５（３）に示される如く、ソース電極１０及びドレイン電極１１が露出されるように、上記絶縁膜１３及び半導体薄膜層１２をパターニングする。
パターニングに際しては、まず絶縁膜１３を六弗化硫黄（SF6）とO2の混合ガス等を用いたドライエッチングによりエッチングする。次いでこの絶縁膜１３をマスクとし、半導体薄膜１２をHNO3やHCl、あるいはシュウ酸等の水溶液によるウェットエッチング、もしくはCH4等を用いたドライエッチングにてパターニングする。
上記半導体薄膜１２のパターニング後、フォトレジスト剥離液によるウエット剥離、もしくは酸素あるいは四弗化炭素(CF4)と酸素の混合ガスによるドライアッシング等にてフォトレジストを除去する。この時、絶縁膜１３はレジスト剥離時のZnO半導体薄膜層１２に対して保護膜として機能する。
パターニングに際しては、まず絶縁膜１３を六弗化硫黄（SF6）とO2の混合ガス等を用いたドライエッチングによりエッチングする。次いでこの絶縁膜１３をマスクとし、半導体薄膜１２をHNO3やHCl、あるいはシュウ酸等の水溶液によるウェットエッチング、もしくはCH4等を用いたドライエッチングにてパターニングする。
上記半導体薄膜１２のパターニング後、フォトレジスト剥離液によるウエット剥離、もしくは酸素あるいは四弗化炭素(CF4)と酸素の混合ガスによるドライアッシング等にてフォトレジストを除去する。この時、絶縁膜１３はレジスト剥離時のZnO半導体薄膜層１２に対して保護膜として機能する。
上記した方法によって絶縁層１３及び半導体薄膜１２をパターニングした後、図５（４）に示されるが如く、前記基板９、ソース電極１０、ドレイン電極１１、半導体薄膜１２及び絶縁膜１３の全面を被覆するようにゲート絶縁膜１４を形成する。
ゲート絶縁膜１４は単一材料（化合物）にて構成されても良いし、複数の材料（化合物）を積層して構成しても良い。
ゲート絶縁膜１４は単一材料（化合物）にて構成されても良いし、複数の材料（化合物）を積層して構成しても良い。
ゲート絶縁膜１４を単一の化合物にて形成する場合、このゲート絶縁膜１４は、前述の酸素含有化合物膜により形成する。
これら酸素含有化合物膜の中では、窒化珪素（SiN）に酸素あるいは酸素を構成元素として含む化合物、例えば亜酸化窒素（N2O）、を用いて酸素をドーピングした膜を用いることが酸化亜鉛の還元防止の観点からより好ましい。
ゲート絶縁膜１４を単一の化合物にて形成する場合、膜厚は約100nm〜500nm、好ましくは300nm程度に設定する。
これら酸素含有化合物膜の中では、窒化珪素（SiN）に酸素あるいは酸素を構成元素として含む化合物、例えば亜酸化窒素（N2O）、を用いて酸素をドーピングした膜を用いることが酸化亜鉛の還元防止の観点からより好ましい。
ゲート絶縁膜１４を単一の化合物にて形成する場合、膜厚は約100nm〜500nm、好ましくは300nm程度に設定する。
上記ゲート絶縁膜１４を二種類以上の材料（化合物）を積層して構成する場合、該ゲート絶縁膜１４の半導体薄膜層１２に接する部分（最下層）は、酸素含有化合物膜により形成する。
これら酸素を含む化合物の中では、窒化珪素（SiN）に酸素あるいは酸素を構成元素として含む化合物、例えば亜酸化窒素（N2O）、を用いて酸素をドーピングした膜を用いることが、酸化亜鉛の還元防止の観点からより好ましい。
ゲート絶縁膜１４を二種類以上の材料（化合物）を積層して構成する場合、該ゲート絶縁膜１４の半導体薄膜層１２に接する部分（最下層）の膜厚は、半導体薄膜１２を完全に被覆するため、約50nm〜200nm、好ましくは100nm程度に設定する。
少なくともゲート絶縁膜１４を複数の材料を積層して構成し、半導体薄膜１２に接する部分（最下層）を酸素含有化合物膜で構成した場合、その他部分（上層）にシリコン系絶縁膜を積層する上下二層構造の複層ゲート絶縁膜として構成することが好ましい。これは、下層の酸素含有化合物によって半導体薄膜１２が酸化雰囲気下におかれ、また、上層部の誘電率の高い化合物によって、薄膜トランジスタの電流駆動能力を高めることができるからである。
上層を形成するシリコン系絶縁膜としては、窒化珪素化合物（SiNx）膜を用いることが望ましい。この理由は、SiNxは酸化珪素（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい絶縁膜を形成することが可能となり、ON電流の大きな薄膜トランジスタを得ることが出来るからである。更に、窒化珪素膜の持つ優れた透湿防止膜としての機能が薄膜トランジスタの保護膜としても機能するためである。
これら酸素を含む化合物の中では、窒化珪素（SiN）に酸素あるいは酸素を構成元素として含む化合物、例えば亜酸化窒素（N2O）、を用いて酸素をドーピングした膜を用いることが、酸化亜鉛の還元防止の観点からより好ましい。
ゲート絶縁膜１４を二種類以上の材料（化合物）を積層して構成する場合、該ゲート絶縁膜１４の半導体薄膜層１２に接する部分（最下層）の膜厚は、半導体薄膜１２を完全に被覆するため、約50nm〜200nm、好ましくは100nm程度に設定する。
少なくともゲート絶縁膜１４を複数の材料を積層して構成し、半導体薄膜１２に接する部分（最下層）を酸素含有化合物膜で構成した場合、その他部分（上層）にシリコン系絶縁膜を積層する上下二層構造の複層ゲート絶縁膜として構成することが好ましい。これは、下層の酸素含有化合物によって半導体薄膜１２が酸化雰囲気下におかれ、また、上層部の誘電率の高い化合物によって、薄膜トランジスタの電流駆動能力を高めることができるからである。
上層を形成するシリコン系絶縁膜としては、窒化珪素化合物（SiNx）膜を用いることが望ましい。この理由は、SiNxは酸化珪素（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい絶縁膜を形成することが可能となり、ON電流の大きな薄膜トランジスタを得ることが出来るからである。更に、窒化珪素膜の持つ優れた透湿防止膜としての機能が薄膜トランジスタの保護膜としても機能するためである。
ゲート絶縁膜１４の形成後、フォトリソグラフィーとエッチングによりコンタクトホールを開口する。
最後に、図５（５）に示されるが如く、前記ゲート絶縁膜１４上にCr、Tiといった金属膜からなるゲート電極１６をDCスパッタ法により形成し、ゲート電極１６と同一材料にてソース電極１０及びドレイン電極１１をコンタクトホールを介して外部に取り出すための電極であるコンタクト部１５を形成する。
その後、インジウムスズ酸化物（ITO）等からなる表示電極１７をDCスパッタ法により形成することでTFTアレイが完成する。
最後に、図５（５）に示されるが如く、前記ゲート絶縁膜１４上にCr、Tiといった金属膜からなるゲート電極１６をDCスパッタ法により形成し、ゲート電極１６と同一材料にてソース電極１０及びドレイン電極１１をコンタクトホールを介して外部に取り出すための電極であるコンタクト部１５を形成する。
その後、インジウムスズ酸化物（ITO）等からなる表示電極１７をDCスパッタ法により形成することでTFTアレイが完成する。
以下、本発明に係るトランジスタの試験例とこれに対する比較例の特性を比較することにより、本発明の効果をより明確なものとする。
（試験例１）
以下の方法（図２参照）により、本発明の第一実施例に係るトランジスタ（図１参照）を作成した。
SiO2とAl2O3を主成分とする無アルカリガラスからなる基板１上にインジウムスズ酸化物（ITO）からなるソース電極２及びドレイン電極３を40nmの厚さで形成した。
次いで、前記基板１、ソース電極２及びドレイン電極３上の全面に半導体薄膜４として酸化亜鉛（ZnO）薄膜を50nｍの厚さでＲＦマグネトロンスパッタ法にて形成した。
前記半導体薄膜４上にフォトレジストをコーティングし、パターニングされたフォトレジストをマスクとして、前記半導体薄膜４をCH4+O2のガスを用いてドライエッチングした。
フォトレジストを除去し、前記絶縁膜、電極２及びドレイン電極３を被覆するように、前記基板１、ソース電極２、ドレイン電極３、及びZnO半導体薄膜４上全面に亘ってSiOxからなるゲート絶縁膜５を500nmの厚さで形成した。
このゲート絶縁膜５の形成は、SiH4+N2Oガスを用いたプラズマ化学気相成長（PCVD）法を用い、基板温度250℃にて行った。
ソース電極２及びドレイン電極３の上部に、フォトリソグラフィー及びCF4+O2のガスを用いてドライエッチングによりコンタクトホールを開口した。
最後に、Crからなるゲート電極７およびコンタクト部６を第二ゲート絶縁膜５上に100nm形成し、その後、コンタクト部６の上部にインジウムスズ酸化物（ITO）からなる表示電極８を100nm形成してトランジスタを作成した。
以下の方法（図２参照）により、本発明の第一実施例に係るトランジスタ（図１参照）を作成した。
SiO2とAl2O3を主成分とする無アルカリガラスからなる基板１上にインジウムスズ酸化物（ITO）からなるソース電極２及びドレイン電極３を40nmの厚さで形成した。
次いで、前記基板１、ソース電極２及びドレイン電極３上の全面に半導体薄膜４として酸化亜鉛（ZnO）薄膜を50nｍの厚さでＲＦマグネトロンスパッタ法にて形成した。
前記半導体薄膜４上にフォトレジストをコーティングし、パターニングされたフォトレジストをマスクとして、前記半導体薄膜４をCH4+O2のガスを用いてドライエッチングした。
フォトレジストを除去し、前記絶縁膜、電極２及びドレイン電極３を被覆するように、前記基板１、ソース電極２、ドレイン電極３、及びZnO半導体薄膜４上全面に亘ってSiOxからなるゲート絶縁膜５を500nmの厚さで形成した。
このゲート絶縁膜５の形成は、SiH4+N2Oガスを用いたプラズマ化学気相成長（PCVD）法を用い、基板温度250℃にて行った。
ソース電極２及びドレイン電極３の上部に、フォトリソグラフィー及びCF4+O2のガスを用いてドライエッチングによりコンタクトホールを開口した。
最後に、Crからなるゲート電極７およびコンタクト部６を第二ゲート絶縁膜５上に100nm形成し、その後、コンタクト部６の上部にインジウムスズ酸化物（ITO）からなる表示電極８を100nm形成してトランジスタを作成した。
（試験例２）
以下の方法（図５参照）により、本発明の第二実施例に係るトランジスタ（図４参照）を作成した。
半導体薄膜１２の積層工程までは試験例１と同様に行った後、半導体薄膜１２の全面を被覆して絶縁膜１３としてSiOx膜を形成した。この絶縁膜１３の形成は、SiH4+N2Oガスを用いたプラズマ化学気相成長（PCVD）法を用い、基板温度250℃にて行った。
絶縁膜１３は、50nmの厚みで形成した。
ゲート絶縁膜１４として酸素を含有するゲート絶縁膜であるSiOxと酸素を含有しない薄膜であるSiNxの積層構造で400nmの厚みで形成した。
ゲート絶縁膜１４の形成は、具体的には、絶縁膜１３により被覆された酸化亜鉛半導体薄膜１２を有する基板上に、図２（５）に示す如く、ゲート絶縁膜１４の一部としてSiH4+N2Oガスを用いたプラズマ化学気相成長（PCVD）にてSiOx膜を基板温度250℃にて100nmの厚みで形成し、引き続き、真空中にて連続して、ゲート絶縁膜１４の一部としてSiH4+NH3+N2ガスを用いたプラズマ化学気相成長（PCVD）法にて基板温度250℃にてSiNxを300nmの厚みで形成した。
ゲート絶縁膜１４形成以降の作製工程は試験例１と同一である。
以下の方法（図５参照）により、本発明の第二実施例に係るトランジスタ（図４参照）を作成した。
半導体薄膜１２の積層工程までは試験例１と同様に行った後、半導体薄膜１２の全面を被覆して絶縁膜１３としてSiOx膜を形成した。この絶縁膜１３の形成は、SiH4+N2Oガスを用いたプラズマ化学気相成長（PCVD）法を用い、基板温度250℃にて行った。
絶縁膜１３は、50nmの厚みで形成した。
ゲート絶縁膜１４として酸素を含有するゲート絶縁膜であるSiOxと酸素を含有しない薄膜であるSiNxの積層構造で400nmの厚みで形成した。
ゲート絶縁膜１４の形成は、具体的には、絶縁膜１３により被覆された酸化亜鉛半導体薄膜１２を有する基板上に、図２（５）に示す如く、ゲート絶縁膜１４の一部としてSiH4+N2Oガスを用いたプラズマ化学気相成長（PCVD）にてSiOx膜を基板温度250℃にて100nmの厚みで形成し、引き続き、真空中にて連続して、ゲート絶縁膜１４の一部としてSiH4+NH3+N2ガスを用いたプラズマ化学気相成長（PCVD）法にて基板温度250℃にてSiNxを300nmの厚みで形成した。
ゲート絶縁膜１４形成以降の作製工程は試験例１と同一である。
（比較例）
酸化亜鉛活性層の積層工程までは試験例１と同様に行った後、絶縁膜として酸素を含有しない薄膜であるSiNを225℃の条件下でSiH4+N2Oガスを用いたプラズマ化学気相成長（PCVD）法により形成し、ゲート絶縁膜、ゲート電極部、表示電極部を同様に積層してトランジスタを作成した。比較例においては、ゲート絶縁膜の形成は、SiH4+NH3+H2ガスを用いたプラズマ化学気相成長（PCVD）法を用い、250℃にて300ｎｍの厚みで行った。ゲート絶縁膜形成以降の作製工程は試験例１と同様に行った。
酸化亜鉛活性層の積層工程までは試験例１と同様に行った後、絶縁膜として酸素を含有しない薄膜であるSiNを225℃の条件下でSiH4+N2Oガスを用いたプラズマ化学気相成長（PCVD）法により形成し、ゲート絶縁膜、ゲート電極部、表示電極部を同様に積層してトランジスタを作成した。比較例においては、ゲート絶縁膜の形成は、SiH4+NH3+H2ガスを用いたプラズマ化学気相成長（PCVD）法を用い、250℃にて300ｎｍの厚みで行った。ゲート絶縁膜形成以降の作製工程は試験例１と同様に行った。
（伝達特性の評価試験）
試験例及び比較例のトランジスタを用い、ゲート電圧の変化に伴うドレイン電流の大きさを測定することにより、その伝達特性の評価を行った。
その結果を図６に示す。
試験例及び比較例のトランジスタを用い、ゲート電圧の変化に伴うドレイン電流の大きさを測定することにより、その伝達特性の評価を行った。
その結果を図６に示す。
図６において明らかな如く、試験例１および２におけるトランジスタのオフ電流（Vgs＜０）は、比較例におけるオフ電流に比べて二桁以上小さいものであった。
これは、試験例のトランジスタが、絶縁膜を酸素を含有する化合物より形成し、かつ、ゲート絶縁膜の酸化亜鉛側面と接する領域を少なくとも酸素を含有する化合物で形成したことにより、酸化亜鉛半導体層の表面及び側面の還元反応が抑制され、酸化亜鉛の低抵抗化によるソース・ドレイン電極間のリーク電流が低減したためである。
これは、試験例のトランジスタが、絶縁膜を酸素を含有する化合物より形成し、かつ、ゲート絶縁膜の酸化亜鉛側面と接する領域を少なくとも酸素を含有する化合物で形成したことにより、酸化亜鉛半導体層の表面及び側面の還元反応が抑制され、酸化亜鉛の低抵抗化によるソース・ドレイン電極間のリーク電流が低減したためである。
図６において明らかな如く、試験例におけるトランジスタの立ち上がりは比較例に比較して急峻なものであり、オン電流（Vgs=10VにおけるIds）も大きい。これは、試験例のトランジスタについては、絶縁膜を酸素含有化合物膜で形成したため、酸化亜鉛表面の還元反応が抑制され、酸化亜鉛とゲート絶縁膜の界面欠陥密度が減少したためである。
試験例２におけるトランジスタのオン電流は試験例１に比較しても増大しており、これはゲート絶縁膜を二層構造とし、上層に誘電率の大きな窒化珪素(SiNx)を使用したため、薄膜トランジスタのチャネルにかかる実効的な電界強度が増大し、オン特性の改善がなされたためである。
上記実施例において説明した如く、本発明に係る薄膜トランジスタ（TFT）は、ソース・ドレイン電極間の短絡あるいはリーク電流などの発生の抑制効果に優れたものであり、優れたTFT特性を示すトランジスタを提供するものであることが分かる。
更に、本試験例２の構成により、誘電率の高い酸素を含有しないSiNxをゲート絶縁膜６の一部として用いながら、酸化亜鉛の全表面（上表面及び側表面）が酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜にて被覆される構造が実現できる。
更に、本試験例２の構成により、誘電率の高い酸素を含有しないSiNxをゲート絶縁膜６の一部として用いながら、酸化亜鉛の全表面（上表面及び側表面）が酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜にて被覆される構造が実現できる。
上記において説明した如く、本発明に係る薄膜トランジスタ（TFT）は、酸化亜鉛半導体薄膜層に酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜による被覆を施すことで、酸化亜鉛の還元脱離が抑制された、優れたTFT特性を示すトランジスタであることが分かる。
１ 基板
２ ソース電極
３ ドレイン電極
４ 半導体薄膜層
５ ゲート絶縁膜
６ コンタクト部
７ ゲート電極
８ 表示電極
９ 基板
１０ ソース電極
１１ ドレイン電極
１２ 半導体薄膜
１３ 絶縁膜
１４ ゲート絶縁膜
１５ コンタクト部
１６ ゲート電極
１７ 表示電極
１８ 基板
１９ アルミニウム層
２０ チタン層
２１ インジウムスズ酸化物（ITO）層
２２ 半導体薄膜層
１００ 薄膜トランジスタ
１０１ 薄膜トランジスタ
２ ソース電極
３ ドレイン電極
４ 半導体薄膜層
５ ゲート絶縁膜
６ コンタクト部
７ ゲート電極
８ 表示電極
９ 基板
１０ ソース電極
１１ ドレイン電極
１２ 半導体薄膜
１３ 絶縁膜
１４ ゲート絶縁膜
１５ コンタクト部
１６ ゲート電極
１７ 表示電極
１８ 基板
１９ アルミニウム層
２０ チタン層
２１ インジウムスズ酸化物（ITO）層
２２ 半導体薄膜層
１００ 薄膜トランジスタ
１０１ 薄膜トランジスタ
Claims (6)
- 酸化亜鉛ZnOを主成分とする酸化物を半導体薄膜層として用いるトップゲート型薄膜トランジスタにおいて、前記半導体薄膜層全表面を被覆するゲート絶縁膜が形成されている構造を有し、前記ゲート絶縁膜の少なくとも前記半導体薄膜層の表面に接する領域は、酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜により形成されていることを特徴とする薄膜トランジスタ。
- 前記ゲート絶縁膜と前記半導体薄膜層の間において該半導体薄膜層の少なくとも上表面を被覆する絶縁膜を有し、該ゲート絶縁膜の少なくとも半導体薄膜層上表面に接する部分は酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜により形成されていることを特徴とする請求項１記載の薄膜トランジスタ。
- 前記酸素を構成元素に含む絶縁膜が、酸化珪素（SiOx）、酸窒化珪素（SiON）、アルミニウム酸化物（AlOx）、マグネシウム酸化物（MgO）、ジルコニウム酸化物（ZrO2）、ハフニウム酸化物（HfO2）、酸化マグネシウム亜鉛（ZnMgO）、酸化ハフニウムカルシウム（CaHfO3）、酸化タンタル（TaOx）からなることを特徴とする請求項１又は２記載の薄膜トランジスタ。
- 前記酸素をドーピングされた絶縁膜が、窒化珪素（SiN）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜であることを特徴とする請求項１又は２記載の薄膜トランジスタ。
- 前記酸素を構成元素に含む化合物が亜酸化窒素（N2O）であることを特徴とする請求項４記載の薄膜トランジスタ。
- 前記ゲート絶縁膜が、酸素を構成元素に含む絶縁膜あるいは酸素をドーピングされた絶縁膜上にシリコン系絶縁膜が積層されてなることを特徴とする請求項１乃至５のいずれかに記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005255737A JP4958253B2 (ja) | 2005-09-02 | 2005-09-02 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005255737A JP4958253B2 (ja) | 2005-09-02 | 2005-09-02 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007073563A true JP2007073563A (ja) | 2007-03-22 |
| JP4958253B2 JP4958253B2 (ja) | 2012-06-20 |
Family
ID=37934792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005255737A Expired - Fee Related JP4958253B2 (ja) | 2005-09-02 | 2005-09-02 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4958253B2 (ja) |
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009135380A (ja) * | 2007-05-30 | 2009-06-18 | Canon Inc | 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置 |
| JP2009158663A (ja) * | 2007-12-26 | 2009-07-16 | Hitachi Ltd | 酸化物半導体装置およびその製造方法 |
| US7910920B2 (en) | 2007-02-16 | 2011-03-22 | Samsung Electronics Co., Ltd. | Thin film transistor and method of forming the same |
| US20110127520A1 (en) * | 2009-11-30 | 2011-06-02 | Chun-Gi You | Thin film transistor having oxide semiconductor layer as ohmic contact layer and method of fabricating the same |
| JP2011107697A (ja) * | 2009-10-21 | 2011-06-02 | Semiconductor Energy Lab Co Ltd | 電子書籍 |
| JP2011519072A (ja) * | 2008-04-29 | 2011-06-30 | プラスティック ロジック リミテッド | オフセット上部画素電極構成 |
| WO2011132529A1 (en) * | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2011243631A (ja) * | 2010-05-14 | 2011-12-01 | Fujifilm Corp | 電子デバイスの製造方法、薄膜トランジスタ、電気光学装置及びセンサー |
| US8071977B2 (en) | 2009-02-10 | 2011-12-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2012039059A (ja) * | 2009-12-28 | 2012-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012039058A (ja) * | 2009-12-28 | 2012-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8143678B2 (en) | 2007-02-09 | 2012-03-27 | Samsung Electronics Co., Ltd | Thin film transistors having multi-layer channel |
| US8193045B2 (en) | 2007-05-31 | 2012-06-05 | Canon Kabushiki Kaisha | Manufacturing method of thin film transistor using oxide semiconductor |
| JP2012114421A (ja) * | 2010-11-05 | 2012-06-14 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| CN102738243A (zh) * | 2012-06-06 | 2012-10-17 | 北京京东方光电科技有限公司 | 晶体管、阵列基板及其制造方法、液晶面板和显示装置 |
| JP2012212933A (ja) * | 2008-07-31 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012238763A (ja) * | 2011-05-12 | 2012-12-06 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2013038396A (ja) * | 2011-07-08 | 2013-02-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| CN103021873A (zh) * | 2012-12-25 | 2013-04-03 | 青岛盛嘉信息科技有限公司 | 一种薄膜晶体管生长工艺 |
| US8461007B2 (en) | 2010-04-23 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8546225B2 (en) | 2010-04-23 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2014096606A (ja) * | 2008-11-07 | 2014-05-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2014099653A (ja) * | 2008-08-08 | 2014-05-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8748240B2 (en) | 2011-12-22 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2015019093A (ja) * | 2005-11-15 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8945982B2 (en) | 2010-04-23 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2015046642A (ja) * | 2010-12-28 | 2015-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2015133511A (ja) * | 2009-09-24 | 2015-07-23 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| JP2015156505A (ja) * | 2009-10-21 | 2015-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9153436B2 (en) | 2012-10-17 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9263259B2 (en) | 2012-10-17 | 2016-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor |
| US9330909B2 (en) | 2012-10-17 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2016208038A (ja) * | 2010-11-23 | 2016-12-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2017175022A (ja) * | 2016-03-24 | 2017-09-28 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ |
| JP2018182337A (ja) * | 2010-02-05 | 2018-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019149584A (ja) * | 2010-04-02 | 2019-09-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06164186A (ja) * | 1992-11-19 | 1994-06-10 | Nippon Sheet Glass Co Ltd | 電磁波遮蔽体 |
| JPH11121760A (ja) * | 1997-10-17 | 1999-04-30 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2004319673A (ja) * | 2003-04-15 | 2004-11-11 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2005033172A (ja) * | 2003-06-20 | 2005-02-03 | Sharp Corp | 半導体装置およびその製造方法ならびに電子デバイス |
-
2005
- 2005-09-02 JP JP2005255737A patent/JP4958253B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06164186A (ja) * | 1992-11-19 | 1994-06-10 | Nippon Sheet Glass Co Ltd | 電磁波遮蔽体 |
| JPH11121760A (ja) * | 1997-10-17 | 1999-04-30 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2004319673A (ja) * | 2003-04-15 | 2004-11-11 | Sharp Corp | 半導体装置およびその製造方法 |
| JP2005033172A (ja) * | 2003-06-20 | 2005-02-03 | Sharp Corp | 半導体装置およびその製造方法ならびに電子デバイス |
Cited By (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015019093A (ja) * | 2005-11-15 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8143678B2 (en) | 2007-02-09 | 2012-03-27 | Samsung Electronics Co., Ltd | Thin film transistors having multi-layer channel |
| US8558323B2 (en) | 2007-02-09 | 2013-10-15 | Samsung Electronics Co., Ltd | Thin film transistors having multi-layer channel |
| US7910920B2 (en) | 2007-02-16 | 2011-03-22 | Samsung Electronics Co., Ltd. | Thin film transistor and method of forming the same |
| US8614442B2 (en) | 2007-02-16 | 2013-12-24 | Samsung Electronics Co., Ltd. | Thin film transistor and method of forming the same |
| JP2009135380A (ja) * | 2007-05-30 | 2009-06-18 | Canon Inc | 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置 |
| US8193045B2 (en) | 2007-05-31 | 2012-06-05 | Canon Kabushiki Kaisha | Manufacturing method of thin film transistor using oxide semiconductor |
| JP2009158663A (ja) * | 2007-12-26 | 2009-07-16 | Hitachi Ltd | 酸化物半導体装置およびその製造方法 |
| US8546807B2 (en) | 2008-04-28 | 2013-10-01 | Plastic Logic Limited | Off-set top pixel electrode configuration |
| JP2011519072A (ja) * | 2008-04-29 | 2011-06-30 | プラスティック ロジック リミテッド | オフセット上部画素電極構成 |
| JP2019071436A (ja) * | 2008-07-31 | 2019-05-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8624237B2 (en) | 2008-07-31 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11296121B2 (en) | 2008-07-31 | 2022-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9496406B2 (en) | 2008-07-31 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2016131250A (ja) * | 2008-07-31 | 2016-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2012212933A (ja) * | 2008-07-31 | 2012-11-01 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014099653A (ja) * | 2008-08-08 | 2014-05-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014096606A (ja) * | 2008-11-07 | 2014-05-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8071977B2 (en) | 2009-02-10 | 2011-12-06 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| US8470638B2 (en) | 2009-02-10 | 2013-06-25 | Samsung Display Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| JP2015133511A (ja) * | 2009-09-24 | 2015-07-23 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| US9530872B2 (en) | 2009-09-24 | 2016-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and method for manufacturing the same |
| US9245484B2 (en) | 2009-10-21 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | E-book reader |
| JP2015156505A (ja) * | 2009-10-21 | 2015-08-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9929281B2 (en) | 2009-10-21 | 2018-03-27 | Semiconductor Energy Laboratory Co., Ltd. | Transisitor comprising oxide semiconductor |
| US9431546B2 (en) | 2009-10-21 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor material transistor having reduced off current |
| JP2011107697A (ja) * | 2009-10-21 | 2011-06-02 | Semiconductor Energy Lab Co Ltd | 電子書籍 |
| US8921863B2 (en) | 2009-11-30 | 2014-12-30 | Samsung Display Co., Ltd. | Thin film transistor having oxide semiconductor layer as ohmic contact layer |
| US8569760B2 (en) * | 2009-11-30 | 2013-10-29 | Samsung Display Co., Ltd. | Thin film transistor having oxide semiconductor layer as ohmic contact layer and method of fabricating the same |
| US20110127520A1 (en) * | 2009-11-30 | 2011-06-02 | Chun-Gi You | Thin film transistor having oxide semiconductor layer as ohmic contact layer and method of fabricating the same |
| JP2012039058A (ja) * | 2009-12-28 | 2012-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012039059A (ja) * | 2009-12-28 | 2012-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9153589B2 (en) | 2009-12-28 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9490370B2 (en) | 2009-12-28 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9053969B2 (en) | 2009-12-28 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2018182337A (ja) * | 2010-02-05 | 2018-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2020174192A (ja) * | 2010-04-02 | 2020-10-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2019149584A (ja) * | 2010-04-02 | 2019-09-05 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP5634634B2 (ja) * | 2010-04-23 | 2014-12-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8895377B2 (en) | 2010-04-23 | 2014-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8461007B2 (en) | 2010-04-23 | 2013-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| WO2011132529A1 (en) * | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9099499B2 (en) | 2010-04-23 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8530289B2 (en) | 2010-04-23 | 2013-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9978878B2 (en) | 2010-04-23 | 2018-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8945982B2 (en) | 2010-04-23 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US9202877B2 (en) | 2010-04-23 | 2015-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9245983B2 (en) | 2010-04-23 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8546225B2 (en) | 2010-04-23 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9812533B2 (en) | 2010-04-23 | 2017-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8669148B2 (en) | 2010-04-23 | 2014-03-11 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2014199931A (ja) * | 2010-04-23 | 2014-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9390918B2 (en) | 2010-04-23 | 2016-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP2011243631A (ja) * | 2010-05-14 | 2011-12-01 | Fujifilm Corp | 電子デバイスの製造方法、薄膜トランジスタ、電気光学装置及びセンサー |
| US9299851B2 (en) | 2010-11-05 | 2016-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10170598B2 (en) | 2010-11-05 | 2019-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2012114421A (ja) * | 2010-11-05 | 2012-06-14 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| US9792844B2 (en) | 2010-11-23 | 2017-10-17 | Seminconductor Energy Laboratory Co., Ltd. | Driving method of image display device in which the increase in luminance and the decrease in luminance compensate for each other |
| JP2016208038A (ja) * | 2010-11-23 | 2016-12-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11430896B2 (en) | 2010-12-28 | 2022-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2015046642A (ja) * | 2010-12-28 | 2015-03-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10714625B2 (en) | 2010-12-28 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9443984B2 (en) | 2010-12-28 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2012238763A (ja) * | 2011-05-12 | 2012-12-06 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2013038396A (ja) * | 2011-07-08 | 2013-02-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US8748240B2 (en) | 2011-12-22 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9099303B2 (en) | 2011-12-22 | 2015-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN102738243A (zh) * | 2012-06-06 | 2012-10-17 | 北京京东方光电科技有限公司 | 晶体管、阵列基板及其制造方法、液晶面板和显示装置 |
| US9330909B2 (en) | 2012-10-17 | 2016-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US9153436B2 (en) | 2012-10-17 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9852904B2 (en) | 2012-10-17 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9263259B2 (en) | 2012-10-17 | 2016-02-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor |
| US9812467B2 (en) | 2012-10-17 | 2017-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an oxide semiconductor |
| CN103021873A (zh) * | 2012-12-25 | 2013-04-03 | 青岛盛嘉信息科技有限公司 | 一种薄膜晶体管生长工艺 |
| JP2017175022A (ja) * | 2016-03-24 | 2017-09-28 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4958253B2 (ja) | 2012-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4958253B2 (ja) | 薄膜トランジスタ | |
| JP4873528B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4870404B2 (ja) | 薄膜トランジスタの製法 | |
| JP4870403B2 (ja) | 薄膜トランジスタの製法 | |
| JP5015472B2 (ja) | 薄膜トランジスタ及びその製法 | |
| JP4928464B2 (ja) | 薄膜トランジスタ及びその製法 | |
| JP5015470B2 (ja) | 薄膜トランジスタ及びその製法 | |
| JP5015473B2 (ja) | 薄膜トランジスタアレイ及びその製法 | |
| US8598577B2 (en) | Display substrate and method of manufacturing the same | |
| TWI538222B (zh) | 半導體裝置 | |
| JP2007073558A (ja) | 薄膜トランジスタの製法 | |
| JP2007220818A (ja) | 薄膜トランジスタ及びその製法 | |
| US8624238B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
| JP2016225661A (ja) | 薄膜トランジスタパネルの製造方法 | |
| WO2011111781A1 (ja) | 半導体装置およびその製造方法 | |
| JP2007073561A (ja) | 薄膜トランジスタ | |
| WO2019114834A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| US20120168743A1 (en) | Thin film transistor and fabricating method thereof | |
| JP2008098447A (ja) | 薄膜トランジスタ及びその製法 | |
| KR20120048597A (ko) | 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법 | |
| US9508544B2 (en) | Semiconductor device and method for manufacturing same | |
| US10847594B2 (en) | Organic light emitting display device | |
| TWI497689B (zh) | 半導體元件及其製造方法 | |
| WO2018061954A1 (ja) | 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置 | |
| JP2010205923A (ja) | 電界効果型トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080328 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110818 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110818 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120316 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |