JP5015472B2

JP5015472B2 - 薄膜トランジスタ及びその製法

Info

Publication number: JP5015472B2
Application number: JP2006038428A
Authority: JP
Inventors: 孝平尾; 守古田; 寛古田; 時宜松田; 孝浩平松
Original assignee: KOCHI INDUSTRIAL PROMOTION CENTER; Casio Computer Co Ltd
Current assignee: KOCHI INDUSTRIAL PROMOTION CENTER; Casio Computer Co Ltd
Priority date: 2006-02-15
Filing date: 2006-02-15
Publication date: 2012-08-29
Anticipated expiration: 2026-02-15
Also published as: JP2007220819A

Description

本発明は薄膜トランジスタ及びその製法に係り、より詳しくは少なくとも酸化物半導体薄膜層を活性層に有する薄膜トランジスタ（以下、TFTと略）及びその製法に関する。

酸化亜鉛あるいは酸化マグネシウム亜鉛等の酸化物が優れた半導体(活性層)の性質を示すことは古くから知られており、近年薄膜トランジスタ、発光デバイス、透明導電膜等の電子デバイス応用を目指し、これらの化合物を用いた半導体薄膜層の研究開発が活発化している。
酸化亜鉛や酸化マグネシウム亜鉛を半導体薄膜層として用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン(a−Si：H)を半導体薄膜層として用いたアモルファスシリコンTFTに比較して電子移動度が大きく、優れたTFT特性を有し、また、室温付近の低温でも結晶薄膜が得られることで高い移動度が期待できる等の利点もあり、積極的な開発が進められている。

酸化物半導体薄膜層を用いたTFTとしては、ボトムゲート型及びトップゲート型の構造が報告されている。

ボトムゲート型構造の構造は、液晶ディスプレイの駆動素子として現在事業化されているボトムゲート型アモルファスシリコンTFTと製造プロセスにおいて類似する。そのため、該構造は、該アモルファスシリコンTFTの製造設備等で比較的容易に作成でき、酸化亜鉛TFTとしても多く用いられている。

ボトムゲート型構造の一例としては、基板上より順にゲート電極、ゲート絶縁膜、ソース・ドレイン電極、酸化物半導体薄膜層を積層して形成される構造を例示することができる。
一方、トップゲート型構造の一例としては、基板上より順にソース・ドレイン電極、酸化物半導体薄膜層、ゲート絶縁膜、ゲート電極を積層して形成される構造を例示することができる。

ボトムゲート型、トップゲート型の両構造においても、高い電流駆動能力を確保するためには、ソース・ドレイン電極と酸化亜鉛を主成分とする酸化物半導体薄膜層の間で良好なコンタクト性を得ることが必要である。
そこで従来から、酸化物半導体薄膜層より抵抗の低いソース・ドレイン領域を形成し、コンタクト性を向上させる方法が知られている（例えば下記特許文献１）。しかしながら、抵抗の低いソース・ドレイン領域を持たないで、ソース・ドレイン電極と酸化物半導体薄膜層との間で良好なコンタクト性を得る手法は明らかになっていない。また、トップゲート型構造においては、ソース・ドレイン電極からチャネルに至るまでの酸化物半導体薄膜層が膜厚方向に抵抗となり、電流律速が生じるという問題がある。

特開２００３−２９８０６２号公報

本発明は、上記問題に鑑みてなされたものであり、ソース・ドレイン電極と酸化物半導体薄膜層のコンタクト性を向上させ、薄膜トランジスタの電流駆動能力を向上させることを解決課題とする。また、トップゲート型構造において、ソース・ドレイン電極からチャネルに至るまでの酸化物半導体薄膜層の膜厚方向の抵抗を抑え、電流律速を抑制することも解決課題とする。

請求項１に係る発明は、基板上に間隙を有して形成されるソース・ドレイン電極と、該ソース・ドレイン電極の間隙及び各ソース・ドレイン電極の表面にチャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層を少なくとも有する薄膜トランジスタであって、前記各ソース・ドレイン電極の少なくとも一部が、表面の還元された導電性酸化物であり、前記導電性酸化物の表面が還元され、前記還元された導電性酸化物の表面上に前記酸化物半導体薄膜層が配置されていることを特徴とする薄膜トランジスタに関する。

請求項２に係る発明は、前記各ソース・ドレイン電極が金属と、少なくとも金属の一部分を被覆した、前記表面が還元された導電性酸化物の積層膜からなることを特徴とする請求項１記載の薄膜トランジスタに関する。

請求項３に係る発明は、前記各ソース・ドレイン電極の内側端部がゲート電極の両端部より内側に位置することを特徴とする請求項１又は２記載の薄膜トランジスタに関する。

請求項４に係る発明は、前記導電性酸化物が、酸化亜鉛、又は酸化インジウムからなることを特徴とする請求項1乃至３いずれか記載の薄膜トランジスタに関する。

請求項５に係る発明は、基板上にソース・ドレイン電極を間隙を有して形成する工程と、該ソース・ドレイン電極の間隙及び上面にチャネルとして働く酸化亜鉛を主成分とする酸化物半導体薄膜層を形成する工程を有する薄膜トランジスタの製法において、
前記ソース・ドレイン電極を形成する工程は、該ソース・ドレイン電極の少なくとも一部に導電性酸化物を用い、該導電性酸化物の少なくとも上表面を還元する工程を有し、
前記酸化物半導体薄膜層を形成する工程は、前記上表面が還元された導電性酸化物上に前記酸化物半導体薄膜層を形成する工程を有することを特徴とする薄膜トランジスタの製法に関する。

請求項６に係る発明は、前記導電性酸化物の少なくとも上表面を還元する工程は、前記基板上全面に導電性酸化物を形成し、次に、フォトリソグラフィー法によりソース・ドレイン電極を間隙を有して形成し、この後、前記導電性酸化物の少なくとも上表面を還元する順序であることを特徴とする請求項５記載の薄膜トランジスタの製法に関する。

請求項７に係る発明は、前記導電性酸化物の少なくとも上表面を還元する工程を、水素もしくは水素を構成元素として含むガスを用いたプラズマ中に前記基板を暴露することにより行うことを特徴とする請求項５又は６記載の薄膜トランジスタの製法に関する。

請求項８に係る発明は、前記導電性酸化物の少なくとも上表面を還元する工程と、前記酸化物半導体薄膜層を形成する工程を真空中にて連続して行うことを特徴とする請求項５乃至７いずれか記載の薄膜トランジスタの製法に関する。

請求項１に係る発明によれば、ソース・ドレイン電極の少なくとも一部が、表面の還元された導電性酸化物であることで、ソース・ドレイン電極と酸化物半導体薄膜層のコンタクト性が向上する。そのため、薄膜トランジスタの電流駆動能力を向上させることができる。
また、ソース・ドレイン電極の少なくとも一部が、表面の還元された導電性酸化物であることで、酸化物半導体薄膜層の導電性酸化物の上の範囲が低抵抗化される。そのため、トップゲート型の薄膜トランジスタにおいては、電流律速を抑制することができる。

請求項２に係る発明によれば、請求項１に係る発明の効果に加えて、ソース・ドレイン電極が金属と、金属の一部分を少なくとも被覆した導電性酸化物の積層膜からなることで、抵抗の低い金属を配線として利用できるので、配線抵抗を抑制することができる。

請求項３に係る発明によれば、ソース・ドレイン電極の内側端部がゲート電極の両端部より内側に位置することにより、ソース・ドレイン電極からチャネルまでの寄生抵抗を抑制することができる。この効果は、酸化物半導体薄膜層中のゲート電極の下側以外の範囲に抵抗の低いソース・ドレイン領域を有さない構造のTFTにおいて顕著に現れる。

請求項４に係る発明によれば、導電性酸化物が、酸化亜鉛、又は酸化インジウムを主成分とすることで、表面を還元したとき効果的にコンタクト性を向上させることができ、電流駆動能力の優れた薄膜トランジスタとなる。

請求項５に係る発明によれば、ソース・ドレイン電極の少なくとも一部に導電性酸化物を用い、該導電性酸化物の少なくとも上表面を還元する工程を有することで、ソース・ドレイン電極と酸化物半導体薄膜層のコンタクト性が向上した薄膜トランジスタを提供できる。そのため、薄膜トランジスタの電流駆動能力を向上させることができる。

請求項６に係る発明によれば、基板上全面に導電性酸化物を形成し、次に、フォトリソグラフィー法によりソース・ドレイン電極を間隙を有して形成し、この後、導電性酸化物の少なくとも上表面を還元する順序とすることで、導電性酸化物の側面も還元することができる。そのため、ソース・ドレイン電極と酸化物半導体薄膜層のコンタクト性がさらに向上され、薄膜トランジスタの電流駆動能力をより向上させることができる。

請求項７に係る発明によれば、水素もしくは水素を構成元素として含むガスを用いたプラズマ中に基板を暴露することで、導電性酸化物の少なくとも上表面を確実に還元することができる。そのため、ソース・ドレイン電極と酸化物半導体薄膜層のコンタクト性を向上させ、薄膜トランジスタの電流駆動能力を向上させることができる。

請求項８に係る発明によれば、導電性酸化物の少なくとも上表面の還元する工程と、酸化物半導体薄膜層を形成する工程を真空中にて連続して行うことで、還元された導電性酸化物が酸素に触れることなく、酸化物半導体薄膜層を形成することができるので、効果をより確実なものとすることができる。そのため、ソース・ドレイン電極と酸化物半導体薄膜層のコンタクト性をより向上させ、薄膜トランジスタの電流駆動能力をさらに向上させることができる。

本発明に係る薄膜トランジスタの第一実施例について、図面を参照しながら以下説明する。

図１（a）は本発明の実施例に係る薄膜トランジスタの構造を示す断面図である。薄膜トランジスタ１００は、基板１、一対のソース・ドレイン電極２、酸化物半導体薄膜層３、第一ゲート絶縁膜４、コンタクト部５ａ、一対のソース・ドレイン外部電極２ａ、第二ゲート絶縁膜６、ゲート電極７、表示電極８を有しており、これら各構成を積層したトップゲート型として形成されている。

薄膜トランジスタ１００は、図１（a）に示す通り、基板１上に形成される。

基板１上には、導電性酸化物薄膜からなる一対のソース・ドレイン電極２が積層されている。このソース・ドレイン電極２は、基板１上面に間隙を有して配置されている。
酸化物半導体薄膜層３は、基板１と一対のソース・ドレイン電極２上に積層されている。酸化物半導体薄膜層３は、一対のソース・ドレイン電極２の電極間にチャネルを形成するように配置されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Ｌｉ，Ｎａ，Ｎ，Ｃ等のｐ型ドーパントおよびＢ，Ａｌ，Ｇａ，Ｉｎ等のｎ型ドーパントがドーピングされた酸化亜鉛、およびＭｇ，Ｂｅ等がドーピングされた酸化亜鉛を含む。

各ソース・ドレイン電極２は導電性酸化物からなり、それぞれ、上表面が還元された還元領域２１を有する。酸化物半導体薄膜層３とソース・ドレイン電極２を形成する導電性酸化物薄膜は該還元領域２１を介してコンタクトしている。導電性酸化物の還元領域２１は、還元されていない領域に比較して酸素濃度が低く、金属元素の比率が高い状態にある。そのため、酸化物半導体薄膜層３の還元領域２１と接した範囲の酸素が還元領域２１に移動することで、酸化物半導体薄膜層中に酸素欠損が生じる。該酸素欠損がドナーとなり、ソース・ドレイン電極２と酸化物半導体薄膜層３のコンタクト性が向上する。
また、還元領域２１に存在する金属元素が酸化物半導体薄膜層３に拡散することも考えられる。そのため、ソース・ドレイン電極２上の酸化物半導体薄膜層３の低抵抗化が進むと考えられる。これらコンタクト性の改善や、コンタクト領域での酸化物半導体薄膜層の抵抗減少により、電流律速を抑制し、電流駆動能力の高い薄膜トランジスタを得ることができる。
導電性酸化物としては、インジウムスズ酸化物(ITO)やインジウム亜鉛酸化物(IZO)、GaやAlをドーピングしたn＋ZnO等が挙げられる。
なお、第一実施例において、還元領域２１は導電性酸化物の上表面のみに存在するが、本発明には、導電性酸化物全体にわたって還元領域が存在する構造も当然含まれる。

また、ソース・ドレイン電極２の構造は、変形例として、図１（ｂ）に示す如く、Ａｌ，Ｔｉ，Ｔａ，Ｃｒ等の金属２２と、金属の一部分を少なくとも被覆した導電性酸化物２３の積層膜も考えられる。この場合も、導電性酸化物の少なくとも表面が還元された還元領域２１を有しており、コンタクト性の改善や、コンタクト領域での酸化物半導体薄膜層の抵抗減少といった効果を奏する。
また、例えば、Ａｌ等の抵抗の低い金属を配線として利用できるので、配線抵抗を抑制することができる。

図１（a）に示すごとく、第一ゲート絶縁膜４は、酸化物半導体薄膜層３の上側表面のみを被覆するように形成されている。この第一ゲート絶縁膜４は、ゲート絶縁膜の一部として設けられ、酸化物半導体薄膜層３を製造工程でのレジスト剥離液から保護する保護膜としての役割をも果たすものである。

第二ゲート絶縁膜６は、ソース・ドレイン電極２、酸化物半導体薄膜層３側面及び第一ゲート絶縁膜４の表面全面を被覆するように積層されている。このように、第二ゲート絶縁膜６が積層されることにより、酸化物半導体薄膜層３表面を第一ゲート絶縁膜にて、側面を第二ゲート絶縁膜にて完全に被覆することができる。

第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiNx）膜あるいは窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。この第一ゲート絶縁膜４及び第二ゲート絶縁膜６としては、酸化珪素化合物（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい、SiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN₂O、を用いて酸素をドーピングした膜が好ましく用いられる。
第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、例えばプラズマ化学気相成長（PCVD)法により形成される。このとき、プラズマ化学気相成長（PCVD)法による成膜は酸化物半導体薄膜層の還元もしくは亜鉛や酸素の脱離が生じない基板温度である250℃以下で実施することが望ましい。

一対のソース・ドレイン外部電極２ａは、それぞれ、対応するソース・ドレイン電極２とコンタクト部５ａを介して接続される。

ゲート電極７は、第二ゲート絶縁膜６上に形成されている。このゲート電極７は、薄膜トランジスタに印加するゲート電圧により酸化物半導体薄膜層３中の電子密度を制御する役割を果たすものである。
本実施例の構造のように、酸化物半導体薄膜層中のゲート電極の下側以外の範囲に不純物を導入したソース・ドレイン領域を持たない薄膜トランジスタにおいては、ゲート電極７の両端部をソース・ドレイン電極の内側端部より外側に形成する。これにより、ソース・ドレイン領域がチャネルの内側に位置することとなり、本発明の効果を確実に奏することができる。

表示電極８は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。この電極は可視光に対する高い透過率が要求されるため、インジウムスズ酸化物(ITO)などを用いた酸化物導電性薄膜が形成される。なお、図１（ａ）では、省略されているが、表示電極８は第二ゲート絶縁膜６上をゲート電極７と逆方向に延出されている。

本発明に係る薄膜トランジスタ（TFT)の実施例の製造方法について、図２に基づいて以下に説明する。

まず、図２（１）に示す如く、基板１上全面に導電性酸化物を形成した後、この薄膜にフォトリソグラフィー法を用いることにより相互に離間された一対のソース・ドレイン電極２を形成する。その後、各ソース・ドレイン電極２の上表面を還元して還元領域２１を形成する。フォトリソグラフィー法を用いて一対のソース・ドレイン電極２を形成した後、各ソース・ドレイン電極２を還元することで、側面を還元することもできる。そのため、酸化物半導体薄膜層３とのコンタクト性がさらに向上し、薄膜トランジスタの電流駆動能力をより向上させることができる。
還元領域２１は水素もしくは水素を構成元素として含むガス、例えば、アンモニア等を用いたプラズマ中に基板を暴露することにより形成する。また、基板側に高周波バイアスを印加することによって形成することもできる。
なお、ソース・ドレイン電極２を還元して還元領域２１を形成する工程と、後述する酸化物半導体薄膜層を形成する工程を真空中にて連続して行うことが好ましい。これにより、還元領域２１が酸素に触れることなく、酸化物半導体薄膜層を形成することができるので、本発明の効果をより確実なものとすることができるからである。
但し、本発明は上記の工程順序に限定されるものではない。例えば、基板１上全面に導電性酸化物を形成し、次に、この導電性酸化物の表面に還元領域２１を形成し、この後、フォトリソグラフィー法を用いて、相互に離間された一対のソース・ドレイン電極２を形成するようにすることもできる。

図２（２）に示す如く、基板１およびソース・ドレイン電極２上の全面に酸化物半導体薄膜層３として酸化亜鉛を主成分とする半導体薄膜、好適には真性酸化亜鉛（ZnO)、を例えば50〜100nm程度の膜厚で形成する。

還元領域２１は、ソース・ドレイン電極２１の他の領域より酸素濃度が低く、金属元素の比率が高い状態にある。そのため、酸化物半導体薄膜層３の還元領域，２１と接した範囲の酸素が還元領域２１に移動し、酸化物半導体薄膜層中に酸素欠損が生じる。該酸素欠損がドナーとなり、ソース・ドレイン電極２と酸化物半導体薄膜層３のコンタクト性が向上する。
加えて、還元領域２１に存在する金属元素が酸化物半導体薄膜層３に拡散することにより、ソース・ドレイン電極２上の酸化物半導体薄膜層３の低抵抗化が進むと考えられる。これらコンタクト性の改善や、コンタクト領域での酸化物半導体薄膜層の抵抗減少により、電流律速が抑制され、電流駆動能力の高い薄膜トランジスタを得ることができる。

次に、酸化亜鉛からなる酸化物半導体薄膜層３上に低抵抗化しない手法および条件で第一ゲート絶縁膜４を形成する。
第一ゲート絶縁膜４としては、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiNx）膜あるいは窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜等のシリコン系絶縁膜が用いられることが望ましい。なかでもSiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN₂Oを用いて酸素をドーピングした膜などが望ましい。その理由はこれらの構成成分は誘電率が高く、酸化物半導体薄膜層３の亜鉛や酸素の還元脱離の防止の観点からも優れているからである。

次に、図２（３）に示す如く、第一ゲート絶縁膜４上にフォトレジストをコーティングし、パターニングされたフォトレジスト４ａを形成し、このフォトレジスト４ａをマスクとして、前記第一ゲート絶縁膜４をドライエッチングし、次いで酸化物半導体薄膜層３に対しウェットエッチングを行う。

図２（４）は前記酸化物半導体薄膜層３のウェットエッチング後にフォトレジスト４ａを除去した断面を示しており、酸化物半導体薄膜層３と同一形状の第一ゲート絶縁膜４を有するTFT活性層領域が形成されている。第一ゲート絶縁膜は、酸化物半導体薄膜層３との界面形成に加えて、活性領域をパターン形成する時の酸化物半導体薄膜層を保護する役目も同時に果たしている。すなわち、活性層パターニング後のフォトレジスト４ａを剥離する場合に使用するレジスト剥離液が酸化物半導体薄膜層３表面に接すると、薄膜表面や結晶粒界をエッチングで荒らしてしまうが、第一ゲート絶縁膜４が酸化物半導体薄膜層３表面に存在することで、フォトリソグラフィー工程におけるレジスト剥離液といった各種薬液に対する保護膜としての機能を果たし、酸化物半導体薄膜層３の表面あれを防ぐことができる。

TFT活性層領域のパターン形成後、図２（５）に示す如く、前記第一ゲート絶縁膜４およびソース・ドレイン電極２を被覆するように、前記基板１、ソース・ドレイン電極２、酸化物半導体薄膜層３、および第一ゲート絶縁膜４上全面に第二ゲート絶縁膜６を形成し、その後ソース・ドレイン電極２上にコンタクトホール５を開口する。この場合、第二ゲート絶縁膜６は第一ゲート絶縁膜４（界面制御型絶縁膜）と同様な条件で形成することが望ましい。また、第二ゲート絶縁膜６のコンタクトホール５は、フォトリソグラフィ法を用いて行えばよい。

図２（６）に示す如く、前記第二ゲート絶縁膜６上に金属膜からなるゲート電極７を形成する。このとき、本実施例の構造のように、酸化物半導体薄膜層中のゲート電極の下側以外の範囲に不純物を導入したソース・ドレイン領域を持たない薄膜トランジスタにおいては、ゲート電極７を、その両端部がソース・ドレイン電極の内側端部より外側に位置するように積載することが必要である。そうすることで、ソース・ドレイン領域がチャネルの内側に位置することとなり、本発明の効果を確実に奏することができる。その後、ゲート電極７と同一材料にてソース・ドレイン外部電極２ａをコンタクト部５aを介してソース・ドレイン電極２と接続するよう形成する。最後に、表示電極８を形成することで第一実施例のTFTアレイが完成する。

本発明に係る薄膜トランジスタの第二実施例について、図３を参照しながら以下説明する。

図３は本発明の第二実施例に係る薄膜トランジスタ１０１の構造を示す断面図である。薄膜トランジスタ１０１は、基板９、ゲート電極１０、ゲート絶縁膜１１、一対のソース・ドレイン電極１２、酸化物半導体薄膜層１３、第一オーバーコート絶縁膜１４、第二オーバーコート絶縁膜１６、一対のソース・ドレイン外部電極１２a、コンタクト部１５a、表示電極１８を有してなり、これら各構成を積層したボトムゲート型として形成されている。

薄膜トランジスタ１０１は、図３に示す通り、基板９上に形成されている。

基板９上には、ゲート電極１０が積層されている。

ゲート絶縁膜１１は、ゲート電極１０を被覆するように基板９上の全面に積層されている。

ゲート絶縁膜１１上には、導電性酸化物からなる一対のソース・ドレイン電極２が積層されている。このソース・ドレイン電極１２は、ゲート絶縁膜１１上面に間隔を有して配置されている。
酸化物半導体薄膜層１３は、ゲート絶縁膜１１とソース・ドレイン電極１２上に積層されている。酸化物半導体薄膜層１３は、ソース・ドレイン電極１２の電極間にチャネルを形成するように配置されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、Ｌｉ，Ｎａ，Ｎ，Ｃ等のｐ型ドーパントおよびＢ，Ａｌ，Ｇａ，Ｉｎ等のｎ型ドーパントがドーピングされた酸化亜鉛、およびＭｇ，Ｂｅ等がドーピングされた酸化亜鉛を含む。

各ソース・ドレイン電極１２は導電性酸化物からなり、上表面が還元された還元領域１２１を有する。酸化物半導体薄膜層１３とソース・ドレイン電極１２である導電性酸化物薄膜は還元領域１２１を介してコンタクトしている。導電性酸化物の還元領域１２１は、還元されていない領域に比較して酸素濃度が低く、金属元素の比率が高い状態にある。そのため、還元領域１２１上に形成された酸化物半導体薄膜層１３の還元領域１２１と接した範囲の酸素が還元領域１２１に移動することで、酸化物半導体薄膜層中に酸素欠損が生じる。該酸素欠損がドナーとなり、ソース・ドレイン電極１２と酸化物半導体薄膜層１３のコンタクト性が向上する。
導電性酸化物としては、インジウムスズ酸化物(ITO)やインジウム亜鉛酸化物(IZO)、GaやAlをドーピングしたn＋ZnO等が挙げられる。
なお、第二実施例における還元領域１２１は導電性酸化物の上表面のみに存在するが、本発明には、導電性酸化物全体にわたって還元領域が存在する構造も当然含まれる。

また、ソース・ドレイン電極１２は第一実施例と同様に、金属と、金属の一部分を少なくとも被覆した導電性酸化物の積層膜も考えられる（図１（ｂ）参照）。この場合、抵抗の低い金属を配線として利用できるので、配線抵抗を抑制することができる。

第一オーバーコート絶縁膜１４は、酸化物半導体薄膜層１３の上面を被覆するように積層されている。第一オーバーコート絶縁膜１４は、酸化亜鉛からなる酸化物半導体薄膜層１３を損傷及び還元脱離から保護するために設けられるが、製造工程において酸化物半導体薄膜層１３をレジスト剥離液から保護する保護膜としての役割も果たしている。
第一オーバーコート絶縁膜１４は、酸化珪素（SiOx）膜、酸窒化珪素（SiON）膜、窒化珪素（SiNx）膜あるいは窒化珪素（SiNx）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。この第一オーバーコート絶縁膜１４としては、酸化珪素化合物（SiOx）や酸窒化珪素（SiON）に比較して誘電率の大きい、SiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN₂O、を用いて酸素をドーピングした膜が好ましく用いられる。
第一オーバーコート絶縁膜１４は、例えばプラズマ化学気相成長（PCVD)法により形成される。このとき、プラズマ化学気相成長（PCVD)法による成膜は酸化物半導体薄膜層の還元もしくは亜鉛や酸素の脱離が生じない基板温度である250℃以下で実施することが望ましい。

第二オーバーコート絶縁膜１６は、薄膜トランジスタ１０１のデバイス保護の目的で設けられ、第一オーバーコート絶縁膜１４の全面及び酸化物半導体薄膜層１３の側面を被覆するように積層されている。
第二オーバーコート絶縁膜１６を設けることで、第一オーバーコート絶縁膜１４が被覆していない酸化物半導体薄膜層１２の側表面を確実に被覆することができる。

各ソース・ドレイン外部電極１２aは第一オーバーコート絶縁膜１４、第二オーバーコート絶縁膜１６に開口したコンタクトホール１５aを介して、酸化物半導体薄膜層１２に接するように互いに間隔を有して形成される。

表示電極１８は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。この電極は可視光に対する高い透過率が要求されるため、インジウムスズ酸化物(ITO)などを用いた酸化物導電性薄膜が形成される。

次に、本発明の第二実施例に係るボトムゲート型TFTの製法について、図４に基づいて以下に説明する。

図４（１）に示される如く、ガラスからなる基板９上全面に、マグネトロンスパッタ法等により金属膜を被覆し、フォトリソグラフィーによりゲート電極１０をパターン形成する。

図４（２）に示される如く、ゲート電極１０を被覆するように基板９上の全面にゲート絶縁膜１１を形成する。
このゲート絶縁膜１１の形成方法は、特に限定されないが、大面積基板への成膜が可能なプラズマ化学気相成長（PCVD）法を用いることが好ましい。

ゲート絶縁膜１１の形成後、図４（３）に示される如く、ゲート絶縁膜１１の全面に導電性酸化物を形成した後、フォトリソグラフィー法を用いることによりソース・ドレイン電極１２を形成する。その後、ソース・ドレイン電極１２の上表面を還元して還元領域１２１を形成する。

図２（４）に示される如く、ゲート絶縁膜１１およびソース・ドレイン電極１２上の全面に酸化物半導体薄膜層１３として真性酸化亜鉛半導体薄膜を例えば50〜100nm程度の膜厚で被覆する。

還元領域１２１を設けることにより、ソース・ドレイン電極２と酸化物半導体薄膜層３のコンタクト性が向上する。そのため、電流駆動能力の高い薄膜トランジスタを得ることができる。

酸化物半導体薄膜層１３の形成後、図４（５）に示す如く、該酸化物半導体薄膜層の全面を被覆する第一オーバーコート絶縁膜１４を形成する。
第一オーバーコート絶縁膜１４の形成に際しては、プラズマ化学気相成長（PCVD）法を用いることが好ましい。

第一オーバーコート絶縁膜１４の上表面にフォトレジストをコーティングし、パターニングされたフォトレジストをマスクとして、第一オーバーコート絶縁膜１４をエッチングし、次いで酸化物半導体薄膜層１３に対しウェットエッチングを行う。

酸化物半導体薄膜層１３及び第一オーバーコート絶縁膜１４に対して形状加工を行った後、第一オーバーコート絶縁膜１４、酸化物半導体薄膜層１３及びゲート絶縁膜１１の全面を被覆するように第二オーバーコート絶縁膜１６を形成する。

第二オーバーコート絶縁膜１６の成膜後、一対のソース・ドレイン外部電極１２ａを、それぞれ、コンタクト部１５aを介して対応する各ソース・ドレイン電極１２と接続するよう形成する。最後に、表示電極１８を形成することで第一実施例のTFTアレイが完成する（図３参照）。

以上説明した如く、本発明に係る酸化亜鉛(ZnO)を半導体薄膜層に用いた薄膜トランジスタは、優れた性能を有するものであり、液晶表示装置等の駆動素子として好適に使用可能なものである。

（ａ）本発明の実施例に係る薄膜トランジスタ（TFT）の形態を示す断面図である。（ｂ）本発明の実施例に係る薄膜トランジスタのソース・ドレイン電極と酸化物半導体薄膜層との接合部分の一例を示した断面図である。本発明の実施例に係る薄膜トランジスタ（TFT）の製法の一形態を経時的に示す断面図であり、下記（１）から（６）よりなる。（１）基板上にソース・ドレイン電極を形成し、還元した構造の断面図（２）酸化物半導体薄膜層及び第一ゲート絶縁膜を被膜した構造の断面図（３）フォトレジストをコーティングした構造の断面図（４）酸化物半導体薄膜及び第一ゲート絶縁膜をパターニングした構造の断面図（５）第二ゲート絶縁膜及びコンタクトホールを形成した構造の断面図（６）ゲート電極、コンタクト部、ソース・ドレイン外部電極、表示電極を形成した構造の断面図本発明の第二実施例に係る薄膜トランジスタ（TFT）の形態を示す断面図である。本発明の第二実施例に係る薄膜トランジスタ（TFT）の製法の一形態を経時的に示す断面図であり、下記（１）から（５）よりなる。（１）基板上にゲート電極を形成した構造の断面図（２）ゲート絶縁膜を被膜した構造の断面図（３）ソース・ドレイン電極を形成した構造の断面図（４）酸化物半導体薄膜層を被膜した構造の断面図（５）第一オーバーコート絶縁膜、第二オーバーコート絶縁膜を形成した構造の断面図

符号の説明

１，９基板
２，１２ソース・ドレイン電極
２１，１２１還元領域
３，１３酸化物半導体薄膜層
７，１０ゲート電極
１００，１０１薄膜トランジスタ

Claims

基板上に間隙を有して形成されるソース・ドレイン電極と、該ソース・ドレイン電極の間隙及び各ソース・ドレイン電極の表面にチャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層を少なくとも有する薄膜トランジスタであって、前記各ソース・ドレイン電極の少なくとも一部が、表面の還元された導電性酸化物であり、前記導電性酸化物の表面が還元され、前記還元された導電性酸化物の表面上に前記酸化物半導体薄膜層が配置されていることを特徴とする薄膜トランジスタ。
前記各ソース・ドレイン電極が金属と、少なくとも金属の一部分を被覆した、前記表面が還元された導電性酸化物の積層膜からなることを特徴とする請求項１記載の薄膜トランジスタ。
前記各ソース・ドレイン電極の内側端部がゲート電極の両端部より内側に位置することを特徴とする請求項１又は２記載の薄膜トランジスタ。
前記導電性酸化物が、酸化亜鉛、又は酸化インジウムを主成分とすることを特徴とする請求項1乃至３いずれか記載の薄膜トランジスタ。
基板上にソース・ドレイン電極を間隙を有して形成する工程と、該ソース・ドレイン電極の間隙及び上面にチャネルとして働く酸化亜鉛を主成分とする酸化物半導体薄膜層を形成する工程を有する薄膜トランジスタの製法において、
前記ソース・ドレイン電極を形成する工程は、該ソース・ドレイン電極の少なくとも一部に導電性酸化物を用い、該導電性酸化物の少なくとも上表面を還元する工程を有し、
前記酸化物半導体薄膜層を形成する工程は、前記上表面が還元された導電性酸化物上に前記酸化物半導体薄膜層を形成する工程を有することを特徴とする薄膜トランジスタの製法。
前記導電性酸化物の少なくとも上表面を還元する工程は、前記基板上全面に導電性酸化物を形成し、次に、フォトリソグラフィー法によりソース・ドレイン電極を間隙を有して形成し、この後、前記導電性酸化物の少なくとも上表面を還元する順序であることを特徴とする請求項５記載の薄膜トランジスタの製法。
前記導電性酸化物の少なくとも上表面を還元する工程を、水素もしくは水素を構成元素として含むガスを用いたプラズマ中に前記基板を暴露することにより行うことを特徴とする請求項５又は６記載の薄膜トランジスタの製法。
前記導電性酸化物の少なくとも上表面を還元する工程と、前記酸化物半導体薄膜層を形成する工程を真空中にて連続して行うことを特徴とする請求項５乃至７いずれか記載の薄膜トランジスタの製法。