JP2007220819A - 薄膜トランジスタ及びその製法 - Google Patents
薄膜トランジスタ及びその製法 Download PDFInfo
- Publication number
- JP2007220819A JP2007220819A JP2006038428A JP2006038428A JP2007220819A JP 2007220819 A JP2007220819 A JP 2007220819A JP 2006038428 A JP2006038428 A JP 2006038428A JP 2006038428 A JP2006038428 A JP 2006038428A JP 2007220819 A JP2007220819 A JP 2007220819A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- source
- oxide semiconductor
- oxide
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】 基板上に間隔を有して形成されるソース・ドレイン電極と、該ソース・ドレイン電極の間隙及び表面にチャネルとして形成される酸化亜鉛(ZnO)を主成分とする酸化物半導体薄膜層を少なくとも有する薄膜トランジスタであって、該ソース・ドレイン電極の少なくとも一部が、表面の還元された導電性酸化物であり、該ソース・ドレイン電極の内側端部が該ゲート電極の両端部より内側に位置することを特徴とする薄膜トランジスタを提供する。
【選択図】 図1
Description
酸化亜鉛や酸化マグネシウム亜鉛を半導体薄膜層として用いたTFTは、従来液晶ディスプレイに主に用いられているアモルファスシリコン(a−Si:H)を半導体薄膜層として用いたアモルファスシリコンTFTに比較して電子移動度が大きく、優れたTFT特性を有し、また、室温付近の低温でも結晶薄膜が得られることで高い移動度が期待できる等の利点もあり、積極的な開発が進められている。
一方、トップゲート型構造の一例としては、基板上より順にソース・ドレイン電極、酸化物半導体薄膜層、ゲート絶縁膜、ゲート電極を積層して形成される構造を例示することができる。
そこで従来から、酸化物半導体薄膜層より抵抗の低いソース・ドレイン領域を形成し、コンタクト性を向上させる方法が知られている(例えば下記特許文献1)。しかしながら、抵抗の低いソース・ドレイン領域を持たないで、ソース・ドレイン電極と酸化物半導体薄膜層との間で良好なコンタクト性を得る手法は明らかになっていない。また、トップゲート型構造においては、ソース・ドレイン電極からチャネルに至るまでの酸化物半導体薄膜層が膜厚方向に抵抗となり、電流律速が生じるという問題がある。
また、ソース・ドレイン電極の少なくとも一部が、表面の還元された導電性酸化物であることで、酸化物半導体薄膜層の導電性酸化物の上の範囲が低抵抗化される。そのため、トップゲート型の薄膜トランジスタにおいては、電流律速を抑制することができる。
酸化物半導体薄膜層3は、基板1と一対のソース・ドレイン電極2上に積層されている。酸化物半導体薄膜層3は、一対のソース・ドレイン電極2の電極間にチャネルを形成するように配置されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Li,Na,N,C等のp型ドーパントおよびB,Al,Ga,In等のn型ドーパントがドーピングされた酸化亜鉛、およびMg,Be等がドーピングされた酸化亜鉛を含む。
また、還元領域21に存在する金属元素が酸化物半導体薄膜層3に拡散することも考えられる。そのため、ソース・ドレイン電極2上の酸化物半導体薄膜層3の低抵抗化が進むと考えられる。これらコンタクト性の改善や、コンタクト領域での酸化物半導体薄膜層の抵抗減少により、電流律速を抑制し、電流駆動能力の高い薄膜トランジスタを得ることができる。
導電性酸化物としては、インジウムスズ酸化物(ITO)やインジウム亜鉛酸化物(IZO)、GaやAlをドーピングしたn+ZnO等が挙げられる。
なお、第一実施例において、還元領域21は導電性酸化物の上表面のみに存在するが、本発明には、導電性酸化物全体にわたって還元領域が存在する構造も当然含まれる。
また、例えば、Al等の抵抗の低い金属を配線として利用できるので、配線抵抗を抑制することができる。
第一ゲート絶縁膜4及び第二ゲート絶縁膜6は、例えばプラズマ化学気相成長(PCVD)法により形成される。このとき、プラズマ化学気相成長(PCVD)法による成膜は酸化物半導体薄膜層の還元もしくは亜鉛や酸素の脱離が生じない基板温度である250℃以下で実施することが望ましい。
本実施例の構造のように、酸化物半導体薄膜層中のゲート電極の下側以外の範囲に不純物を導入したソース・ドレイン領域を持たない薄膜トランジスタにおいては、ゲート電極7の両端部をソース・ドレイン電極の内側端部より外側に形成する。これにより、ソース・ドレイン領域がチャネルの内側に位置することとなり、本発明の効果を確実に奏することができる。
還元領域21は水素もしくは水素を構成元素として含むガス、例えば、アンモニア等を用いたプラズマ中に基板を暴露することにより形成する。また、基板側に高周波バイアスを印加することによって形成することもできる。
なお、ソース・ドレイン電極2を還元して還元領域21を形成する工程と、後述する酸化物半導体薄膜層を形成する工程を真空中にて連続して行うことが好ましい。これにより、還元領域21が酸素に触れることなく、酸化物半導体薄膜層を形成することができるので、本発明の効果をより確実なものとすることができるからである。
但し、本発明は上記の工程順序に限定されるものではない。例えば、基板1上全面に導電性酸化物を形成し、次に、この導電性酸化物の表面に還元領域21を形成し、この後、フォトリソグラフィー法を用いて、相互に離間された一対のソース・ドレイン電極2を形成するようにすることもできる。
加えて、還元領域21に存在する金属元素が酸化物半導体薄膜層3に拡散することにより、ソース・ドレイン電極2上の酸化物半導体薄膜層3の低抵抗化が進むと考えられる。これらコンタクト性の改善や、コンタクト領域での酸化物半導体薄膜層の抵抗減少により、電流律速が抑制され、電流駆動能力の高い薄膜トランジスタを得ることができる。
第一ゲート絶縁膜4としては、酸化珪素(SiOx)膜、酸窒化珪素(SiON)膜、窒化珪素(SiNx)膜あるいは窒化珪素(SiNx)に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜等のシリコン系絶縁膜が用いられることが望ましい。なかでもSiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN2Oを用いて酸素をドーピングした膜などが望ましい。その理由はこれらの構成成分は誘電率が高く、酸化物半導体薄膜層3の亜鉛や酸素の還元脱離の防止の観点からも優れているからである。
酸化物半導体薄膜層13は、ゲート絶縁膜11とソース・ドレイン電極12上に積層されている。酸化物半導体薄膜層13は、ソース・ドレイン電極12の電極間にチャネルを形成するように配置されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、Li,Na,N,C等のp型ドーパントおよびB,Al,Ga,In等のn型ドーパントがドーピングされた酸化亜鉛、およびMg,Be等がドーピングされた酸化亜鉛を含む。
導電性酸化物としては、インジウムスズ酸化物(ITO)やインジウム亜鉛酸化物(IZO)、GaやAlをドーピングしたn+ZnO等が挙げられる。
なお、第二実施例における還元領域121は導電性酸化物の上表面のみに存在するが、本発明には、導電性酸化物全体にわたって還元領域が存在する構造も当然含まれる。
第一オーバーコート絶縁膜14は、酸化珪素(SiOx)膜、酸窒化珪素(SiON)膜、窒化珪素(SiNx)膜あるいは窒化珪素(SiNx)に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。この第一オーバーコート絶縁膜14としては、酸化珪素化合物(SiOx)や酸窒化珪素(SiON)に比較して誘電率の大きい、SiNxに酸素あるいは酸素を構成元素として含む化合物、例えばN2O、を用いて酸素をドーピングした膜が好ましく用いられる。
第一オーバーコート絶縁膜14は、例えばプラズマ化学気相成長(PCVD)法により形成される。このとき、プラズマ化学気相成長(PCVD)法による成膜は酸化物半導体薄膜層の還元もしくは亜鉛や酸素の脱離が生じない基板温度である250℃以下で実施することが望ましい。
第二オーバーコート絶縁膜16を設けることで、第一オーバーコート絶縁膜14が被覆していない酸化物半導体薄膜層12の側表面を確実に被覆することができる。
このゲート絶縁膜11の形成方法は、特に限定されないが、大面積基板への成膜が可能なプラズマ化学気相成長(PCVD)法を用いることが好ましい。
第一オーバーコート絶縁膜14の形成に際しては、プラズマ化学気相成長(PCVD)法を用いることが好ましい。
2,12 ソース・ドレイン電極
21,121 還元領域
3,13 酸化物半導体薄膜層
7,10 ゲート電極
100,101 薄膜トランジスタ
Claims (8)
- 基板上に間隙を有して形成されるソース・ドレイン電極と、該ソース・ドレイン電極の間隙及び各ソース・ドレイン電極の表面にチャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層を少なくとも有する薄膜トランジスタであって、前記各ソース・ドレイン電極の少なくとも一部が、表面の還元された導電性酸化物であることを特徴とする薄膜トランジスタ。
- 前記各ソース・ドレイン電極が金属と、少なくとも金属の一部分を被覆した導電性酸化物の積層膜からなり、該導電性酸化物の表面が還元されていることを特徴とする請求項1記載の薄膜トランジスタ。
- 前記各ソース・ドレイン電極の内側端部がゲート電極の両端部より内側に位置することを特徴とする請求項1又は2記載の薄膜トランジスタ。
- 前記導電性酸化物が、酸化亜鉛、又は酸化インジウムを主成分とすることを特徴とする請求項1乃至3いずれか記載の薄膜トランジスタ。
- 基板上にソース・ドレイン電極を間隙を有して形成する工程と、該ソース・ドレイン電極の間隙及び上面にチャネルとして働く酸化亜鉛を主成分とする酸化物半導体薄膜層を形成する工程を有する薄膜トランジスタの製法において、該ソース・ドレイン電極の少なくとも一部に導電性酸化物を用い、該導電性酸化物の少なくとも上表面を還元する工程を有することを特徴とする薄膜トランジスタの製法。
- 前記導電性酸化物の少なくとも上表面を還元する工程は、前記基板上全面に導電性酸化物を形成し、次に、フォトリソグラフィー法によりソース・ドレイン電極を間隙を有して形成し、この後、前記導電性酸化物の少なくとも上表面を還元する順序であることを特徴とする請求項5記載の薄膜トランジスタの製法。
- 前記導電性酸化物の少なくとも上表面を還元する工程を、水素もしくは水素を構成元素として含むガスを用いたプラズマ中に前記基板を暴露することにより行うことを特徴とする請求項5又は6記載の薄膜トランジスタの製法。
- 前記導電性酸化物の少なくとも上表面を還元する工程と、前記酸化物半導体薄膜層を形成する工程を真空中にて連続して行うことを特徴とする請求項5乃至7いずれか記載の薄膜トランジスタの製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006038428A JP5015472B2 (ja) | 2006-02-15 | 2006-02-15 | 薄膜トランジスタ及びその製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006038428A JP5015472B2 (ja) | 2006-02-15 | 2006-02-15 | 薄膜トランジスタ及びその製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007220819A true JP2007220819A (ja) | 2007-08-30 |
JP5015472B2 JP5015472B2 (ja) | 2012-08-29 |
Family
ID=38497784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006038428A Expired - Fee Related JP5015472B2 (ja) | 2006-02-15 | 2006-02-15 | 薄膜トランジスタ及びその製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5015472B2 (ja) |
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008072025A (ja) * | 2006-09-15 | 2008-03-27 | Canon Inc | 電界効果型トランジスタ及びその製造方法 |
JP2010021170A (ja) * | 2008-07-08 | 2010-01-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2010062543A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2010062546A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2010080954A (ja) * | 2008-09-01 | 2010-04-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2010141308A (ja) * | 2008-11-13 | 2010-06-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2010153842A (ja) * | 2008-11-28 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2010219094A (ja) * | 2009-03-13 | 2010-09-30 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 |
JP2011014858A (ja) * | 2009-07-01 | 2011-01-20 | National Chiao Tung Univ | 自己整合薄膜トランジスタの製造方法とその構造体 |
JP2013065893A (ja) * | 2009-07-31 | 2013-04-11 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014045009A (ja) * | 2012-08-24 | 2014-03-13 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
KR20140064040A (ko) * | 2012-11-19 | 2014-05-28 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
JP2014132670A (ja) * | 2008-11-13 | 2014-07-17 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2014134804A (ja) * | 2008-09-19 | 2014-07-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
KR101472771B1 (ko) * | 2008-12-01 | 2014-12-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
JP2015029146A (ja) * | 2009-03-12 | 2015-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015159319A (ja) * | 2010-02-05 | 2015-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9252285B2 (en) | 2013-07-16 | 2016-02-02 | Samsung Display Co., Ltd. | Display substrate including a thin film transistor and method of manufacturing the same |
WO2016026179A1 (zh) * | 2014-08-21 | 2016-02-25 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
CN105789204A (zh) * | 2009-12-25 | 2016-07-20 | 株式会社半导体能源研究所 | 半导体装置 |
JP2016186655A (ja) * | 2009-08-27 | 2016-10-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2016225649A (ja) * | 2008-10-03 | 2016-12-28 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2017017344A (ja) * | 2010-01-22 | 2017-01-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9552998B2 (en) | 2014-01-20 | 2017-01-24 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor |
JP2019054269A (ja) * | 2010-09-13 | 2019-04-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020074378A (ja) * | 2008-08-08 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP7422209B1 (ja) | 2022-10-25 | 2024-01-25 | ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド | 表示パネル及びその製造方法、表示装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268724A (ja) * | 2004-03-22 | 2005-09-29 | Sony Corp | 電子素子およびその製造方法 |
-
2006
- 2006-02-15 JP JP2006038428A patent/JP5015472B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268724A (ja) * | 2004-03-22 | 2005-09-29 | Sony Corp | 電子素子およびその製造方法 |
Cited By (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7737438B2 (en) | 2006-09-15 | 2010-06-15 | Canon Kabushiki Kaisha | Field-effect transistor and method for manufacturing the same |
JP2008072025A (ja) * | 2006-09-15 | 2008-03-27 | Canon Inc | 電界効果型トランジスタ及びその製造方法 |
JP2010021170A (ja) * | 2008-07-08 | 2010-01-28 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2010062543A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2010062546A (ja) * | 2008-08-08 | 2010-03-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2021145128A (ja) * | 2008-08-08 | 2021-09-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2020074378A (ja) * | 2008-08-08 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
TWI508282B (zh) * | 2008-08-08 | 2015-11-11 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
JP2014168081A (ja) * | 2008-08-08 | 2014-09-11 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US8809115B2 (en) | 2008-09-01 | 2014-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2010080954A (ja) * | 2008-09-01 | 2010-04-08 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US9224839B2 (en) | 2008-09-01 | 2015-12-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
KR101911386B1 (ko) | 2008-09-19 | 2018-12-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
JP2015200892A (ja) * | 2008-09-19 | 2015-11-12 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR101874327B1 (ko) | 2008-09-19 | 2018-07-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
JP2014134804A (ja) * | 2008-09-19 | 2014-07-24 | Semiconductor Energy Lab Co Ltd | 表示装置 |
KR101760341B1 (ko) | 2008-09-19 | 2017-07-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
KR101681882B1 (ko) | 2008-09-19 | 2016-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
JP2016167059A (ja) * | 2008-09-19 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
KR20160055964A (ko) * | 2008-09-19 | 2016-05-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
JP2016225649A (ja) * | 2008-10-03 | 2016-12-28 | 株式会社半導体エネルギー研究所 | 表示装置 |
US9054203B2 (en) | 2008-11-13 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2010141308A (ja) * | 2008-11-13 | 2010-06-24 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US9112038B2 (en) | 2008-11-13 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2014132670A (ja) * | 2008-11-13 | 2014-07-17 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2020025130A (ja) * | 2008-11-13 | 2020-02-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9559212B2 (en) | 2008-11-13 | 2017-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR101684853B1 (ko) | 2008-11-13 | 2016-12-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치, 게이트선 구동회로, 표시장치 및 전자기기 |
KR101432764B1 (ko) * | 2008-11-13 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
KR20160082952A (ko) * | 2008-11-13 | 2016-07-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치, 게이트선 구동회로, 표시장치 및 전자기기 |
US9722054B2 (en) | 2008-11-28 | 2017-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP2010153842A (ja) * | 2008-11-28 | 2010-07-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
TWI506795B (zh) * | 2008-11-28 | 2015-11-01 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
JP2017168849A (ja) * | 2008-11-28 | 2017-09-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR101425420B1 (ko) | 2008-11-28 | 2014-08-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 표시 장치 |
KR101472771B1 (ko) * | 2008-12-01 | 2014-12-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
US9768281B2 (en) | 2009-03-12 | 2017-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
JP2015029146A (ja) * | 2009-03-12 | 2015-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2010219094A (ja) * | 2009-03-13 | 2010-09-30 | Seiko Epson Corp | 半導体装置の製造方法、半導体装置、電気光学装置および電子機器 |
JP2011014858A (ja) * | 2009-07-01 | 2011-01-20 | National Chiao Tung Univ | 自己整合薄膜トランジスタの製造方法とその構造体 |
JP2013065893A (ja) * | 2009-07-31 | 2013-04-11 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US8421067B2 (en) | 2009-07-31 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor device |
US11024516B2 (en) | 2009-08-27 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US11923206B2 (en) | 2009-08-27 | 2024-03-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
US10373843B2 (en) | 2009-08-27 | 2019-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2016186655A (ja) * | 2009-08-27 | 2016-10-27 | 株式会社半導体エネルギー研究所 | 表示装置 |
JP2018133592A (ja) * | 2009-08-27 | 2018-08-23 | 株式会社半導体エネルギー研究所 | 表示装置 |
US11532488B2 (en) | 2009-08-27 | 2022-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
JP2020017749A (ja) * | 2009-08-27 | 2020-01-30 | 株式会社半導体エネルギー研究所 | 表示装置の作製方法 |
CN105789204A (zh) * | 2009-12-25 | 2016-07-20 | 株式会社半导体能源研究所 | 半导体装置 |
US11676975B2 (en) | 2009-12-25 | 2023-06-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2017017344A (ja) * | 2010-01-22 | 2017-01-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2019186586A (ja) * | 2010-01-22 | 2019-10-24 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2015159319A (ja) * | 2010-02-05 | 2015-09-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2019054269A (ja) * | 2010-09-13 | 2019-04-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10615283B2 (en) | 2010-09-13 | 2020-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, power diode, and rectifier |
US11715800B2 (en) | 2010-09-13 | 2023-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, power diode, and rectifier |
US10910499B2 (en) | 2010-09-13 | 2021-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, power diode, and rectifier |
JP2014045009A (ja) * | 2012-08-24 | 2014-03-13 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
KR102006273B1 (ko) * | 2012-11-19 | 2019-08-02 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
KR20140064040A (ko) * | 2012-11-19 | 2014-05-28 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
US9252285B2 (en) | 2013-07-16 | 2016-02-02 | Samsung Display Co., Ltd. | Display substrate including a thin film transistor and method of manufacturing the same |
US9552998B2 (en) | 2014-01-20 | 2017-01-24 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing thin film transistor and flat panel display having the thin film transistor |
US9991319B2 (en) | 2014-01-20 | 2018-06-05 | Samsung Display Co., Ltd. | Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor |
WO2016026179A1 (zh) * | 2014-08-21 | 2016-02-25 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
JP7422209B1 (ja) | 2022-10-25 | 2024-01-25 | ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド | 表示パネル及びその製造方法、表示装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5015472B2 (ja) | 2012-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5015472B2 (ja) | 薄膜トランジスタ及びその製法 | |
JP5015471B2 (ja) | 薄膜トランジスタ及びその製法 | |
JP5128792B2 (ja) | 薄膜トランジスタの製法 | |
JP5015470B2 (ja) | 薄膜トランジスタ及びその製法 | |
JP6502463B2 (ja) | 薄膜トランジスタ基板 | |
JP5099740B2 (ja) | 薄膜トランジスタ | |
JP4873528B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2007220818A (ja) | 薄膜トランジスタ及びその製法 | |
JP4958253B2 (ja) | 薄膜トランジスタ | |
JP4928464B2 (ja) | 薄膜トランジスタ及びその製法 | |
KR101413655B1 (ko) | 산화물 반도체 박막 트랜지스터의 제조 방법 | |
US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
US8624238B2 (en) | Thin-film transistor substrate and method of fabricating the same | |
KR101675114B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
US9246007B2 (en) | Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus | |
JP2007073561A (ja) | 薄膜トランジスタ | |
WO2019114834A1 (zh) | 阵列基板及其制造方法和显示装置 | |
JP2008098447A (ja) | 薄膜トランジスタ及びその製法 | |
JP2008108985A (ja) | 半導体素子の製法 | |
TWI497689B (zh) | 半導體元件及其製造方法 | |
JP5828911B2 (ja) | 半導体装置、表示装置および半導体装置の製造方法 | |
KR102148957B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 | |
KR102225594B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
JP5558222B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
TW201624731A (zh) | 半導體裝置及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120530 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120607 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |