JP2016225649A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2016225649A
JP2016225649A JP2016174728A JP2016174728A JP2016225649A JP 2016225649 A JP2016225649 A JP 2016225649A JP 2016174728 A JP2016174728 A JP 2016174728A JP 2016174728 A JP2016174728 A JP 2016174728A JP 2016225649 A JP2016225649 A JP 2016225649A
Authority
JP
Japan
Prior art keywords
thin film
wiring
film transistor
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016174728A
Other languages
English (en)
Other versions
JP6309058B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
秋元　健吾
Kengo Akimoto
健吾 秋元
敦司 梅崎
Atsushi Umezaki
敦司 梅崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016225649A publication Critical patent/JP2016225649A/ja
Application granted granted Critical
Publication of JP6309058B2 publication Critical patent/JP6309058B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Shift Register Type Memory (AREA)

Abstract

【課題】表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加
する。ゲート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有す
るＩＣチップをボンディング等により実装することが困難となり、製造コストが増大する
という問題がある。
【解決手段】同一基板上に画素部と、画素部を駆動する駆動回路とを有し、画素部に酸化
物半導体を用いた薄膜トランジスタを用い、さらに駆動回路の少なくとも一部の回路も酸
化物半導体を用いた薄膜トランジスタで構成する。同一基板上に画素部に加え、駆動回路
を設けることによって製造コストを低減する。
【選択図】図１

Description

本発明は、酸化物半導体を用いる表示装置及びその製造方法に関する。
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは
、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコ
ンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対
応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高
いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ず
しも適応しないといった特性を有している。
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイ
スに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッ
チング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
酸化物半導体にチャネル形成領域を設ける薄膜トランジスタは、アモルファスシリコンを
用いた薄膜トランジスタよりも高い電界効果移動度が得られている。酸化物半導体膜はス
パッタリング法などによって３００℃以下の温度で膜形成が可能であり、多結晶シリコン
を用いた薄膜トランジスタよりも製造工程が簡単である。
このような酸化物半導体を用いてガラス基板、プラスチック基板等に薄膜トランジスタを
形成し、液晶ディスプレイ、エレクトロルミネセンスディスプレイ又は電子ペーパ等の表
示装置への応用が期待されている。
表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加する。ゲ
ート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有するＩＣチ
ップをボンディング等により実装することが困難となり、製造コストが増大する。
そこで、画素部を駆動する駆動回路の少なくとも一部の回路を酸化物半導体を用いて、製
造コストを低減することを課題とする。
また、駆動回路において、高速駆動を図るために、素子間を繋ぐ配線間の接触抵抗などを
低減することも課題とする。例えば、ゲート配線と上層配線との接触抵抗が高いと、入力
された信号が歪む恐れがある。
また、コンタクトホールの数を少なくし、駆動回路の占有面積を縮小化できる表示装置の
構造を提供することも課題とする。
本発明の一実施の形態は、同一基板上に画素部と、画素部を駆動する駆動回路の少なくと
も一部の回路を酸化物半導体を用いた薄膜トランジスタで構成する。同一基板上に画素部
に加え、駆動回路を設けることによって製造コストを低減する。
本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄
膜を形成し、その薄膜を半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは
、Ｇａ（ガリウム）、Ｆｅ（鉄）、Ｎｉ（ニッケル）、Ｍｎ（マンガン）、及びＣｏ（コ
バルト）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、Ｇａの
場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれ
る場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不
純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれてい
るものがある。本明細書においてはこの薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼
ぶ。
ＩＣＰ−ＭＳ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓ
ｐｅｃｔｒｏｍｅｔｒｙ：誘導結合プラズマ質量分析法）の分析による代表的な測定例を
表１に示す。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝１：１：０．５）を用い、スパッタ法でのアルゴンガス流量を４０ｓｃｃｍと
した条件１で得られる酸化物半導体膜は、ＩｎＧａ０．９５Ｚｎ０．４１Ｏ３．３３であ
る。また、スパッタ法でのアルゴンガス流量を１０ｓｃｃｍ、酸素を５ｓｃｃｍとした条
件２で得られる酸化物半導体膜は、ＩｎＧａ０．９４Ｚｎ０．４０Ｏ３．３１である。
また、測定方法をＲＢＳ（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐ
ｅｃｔｒｏｍｅｔｒｙ：ラザフォード後方散乱分析法）に変えて定量化した結果を表２に
示す。
条件１の試料をＲＢＳ分析で測定した結果、酸化物半導体膜は、ＩｎＧａ０．９３Ｚｎ０
．４４Ｏ３．４９である。また、条件２の試料をＲＢＳ分析で測定した結果、酸化物半導
体膜は、ＩｎＧａ０．９２Ｚｎ０．４５Ｏ３．８６である。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の結晶構造は、アモルファス構造がＸＲＤ（Ｘ線回析
）測定では観察される。なお、測定したサンプルのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は
スパッタ法で成膜した後、加熱処理を２００℃〜５００℃、代表的には３００〜４００℃
で１０分〜１００分行っている。また、薄膜トランジスタの電気特性もゲート電圧±２０
Ｖにおいて、オンオフ比が１０９以上、移動度が１０以上のものを作製することができる
。
このような電気特性を有する薄膜トランジスタを駆動回路に用いることは有用である。例
えば、ゲート線駆動回路は、ゲート信号を順次転送するシフトレジスタ回路と、バッファ
回路などで構成され、ソース線駆動回路は、ゲート信号を順次転送するシフトレジスタ回
路と、バッファ回路と、画素への映像信号の転送のオンオフを切り替えるアナログスイッ
チなどにより構成される。アモルファスシリコンを用いたＴＦＴに比べ高い移動度を有す
る酸化物半導体膜を用いたＴＦＴは、シフトレジスタ回路を高速駆動させることができる
。
また、画素部を駆動する駆動回路の少なくとも一部の回路を酸化物半導体を用いた薄膜ト
ランジスタで構成する場合、全てｎチャネル型ＴＦＴで形成され、図１（Ｂ）に示した回
路を基本単位として形成する。また、駆動回路において、ゲート電極とソース配線、或い
はドレイン配線を直接接続させることにより、良好なコンタクトを得ることができ、接触
抵抗を低減することができる。駆動回路において、ゲート電極とソース配線、或いはドレ
イン配線を他の導電膜、例えば透明導電膜を介して接続する場合、コンタクトホールの数
の増加、コンタクトホールの数の増加による占有面積の増大、または接触抵抗及び配線抵
抗の増大、さらには工程の複雑化を招く恐れがある。
本明細書で開示する発明の構成は、画素部と駆動回路とを有し、画素部は、少なくとも第
１の酸化物半導体層を有する第１の薄膜トランジスタを有し、駆動回路は、少なくとも第
２の酸化物半導体層を有する第２の薄膜トランジスタと、第３の酸化物半導体層を有する
第３の薄膜トランジスタとを有し、第２の酸化物半導体層の下方に設けられた第２の薄膜
トランジスタのゲート電極と直接接する配線は、第３の酸化物半導体層と電気的に接続す
る第３の薄膜トランジスタのソース配線、或いはドレイン配線であり、第３の酸化物半導
体層は、配線上に直接接する表示装置である。
本発明の一実施の形態は、上記課題の少なくとも一つを解決する。
また、上記構成において、第２の薄膜トランジスタのゲート電極は、ゲート電極を覆うゲ
ート絶縁層に形成されたコンタクトホールを介して配線と電気的に接続されている。また
、上記構成において、画素部と駆動回路は、同一基板上に設けることで製造コストを低減
する。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路
は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる
。
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を直接接続させる箇所を有している。また、発光素子を用いた発光表示
装置の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソ
ース配線、或いはドレイン配線を直接接続させる箇所を有している。
また、作製方法も本発明の一実施の形態の一つであり、その構成は、基板上に、第１のゲ
ート電極と、第２のゲート電極とを形成し、第１のゲート電極及び第２のゲート電極を覆
うゲート絶縁層を形成し、ゲート絶縁層を選択的にエッチングして第２のゲート電極に達
するコンタクトホールを形成し、コンタクトホールを介して第２のゲート電極と直接接す
る第１の配線と、第１のゲート絶縁層を介して第１のゲート電極及び第２のゲート電極の
両方と重なる第２の配線とを形成し、ゲート絶縁層上に第１のゲート電極と重なる第１の
酸化物半導体層と、ゲート絶縁層上に第２のゲート電極と重なる第２の酸化物半導体層と
を形成し、第２の酸化物半導体層は、第１の配線及び第２の配線上に接することを特徴と
する。上記作製方法の構成により、駆動回路の基本単位であるインバータ回路を作製する
ことができる。
勿論、駆動回路に加えて画素部の薄膜トランジスタも同一基板上に作製することができる
。
また、上記作製工程において、第１の酸化物半導体層及び第２の酸化物半導体層の形成前
にゲート絶縁層表面にプラズマ処理、具体的には逆スパッタを行うことによって表面のゴ
ミなどを除去することが好ましい。また、第１の配線及び第２の配線の形成前にゲート絶
縁層表面及びコンタクトホール底面に露呈している第２のゲート電極表面にプラズマ処理
、具体的には逆スパッタを行い、表面のゴミなどを除去することが好ましい。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
ゲート線駆動回路またはソース線駆動回路で酸化物半導体を用いた薄膜トランジスタで形
成することにより、製造コストを低減する。そして駆動回路に用いる薄膜トランジスタの
ゲート電極とソース配線、或いはドレイン配線を直接接続させることでコンタクトホール
の数を少なくし、駆動回路の占有面積を縮小化できる表示装置を提供することができる。
（Ａ）本発明の一実施の形態の半導体装置の断面図、（Ｂ）等価回路図、（Ｃ）上面図。 （Ａ）本発明の一実施の形態の半導体装置の等価回路図、（Ｂ）上面図。 本発明の一実施の形態の半導体装置の工程断面図。 本発明の一実施の形態の半導体装置の工程断面図。 本発明の一実施の形態の半導体装置の工程断面図。 本発明の一実施の形態の半導体装置の上面図。 本発明の一実施の形態の半導体装置の上面図。 本発明の一実施の形態の半導体装置の上面図。 本発明の一実施の形態の半導体装置の上面図。 本発明の一実施の形態の半導体装置の端子部の上面図及び断面図。 本発明の一実施の形態の半導体装置の画素上面図。 電子ペーパーの断面図。 半導体装置のブロック図を説明する図。 ソース線駆動回路の構成を説明する図。 ソース線駆動回路の動作を説明するタイミングチャート。 ソース線駆動回路の動作を説明するタイミングチャート。 シフトレジスタの構成を説明する図。 図１７に示すフリップフロップの接続構成を説明する図。 本発明の一実施の形態の半導体装置を説明する上面図及び断面図。 本発明の一実施の形態の半導体装置を説明する断面図。 本発明の一実施の形態の半導体装置の画素等価回路を説明する図。 本発明の一実施の形態の半導体装置を説明する図。 本発明の一実施の形態の半導体装置を説明する上面図及び断面図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。 ＴＦＴの電気特性であるＶＧ−ＩＤ曲線を示す図。 シフトレジスタの４４段目、４３段目、及び４２段目の出力波形の出力波形を表示したオシロスコープでの測定結果を示す図。 最大駆動周波数の時のドライバ出力波形を表示したオシロスコープでの測定結果を示す図。 液晶ディスプレイの表示の様子を示す図。
本発明の実施形態について、以下に説明する。
（実施の形態１）
ここでは、２つのｎチャネル型の薄膜トランジスタを用いてインバータ回路を構成する例
を基に本発明の一実施の形態を以下に説明する。
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する
。２つのｎチャネル型ＴＦＴを組み合わせてインバータ回路を形成する場合、エンハンス
メント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（
以下、ＥＤＭＯＳ回路という）と、エンハンスメント型ＴＦＴ同士で形成する場合（以下
、ＥＥＭＯＳ回路という）がある。なお、ｎチャネル型ＴＦＴのしきい値電圧が正の場合
は、エンハンスメント型トランジスタと定義し、ｎチャネル型ＴＦＴのしきい値電圧が負
の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うも
のとする。
画素部と駆動回路は、同一基板上に形成し、画素部においては、マトリクス状に配置した
エンハンスメント型トランジスタを用いて画素電極への電圧印加のオンオフを切り替える
。この画素部に配置するエンハンスメント型トランジスタは、酸化物半導体を用いており
、その電気特性は、ゲート電圧±２０Ｖにおいて、オンオフ比が１０９以上であるため、
リーク電流が少なく、低消費電力駆動を実現することができる。
駆動回路のインバータ回路の断面構造を図１（Ａ）に示す。図１（Ａ）において、基板４
００上に第１のゲート電極４０１及び第２のゲート電極４０２を設ける。第１のゲート電
極４０１及び第２のゲート電極４０２の材料は、モリブデン、チタン、クロム、タンタル
、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを
主成分とする合金材料を用いて、単層で又は積層して形成することができる。
例えば、第１のゲート電極４０１及び第２のゲート電極４０２の２層の積層構造としては
、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブ
デン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層し
た二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。
三層の積層構造としては、タングステン層または窒化タングステンと、アルミニウムとシ
リコンの合金またはアルミニウムとチタンの合金と、窒化チタンまたはチタン層とを積層
した積層とすることが好ましい。
また、第１のゲート電極４０１及び第２のゲート電極４０２を覆うゲート絶縁層４０３上
には、第１配線４０９、第２配線４１０、及び第３配線４１１を設け、第２の配線４１０
は、ゲート絶縁層４０３に形成されたコンタクトホール４０４を介して第２のゲート電極
４０２と直接接続する。
また、第１のゲート電極４０１と重なる位置に第１配線４０９及び第２配線４１０上に接
する第１の酸化物半導体層４０５と、第２のゲート電極４０２と重なる位置に第２配線４
１０及び第３配線４１１上に接する第２の酸化物半導体層４０７とを設ける。なお、第１
の酸化物半導体層４０５または第２の酸化物半導体層４０７を形成する前に、ゲート絶縁
層４０３の表面にプラズマ処理を行うことが好ましい。例えば、酸化物半導体膜をスパッ
タ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行
い、ゲート絶縁層４０３の表面及びコンタクトホール４０４の底面に付着しているゴミを
除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン
雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改
質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。
また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、
アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
第１の薄膜トランジスタ４３０は、第１のゲート電極４０１と、ゲート絶縁層４０３を介
して第１のゲート電極４０１と重なる第１の酸化物半導体層４０５とを有し、第１配線４
０９は、接地電位の電源線（接地電源線）である。この接地電位の電源線は、負の電圧Ｖ
ＤＬが印加される電源線（負電源線）としてもよい。
また、第２の薄膜トランジスタ４３１は、第２のゲート電極４０２と、ゲート絶縁層４０
３を介して第２のゲート電極４０２と重なる第２の酸化物半導体層４０７とを有し、第３
配線４１１は、正の電圧ＶＤＤが印加される電源線（正電源線）である。
図１（Ａ）に示すように、第１の酸化物半導体層４０５と第２の酸化物半導体層４０７の
両方に電気的に接続する第２の配線４１０は、ゲート絶縁層４０３に形成されたコンタク
トホール４０４を介して第２の薄膜トランジスタ４３１の第２のゲート電極４０２と直接
接続する。第２の配線４１０と第２のゲート電極４０２とを直接接続させることにより、
良好なコンタクトを得ることができ、接触抵抗を低減することができる。第２のゲート電
極４０２と第２配線４１０を他の導電膜、例えば透明導電膜を介して接続する場合に比べ
て、コンタクトホールの数の低減、コンタクトホールの数の低減による占有面積の縮小を
図ることができる。
また、駆動回路のインバータ回路の上面図を図１（Ｃ）に示す。図１（Ｃ）において、鎖
線Ｚ１−Ｚ２で切断した断面が図１（Ａ）に相当する。
また、ＥＤＭＯＳ回路の等価回路を図１（Ｂ）に示す。図１（Ａ）及び図１（Ｃ）示す回
路接続は、図１（Ｂ）に相当し、第１の薄膜トランジスタ４３０をエンハンスメント型の
ｎチャネル型トランジスタとし、第２の薄膜トランジスタ４３１をデプレッション型のｎ
チャネル型トランジスタとする例である。
同一基板上にエンハンスメント型のｎチャネル型トランジスタとデプレッション型のｎチ
ャネル型トランジスタとを作製する方法は、例えば、第１の酸化物半導体層４０５と第２
の酸化物半導体層４０７とを異なる材料や異なる成膜条件を用いて作製する。また、酸化
物半導体層の上下にゲート電極を設けてしきい値制御を行い、一方のＴＦＴがノーマリー
オンとなるようにゲート電極に電圧をかけ、もう一方のＴＦＴがノーマリーオフとなるよ
うにしてＥＤＭＯＳ回路を構成してもよい。
（実施の形態２）
実施の形態１は、ＥＤＭＯＳ回路の例を示したが、本実施の形態では、ＥＥＭＯＳ回路の
等価回路を図２（Ａ）に示す。図２（Ａ）の等価回路においては、どちらもエンハンスメ
ント型のｎチャネル型トランジスタとする組み合わせでもよいし、第１の薄膜トランジス
タ４６０をエンハンスメント型のｎチャネル型トランジスタとし、もう一方のトランジス
タである第２の薄膜トランジスタ４６１をデプレッション型のｎチャネル型トランジスタ
とする組み合わせでもよく、どちらの組み合わせを用いても駆動回路を構成することがで
きる。
どちらも同じエンハンスメント型のｎチャネル型トランジスタとする組み合わせで作製で
きる図２（Ａ）の回路構成を駆動回路に用いることは、画素部に用いるトランジスタも同
じエンハンスメント型のｎチャネル型トランジスタとするため作製工程が増大せず、好ま
しいと言える。また、上面図を図２（Ｂ）に示す。
また、インバータ回路の作製工程の一例を図３（Ａ）、図３（Ｂ）、及び図３（Ｃ）に示
す。なお、図２（Ｂ）中の鎖線Ｙ１−Ｙ２で切断した断面が図３（Ｃ）に相当する。
基板４４０上に、スパッタ法により第１の導電膜を形成し、第１のフォトマスクを用いて
選択的に第１の導電膜のエッチングを行い、第１のゲート電極４４１及び第２のゲート電
極４４２を形成する。次いで、第１のゲート電極４０１及び第２のゲート電極４４２を覆
うゲート絶縁層４４３をプラズマＣＶＤ法またはスパッタ法を用いて形成する。ゲート絶
縁層４４３は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコ
ン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することが
できる。また、ゲート絶縁層４４３として、有機シランガスを用いたＣＶＤ法により酸化
シリコン層を形成することも可能である。有機シランガスとしては、珪酸エチル（ＴＥＯ
Ｓ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３
）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテト
ラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラ
ン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２
）３）等のシリコン含有化合物を用いることができる。
次いで、第２のフォトマスクを用いてゲート絶縁層４４３を選択的にエッチングして第２
のゲート電極４４２に達するコンタクトホール４４４を形成する。ここまでの段階での断
面図が図３（Ａ）に相当する。
次いで、ゲート絶縁層４４３上にスパッタ法により第２の導電膜を形成し、第３のフォト
マスクを用いて選択的に第２の導電膜のエッチングを行い、第１配線４４９、第２配線４
５０、及び第３配線４５１を形成する。第３配線４５１は、コンタクトホール４４４を介
して第２のゲート電極４４２と直接接する。なお、第２の導電膜をスパッタ法により成膜
する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁
層４４３の表面、及びコンタクトホール４４４の底面に付着しているゴミを除去すること
が好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基
板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法で
ある。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴ
ン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲
気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
次いで、酸化物半導体膜をスパッタ法により成膜する。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
スパッタチャンバーとしては、上述した様々なスパッタ法を適宜用いる。
また、成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させて
それらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけ
るバイアススパッタ法もある。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁層４４３の表面及び第１配線４４９、第２
配線４５０、及び第３配線４５１に付着しているゴミを除去することが好ましい。逆スパ
ッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用
いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴ
ン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水
素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４
などを加えた雰囲気で行ってもよい。
次いで、第４のフォトマスクを用いて選択的に、酸化物半導体膜エッチングを行う。この
エッチングが終了した段階で第１の薄膜トランジスタ４６０と第２の薄膜トランジスタ４
６１が完成する。ここまでの段階での断面図が図３（Ｂ）に相当する。
次いで大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行う。なお、
この加熱処理を行うタイミングは限定されず、酸化物半導体膜の成膜後であればいつ行っ
てもよい。
次いで、保護層４５２を形成し、第５のフォトマスクを用いて保護層４５２を選択的にエ
ッチングしてコンタクトホールを形成した後、第３の導電膜を形成する。最後に第６のフ
ォトマスクを用いて第３の導電膜を選択的にエッチングして第２配線４５０と電気的に接
続する接続配線４５３を形成する。ここまでの段階での断面図が図３（Ｃ）に相当する。
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においても、ある一つの薄膜トランジスタのゲート電極と他のトランジスタのソース
配線、或いはドレイン配線を直接接続させるためのコンタクトホールを有している。この
コンタクト部は、第２のフォトマスクを用いてゲート絶縁層にコンタクトホールを形成す
る際に同じマスクを用いて形成することができる。
また、液晶表示装置や電子ペーパーにおいては、ＦＰＣなどの外部端子と接続するための
端子部において、ゲート配線に達するコンタクトホールを形成する際、第２のフォトマス
クを用いてゲート絶縁層にコンタクトホールを形成する際に同じマスクを用いて形成する
ことができる。
（実施の形態３）
本実施の形態では実施の形態１または実施の形態２に示した駆動回路と同一基板上に形成
できる画素部の薄膜トランジスタ、及び端子部の作製工程について図４、図５、図６、図
７、図８、図９、図１０、及び図１１を用いて詳細に説明する。
図４（Ａ）において、透光性を有する基板１００にはコーニング社の７０５９ガラスや
１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス
などのガラス基板を用いることができる。
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィー工程を行
い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲ
ート電極１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する
。このとき少なくともゲート電極１０１の端部にテーパー形状が形成されるようにエッチ
ングする。この段階での断面図を図４（Ａ）に示した。なお、この段階での上面図が図６
に相当する。
ゲート電極１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、
アルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが
、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料
と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ
）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、ス
カンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、上述し
た元素を組み合わせた合金、または上述した元素を成分とする窒化物が用いられる。
次いで、ゲート電極１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１
０２はＰＣＶＤ法またはスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。
例えば、ゲート絶縁層１０２としてＰＣＶＤ法またはスパッタ法により酸化シリコン膜
を用い、１００ｎｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリ
コン膜に限定されるものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウ
ム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構
造として形成しても良い。
次いで、第２のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチング
により不要な部分を除去してゲート電極と同じ材料の配線や電極に達するコンタクトホー
ルを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設ける
。例えば、駆動回路において、ゲート電極とソース電極或いはドレイン電極と直接接する
薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコン
タクトホールを形成する。
次いで、金属材料からなる導電膜をスパッタ法や真空蒸着法で形成する。ここではＴｉ膜
、Ｎｄを含むアルミニウム膜、Ｔｉ膜の３層構造とする。導電膜の材料としては、Ａｌ、
Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か
、上述した元素を組み合わせた合金膜等が挙げられる。また、導電膜は、２層構造として
もよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜は、シリコンを含
むアルミニウム膜の単層構造や、チタン膜の単層構造としてもよい。
次に、第３のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチング
により不要な部分を除去してソース電極層１０５ａ及びドレイン電極層１０５ｂ、接続電
極１２０を形成する。この際のエッチング方法としてウエットエッチングまたはドライエ
ッチングを用いる。ここでは、Ｔｉ膜のエッチャントとしてアンモニア過水（過酸化水素
：アンモニア：水＝５：２：２）を用い、Ｎｄを含むアルミニウム膜のエッチングには燐
酸と酢酸と硝酸を混ぜた溶液を用いてそれぞれエッチングを行う。このウェットエッチン
グにより、Ｔｉ膜とＡｌ−Ｎｄ膜とＴｉ膜を順次積層した導電膜をエッチングしてソース
電極層１０５ａ及びドレイン電極層１０５ｂを形成する。この段階での断面図を図４（Ｂ
）に示した。なお、この段階での上面図が図７に相当する。
端子部において、接続電極１２０は、ゲート絶縁層に形成されたコンタクトホールを介し
て端子部の第１の端子１２１と直接接続される。なお、ここでは図示しないが、上述した
工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線或いはドレイン配線とゲ
ート電極が直接接続される。
次に、レジストマスクを除去した後、プラズマ処理を行う。この段階での断面図を図４（
Ｃ）に示す。ここではアルゴンガスを導入してＲＦ電源によりプラズマを発生させる逆ス
パッタを行い、露出しているゲート絶縁層にプラズマ処理を行う。
次いで、プラズマ処理後、大気に曝すことなく酸化物半導体膜を成膜する。プラズマ処理
後、大気に曝すことなく酸化物半導体膜を成膜することは、ゲート絶縁層と酸化物半導体
膜の界面にゴミや水分を付着させない点で有用である。ここでは、直径８インチのＩｎ、
Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：
１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流
（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（Ｄ
Ｃ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。酸化物半
導体膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形態では酸化物半導体膜の膜厚は
、１００ｎｍとする。
酸化物半導体膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用いて
もよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャンバ
ーと異なるチャンバーで成膜してもよい。
次に、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去して酸化物半導体層１０３を形成する。ここではＩＴＯ０７Ｎ（関
東化学社製）を用いたウェットエッチングにより、不要な部分を除去して酸化物半導体層
１０３を形成する。なお、ここでのエッチングは、ウェットエッチングに限定されずドラ
イエッチングを用いてもよい。その後、レジストマスクを除去する。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。例えば炉に入れ、窒素雰囲気下または大気雰囲気下で３５０℃、１時間の熱処理を
行う。以上の工程で酸化物半導体層１０３をチャネル形成領域とする薄膜トランジスタ１
７０が作製できる。この段階での断面図を図５（Ａ）に示した。なお、この段階での上面
図が図８に相当する。また、図５（Ａ）の断面図は、実施の形態２に示した駆動回路の作
製工程における図３（Ｂ）と対応する。なお、熱処理を行うタイミングは、酸化物半導体
膜の成膜後であれば特に限定されず、例えば保護絶縁膜形成後に行ってもよい。
次いで、酸化物半導体層１０３を覆う保護絶縁膜１０７を形成する。保護絶縁膜１０７は
スパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜
、酸化アルミニウム膜、酸化タンタル膜などを用いることができる。また、保護絶縁膜１
０７を形成する前に酸素ラジカル処理を酸化物半導体層１０３表面に行うことが好ましい
。酸化物半導体層１０３表面の酸素ラジカル処理としては、プラズマ処理や逆スパッタを
行えばよい。逆スパッタとは、ターゲット側に電圧を印加せずに、酸素、又は酸素及びア
ルゴン雰囲気下で基板側に電圧を印加して基板にプラズマを形成して表面を改質する方法
である。酸素ラジカル処理を酸化物半導体層１０３表面に行うことにより、薄膜トランジ
スタ１７０のしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチ
ング素子を実現できる。薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしき
い値電圧でチャネルが形成されることが表示装置には望ましい。なお、薄膜トランジスタ
のしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極
の間に電流が流れる、所謂ノーマリーオンとなりやすい。
次に、第５のフォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁膜１
０７のエッチングによりドレイン電極層１０５ｂに達するコンタクトホール１２５を形成
する。その後レジストマスクを除去する。また、ここでのエッチングにより第２の端子１
２２に達するコンタクトホール１２７も形成する。なお、マスク数を削減するため、同じ
レジストマスクを用いてさらにゲート絶縁層をエッチングして接続電極１２０に達するコ
ンタクトホール１２６も同じレジストマスクで形成することが好ましい。この段階での断
面図を図５（Ｂ）に示す。
次いで、保護絶縁膜１０７上に透明導電膜を成膜する。透明導電膜の材料としては、酸化
インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴ
Ｏと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料の
エッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発
生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ
２Ｏ３―ＺｎＯ）を用いても良い。
次に、第６のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去して画素電極１１０を形成する。
また、この第６のフォトリソグラフィー工程において、容量部におけるゲート絶縁層１
０２及び保護絶縁膜１０７を誘電体として、容量配線１０８と画素電極１１０とで保持容
量が形成される。
また、この第６のフォトリソグラフィー工程において、第１の端子及び第２の端子の上
方をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導
電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１
２１と直接接続された接続電極１２０上に形成された透明導電膜１２８は、ゲート配線の
入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された透明
導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極となる。
次いで、レジストマスクを除去し、この段階での断面図を図５（Ｃ）に示す。なお、この
段階での上面図が図９に相当する。また、図５（Ｃ）の断面図は、実施の形態２に示した
駆動回路の作製工程における図３（Ｃ）と対応する。
また、図１０（Ａ１）、図１０（Ａ２）は、この段階でのゲート配線端子部の上面図及び
断面図をそれぞれ図示している。図１０（Ａ１）は図１０（Ａ２）中のＣ１−Ｃ２線に沿
った断面図に相当する。図１０（Ａ１）において、保護絶縁膜１５４上に形成される透明
導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１０（Ａ１
）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソー
ス配線と同じ材料で形成される接続電極１５３とがゲート絶縁層１５２を介して重なり、
ゲート絶縁層１５２に設けられたコンタクトホールを介して直接接して導通させている。
また、接続電極１５３と透明導電膜１５５が保護絶縁膜１５４に設けられたコンタクトホ
ールを介して直接接して導通させている。
また、図１０（Ｂ１）、及び図１０（Ｂ２）は、ソース配線端子部の上面図及び断面図を
それぞれ図示している。また、図１０（Ｂ１）は図１０（Ｂ２）中のＧ１−Ｇ２線に沿っ
た断面図に相当する。図１０（Ｂ１）において、保護絶縁膜１５４上に形成される透明導
電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１０（Ｂ１）
において、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と
電気的に接続される第２の端子１５０の下方にゲート絶縁層１５２を介して重なる。電極
１５６は第２の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０
と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のた
めの容量または静電気対策のための容量を形成することができる。また、第２の端子１５
０は、保護絶縁膜１５４を介して透明導電膜１５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宜決定すれば良い。
こうして６回のフォトリソグラフィー工程により、６枚のフォトマスクを使用して、ボ
トムゲート型の薄膜トランジスタ１７０を有する画素部、保持容量を完成させることがで
きる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部を構成する
ことによりアクティブマトリクス型の表示装置を作製するための一方の基板とすることが
できる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
また、本実施の形態は、図９の画素構成に限定されず、図９とは異なる上面図の例を図１
１に示す。図１１では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶
縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線
及び容量配線と接続する第３の端子は省略することができる。なお、図１１において、図
９と同じ部分には同じ符号を用いて説明する。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、垂直周期を通常の垂直周期の１．５倍以上（好ましくは２倍以上）にすることで動
画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム基板内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本実施の形態で得られるｎチャネル型のトランジスタは、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結
晶膜をチャネル形成領域に用いており、良好な動特性を有するため、これらの駆動技術を
組み合わせることができる。
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
本実施の形態は実施の形態１、又は実施の形態２と自由に組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一実施の形態である半導体装置として電子ペーパーの例を
示す。
図１２は、本発明の一実施の形態を適用した半導体装置の例としてアクティブマトリクス
型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実
施の形態３で示す薄膜トランジスタ１７０と同様に作製でき、ゲート絶縁層、ソース電極
層、及びドレイン電極層上に酸化物半導体層を有する電気特性の高い薄膜トランジスタで
ある。
図１２の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用い、電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又
はドレイン電極層によって第１の電極層５８７と、絶縁層５８５に形成する開口で接して
おり電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領
域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４
を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５
で充填されている（図１２参照。）。本実施の形態においては、第１の電極層５８７が画
素電極に相当し、第２の電極層５８８が共通電極に相当する。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、実施の形態１乃至３のいずれか一に記載した駆動回路または画素部と適
宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、本発明の一実施の形態である半導体装置の一例である表示装置におい
て、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作
製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態３に従って形成する。また、実施の形
態３示す薄膜トランジスタ１７０はｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎ
チャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと
同一基板上に形成する。
本発明の一実施の形態である半導体装置の一例であるアクティブマトリクス型液晶表示装
置のブロック図の一例を図１３（Ａ）に示す。図１３（Ａ）に示す表示装置は、基板５３
００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択するゲート
線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御するソース線駆動回
路５３０３とを有する。
また、実施の形態３に示す薄膜トランジスタ１７０は、ｎチャネル型ＴＦＴであり、ｎチ
ャネル型ＴＦＴで構成するソース線駆動回路について図１４を用いて説明する。
図１４に示すソース線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５
６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５
６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは
、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄
膜トランジスタ５６０３ｃを有する。
画素部５３０１は、ソース線駆動回路５３０３から列方向に伸張して配置された複数の信
号線Ｓ１〜Ｓｍ（図示せず。）によりソース線駆動回路５３０３と接続され、ゲート線駆
動回路５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）
によりゲート線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎ
に対応してマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画
素は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇ
ｎのうちいずれか一）と接続される。
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５
６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１
＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２
＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓ
ｊ＋１に接続される。
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに
、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていること
が望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿
ＭとはＦＰＣなどを介して接続するとよい。
次に、図１４に示したソース線駆動回路の動作について、図１５のタイミングチャートを
参照して説明する。なお、図１５のタイミングチャートは、ｉ行目の走査線Ｇｉが選択さ
れている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期
間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に
分割されている。さらに、図１４のソース線駆動回路は、他の行の走査線が選択されてい
る場合でも図１５と同様の動作をする。
なお、図１５のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジ
スタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について
示している。
なお、図１５のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第
１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６
０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される
信号５７２１＿Ｊを示している。
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１
＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋
１とする。
図１５に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３
ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力さ
れる。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１
の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６
０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１４のソース線駆動回路は、１ゲート選択期間を３つに分割すること
で、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力する
ことができる。したがって、図１４のソース線駆動回路は、ドライバＩＣ５６０１が形成
される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３に
することができる。接続数が約１／３になることによって、図１４のソース線駆動回路は
、信頼性、歩留まりなどを向上できる。
なお、図１４のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選
択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
別の例として、図１６のタイミングチャートに示すように、１つのゲート選択期間をプリ
チャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選択
期間Ｔ３に分割してもよい。さらに、図１６のタイミングチャートは、ｉ行目の走査線Ｇ
ｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミン
グ５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ
、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の
配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１６に示すように、プ
リチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジス
タ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２
１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の
薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信
号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１にお
いて第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力さ
れるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に
入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし
、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする
。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５
６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜ト
ランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トラ
ンジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ
＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１６のタイミングチャートを適用した図１４のソース線駆動回路は、
サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージ
できるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１６に
おいて、図１５と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機
能を有する部分の詳細な説明は省略する。
また、ゲート線駆動回路の構成について説明する。ゲート線駆動回路は、シフトレジスタ
、またはバッファを有している。また場合によってはレベルシフタを有していても良いし
、シフトレジスタのみの構成としてもよい。ゲート線駆動回路において、シフトレジスタ
にクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、
選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する
走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続
されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならな
いので、バッファは大きな電流を流すことが可能なものが用いられる。
ゲート線駆動回路の一部に用いるシフトレジスタの一形態について図１７及び図１８を用
いて説明する。
図１７にシフトレジスタの回路構成を示す。図１７に示すシフトレジスタは、フリップフ
ロップ５７０１＿ｉ〜５７０１＿ｎという複数のフリップフロップで構成される。また、
第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力さ
れて動作する。
図１７のシフトレジスタの接続関係について説明する。図１７のシフトレジスタは、ｉ段
目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのう
ちいずれか一）は、図１８に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に
接続され、図１８に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され
、図１８に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１８に示
した第６の配線５５０６が第５の配線５７１５に接続される。
また、図１８に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図１８に示した第５の配線５５０５が第４の配線５７１４に接続される。
ただし、１段目のフリップフロップ５７０１＿１の図１８に示す第１の配線５５０１は第
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１８に示す第
２の配線５５０２は第６の配線５７１６に接続される。
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
次に、図１７に示すフリップフロップの詳細について、図１８に示す。図１８に示すフリ
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及
び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、
第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラン
ジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、
第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型
トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回
ったとき導通状態になるものとする。
図１８において、第３の薄膜トランジスタ５５７３のゲート電極は、電源線と電気的に接
続されている。また、第３の薄膜トランジスタ５５７３と第４の薄膜トランジスタ５５７
４の接続させた回路（図１８中鎖線で囲んだ回路）は、図２（Ａ）に示す回路構成に相当
すると言える。ここでは全ての薄膜トランジスタは、エンハンスメント型のｎチャネル型
トランジスタとする例を示すが、特に限定されず、例えば、第３の薄膜トランジスタ５５
７３は、デプレッション型のｎチャネル型トランジスタを用いても駆動回路を駆動させる
こともできる。
次に、図１８に示すフリップフロップの接続構成について、以下に示す。
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２の第２の電極が第３の配線５５０３に接続される。
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノ
ード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄
膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、
第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第
２の電極の接続箇所をノード５５４４とする。
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５
５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んで
もよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源
線と呼んでもよい。
また、ソース線駆動回路及びゲート線駆動回路を実施の形態３に示すｎチャネル型ＴＦＴ
のみで作製することも可能である。実施の形態３に示すｎチャネル型ＴＦＴはトランジス
タの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。例えば、
実施の形態３に示すｎチャネル型ＴＦＴを用いたゲート線駆動回路は、高速に動作させる
ことが出来るため、フレーム周波数を高くすること、または、黒画面挿入を実現すること
なども実現することが出来る。
さらに、ゲート線駆動回路のトランジスタのチャネル幅を大きくすることや、複数のゲー
ト線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが
出来る。複数のゲート線駆動回路を配置する場合は、偶数行の走査線を駆動する為のゲー
ト線駆動回路を片側に配置し、奇数行の走査線を駆動するためのゲート線駆動回路をその
反対側に配置することにより、フレーム周波数を高くすることを実現することが出来る。
また、複数のゲート線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型
化に有利である。
また、本発明の一実施の形態である半導体装置の一例であるアクティブマトリクス型発光
表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するた
め、ゲート線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示
装置のブロック図の一例を図１３（Ｂ）に示す。
図１３（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有す
る画素部５４０１と、各画素を選択する第１のゲート線駆動回路５４０２及び第２のゲー
ト線駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御するソース線駆動
回路５４０３とを有する。
図１３（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
なお、図１３（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴ
を配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力さ
れる信号を第１のゲート線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲ
ート配線である第２の走査線に入力される信号を第２のゲート線駆動回路５４０４で生成
している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力され
る信号とを、共に１つのゲート線駆動回路で生成するようにしても良い。また、例えば、
１つの画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御
するのに用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数
の走査線に入力される信号を、全て１つのゲート線駆動回路で生成しても良いし、複数の
各ゲート線駆動回路で生成しても良い。
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、ソース線駆動回路及びゲート線駆動回路を実施の形態３に示すｎチャネル型ＴＦ
Ｔのみで作製することも可能である。
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半
減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態３の薄膜トランジ
スタと、実施の形態２に示す駆動回路によって得られるアクティブマトリクス基板を用い
ることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
酸化物半導体層を用いて薄膜トランジスタを作製し、その薄膜トランジスタを画素部、さ
らには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製するこ
とができる。また、実施の形態１または実施の形態２に示すインバータ回路を駆動回路の
一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成するこ
とができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一実施の形態は
、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基
板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える
。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし
、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の
状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の一実施の形態である半導体装置の一形態に相当する液晶表示
パネルの外観及び断面について、図１９を用いて説明する。図１９は、第１の基板４００
１上に形成されたゲート絶縁層、ソース電極層、及びドレイン電極層上に酸化物半導体層
を有する電気特性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を
、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であ
り、図１９（Ｂ）は、図１９（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、ゲート線駆動回路４００４とを囲
むようにして、シール材４００５が設けられている。また画素部４００２と、ゲート線駆
動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、
ゲート線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４
００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上の
シール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に
単結晶半導体膜又は多結晶半導体膜で形成されたソース線駆動回路４００３が実装されて
いる。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１９（Ａ１）
は、ＣＯＧ方法によりソース線駆動回路４００３を実装する例であり、図１９（Ａ２）は
、ＴＡＢ方法によりソース線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、ゲート線駆動回路４００４は
、薄膜トランジスタを複数有しており、図１９（Ｂ）では、画素部４００２に含まれる薄
膜トランジスタ４０１０と、ゲート線駆動回路４００４に含まれる薄膜トランジスタ４０
１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４
０２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、ゲート絶縁層、ソース電極層、及びドレイン電
極層上に酸化物半導体層を含む電気特性の高い薄膜トランジスタに相当し、実施の形態３
に示す薄膜トランジスタ１７０を適用することができる。本実施の形態において、薄膜ト
ランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フ
ィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステ
ルフィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
なお本実施の形態は透過型液晶表示装置の例であるが、反射型液晶表示装置でも半透過型
液晶表示装置でも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、実施の形態３で得られた薄膜トランジスタ１７０を保
護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構
成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染
不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用
いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜
、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、
又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが
、特に限定されず種々の方法で形成すればよい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法またはプラズマＣＶＤ法を用いて酸化珪素膜を形成する。
保護膜として酸化珪素膜を用いると、ソース電極層及びドレイン電極層として用いるアル
ミニウム膜のヒロック防止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、ここでは、絶縁層４０２０の
二層目として、プラズマＣＶＤ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素
膜を用いると、ナトリウム等のイオンが半導体領域中に侵入して、ＴＦＴの電気特性を変
化させることを抑制することができる。
また、保護膜を形成した後に、酸化物半導体層のアニール（３００℃〜４００℃）を行っ
てもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。シロキサン系樹脂は、置換基として有機基（例えばアルキル基やアリール
基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。なお
、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成して
もよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、酸化物半導体層のアニール（３００℃〜４００℃）を行ってもよ
い。絶縁層４０２１の焼成工程と酸化物半導体層のアニールを兼ねることで効率よく半導
体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成されたソース線駆動回路４００３と、ゲート線駆動回路４００４または画素
部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図１９においては、ソース線駆動回路４００３を別途形成し、第１の基板４００１に
実装している例を示しているが、本実施の形態はこの構成に限定されない。ゲート線駆動
回路を別途形成して実装しても良いし、ソース線駆動回路の一部またはゲート線駆動回路
の一部のみを別途形成して実装しても良い。
図２０は、本発明の一実施の形態を適用して作製されるＴＦＴ基板２６００を用いて半導
体装置として液晶表示モジュールを構成する一例を示している。
図２０は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）などを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本実施の形態では、本発明の一実施の形態の半導体装置として発光表示装置の例を示す。
表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光
素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化
合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、
後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図２１は、本発明の一実施の形態を適用した半導体装置の例としてデジタル時間階調駆動
を適用可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに直接接続されている。なお、第２電極が駆動用トラ
ンジスタ６４０２のゲートに直接接続するためのコンタクトホールは、実施の形態２に示
したゲート絶縁層へのエッチングにより形成することができるため、トータルのフォトマ
スク数は増加しない。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介し
て電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素
子６４０４の第１電極（画素電極）に接続されている。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２１と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図２１に示す画素構成は、これに限定されない。例えば、図２１に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図２２を用いて説明する。ここでは、駆動用ＴＦＴがエ
ンハンスメント型の場合を例に挙げて、画素の断面構造について説明する。図２２（Ａ）
、図２２（Ｂ）、図２２（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７０
０１、７０１１、７０２１は、実施の形態３で示す薄膜トランジスタと同様に作製でき、
ゲート絶縁層、ソース電極層、及びドレイン電極層上に酸化物半導体層を含む信頼性の高
い薄膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成は、どの射出構造の
発光素子にも適用することができる。
上面射出構造の発光素子について図２２（Ａ）を用いて説明する。
図２２（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２２（Ａ）では、
発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続さ
れており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極
７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いる
ことができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして
発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層
、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を
全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて
形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイン
ジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫
酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２２（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２２（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図２２（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図２２（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図２２（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
２２（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２２（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２２（Ｃ）を用いて説明する。図２２（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図２２（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図２２（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図２２（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２２（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図２２に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
次に、本発明の半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の
外観及び断面について、図２３を用いて説明する。図２３は、第１の基板上に形成された
ゲート絶縁層、ゲート絶縁層上にソース電極層及びドレイン電極層、ソース電極層及びド
レイン電極層上に酸化物半導体層を含む電気特性の高い薄膜トランジスタ及び発光素子を
、第２の基板との間にシール材によって封止した、パネルの上面図であり、図２３（Ｂ）
は、図２３（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、ソース線駆動回路４５０３ａ、４５
０３ｂ、及びゲート線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５
０５が設けられている。また画素部４５０２、ソース線駆動回路４５０３ａ、４５０３ｂ
、及びゲート線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられて
いる。よって画素部４５０２、ソース線駆動回路４５０３ａ、４５０３ｂ、及びゲート線
駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基
板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝され
ないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬
化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、ソース線駆動回路４５０３ａ、
４５０３ｂ、及びゲート線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数
有しており、図２３（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と
、ソース線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、ゲート絶縁層、ソース電極層、及びドレイン電
極層上に酸化物半導体層を含む電気特性の高い薄膜トランジスタに相当し、実施の形態３
に示す薄膜トランジスタ１７０を適用することができる。本実施の形態において、薄膜ト
ランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、ソース線駆動回路４５０３ａ、４５０３ｂ、ゲート線駆動回路４５０４ａ、４５０
４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５
１８ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒
素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
ソース線駆動回路４５０３ａ、４５０３ｂ、及びゲート線駆動回路４５０４ａ、４５０４
ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆
動回路で実装されていてもよい。また、ソース線駆動回路のみ、或いは一部、又はゲート
線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２３
の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
本発明の一実施の形態の半導体装置は、電子ペーパーとして適用することができる。電子
ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能で
ある。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの
乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することがで
きる。電子機器の一例を図２４、図２５に示す。
図２４（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一実施の形態
を適用した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表
示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信でき
る構成としてもよい。
また、図２４（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一実施の形
態を適用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変
えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告
は無線で情報を送受信できる構成としてもよい。
また、図２５は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２５では表示部２７０５）に文章を表示し、左側の表示部
（図２５では表示部２７０７）に画像を表示することができる。
また、図２５では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本発明の一実施の形態に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用
することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレ
ビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビ
デオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）
、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが
挙げられる。
図２６（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２６（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２７（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２７（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の
一実施の形態に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けら
れた構成とすることができる。図２７（Ａ）に示す携帯型遊技機は、記録媒体に記録され
ているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と
無線通信を行って情報を共有する機能を有する。なお、図２７（Ａ）に示す携帯型遊技機
が有する機能はこれに限定されず、様々な機能を有することができる。
図２７（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本発明の一実施の形態に係る半導体装置を備えた構成であ
ればよく、その他付属設備が適宜設けられた構成とすることができる。
図２８（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体
１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１０
０４、スピーカ１００５、マイク１００６などを備えている。
図２８（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部
１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２８（Ｂ）も携帯電話機の一例である。図２８（Ｂ）の携帯電話機は、筐体９４１１に
、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に
操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び
着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有
する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能で
ある。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表
示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機
能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置
９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通
信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッ
テリーを有する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
本実施の形態では、４−ｉｎｃｈのＱＶＧＡの液晶表示パネルを実際に作製した例を示す
。
実施の形態３に示すプロセスで得られるボトムゲートボトムコンタクト型のＴＦＴは、ゲ
ート絶縁膜上のソースドレイン電極配線のパターニングをフォトリソグラフィー技術とド
ライエッチングで規定したサイズに形成できるため、チャネル長の制御も微細化もでき、
生産性向上とソース線駆動回路の高速動作に有利である。また、図５（Ｃ）に示すように
、液晶表示装置の画素に配置する保持容量Ｃｓは容量配線と、ゲート絶縁層と、保護絶縁
膜と、画素電極とで作ることができ、酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶
膜）を介さないため小さな面積で容量の確保が可能となり、表示規格ＱＶＧＡの４−ｉｎ
ｃｈパネルの場合、開口率を４％向上できる。また、ソース電極またはドレイン電極をゲ
ート絶縁膜に形成したコンタクトホールを介して直接ゲート電極と電気的に接続する構造
（ダイレクトコンタクト構造とも呼ぶ）の使用により、シフトレジスタのコンタクトの数
を低減することができる。コンタクトの数を減らすことによって歩留まり向上を図ること
ができる。
実施の形態３に示すプロセスに従って、実際に作製したＴＦＴ（同一基板上の任意の３２
個のＴＦＴ）の測定結果を図２９に示す。ＴＦＴの条件は、ゲート酸化膜（比誘電率４．
１）の膜厚２００［ｎｍ］、チャネル長Ｌ＝４μｍ、チャネル幅Ｗ＝２０μｍであり、同
一基板上の任意の３２個のＴＦＴをそれぞれ測定した。図２９において、同一基板上の任
意の３２個のＴＦＴのＶＧ−ＩＤ曲線はほとんど重なっており、ばらつきが少ないＴＦＴ
が得られている。図２９のＶＧ−ＩＤ曲線より電界効果移動度（Ｆｉｅｌｄ ｅｆｆｅｃ
ｔ ｍｏｂｉｌｉｔｙ）μＦＥを算出した。算出方法は、Ｇｒａｄｕａｌ Ｃｈａｎｎｅ
ｌ近似を仮定し、飽和領域（Ｖｄｓ＝１０［Ｖ］）において、３２個のうち、電界効果移
動度（μＦＥ）の最大値を示したＴＦＴの値は１１．３［ｃｍ２／Ｖｓ］である。
図１７及び図１８に示したように、複数段のシフトレジスタは、ドライバ回路に用いられ
る。駆動電圧１６［Ｖ］で設計し、電源は正電源２つと負電源１つを必要とする。ドライ
バ回路のＴＦＴのチャネル長はＬ＝１０［μｍ］、チャネル幅Ｗ＝５０μｍである。また
、ドライバ回路のシフトレジスタの段数は４４段とした。実際に作製したドライバ回路の
オシロスコープでの測定結果を図３０に示す。図３０において、一番上の波形は、シフト
レジスタの最終段（４４段）の出力波形で、その下が４３段目、さらに下が４２段目の出
力波形となる。駆動電圧は１６［Ｖ］である。この時の消費電流は０．５７［ｍＡ］であ
る。図３０の一番下の波形は４相クロックの中の１つの波形で、この一部がシフトレジス
タの４２段より出力されている。ゲート線駆動回路として使用する場合、表示規格ＱＶＧ
Ａのパネルでのドライバ駆動周波数は、３．６６ｋＨｚ、ゲート選択期間は６８．３１［
μｓ］以下、表示規格ＶＧＡのパネルならゲート選択期間３４．４４［μｓ］以下が求め
られる。本実施の形態のドライバ回路は、上記仕様を満足していることがわかる。
次に、最大駆動周波数（６０６．２ｋＨｚ）の時のドライバ出力波形を図３１に示す。４
段目の波形は、４相クロックの一つで、この一部がドライバ回路の４２段より出力されて
いる。表示規格ＱＶＧＡのパネルの場合、ドライバ駆動周波数は、２３４．２４ｋＨｚで
あり、ドライバ出力波形より、このドライバ回路を用いてビデオ書込みを行うと、書込み
期間は１．０７［μｓ］となる。この結果より、ビデオ信号の本数を増やし、分割入力し
てパネルにビデオデータを送ることで、同一基板上に画素部と、ゲート線駆動回路と、ソ
ース線駆動回路とを実装することが可能である。本実施の形態では、ビデオ信号の本数を
１６本とする。
上記シフトレジスタを含む駆動回路と画素部と同一基板上に形成し、４−ｉｎｃｈフルカ
ラー液晶ディスプレイを作製した。そのディスプレイの仕様を表３に示す。
作製したディスプレイの画素数は３２０ｘＲＧＢｘ２４０（ＱＶＧＡ）で、画素密度は９
９．６ｄｐｉである。そして、ソース線駆動回路及びゲート線駆動回路を内蔵したディス
プレイである。
ゲート線駆動回路は、クロック周波数３．６６［ｋＨｚ］、ゲート選択期間を６８．３１
［μｓ］とした。ビデオ信号は、１６本同時にアナログ入力を行い、スイッチを介してパ
ネルに書込まれる。ビデオ書込み期間は１．０７［μｓ］とし、ソース線駆動回路の駆動
周波数を２３４．２４［ｋＨｚ］とした。４．０１５−ｉｎｃｈのフルカラー表示アクテ
ィブマトリックス液晶ディスプレイを試作した。図３２にその図を示す。同一基板上に表
示部と駆動回路を形成しているため、図３２に示すように表示領域の周辺にソース線駆動
回路２０１、及びゲート線駆動回路２０２を有する。
１００ 基板
１０１ ゲート電極
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０５ａ ソース電極層
１０５ｂ ドレイン電極層
１０７ 保護絶縁膜
１０８ 容量配線
１０９ 酸化物半導体膜
１１０ 画素電極
１１１ 酸化物半導体膜
１２０ 接続電極
１２１ 端子
１２２ 端子
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ 透明導電膜
１２９ 透明導電膜
１３１ レジストマスク
１３２ 導電膜
１５０ 端子
１５１ 端子
１５２ ゲート絶縁層
１５３ 接続電極
１５４ 保護絶縁膜
１５５ 透明導電膜
１５６ 電極
１７０ 薄膜トランジスタ
２０１ ソース線駆動回路
２０２ ゲート線駆動回路
４００ 基板
４０１ ゲート電極
４０２ ゲート電極
４０３ ゲート絶縁層
４０４ コンタクトホール
４０５ 酸化物半導体層
４０７ 酸化物半導体層
４０９ 配線
４１０ 配線
４１１ 配線
４３０ 薄膜トランジスタ
４３１ 薄膜トランジスタ
４４０ 基板
４４１ ゲート電極
４４２ ゲート電極
４４３ ゲート絶縁層
４４４ コンタクトホール
４４５ 酸化物半導体層
４４７ 酸化物半導体層
４４９ 第１配線
４５０ 第２配線
４５１ 第３配線
４５２ 保護層
４５３ 接続配線
４６０ 薄膜トランジスタ
４６１ 薄膜トランジスタ
５８１ 薄膜トランジスタ
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ ソース線駆動回路
４００４ ゲート線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０３ａ、４５０３ｂ ソース線駆動回路
４５０４ａ、４５０４ｂ ゲート線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ、４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
５３００ 基板
５３０１ 画素部
５３０２ ゲート線駆動回路
５３０３ ソース線駆動回路
５４００ 基板
５４０１ 画素部
５４０２ ゲート線駆動回路
５４０３ ソース線駆動回路
５４０４ ゲート線駆動回路
５５０１ 第１の配線
５５０２ 第２の配線
５５０３ 第３の配線
５５０４ 第４の配線
５５０５ 第５の配線
５５０６ 第６の配線
５５４３ ノード
５５４４ ノード
５５７１ 第１の薄膜トランジスタ
５５７２ 第２の薄膜トランジスタ
５５７３ 第３の薄膜トランジスタ
５５７４ 第４の薄膜トランジスタ
５５７５ 第５の薄膜トランジスタ
５５７６ 第６の薄膜トランジスタ
５５７７ 第７の薄膜トランジスタ
５５７８ 第８の薄膜トランジスタ
５６０１ ドライバＩＣ
５６０２ スイッチ群
５６０３ａ 第１の薄膜トランジスタ
５６０３ｂ 第２の薄膜トランジスタ
５６０３ｃ 第３の薄膜トランジスタ
５６１１ 第１の配線
５６１２ 第２の配線
５６１３ 第３の配線
５６２１＿１〜５６２１＿Ｍ 配線
５７０１＿１〜５７０１＿ｎ フリップフロップ
５７０１＿ｉ フリップフロップ
５７０３ａ 第１の薄膜トランジスタのオン・オフのタイミング
５７０３ｂ 第２の薄膜トランジスタのオン・オフのタイミング
５７０３ｃ 第３の薄膜トランジスタのオン・オフのタイミング
５８０３ａ 第１の薄膜トランジスタのオン・オフのタイミング
５８０３ｂ 第２の薄膜トランジスタのオン・オフのタイミング
５８０３ｃ 第３の薄膜トランジスタのオン・オフのタイミング
５７１１ 第１の配線
５７１２ 第２の配線
５７１３ 第３の配線
５７１４ 第４の配線
５７１５ 第５の配線
５７１６ 第６の配線
５７１７ 第７の配線
５７２１ 信号
５８２１ 信号
５９０ａ 黒色領域
５９０ｂ 白色領域
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (2)

  1. 画素部と、駆動回路部と、を有し、
    前記画素部は、第１のトランジスタを有し、
    前記第１のトランジスタは、第１の酸化物半導体膜を有し、
    前記駆動回路部は、第２のトランジスタと、第３のトランジスタと、を有し、
    前記第２のトランジスタは、
    第１のゲート電極と、
    前記第１のゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記第１のゲート電極と重なる領域を有する第２の酸化物半導体膜と、を有し、
    前記第３のトランジスタは、
    第２のゲート電極と、
    前記第２のゲート電極上の、前記ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記第２のゲート電極と重なる領域を有する第３の酸化物半導体膜と、を有し、
    前記ゲート絶縁膜は、コンタクトホールを有し、
    前記コンタクトホールを介して、前記第２のゲート電極と電気的に接続された第１の配線を有し、
    前記ゲート絶縁膜を介して、前記第１のゲート電極と、前記第２のゲート電極とに重なる領域を有する第２の配線を有し、
    前記第２の配線は、前記第２の酸化物半導体層と接する領域を有し、
    前記第２の配線は、前記第３の酸化物半導体膜と接する領域を有することを特徴とする表示装置。
  2. 画素部と、駆動回路部と、を有し、
    前記画素部は、第１のトランジスタを有し、
    前記第１のトランジスタは、第１の酸化物半導体膜を有し、
    前記駆動回路部は、第２のトランジスタと、第３のトランジスタと、を有し、
    前記第２のトランジスタは、
    第１のゲート電極と、
    前記第１のゲート電極上の、ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記第１のゲート電極と重なる領域を有する第２の酸化物半導体膜と、を有し、
    前記第３のトランジスタは、
    第２のゲート電極と、
    前記第２のゲート電極上の、前記ゲート絶縁膜と、
    前記ゲート絶縁膜を介して、前記第２のゲート電極と重なる領域を有する第３の酸化物半導体膜と、を有し、
    前記ゲート絶縁膜は、コンタクトホールを有し、
    前記コンタクトホールを介して、前記第２のゲート電極と電気的に接続された第配線を有し、
    前記配線は、前記第１の酸化物半導体膜と接する領域を有し、
    前記配線は、前記第２の酸化物半導体膜と接する領域を有することを特徴とする表示装置。
JP2016174728A 2008-10-03 2016-09-07 表示装置 Active JP6309058B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008259064 2008-10-03
JP2008259064 2008-10-03
JP2009150998 2009-06-25
JP2009150998 2009-06-25

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015015263A Division JP6031133B2 (ja) 2008-10-03 2015-01-29 酸化物半導体層の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018045024A Division JP6391870B2 (ja) 2008-10-03 2018-03-13 表示装置

Publications (2)

Publication Number Publication Date
JP2016225649A true JP2016225649A (ja) 2016-12-28
JP6309058B2 JP6309058B2 (ja) 2018-04-11

Family

ID=42215093

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2009229785A Withdrawn JP2011029579A (ja) 2008-10-03 2009-10-01 表示装置およびその作製方法
JP2013251737A Active JP5690911B2 (ja) 2008-10-03 2013-12-05 半導体装置
JP2015015263A Expired - Fee Related JP6031133B2 (ja) 2008-10-03 2015-01-29 酸化物半導体層の作製方法
JP2016174728A Active JP6309058B2 (ja) 2008-10-03 2016-09-07 表示装置
JP2018045024A Active JP6391870B2 (ja) 2008-10-03 2018-03-13 表示装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2009229785A Withdrawn JP2011029579A (ja) 2008-10-03 2009-10-01 表示装置およびその作製方法
JP2013251737A Active JP5690911B2 (ja) 2008-10-03 2013-12-05 半導体装置
JP2015015263A Expired - Fee Related JP6031133B2 (ja) 2008-10-03 2015-01-29 酸化物半導体層の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018045024A Active JP6391870B2 (ja) 2008-10-03 2018-03-13 表示装置

Country Status (5)

Country Link
US (3) US8344372B2 (ja)
JP (5) JP2011029579A (ja)
KR (4) KR101981525B1 (ja)
CN (2) CN101714546B (ja)
TW (2) TWI538146B (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20230106737A (ko) 2008-10-03 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치를 구비한 전자기기
CN101714546B (zh) * 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101785887B1 (ko) 2008-11-21 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
TWI749283B (zh) 2008-11-28 2021-12-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
KR101719350B1 (ko) * 2008-12-25 2017-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101745341B1 (ko) 2009-09-04 2017-06-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011034012A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
KR101835748B1 (ko) 2009-10-09 2018-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
US8395156B2 (en) * 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
US20120287110A1 (en) * 2009-12-24 2012-11-15 Sharp Kabushiki Kaisha Liquid crystal display device, drive method of liquid crystal display device, and electronic device
KR101878224B1 (ko) * 2010-01-24 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
CN102782859B (zh) 2010-02-26 2015-07-29 株式会社半导体能源研究所 半导体装置的制造方法
US20130026462A1 (en) * 2010-03-04 2013-01-31 Sharp Kabushiki Kaisha Method for manufacturing thin film transistor and thin film transistor manufactured by the same, and active matrix substrate
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102859703B (zh) * 2010-04-23 2015-12-02 株式会社半导体能源研究所 半导体装置的制造方法
TWI401497B (zh) * 2010-08-26 2013-07-11 Au Optronics Corp 顯示面板
WO2012043971A2 (ko) * 2010-09-29 2012-04-05 포항공과대학교 산학협력단 롤 형상의 모기판을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
US8900914B2 (en) * 2011-06-06 2014-12-02 Sharp Kabushiki Kaisha TFT substrate and method for manufacturing same
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
JP6099372B2 (ja) 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8981372B2 (en) * 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9379169B2 (en) * 2012-09-14 2016-06-28 Universal Display Corporation Very high resolution AMOLED display
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
JP6083089B2 (ja) * 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
KR102258973B1 (ko) * 2013-10-31 2021-06-02 타이코에이엠피 주식회사 센싱 블록 및 이를 포함하는 배터리 패키지
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103943632B (zh) * 2013-12-31 2017-03-08 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示器
JP6615490B2 (ja) 2014-05-29 2019-12-04 株式会社半導体エネルギー研究所 半導体装置及び電子機器
KR102418666B1 (ko) * 2014-05-29 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법
CN104112711B (zh) * 2014-07-22 2017-05-03 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法
CN104183608B (zh) * 2014-09-02 2017-05-03 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
CN104241298B (zh) * 2014-09-02 2017-11-10 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
US9368491B2 (en) 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement mode inverter with variable thickness dielectric stack
US9634145B2 (en) 2014-10-29 2017-04-25 Eastman Kodak Company TFT substrate with variable dielectric thickness
US9368490B2 (en) 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement-depletion mode inverter with two transistor architectures
TWI691088B (zh) 2014-11-21 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
FI20150334A (fi) * 2015-01-14 2016-07-15 Artto Mikael Aurola Paranneltu puolijohdekokoonpano
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
KR20230168285A (ko) * 2016-02-12 2023-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
US10747081B2 (en) * 2016-03-18 2020-08-18 Mitsubishi Electric Corporation Thin-film transistor, thin-film transistor substrate, and liquid crystal display device
JP2019509638A (ja) * 2016-03-31 2019-04-04 ダウ グローバル テクノロジーズ エルエルシー 不動態化薄膜トランジスタコンポーネント
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JP6867832B2 (ja) 2017-03-09 2021-05-12 三菱電機株式会社 アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法
JP6903503B2 (ja) 2017-07-05 2021-07-14 三菱電機株式会社 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
CN107958656B (zh) * 2018-01-08 2019-07-02 武汉华星光电技术有限公司 Goa电路
CN108538336B (zh) * 2018-04-19 2020-12-15 上海天马有机发光显示技术有限公司 发光移位寄存器及发光控制方法、驱动电路及显示装置
KR20200143618A (ko) 2019-06-14 2020-12-24 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
CN113325199B (zh) * 2021-06-09 2022-04-29 东南大学 一种热电堆式高灵敏度柔性加速度传感器及其制备方法
CN113981605B (zh) * 2021-11-01 2023-02-28 东南大学 一种基于电子墨水的彩色图形化变色织物及制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160904A (ja) * 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JPH0915641A (ja) * 1995-06-29 1997-01-17 Nec Corp アクティブマトリクス液晶表示装置
JP2002169181A (ja) * 2000-12-04 2002-06-14 Toshiba Corp 液晶表示装置
JP2004349583A (ja) * 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
JP2006179878A (ja) * 2004-11-26 2006-07-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007220819A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2007299913A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2007318061A (ja) * 2006-05-26 2007-12-06 Korea Electronics Telecommun デュアルゲート有機トランジスタを用いたインバータ
JP2008085048A (ja) * 2006-09-27 2008-04-10 Canon Inc 半導体装置及び半導体装置の製造方法
JP2008091896A (ja) * 2006-09-29 2008-04-17 Korea Electronics Telecommun インバータ
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置

Family Cites Families (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58191461A (ja) * 1982-05-04 1983-11-08 Toshiba Corp 半導体装置の製造方法
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63301565A (ja) * 1987-05-30 1988-12-08 Matsushita Electric Ind Co Ltd 薄膜集積回路
JPH02156676A (ja) 1988-12-09 1990-06-15 Fuji Xerox Co Ltd 薄膜半導体装置
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JPH0682823A (ja) 1992-09-01 1994-03-25 Sharp Corp 論理・駆動回路およびその製造方法
JPH06202156A (ja) 1992-12-28 1994-07-22 Sharp Corp ドライバーモノリシック駆動素子
JPH06151307A (ja) 1993-06-11 1994-05-31 Sanyo Electric Co Ltd 薄膜トランジスタ回路装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10290012A (ja) 1997-04-14 1998-10-27 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方法
JPH1184418A (ja) 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
JPH11163362A (ja) 1997-12-02 1999-06-18 Toshiba Corp 薄膜トランジスタの製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4597295B2 (ja) 1998-12-25 2010-12-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
EP1017108B1 (en) 1998-12-25 2009-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices and methods of manufacturing the same
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4963140B2 (ja) * 2000-03-02 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
US6828587B2 (en) 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6549071B1 (en) 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG160191A1 (en) 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP4069648B2 (ja) 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
JP2003280034A (ja) 2002-03-20 2003-10-02 Sharp Corp Ｔｆｔ基板およびそれを用いる液晶表示装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003309266A (ja) 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100870522B1 (ko) 2002-09-17 2008-11-26 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
CN1293632C (zh) * 2003-01-10 2007-01-03 统宝光电股份有限公司 薄膜晶体管阵列及其驱动电路结构
JP4314843B2 (ja) 2003-03-05 2009-08-19 カシオ計算機株式会社 画像読取装置及び個人認証システム
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US8101467B2 (en) 2003-10-28 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same, and liquid crystal television receiver
CN100451797C (zh) 2003-11-14 2009-01-14 株式会社半导体能源研究所 显示装置及其制造法
KR101019045B1 (ko) 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
KR20050104800A (ko) * 2004-04-29 2005-11-03 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4574261B2 (ja) * 2004-07-16 2010-11-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4906039B2 (ja) * 2004-08-03 2012-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4754918B2 (ja) * 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7427776B2 (en) 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US8003449B2 (en) * 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
CN101060139A (zh) 2006-04-17 2007-10-24 三星电子株式会社 非晶氧化锌薄膜晶体管及其制造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007316104A (ja) * 2006-05-23 2007-12-06 Casio Comput Co Ltd 表示装置
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101217555B1 (ko) 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
KR20080017965A (ko) 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP2007027773A (ja) * 2006-08-28 2007-02-01 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
CN101174038B (zh) * 2006-11-01 2010-05-26 群康科技(深圳)有限公司 液晶显示器
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
TWI331401B (en) * 2007-04-12 2010-10-01 Au Optronics Corp Method for fabricating a pixel structure and the pixel structure
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
KR20230106737A (ko) 2008-10-03 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치를 구비한 전자기기
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101785887B1 (ko) 2008-11-21 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06160904A (ja) * 1992-11-26 1994-06-07 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
JPH0915641A (ja) * 1995-06-29 1997-01-17 Nec Corp アクティブマトリクス液晶表示装置
JP2002169181A (ja) * 2000-12-04 2002-06-14 Toshiba Corp 液晶表示装置
JP2004349583A (ja) * 2003-05-23 2004-12-09 Sharp Corp トランジスタの製造方法
JP2006179878A (ja) * 2004-11-26 2006-07-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007096055A (ja) * 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007220819A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2007299913A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2007318061A (ja) * 2006-05-26 2007-12-06 Korea Electronics Telecommun デュアルゲート有機トランジスタを用いたインバータ
JP2008085048A (ja) * 2006-09-27 2008-04-10 Canon Inc 半導体装置及び半導体装置の製造方法
JP2008091896A (ja) * 2006-09-29 2008-04-17 Korea Electronics Telecommun インバータ
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置

Also Published As

Publication number Publication date
KR20190057224A (ko) 2019-05-28
US20150053976A1 (en) 2015-02-26
TW201030924A (en) 2010-08-16
JP6309058B2 (ja) 2018-04-11
JP6031133B2 (ja) 2016-11-24
KR20100038161A (ko) 2010-04-13
TW201515178A (zh) 2015-04-16
US8344372B2 (en) 2013-01-01
JP2015128165A (ja) 2015-07-09
TWI538146B (zh) 2016-06-11
KR101981525B1 (ko) 2019-05-23
JP6391870B2 (ja) 2018-09-19
US20130126878A1 (en) 2013-05-23
JP2014082507A (ja) 2014-05-08
KR20140124740A (ko) 2014-10-27
US20100252826A1 (en) 2010-10-07
CN103928476A (zh) 2014-07-16
CN101714546A (zh) 2010-05-26
KR20170083004A (ko) 2017-07-17
JP5690911B2 (ja) 2015-03-25
TWI489608B (zh) 2015-06-21
JP2018139288A (ja) 2018-09-06
CN101714546B (zh) 2014-05-14
KR101528793B1 (ko) 2015-06-15
US9589988B2 (en) 2017-03-07
JP2011029579A (ja) 2011-02-10
KR102083782B1 (ko) 2020-03-03
US8907335B2 (en) 2014-12-09

Similar Documents

Publication Publication Date Title
JP6391870B2 (ja) 表示装置
JP6445111B2 (ja) 電子機器
JP6710256B2 (ja) 半導体装置
JP6258455B2 (ja) 表示装置
JP5775628B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180313

R150 Certificate of patent or registration of utility model

Ref document number: 6309058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250