CN102386236B - 半导体器件和用于制造该半导体器件的方法 - Google Patents

半导体器件和用于制造该半导体器件的方法 Download PDF

Info

Publication number
CN102386236B
CN102386236B CN201110317572.9A CN201110317572A CN102386236B CN 102386236 B CN102386236 B CN 102386236B CN 201110317572 A CN201110317572 A CN 201110317572A CN 102386236 B CN102386236 B CN 102386236B
Authority
CN
China
Prior art keywords
film transistor
thin
electrode
oxide semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110317572.9A
Other languages
English (en)
Other versions
CN102386236A (zh
Inventor
宫入秀和
长多刚
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42116611&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN102386236(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102386236A publication Critical patent/CN102386236A/zh
Application granted granted Critical
Publication of CN102386236B publication Critical patent/CN102386236B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Abstract

本发明名称为半导体器件和用于制造该半导体器件的方法。由于显示器具有更高的清晰度，像素、栅极线和信号线的数目增加。当栅极线和信号线的数目增加时，出现更高制造成本的问题，因为难以通过接合或类似方式安装包括用于驱动该栅极和信号线的驱动电路的IC芯片。像素部分和用于驱动该像素部分的驱动电路提供在相同衬底之上，并且该驱动电路的至少一部分包括使用氧化物半导体的薄膜晶体管，该氧化物半导体插入提供在氧化物半导体上面和下面的栅电极之间。因此，当像素部分和驱动器部分提供在相同衬底之上时，制造成本可以降低。

Description

半导体器件和用于制造该半导体器件的方法
技术领域
本发明涉及使用氧化物半导体的半导体器件和用于制造该半导体器件的方法。
背景技术
如在液晶显示器中典型见到的，在例如玻璃衬底等平板之上形成的薄膜晶体管使用非晶硅或多晶硅制造。使用非晶硅形成的薄膜晶体管具有低电场效应迁移率，但这样的晶体管可以在具有更大面积的玻璃衬底之上形成。在另一方面，使用晶体硅形成的薄膜晶体管具有高电场效应迁移率，但例如激光退火等结晶工艺是必需的并且这样的晶体管不是一直都适用于更大的玻璃衬底。
鉴于前述，注意力已经被吸引到薄膜晶体管使用氧化物半导体被形成所采用的技术，并且这样的晶体管应用于电子器件或光学器件。例如，专利文件1和专利文件2公开一项技术，薄膜晶体管借此使用氧化锌或In-Ga-Zn-O基氧化物半导体作为氧化物半导体膜制造，并且这样的晶体管用作图像显示器的开关元件或其类似物。
[参考文献]
[专利文件1]日本公开的专利申请号2007-123861
[专利文件2]日本公开的专利申请号2007-096055
发明内容
其中沟道形成区提供在氧化物半导体中的薄膜晶体管的电子场效应迁移率高于使用非晶硅的薄膜晶体管。该氧化物半导体膜可以通过溅射法或类似方法在300℃或更低的温度形成。它的制造工艺比使用多晶硅的薄膜晶体管更容易。
这样的氧化物半导体期望用于在玻璃衬底、塑料衬底或其类似物上形成薄膜晶体管，并且应用于例如液晶显示器、电致发光显示器或电子纸等显示器。
当显示器的显示区的大小增加时，像素的数目增加并且从而栅极线和信号线的数目增加。另外，由于显示器具有更高的清晰度，像素的数目增加并且从而栅极线和信号线的数目增加。当栅极线和信号线的数目增加时，难以通过接合或类似方式安装包括用于驱动栅极线和信号线的驱动电路的IC芯片，由此制造成本增加。
因此，目的是通过在用于驱动像素部分的驱动电路的至少一部分中采用使用氧化物半导体的薄膜晶体管来减少制造成本。
在用于驱动像素部分的驱动电路的至少一部分中采用使用氧化物半导体的薄膜晶体管的情况下，对于薄膜晶体管需要高动态特性(导通特性或频率特性(称为f特性))。另一个目的是提供具有高动态特性(导通特性)的薄膜晶体管并且提供实现高速操作的驱动电路。
另外，本发明的实施例的目的是提供半导体器件，对其提供其中氧化物半导体层用于沟道的高度可靠的薄膜晶体管。
栅电极提供在氧化物半导体层上面和下面以实现薄膜晶体管的可靠性和导通特性的改进。
此外，通过控制施加到上和下栅电极的栅极电压，可以控制阈值电压。该上和下栅电极可互相电连接以便具有相同的电势，或该上和下栅电极可连接到不同的布线以便具有不同的电势。例如，当阈值电压设置在0或接近0以降低驱动电压时，可以实现功耗的降低。备选地，当阈值电压设置为正时，薄膜晶体管可以起增强型晶体管的作用。此外备选地，当阈值电压设置为负时，薄膜晶体管可以起耗尽型晶体管的作用。
包括增强型晶体管和耗尽型晶体管的组合的逆变电路(在下文中，这样的电路称为EDMOS电路)可以用于驱动电路。该驱动电路至少包括逻辑电路部分和开关部分或缓冲器部分。该逻辑电路部分具有包括上文的EDMOS电路的电路结构。此外，大导通电流可以流动所借助的薄膜晶体管优选地用于开关部分或缓冲器部分。使用在氧化物半导体层上面和下面包括栅电极的薄膜晶体管或耗尽型晶体管。
具有不同结构的薄膜晶体管可以在相同的衬底上形成而没有大大增加步骤数。例如，使用在氧化物半导体层上面和下面包括栅电极的薄膜晶体管的EDMOS电路可形成以用于高速驱动的驱动电路，并且仅在氧化物半导体层下面包括栅电极的薄膜晶体管可用于像素部分。
注意在整个该说明书中，其阈值电压为正的n沟道TFT称为增强型晶体管，并且其阈值电压为负的n沟道TFT称为耗尽型晶体管。
提供在氧化物半导体层上面的栅电极的材料的示例包括从铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)选择的元素以及包含上文的元素中的任何元素作为它的成分的合金，并且可以使用任何导电膜而没有特定限制。此外，栅电极不限于包含上文的元素中的任何元素的单层结构，并且可以具有两层或更多层的堆叠结构。
作为提供在氧化物半导体层上面的栅电极的材料，可以使用与像素电极相同的材料(透明导电膜或其类似物可以在透射显示器的情况下使用)。例如，提供在氧化物半导体层上面的栅电极可以采用与用于形成像素电极(其电连接到像素部分中的薄膜晶体管)的步骤相同的步骤形成。因此，可以形成提供有在氧化物半导体层上面和下面的栅电极的薄膜晶体管而没有大大增加步骤数。另外，通过提供在氧化物半导体层上面的栅电极，在用于检查薄膜晶体管的可靠性的偏压-温度应力测试(在下文中，称为BT测试)中，在BT测试之前和之后之间的薄膜晶体管的阈值电压中的变化量可以减小。即，在氧化物半导体层上面的栅电极的提供可以提高可靠性。
在该说明书中公开的本发明的一个实施例是半导体器件，其包括：在绝缘表面之上的第一栅电极；在该第一栅电极之上的第一绝缘层；在该第一绝缘层之上的氧化物半导体层；在该氧化物半导体层之上的源电极和漏电极；覆盖该源电极和漏电极的第二绝缘层；在该第二绝缘层之上的第二栅电极，其中该氧化物半导体层具有厚度小于与该源电极或漏电极重叠的区域的厚度的区域，并且该第二绝缘层与氧化物半导体层中厚度较小的区域接触。
上文描述的结构可以实现上文描述的目的中的至少一个。
在上文描述的结构中，使第二栅电极的宽度大于第一栅电极的宽度，由此栅极电压可以从第二栅电极施加到整个氧化物半导体层。
备选地，在上文描述的结构中，当使第一栅电极的宽度小于第二栅电极的宽度时，与源电极和漏电极重叠的第一栅电极的面积减小，使得寄生电容可以减小。此外备选地，使第一栅电极的宽度大于氧化物半导体层中厚度较小的区域，同时使第二栅电极的宽度小于氧化物半导体层中厚度较小的区域，使得第二栅电极不与源电极或漏电极重叠以更多地减小寄生电容。
本发明的另一个实施例是半导体器件，其包括像素部分和驱动电路，该像素部分至少包括具有第一氧化物半导体层的第一薄膜晶体管，该驱动电路包括EDMOS电路，其至少包括具有第二氧化物半导体层的第二薄膜晶体管和具有第三氧化物半导体层的第三薄膜晶体管，并且该第三薄膜晶体管包括在该第三氧化物半导体层下面的第一栅电极和在该第三氧化物半导体层上面的第二栅电极。
在上文描述的结构中，当在像素部分中的第一薄膜晶体管电连接到像素电极并且该像素电极具有与驱动电路中的第二栅电极相同的材料时，可以制造该半导体器件而没有增加步骤数。
在上文描述的结构中，当在像素部分中的第一薄膜晶体管电连接到像素电极并且该像素电极用与驱动电路中的第二栅电极不同的材料形成时，例如当像素电极用透明导电膜形成并且第二栅电极用铝膜形成时，在驱动电路中的第二栅电极的电阻可以减小。
此外，提供所谓的双栅极结构，其中驱动电路的第三氧化物半导体层与第一栅电极重叠，其中第一绝缘层在其之间，并且也与第二栅电极重叠，其中第二绝缘层在其之间。
作为具有驱动电路的半导体器件，除液晶显示器之外，可以给出使用发光元件的发光显示器和使用电泳显示元件的显示器(其也称为电子纸)。
注意在该说明书中术语“显示器”意思是图像显示器、发光装置或光源(包括照明装置)。此外，“显示器”在它的类别中包括下列模块：包括附连的例如柔性印刷电路(FPC)、载带自动接合(TAB)带或载带封装(TCP)等连接器的模块；具有在其的末端提供有印刷线路板的TAB带或TCP的模块；以及具有通过玻璃上芯片(COG)法直接安装在显示元件上的集成电路(IC)的模块。
在使用发光元件的发光显示器中，多个薄膜晶体管包括在像素部分中，并且其中薄膜晶体管的栅电极电连接到另一个晶体管源极布线或漏极布线的部分包括在该像素部分中。
因为薄膜晶体管由于静电或类似物容易被击穿，用于保护驱动电路的保护电路优选提供在用于栅极线或源极线的相同衬底之上。该保护电路优选地用包括氧化物半导体的非线性元件形成。
在该说明书中使用的氧化物半导体是由InMO3(ZnO)m(m＞0)表示的薄膜，并且形成使用该薄膜作为半导体层的薄膜晶体管。注意M指示从Ga、Fe、Ni、Mn和Co选择的一个金属元素或多个金属元素。例如，在一些情况下M指示Ga；同时，在其他情况下M指示除Ga之外例如Ni或Fe等上文的金属元素(Ga和Ni或Ga和Fe)。此外，除包含为M的金属元素外，上文的氧化物半导体可包含Fe或Ni、另一个过渡金属元素或过渡金属的氧化物作为杂质元素。在该说明书中，该薄膜还称为In-Ga-Zn-O基非单晶膜。
该In-Ga-Zn-O基非单晶膜通过溅射法形成，并且在200℃至500℃(典型地300℃至400℃)加热10至100分钟。注意通过XRD分析观察到非晶结构作为分析的In-Ga-Zn-O基非单晶膜的晶体结构。
以In-Ga-Zn-O基非单晶膜作为典型的氧化物半导体是具有宽能隙(Eg)的材料；因此，即使两个栅电极提供在氧化物半导体层上面和下面，可以抑制截止电流的增加。
注意在本说明书中例如“第一”和“第二”等的序数为方便而使用并且不指示步骤的顺序和层的堆叠顺序。另外，在本说明书中的序数不指示明确说明本发明的特定名称。
通过在例如栅极线驱动电路或源极线驱动电路等外围电路或像素部分中使用插入提供在氧化物半导体上面和下面的两个栅电极之间的氧化物半导体形成薄膜晶体管，制造成本减少。
利用使用氧化物半导体(插入在在氧化物半导体上面和下面提供的两个栅电极之间)的薄膜晶体管，在BT测试中，可以减小在BT测试之前和之后之间的薄膜晶体管的阈值电压中的变化量。即，薄膜晶体管包括插入提供在氧化物半导体上面和下面的两个栅电极之间的氧化物半导体，由此薄膜晶体管的可靠性可以提高。
附图说明
在附图中：
图1A、1B和1C分别是图示实施例1的显示器的示例、实施例1的显示器的另一个示例和实施例1的显示器的另一个示例的剖视图；
图2A、2B和2C分别是实施例2的半导体器件的剖视图、等效电路图和顶视图；
图3A和3B是完整图示实施例3的显示器的框图；
图4是图示实施例3的显示器中的布线、输入端子等的设置的图；
图5是图示移位寄存电路的结构的框图；
图6是图示触发电路的示例的图；
图7是图示触发电路的布局视图(顶视图)的视图；
图8是图示用于示出移位寄存电路的操作的时序图的图；
图9A至9C是图示用于制造实施例4的半导体器件的方法的视图；
图10A至10C是图示用于制造实施例4的半导体器件的方法的视图；
图11是图示用于制造实施例4的半导体器件的方法的视图；
图12是图示用于制造实施例4的半导体器件的方法的视图；
图13是图示用于制造实施例4的半导体器件的方法的视图；
图14是图示实施例4的半导体器件的视图；
图15A、15B、15C和15D是图示实施例4的半导体器件的视图；
图16是图示实施例4的半导体器件的视图；
图17是图示实施例5的半导体器件的剖视图；
图18是图示实施例6的半导体器件的像素等效电路的图；
图19A至19C是图示实施例6的半导体器件的剖视图；
图20A和20B分别是图示实施例6的半导体器件的顶视图和剖视图；
图21A和21B是顶视图并且图21C是图示实施例7的半导体器件的剖视图；
图22是图示实施例7的半导体器件的剖视图；
图23A至23D是图示电子装置的示例的外视图；
图24A和24B分别是图示电视装置和数字相框的示例的外视图；
图25A和25B是图示移动电话的示例的外视图；以及
图26是图示实施例9的半导体器件的剖视图。
标号说明
100衬底；101栅电极；102栅极绝缘层；103氧化物半导体层；104a、104bn+层；105a、105b源或漏电极层；107保护绝缘层；108电容器布线；109氧化物半导体膜；110像素电极；111氧化物半导体膜；120连接电极；121第一端子；122第二端子；125接触孔；126接触孔；127接触孔；128透明导电膜；129透明导电膜；131抗蚀剂掩模；132导电膜；150第二端子；151第一端子；152栅极绝缘层；153连接端子；154保护绝缘膜；155透明导电膜；156电极；170第二薄膜晶体管；400衬底；401第一栅电极；402栅电极；403第一栅极绝缘层；404接触孔；405氧化物半导体层；407氧化物半导体层；409第一布线；410第二布线；411第三布线；412第二栅极绝缘层；430第一薄膜晶体管；431第二薄膜晶体管；432薄膜晶体管；433薄膜晶体管；470第二栅电极；471电极；472第一电极；473绝缘层；474第二电极；475发光层；476电极；581薄膜晶体管；583绝缘层；584绝缘层；585绝缘层；587第一电极层；588第二电极层；589球形颗粒；594空腔；595填料
具体实施方式
实施例将在下文描述。本发明不限于下文说明，并且本领域内技术人员容易理解实施模式和细节可以不同地改变而不偏离本发明的精神和范围。因此，本发明不应该解释为限于下文实施例中的描述。
实施例1
图1A图示其中用于驱动电路的第一薄膜晶体管430和用于像素部分的第二薄膜晶体管170提供在相同衬底之上的示例。注意图1A还是显示器的剖视图的示例。
像素部分和驱动电路在相同衬底之上形成。在像素部分中，采用矩阵形式设置的作为增强型晶体管的第二薄膜晶体管170每个用于到像素电极110的电压施加的接通/切断。设置在像素部分中的第二薄膜晶体管170使用氧化物半导体层103形成。至于第二薄膜晶体管的电特性，在栅极电压±20V下导通/截止比是109或更大；因此，显示对比度可以提高，并且此外漏电流是小的，由此可以实现低功耗驱动。该导通/截止比是导通电流对截止电流的比(Ion/Ioff)，并且Ion/Ioff的值越高，开关特性越好。从而，高导通/截止比有助于显示对比度的提高。注意导通电流是当晶体管处于导通状态时源电极和漏电极之间流动的电流。同时，截止电流是当晶体管处于截止状态时源电极和漏电极之间流动的电流。例如，在n沟道晶体管中，截止电流是当栅极电压低于晶体管的阈值电压时源电极和漏电极之间流动的电流。因此，增强型晶体管优选地用于像素部分以获得高对比度和低功耗驱动。
在驱动电路中，使用至少一个包括在氧化物半导体层405下面的第一栅电极401和在该氧化物半导体层405上面的第二栅电极470的薄膜晶体管430。第二栅电极470还可以叫做背栅电极。当该背栅电极形成时，在用于检查薄膜晶体管的可靠性的偏压温度应力测试(在下文中，称为BT测试)中，在BT测试之前和之后之间的薄膜晶体管的阈值电压中的变化量可以减小。
该薄膜晶体管430的结构参照图1A描述。提供在具有绝缘表面的衬底400之上的第一栅电极401用第一栅极绝缘层403覆盖，并且氧化物半导体层405提供在该第一栅极绝缘层403之上与第一栅电极401重叠。在氧化物半导体层405之上，提供第一布线409和第二布线410。氧化物半导体层405包括厚度小于充当源电极或漏电极并且与第一布线409和第二布线410重叠的区域的厚度的区域。第二栅极绝缘层412被提供以便在氧化物半导体层405中厚度较小的区域之上并且与其接触。此外，第二栅电极470提供在该第二栅极绝缘层412之上。
氧化物半导体层405例如使用其中In2O3∶Ga2O3∶ZnO＝1∶1∶1(In∶Ga∶Zn＝1∶1∶0.5)的靶通过溅射法以10sccm的氩气流率和5sccm的氧流率形成。另外，n+层406a提供在氧化物半导体层405和第一布线409之间，并且n+层406b提供在氧化物半导体层405和第二布线410之间。
在该实施例中，充当源区和漏区的n+层406a和406b是In-Ga-Zn-O基非单晶膜，其在不同于氧化物半导体层405的沉积条件的沉积条件下形成，并且是具有更低电阻的氧化物半导体层。例如，用以40sccm的氩气流率获得的氧化物半导体层形成的n+层406a和406b具有n型导电性和从0.01eV到0.1eV的激活能(ΔE)。注意在该实施例中，n+层406a和406b是In-Ga-Zn-O基非单晶膜，其至少包括非晶成分。在一些情况下，n+层406a和406b在非晶成分中包括晶粒(纳米晶)。包括在n+层406a和406b中的晶粒(纳米晶)的直径是大约1nm至10nm，典型地大约2nm至4nm。
此外，第一栅电极401和第二栅电极470可互相电连接以便具有相同的电势。当第一栅电极401和第二栅电极470具有相同的电势时，栅极电压可以从氧化物半导体层的上侧和下侧施加，使得在导通状态中流动的电流量可以增加。
此外，通过电连接用于将阈值电压偏移到负值的控制信号线到第一栅电极401或第二栅电极470，可以形成耗尽型TFT。
备选地，通过电连接用于将阈值电压偏移到正值的控制信号线到第一栅电极401或第二栅电极470，可以形成增强型TFT。
此外，对于用于驱动电路的两个薄膜晶体管的组合没有特定限制，并且可以采用包括一个栅电极的作为耗尽型TFT的薄膜晶体管和包括两个栅电极的作为增强型TFT的薄膜晶体管的组合。在该情况下，在像素部分中的薄膜晶体管具有其中栅电极提供在氧化物半导体层上面和下面的结构。
备选地，在像素部分中的薄膜晶体管可具有其中栅电极提供在氧化物半导体层上面和下面的结构，并且在驱动电路中的增强型TFT和耗尽型TFT可每个具有其中栅电极提供在氧化物半导体层上面和下面的结构。在该情况下，采用其中用于控制阈值电压的控制信号线电连接到上和下栅电极中的任一个并且该连接的栅电极控制阈值电压的结构。
注意在图1A中，第二栅电极470用与在像素部分中的像素电极110相同的材料形成(例如在透射液晶显示器中使用透明导电膜)，以便减少步骤数。然而，对于第二栅电极470没有特定限制。另外，图示其中第二栅电极470的宽度大于第一栅电极401的宽度并且也大于氧化物半导体层的宽度的示例；然而，对于第二栅电极470的宽度没有特定限制。注意第一栅电极401的宽度大于氧化物半导体层中厚度较小的区域的宽度。
图1B图示在第二栅电极的宽度和材料上不同于图1A的示例。此外，图1B还是显示器的示例，其中连接到有机发光元件或无机发光元件的第二薄膜晶体管170包括在像素部分中。
在图1B中，作为起薄膜晶体管432的第二栅电极的作用的电极471的材料，使用金属材料(从铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)选择的元素或包含上文描述的元素中的任何元素作为它的成分的合金)。在横截面中电极471的宽度小于图1A中第二栅电极470的宽度。此外，电极471的宽度小于氧化物半导体层的宽度。通过减小电极471的宽度，电极471与第一布线409和第二布线410的重叠面积(其中第二栅极绝缘层412在其之间)可以减小，使得寄生电容可以减小。注意在图1B中，电极471的宽度大于氧化物半导体层中厚度较小的区域的宽度。
发光元件至少包括第一电极472、发光层475和第二电极474。在图1B中，电极471用与在像素部分中的第一电极472相同的材料形成，例如使用铝或其类似物，以便减少步骤数；然而，对于电极471没有特定限制。此外，在图1B中，绝缘层473起用于将邻近像素的第一电极互相绝缘的分隔物的作用。
此外，图1C图示在第二栅电极的宽度和材料上不同于图1A的示例。在图1C中，作为起薄膜晶体管433的第二栅电极的作用的电极476的材料，使用金属材料(从铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)选择的元素或包含上文描述的元素中的任何元素作为它的成分的合金)。在横截面中第二栅电极的宽度小于图1B中的宽度。当该宽度仍然小于图1B中的宽度时，形成第二栅电极以便不与第一布线409和第二布线410重叠(其中第二栅极绝缘层412在其之间)是可能的，并且从而寄生电容可以进一步减小。在图1C中图示的电极476的宽度小于氧化物半导体中厚度较小的区域的宽度。在形成具有这样的小宽度的电极476中，优选执行使用湿法蚀刻或类似方法的工艺使得电极476的两端位于比抗蚀剂掩模的端部靠内的部分上。然而，在图1C中，因为使用不同于像素电极110的金属材料，增加多一个光刻工艺以形成电极476，并且需要多一个掩模。
通过对例如栅极线驱动电路或源极线驱动电路等外围电路或像素部分(其用于液晶显示器、发光显示器或电子纸)使用包括插入在氧化物半导体上面和下面的两个栅电极之间的氧化物半导体的薄膜晶体管，可以实现高速驱动或低功耗。此外，像素部分和驱动电路两者可以提供在相同的衬底之上而没有大大增加步骤数。通过在相同的衬底之上除像素部分外还提供各种电路，显示器的制造成本可以减少。
实施例2
尽管一个薄膜晶体管已经在实施例1中描述为驱动电路中的薄膜晶体管，使用两个n沟道薄膜晶体管形成驱动电路的逆变电路的示例将在下文在实施例2中描述。在图2A中图示的薄膜晶体管与在实施例1的图1A中图示的薄膜晶体管430相同；因此，相同的部件由相同的标号指示。
用于驱动像素部分的驱动电路使用逆变电路、电容器、电阻等形成。当逆变电路使用组合的两个n沟道TFT形成时，存在具有增强型晶体管和耗尽型晶体管的组合的逆变电路(在下文中，称为EDMOS电路)和具有两个增强型TFT的组合的逆变电路(在下文中，称为EEMOS电路)。
驱动电路的逆变电路的横截面结构在图2A中图示。注意在图2A至2C中图示的薄膜晶体管430和第二薄膜晶体管431是底栅极薄膜晶体管，并且是其中布线提供在半导体层之上且源区和漏区在其之间的薄膜晶体管的示例。
在图2A中，第一栅电极401和栅电极402提供在衬底400之上。第一栅电极401和栅电极402可以使用例如钼、钛、铬、钽、钨、铝、铜、钕或钪等金属材料或包含这些中任何金属作为它的主要成分的合金材料形成以具有单层结构或堆叠结构。
作为第一栅电极401和栅电极402的两层堆叠结构，例如其中钼层堆叠在铝层之上的两层堆叠结构、其中钼层堆叠在铜层之上的两层结构、其中氮化钛层或氮化钽层堆叠在铜层之上的两层结构或其中堆叠氮化钛层和钼层的两层结构是优选的。作为三层堆叠结构，钨层或氮化钨层、铝和硅的合金或铝和钛的合金、以及氮化钛层或钛层的堆叠层是优选的。
另外，在覆盖第一栅电极401和栅电极402的第一栅极绝缘层403之上，提供氧化物半导体层405和第二氧化物半导体层407。
第一布线409和第二布线410提供在氧化物半导体层405之上，并且第二布线410通过在第一栅极绝缘层403中形成的接触孔404直接连接到栅电极402。此外，第三布线411提供在第二氧化物半导体层407之上。
薄膜晶体管430包括第一栅电极401和与第一栅电极401重叠的氧化物半导体层405(且第一栅极绝缘层403在其之间)。第一布线409是负电压VDL施加到其的电力供应线(负电力供应线)。该电力供应线可是具有地电势的电力供应线(地电势电力供应线)。
此外，第二薄膜晶体管431包括栅电极402和与栅电极402重叠的第二氧化物半导体层407(其中第一栅极绝缘层403插入其之间)。第三布线411是正电压VDH施加到其的电力供应线(正电力供应线)。
另外，n+层408a提供在第二氧化物半导体层407和第二布线410之间，并且n+层408b提供在第二氧化物半导体层407和第三布线411之间。
此外，驱动电路的逆变电路的顶视图在图2C中图示。在图2C中，沿链线Z1-Z2获取的横截面对应于图2A。
此外，EDMOS电路的等效电路在图2B中图示。在图2A中图示的电路连接对应于在图2B中的，并且是其中薄膜晶体管430是增强型n沟道晶体管而第二薄膜晶体管431是耗尽型n沟道晶体管的示例。
在该实施例中，为了薄膜晶体管430可以充当增强型n沟道晶体管，第二栅极绝缘层412提供在氧化物半导体层405之上并且第二栅电极470提供在第二栅极绝缘层412之上使得薄膜晶体管430的阈值由施加到第二栅电极470的电压来控制。
此外，第二栅极绝缘层412还起覆盖第二氧化物半导体层407的保护层的作用。
注意其中第二布线410通过在第一栅极绝缘层403中形成的接触孔404直接连接到栅电极402的示例在图2A和2C中图示，但没有特定限制，连接电极可分开提供，由此电连接第二布线410和栅电极402。
此外，该实施例模式可以与实施例1自由结合。
实施例3
在实施例3中，显示器将参照框图等描述。
图3A图示有源矩阵液晶显示器的框图的示例。在图3A中图示的液晶显示器在衬底300之上包括：具有多个每个提供有显示元件的像素的像素部分301；控制连接到每个像素的栅电极的扫描线的扫描线驱动电路302；以及控制输入到选择的像素的视频信号的信号线驱动电路303。
图3B图示有源矩阵发光显示器的框图的示例。在图3B中图示的发光显示器在衬底310之上包括：具有多个每个提供有显示元件的像素的像素部分311；第一扫描线驱动电路312和第二扫描线驱动电路313，其中的每个控制连接到像素的栅电极的扫描线；以及控制输入到选择的像素的视频信号的信号线驱动电路314。在其中开关TFT和电流控制TFT的两个TFT(薄膜晶体管)设置在一个像素中的情况下，在图3B中图示的发光显示器中，输入到连接到开关TFT的栅电极的第一扫描线的信号在第一扫描线驱动电路312中产生，并且输入到连接到电流控制TFT的栅电极的第二扫描线的信号在第二扫描线驱动电路313中产生。注意也可采用其中输入到第一扫描线的信号和输入到第二扫描线的信号在一个扫描线驱动电路中产生的结构。备选地，例如，用于控制开关元件的操作的多个第一扫描线可提供在每个像素中，这取决于包括在开关元件中的TFT的数目。在该情况下，输入到该多个第一扫描线的所有信号可在一个扫描线驱动电路中产生，或可由多个扫描线驱动电路分别产生。
注意这里描述其中扫描线驱动电路302、第一扫描线驱动电路312、第二扫描线驱动电路313和信号线驱动电路303与314在显示器中形成的模式；然而，扫描线驱动电路302、第一扫描线驱动电路312或第二扫描线驱动电路313的一部分可使用例如IC等半导体器件安装。备选地，信号线驱动电路303或314的一部分可用例如IC等半导体器件安装。
图4是图示像素部分和保护电路之间的位置关系的图，其包括信号输入端子321、扫描线323、信号线324和非线性元件，它们构成显示器。像素部分327包括扫描线323和信号线324，其设置在具有绝缘表面的衬底320之上以便互相交叉。注意像素部分327对应于在图3A和3B中图示的像素部分301和像素部分311。
像素部分301通过多个信号线S1至Sm(没有图示)(其采用列设置并且从信号线驱动电路303延伸)连接到信号线驱动电路303，并且通过多个扫描线G1至Gn(没有图示)(其采用行设置并且从扫描线驱动电路302延伸)连接到扫描线驱动电路302。像素部分301包括多个像素(没有图示)，其通过信号线S1至Sm和扫描线G1至Gn采用矩形形式设置。然后，每个像素连接到信号线Sj(信号线S1至Sm中的任一个)和扫描线Gi(扫描线G1至Gn中的任一个)。
像素部分327包括采用矩形形式设置的多个像素328。像素328包括连接到扫描线323和信号线324的像素TFT329、存储电容器330和像素电极331。
像素结构这里图示其中存储电容器330的一个电极连接到像素TFT329并且的其的另一个电极连接到电容器线332的情况。此外，像素电极331充当驱动显示元件(液晶元件、发光元件、造影剂(电子墨水)或其类似物)的一个电极。这样的显示元件的另一个电极连接到公共端子333。
一些保护电路提供在像素部分327和信号线输入端子322之间。另外，其他保护电路提供在扫描线驱动电路和像素部分327之间。在该实施例中，多个保护电路被提供使得当由于静电或类似引起的浪涌电压施加到扫描线323、信号线324和电容器总线337时像素TFT329等不被击穿。因此，保护电路被形成使得当施加浪涌电压时电荷释放进入公共布线。
在该实施例中，图示其中保护电路334、保护电路335和保护电路336分别设置在扫描线323侧上、信号线324侧上和在电容器总线337侧上的示例。注意保护电路的设置位置不限于此。另外，在其中扫描线驱动电路没有使用例如IC等半导体器件安装的情况下，保护电路334不必提供在扫描线323侧上。
通过对这些电路使用在实施例1或实施例2中描述的TFT，可以获得下列优势。
驱动电路粗略分成逻辑电路部分和开关部分或缓冲器部分。提供在逻辑电路部分中的TFT优选地具有其中控制阈值电压可以控制的结构。在另一方面，提供在开关部分或缓冲器部分中的TFT优选地具有大导通电流。通过提供包括在实施例1或实施例2中描述的TFT的驱动电路，提供在逻辑电路部分中的TFT的阈值电压可以控制，并且提供在开关部分或缓冲器部分中的TFT的导通电流可以增加。此外，在实施例1或实施例2中描述的TFT有助于减小由驱动电路占用的面积并且使框架变窄。
在下文描述包括在扫描线驱动电路中的移位寄存电路。在图5中图示的移位寄存电路包括多个触发电路351、控制信号线352、控制信号线353、控制信号线354、控制信号线355、控制信号线356和复位线357。
如在图5的移位寄存电路中图示的，在触发电路351中，起始脉冲SSP通过控制信号线352输入到第一级的输入端子IN，并且前级的触发电路351的输出信号端子Sout连接到下一级的输入端子IN。此外，第N级(N是自然数)复位端子RES通过复位线357连接到第(N+3)级的触发电路的输出信号端子Sout。当假定第一时钟信号CLK1通过控制信号线353输入到第N级的触发电路351的时钟端子CLK时，第二时钟信号CLK2通过控制信号线354输入到第(N+1)级的触发电路351的时钟端子CLK。第三时钟信号CLK3通过控制信号线355输入到第(N+2)级的触发电路351的时钟端子CLK。第四时钟信号CLK4通过控制信号线356输入到第(N+3)级的触发电路351的时钟端子CLK。然后第一时钟信号CLK1通过控制信号线353输入到第(N+4)级的触发电路351的时钟端子CLK。另外，第N级的触发电路351从栅极输出端子Gout输出第N级的触发电路的输出SRoutN。
注意触发电路351和电源与电力供应线之间的连接没有图示；然而，每个触发电路351通过电力供应线被供应电力供应电势Vdd和电力供应电势GND。
注意在该说明书中描述的电力供应电势对应于当参考电势是0V时的电势差。因此，电力供应电势也称为电力供应电压，或在一些情况下电力供应电压称为电力供应电势。
注意在该说明书中，“A和B互相连接”的描述除其中A和B互相直接连接的情况外还包括其中A和B互相电连接的情况。这里，“A和B互相电连接”的描述包括下列情况：当具有任何电功能的物体存在于A和B之间时，A和B通过该物体具有大致上相同的电势。具体地，“A和B互相电连接”的描述包括其中A和B根据电路操作被认为是具有大致上相同的电势的情况，例如其中A和B通过例如TFT等开关元件连接并且通过开关元件的电传输引起A和B具有大致上相同的电势的情况，其中A和B通过电阻连接并且在电阻的两端产生的电势之间的电势差不影响包括A和B的电路的操作的情况等。
接着，图6图示包括在图5中图示的移位寄存电路中的触发电路351的一个模式。在图6中图示的触发电路351包括逻辑电路部分361和开关部分362。逻辑电路部分361包括TFT363至368。此外，开关部分362包括TFT369至372。注意逻辑电路部分是用于响应于从外部输入的信号切换输入到开关部分(其是下一级中的电路)的信号的电路。另外，开关部分是用于响应于从外部和控制电路部分输入的信号切换TFT(其起开关的作用)的导通/关断，并且用于输出取决于TFT的大小和结构的电流的电路。
在触发电路351中，输入端子IN连接到TFT364的栅极端子和TFT367的栅极端子。复位端子RES连接到TFT363的栅极端子。时钟端子CLK连接到TFT369的第一端子和TFT371的第一端子。电力供应电势Vdd通过其供应的电力供应线连接到TFT364的第一端子，以及TFT366的栅极端子和第二端子。电力供应电势GND通过其供应的电力供应线连接到TFT363的第二端子，TFT365的第二端子、TFT367的第二端子、TFT368的第二端子、TFT370的第二端子和TFT372的第二端子。此外，TFT363的第一端子、TFT364的第二端子、TFT365的第一端子、TFT368的栅极端子、TFT369的栅极端子和TFT371的栅极端子互相连接。TFT366的第一端子连接到TFT365的栅极端子、TFT367的第一端子、TFT368的第一端子、TFT370的栅极端子和TFT372的栅极端子。另外，栅极输出端子Gout连接到TFT369的第二端子和TFT370的第一端子。输出信号端子Sout连接到TFT371的第二端子和TFT372的第一端子。
注意这里描述其中TFT363至372都是n沟道TFT的情况。
注意TFT是具有栅极、漏极和源极的至少三个端子的元件，并且具有在漏区和源区之间的沟道形成区。电流可以流过漏区、沟道形成区和源区。这里，源极和漏极在一些情况下可互相交换，取决于TFT的结构、操作条件或类似的；因此，难以确定源极是哪个或漏极是哪个。因此，在一些情况下，起源极和漏极作用的区域不分别称为源极和漏极，而称为例如第一端子和第二端子。在这样的情况下，起栅极作用的端子称为栅极端子。
接着，图7图示在图6中图示的触发电路351的布局视图的示例。
图7的触发电路包括电力供应电势Vdd通过其供应的电力供应线381、复位线382、控制信号线353、控制信号线354、控制信号线355、控制信号线356、控制信号线383、电力供应电势GND通过其供应的电力供应线384、逻辑电路部分361和开关部分362。逻辑电路部分361包括TFT363至368。开关部分362包括TFT369至372。在图7中，还图示连接到栅极输出端子Gout的布线和连接到输出信号端子Sout的布线。
图7图示半导体层385、第一布线层386、第二布线层387、第三布线层388和接触孔389。注意第一布线层386可用栅电极层形成，第二布线层387可用TFT的源和漏电极层形成，并且第三布线层388可用像素部分中的像素电极层形成。然而，没有限制于该示例，第三布线层388可形成为不同于例如像素电极层的层。
注意在图7中的电路元件之间的连接如在图6中图示的。注意图7图示第一时钟信号输入到其的触发电路；因此，没有图示到控制信号线354至356的连接。
在图7的触发电路的布局视图中，通过控制包括在逻辑电路部分361中的TFT366或TFT367的阈值电压，可以形成EDMOS电路373。典型地，形成其中TFT366是耗尽型而TFT367是增强型的EDMOS电路373，并且包括在开关部分362中的TFT369至372是双栅极TFT或耗尽型TFT。注意在图6中，在EDMOS电路373中的TFT366和TFT367在耗尽型TFT的栅电极的连接位置上不同于在图2A至2C中图示的EDMOS电路中的TFT。
TFT366或TFT367被形成以便成为双栅极TFT并且背栅电极的电势被控制，使得可以形成耗尽型TFT或增强型TFT。
在图7中，用于控制TFT366的阈值电压的具有与背栅电极相同电势的控制信号线390分别被提供以形成耗尽型。TFT366是双栅极TFT，并且背栅电极的电势不同于电力供应线381(施加于栅电极的电力供应电势Vdd通过其而被供应)的电势。
图7图示其中TFT369至372是双栅极TFT并且背栅电极和栅电极具有相同电势的示例，并且背栅电极中的每个的电势是与电力供应线(施加于栅电极的电力供应电势Vdd通过其而被供应)的电势相同的电势。
采用该方式，设置在显示器的像素部分和驱动电路中的TFT可以仅使用其中使用氧化物半导体层的n沟道TFT形成。
此外，在逻辑电路部分361中的TFT366是用于响应于电力供应电势Vdd供应电流的TFT。TFT366形成为双栅极TFT或耗尽型TFT以增加流动电流，由此可以实现TFT的小型化而没有降低性能。
此外，在包括在开关部分362中的TFT中，在TFT中流动的电流量可以增加并且导通/关断的切换可以高速执行；因此由TFT占用的面积可以减小而没有降低性能。因此，由包括TFT的电路占用的面积也可以减小。注意在开关部分362中的TFT369至372可形成为双栅极TFT使得半导体层385插入第一布线层386和第三布线层388之间，如在图中图示的。
双栅极TFT每个具有其中半导体层385插入第一布线层386和第三布线层388(其通过接触孔389互相连接而具有相同电势)之间的结构的示例在图7中图示。然而，没有特定限制；例如，可采用其中对第三布线层388单独提供控制信号线以独立于第一布线层386控制第三布线层388的电势的结构。
注意在图7中图示的触发电路的布局视图中，TFT363至372的沟道形成区的形状可是U形(反向的C形或马蹄形)。另外，尽管在图7中所有TFT具有相同大小，连接到输出信号端子Sout或栅极输出端子Gout的每个TFT的大小可根据后续级的负载量视情况改变。
接着，在图5中图示的移位寄存电路的操作参照在图8中图示的时序图描述。图8图示起始脉冲SSP和第一到第四时钟信号CLK1至CLK4(其分别供应给在图5中图示的控制信号线353至356)，以及从第一至第五级的触发电路的输出信号端子Sout输出的Sout1至Sout5。注意在图8的描述中，使用在图6和图7中指示相应元件的标号。
注意图8是其中包括在触发电路中的每个TFT是n沟道TFT的情况的时序图。此外，如图示的，第一时钟信号CLK1从第四时钟信号CLK4偏移1/4波长(由点线划分的部分)。
首先，在周期T1中，起始脉冲SSP以H电平输入到第一级的触发电路，并且逻辑电路部分361将开关部分中的TFT369和371导通并且将TFT370和372关断。此时，因为第一时钟信号CLK1处于L电平，Sout1处于L电平。
注意在周期T1中，信号没有输入到第二和后续级的触发电路的IN端子，使得触发电路输出L电平而没有操作。注意该描述假定移位寄存电路的每个触发电路在初始状态输出L电平而做出。
接着，在周期T2中，逻辑电路部分361采用与周期T1相似的方式控制第一级的触发电路中的开关部分362。在周期T2中，第一时钟信号CLK1处于H电平，并且从而Sout1处于H电平。此外，在周期T2中，Sout1以H电平输入到第二级的触发电路的IN端子，并且逻辑电路部分361将开关部分中的TFT369和371导通并且将TFT370和372关断。此时，因为第二时钟信号CLK2处于L电平，Sout2处于L电平。
注意在周期T2中，信号没有输入到第三和后续级的触发电路的IN端子，使得触发电路输出L电平而没有操作。
接着，在周期T3，逻辑电路部分361控制开关部分362使得在第一级的触发电路中保持周期T2的状态。因此，在周期T3中，第一时钟信号CLK1处于H电平，并且Sout1处于H电平。此外，在周期T3中，逻辑电路部分361采用与周期T2相似的方式控制第二级的触发电路中的开关部分362。在周期T3中，因为第二时钟信号CLK2处于H电平，Sout2处于H电平。另外，在周期T3中，Sout2以H电平输入到第三级的触发电路的IN端子，并且逻辑电路部分361将开关部分中的TFT369和371导通并且将TFT370和372关断。此时，第三时钟信号CLK3处于L电平，并且从而Sout3处于L电平。
注意在周期T3中，信号没有输入到第四和后续级的触发电路的IN端子，使得触发电路输出L电平而没有操作。
接着，在周期T4，逻辑电路部分361控制开关部分362使得在第一级的触发电路中保持周期T3的状态。因此，在周期T4中，第一时钟信号CLK1处于L电平，并且Sout1处于L电平。此外，在周期T4中，逻辑电路部分361控制开关部分362使得在第二级的触发电路中保持周期T3的状态。因此，在周期T4中，第二时钟信号CLK2处于H电平，并且Sout2处于H电平。另外，在周期T4中，逻辑电路部分361采用与周期T3相似的方式控制第三级的触发电路中的开关部分362。在周期T4中，因为第三时钟信号CLK3处于H电平，Sout3处于H电平。在周期T4中，Sout3以H电平输入到第四级的触发电路的IN端子，并且逻辑电路部分361将开关部分362中的TFT369和371导通并且将TFT370和372关断。此时，因为第四时钟信号CLK4处于L电平，Sout4处于L电平。
注意在周期T4中，信号没有输入到第五和后续级的触发电路的IN端子，使得触发电路输出L电平而没有操作。
接着，在周期T5，逻辑电路部分361控制开关部分362使得在第二级的触发电路中保持周期T3的状态。因此，在周期T5中，第二时钟信号CLK2处于L电平，并且Sout2处于L电平。此外，在周期T5中，逻辑电路部分361控制开关部分362使得在第三级的触发电路中保持周期T4的状态。因此，在周期T5中，第三时钟信号CLK3处于H电平，并且Sout3处于H电平。另外，在周期T5中，逻辑电路部分361采用与周期T4相似的方式控制第四级的触发电路中的开关部分362。在周期T5中，因为第四时钟信号CLK4处于H电平，Sout4处于H电平。第五和后续级的触发电路具有与第一至第四级的触发电路的相似的布线连接和要输入的信号的时序；因此，省略其的描述。
如在图5的移位寄存电路中图示的，Sout4也起第一级的触发电路的复位信号的作用。在周期T5，Sout4处于H电平并且该信号输入到第一级的触发电路的复位端子RES。当复位信号输入时，在开关部分362中的TFT369和371关断并且TFT370和372导通。然后，第一级的触发电路的Sout1输出L电平直到下一个起始脉冲SSP输入。
通过上文描述的操作，在第二和后续级的触发电路中，逻辑电路部分也基于从后续级的触发电路输出的复位信号而被复位。如由Sout1至5示出的，可以形成其中输出具有偏移1/4时钟信号的波长的波形的信号的移位寄存电路。
当触发电路具有其中具有增强型TFT和耗尽型TFT的组合的EDMOS电路提供在逻辑电路部分中并且双栅极TFT提供在开关部分中的结构时，在包括在逻辑电路部分361中的TFT中流动的电流量可以增加并且由TFT占用的面积并且此外由包括该TFT的电路占用的面积可以减小而没有降低性能。此外，在包括在开关部分362中的TFT中，在TFT中流动的电流量可以增加并且导通/截止的切换可以高速执行；因此由TFT占用的面积并且此外由包括该TFT电路占用的面积可以减小而没有降低性能。因此，可以获得显示器的更窄框架、缩小化、高性能。
此外，锁存电路、电平转移电路或类似物可以提供在图3A和3B中图示的信号线驱动电路中。缓冲器部分提供在最后一级，信号由此从信号线驱动电路传送到像素部分，并且放大的信号从信号线驱动电路传送到像素部分。从而，当具有大导通电流的TFT(典型地双栅极TFT或耗尽型TFT)提供在缓冲器部分中时，TFT的面积可以减小并且由信号线驱动电路占用的面积可以减小。因此，可以获得显示器的窄框架、缩小化和高性能。注意因为高速操作对于作为信号线驱动电路的部分的移位寄存器是必需的，移位寄存器优选地通过使用IC或其类似物安装在显示器上。
另外，该实施例可以与实施例1或实施例2自由结合。
实施例4
在实施例4中，用于制造包括在实施例1中描述的第二薄膜晶体管170的显示器的方法将参照图9A至9C、图10A至10C、图11、图12、图13、图14、图15A、15B、15C与15D以及图16描述。
在图9A中，钡硼硅酸盐玻璃、铝硼硅酸盐玻璃或其类似物的玻璃衬底可以用作具有透光性质的衬底100。
接着，在导电层在衬底100的整个表面之上形成后，抗蚀剂掩模通过第一光刻步骤形成。然后，多余的部分通过蚀刻去除，由此形成布线和电极(包括栅电极101的栅极布线、电容器布线108和第一端子121)。此时，执行蚀刻使得栅电极101的至少端部分是锥形的。在该阶段的剖视图在图9A中图示。注意图11是在该阶段的顶视图。
包括栅电极101的栅极布线、电容器布线108和在端子部分中的第一端子121可取地用例如铝(Al)或铜(Cu)等低阻导电材料形成。然而，铝自身具有低耐热性、容易腐蚀等劣势；从而，它与具有耐热性的导电材料组合使用。作为具有耐热性的导电材料，使用从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)选择的元素、包含这些元素中的任何元素作为它的成分的合金、包含这些元素中的任何元素的组合的合金膜或包含这些元素中的任何元素作为它的成分的氮化物是可能的。
然后，栅极绝缘层102在栅电极101之上完全形成。栅极绝缘层102通过溅射法或类似方法形成到50nm至400nm的厚度。当优先考虑薄膜晶体管的良率时，栅极绝缘层102的厚度优选地是大的。
例如，作为栅极绝缘层102，氧化硅膜通过溅射法形成到100nm的厚度。不用说栅极绝缘层102不限于这样的氧化硅膜，并且例如氧氮化硅膜、氮化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氧化钽膜等另一个绝缘膜可用于形成单层结构或堆叠结构。当氧氮化硅膜、氮化硅膜或其类似物用作栅极绝缘层102时，可以防止来自玻璃衬底的杂质(例如钠)扩散进入稍后将形成的氧化物半导体。
注意粘附到栅极绝缘层的表面的灰尘优选地在形成氧化物半导体膜之前通过反向溅射(其中等离子体通过引入氩气产生)去除。另外，氮、氦或其类似物可代替氩气氛使用。备选地，反向溅射可在添加氧、氢、N2O等的氩气氛中实行。仍然备选地，它可在添加Cl2、CF4等的氩气氛中实行。
接着，第一氧化物半导体膜(在该实施例中第一In-Ga-Zn-O基非单晶膜)在栅极绝缘层102之上形成。在等离子体处理后没有暴露于空气的情况下所形成的该第一In-Ga-Zn-O基非单晶膜可以避免灰尘或水汽附着到栅极绝缘层和半导体膜之间的界面的问题。这里，In-Ga-Zn-O基非单晶膜在下列条件下在氩气氛或氧气氛中形成，该条件是靶是具有8英寸的直径的包括In(铟)、Ga(镓)和Zn(锌)(In2O3∶Ga2O3∶ZnO＝1∶1∶1)的氧化物半导体靶，衬底和靶之间的距离设置在170mm，压强设置在0.4Pa，并且直流(DC)电力供应设置在0.5kW。注意脉冲直流(DC)电力供应是优选的，因为可以减少灰尘并且膜厚度可以是均匀的。第一In-Ga-Zn-O基非单晶膜的厚度设置成从5nm至200nm。第一In-Ga-Zn-O基非单晶膜的厚度在该实施例中是100nm。
接着，第二氧化物半导体膜(在该实施例中第二In-Ga-Zn-O基非单晶膜)在不暴露于空气的情况下通过溅射法形成。这里，溅射沉积在下列条件下执行：其中靶包括以1∶1∶1(＝In2O3∶Ga2O3∶ZnO)的比例的氧化铟(In2O3)、氧化镓(Ga2O3)和氧化锌(ZnO)，沉积腔中的压强设置在0.4Pa，电功率设置在500W，沉积温度设置在室温，并且氩气流率设置在40sccm。尽管有意使用In2O3∶Ga2O3∶ZnO＝1∶1∶1的靶，在一些情况下获得在紧接膜形成后的包括具有1nm至10nm的大小的晶粒的In-Ga-Zn-O基非单晶膜。可以说晶粒存在或不存在的控制和晶粒的密度和晶粒的直径在1nm至10nm内的调节可以通过视情况调节反应溅射的沉积条件，例如靶组成比、沉积压强(0.1Pa至2.0Pa)、电功率(250W至3000W：8英寸Φ)、温度(室温至100℃)或类似的来进行。第二In-Ga-Zn-O基非单晶膜的厚度设置成从5nm至20nm。不用说，包括在膜中的晶粒的大小不超过膜厚度。在该实施例中，第二In-Ga-Zn-O基非单晶膜具有5nm的厚度。
第一In-Ga-Zn-O基非单晶膜在与第二In-Ga-Zn-O基非单晶膜不同的条件下形成。例如，如与在第二In-Ga-Zn-O基非单晶膜的沉积条件中的氧气流率和氩气流率比较，在第一In-Ga-Zn-O基非单晶膜的沉积条件中的氧气流率增加。具体地，第二In-Ga-Zn-O基非单晶膜在稀有气体(例如氩或氦等)气氛(或包括10％或更少的氧和90％或更多的氩的气体)中形成，而第一In-Ga-Zn-O基非单晶膜在氧气氛(或氧气流率等于或大于氩气流率)中形成。
第二In-Ga-Zn-O基非单晶膜可在与之前执行反向溅射的腔相同的腔中形成，或可在与之前执行反向溅射的腔不同的腔中形成。
溅射的示例包括RF溅射(其中高频电源用于溅射电源)、DC溅射和脉冲DC溅射(其中偏压采用脉冲方式施加)。
另外，还存在多源溅射设备，其中可以设置多个不同材料的靶。利用该多源溅射设备，不同材料的膜可以在相同的腔中沉积以堆叠，或多种材料可以在相同的腔中同时通过放电沉积。
另外，存在在腔内提供有磁体系统并且用于磁控溅射的溅射设备，和其中使用用微波产生的等离子体而不使用辉光放电的用于ECR溅射的溅射设备。
此外，作为通过溅射的沉积方法，还存在其中靶物质和溅射气体成分在沉积期间互相化学反应以形成其的薄化合物膜的反应溅射，以及其中电压在沉积期间也施加于衬底的偏压溅射。
接着，执行第二光刻步骤以形成抗蚀剂掩模，并且蚀刻第一In-Ga-Zn-O基非单晶膜和第二In-Ga-Zn-O基非单晶膜。这里，多余的部分通过使用ITO07N(由KANTOCHEMICAL有限公司制造)湿法蚀刻去除，由此形成作为第一In-Ga-Zn-O基非单晶膜的氧化物半导体膜109和作为第二In-Ga-Zn-O基非单晶膜的氧化物半导体膜111。注意该蚀刻步骤可是干法蚀刻而不限于湿法蚀刻。在该阶段的剖视图在图9B中图示。注意图12是该阶段的顶视图。
接着，实行第三光刻步骤以形成抗蚀剂掩模，并且多余的部分通过蚀刻去除以形成接触孔，其达到用与栅电极层相同的材料制成的电极层或布线。该接触孔被提供用于与稍后将形成的导电膜直接连接。例如，在驱动电路部分中，当其栅电极层直接与源或漏电极层接触的薄膜晶体管或形成电连接到端子部分的栅极布线的端子时形成接触孔。在该实施例中，描述通过第三光刻步骤形成接触孔用于与稍后将形成的导电膜直接连接的示例，但没有特定限制并且达到栅电极层的接触孔可稍后在与用于与像素电极连接的接触孔相同的工艺中形成，并且电连接可使用与像素电极相同的材料来执行。在其中电连接使用与像素电极相同的材料执行的情况下，可以减少一个掩模。
然后，用金属材料形成的导电膜132通过溅射法或真空蒸发法在氧化物半导体膜109和氧化物半导体膜111之上形成。在该阶段的剖视图在图9C中图示。
作为导电膜132的材料，存在从Al、Cr、Ta、Ti、Mo和W选择的元素、包含这些元素中的任何元素作为它的成分的合金、包含这些元素中的任何元素的组合的合金等。如果在200℃至600℃执行热处理，导电膜优选地具有足够耐受该热处理的耐热性。因为铝自身具有低耐热性、容易腐蚀等劣势，它与具有耐热性的导电材料组合使用。作为与铝组合的具有耐热性的导电材料，使用从钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)选择的元素、包含这些元素中的任何元素作为它的成分的合金、包含这些元素中的任何元素的组合的合金或包含这些元素中的任何元素作为它的成分的氮化物是可能的。
这里，导电膜132具有钛膜的单层结构。导电膜132还可具有其中钛膜堆叠在铝膜上的两层结构。备选地，导电膜132可具有其中钛(Ti)膜、含钕(Nd)的铝膜(Al-Nd膜)和钛(Ti)膜按顺序堆叠的三层结构。此外备选地，导电膜132可具有含硅铝膜的单层结构。
接着，执行第四光刻步骤以形成抗蚀剂掩模131，并且多余的部分通过蚀刻去除以形成源和漏电极层105a和105b、充当源和漏区的n+层104a和104b以及连接电极120。该蚀刻步骤通过湿法蚀刻或干法蚀刻执行。例如，当铝膜或铝合金膜用作导电膜132时，湿法蚀刻可以使用其中混合磷酸、醋酸、和硝酸的溶液执行。这里，使用氨过氧化氢混合物(过氧化氢∶氨∶水＝5∶2∶2)，用钛(Ti)制作的导电膜132被湿法蚀刻以形成源和漏电极层105a和105b，并且氧化物半导体膜111被湿法蚀刻以形成n+层104a和104b。在该蚀刻步骤中，氧化物半导体膜109的暴露区域部分地蚀刻成氧化物半导体层103。采用该方式，在n+层104a和104b之间的氧化物半导体层103的沟道区是厚度较小的区域。在图10A中，源和漏电极层105a和105b以及n+层104a和104b通过蚀刻的形成使用氨过氧化氢混合物同时实行；因此，源和漏电极层105a和105b的端部与n+层104a和104b的端部对齐，使得端部是连续的。另外，湿法蚀刻允许层被各向同性地蚀刻，使得源和漏电极层105a和105b的端部从抗蚀剂掩模131凹陷。通过上文的步骤，可以形成包括氧化物半导体层103作为它的沟道形成区的第二薄膜晶体管170。在该阶段的剖视图在图10A中图示。注意图13是该阶段的顶视图。
然后，热处理优选地在200℃至600℃、并且典型地300℃至500℃执行。这里，在350℃一小时的热处理在氮气氛中的炉中执行。该热处理器牵涉在In-Ga-Zn-O基非单晶膜中原子水平的重排。在该步骤中的热处理器(包括光亮退火)是重要的，因为抑制载流子移动的应变可以释放。注意对于热处理的时间没有特定限制，并且热处理可在第二In-Ga-Zn-O基非单晶膜沉积后的任何时间执行，例如在像素电极形成后。
此外，氧化物半导体层103的暴露的沟道形成区可受到氧自由基处理，使得可以获得常关断薄膜晶体管。另外，自由基处理可以修复由于氧化物半导体层103的蚀刻引起的损伤。自由基处理优选地在O2或N2O的气氛和优选地每个含氧的N2、He或Ar的气氛中执行。自由基处理还可在其中Cl2和/或CF4添加到上文的气氛的气氛中执行。注意自由基处理优选地在没有施加偏压的情况下执行。
在第四光刻步骤中，用与源和漏电极层105a和105b相同的材料制成的第二端子122留在端子部分中。注意第二端子122电连接到源极布线(源极布线包括源和漏电极层105a和105b)。
另外，在端子部分中，连接电极120通过在栅极绝缘膜中形成的接触孔直接连接到端子部分的第一端子121。注意尽管这里没有示出，驱动电路的薄膜晶体管的源极或漏极布线通过与上文描述的步骤相同的步骤直接连接到栅电极。
此外，通过使用具有多个厚度(典型地为两个不同的厚度)的区域的抗蚀剂掩模(其使用多级灰度掩模形成)，可以减少抗蚀剂掩模的数目，导致简化的工艺和更低的成本。
接着，去除抗蚀剂掩模131，并且保护绝缘层107形成以覆盖第二薄膜晶体管170。对于保护绝缘层107，可以使用氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氧化钽膜和/或类似的(其通过溅射法或类似方法获得)的单层或堆叠层。在驱动电路的一部分中的薄膜晶体管中，保护绝缘层107起第二栅极绝缘层的作用并且第二栅电极在其之上形成。保护绝缘层107具有50nm至400nm的厚度。当优先考虑薄膜晶体管的良率时，保护绝缘层107的厚度优选是大的。此外，当氧氮化硅膜、氮化硅膜或其类似物用作保护绝缘层107时，可以防止由于一些原因在保护绝缘层107形成后附着的杂质(例如，钠)扩散进入氧化物半导体。
然后，第五光刻步骤执行以形成抗蚀剂掩模，并且保护绝缘层107被蚀刻以形成达到漏电极层105b的接触孔125。另外，达到连接电极120的接触孔126和达到第二端子122的接触孔127也通过该蚀刻形成。在该阶段的剖视图在图10B中图示。
接着，去除抗蚀剂掩模，并且然后形成透明导电膜。该透明导电膜通过溅射法、真空蒸发法或类似方法用氧化铟(In2O3)、氧化铟-氧化锡合金(In2O3-SnO2，缩写成ITO)或其类似物形成。这样的材料用盐酸基溶液蚀刻。然而，因为残留物在蚀刻ITO中特别容易产生，氧化铟-氧化锌合金(In2O3-ZnO)可用于提高蚀刻可处理性。
接着，执行第六光刻步骤以形成抗蚀剂掩模，并且多余的部分通过蚀刻去除，由此在像素部分中形成像素电极110。在该第六光刻步骤中，在驱动电路中，与像素电极110的相同的材料用于该电路的一部分以在氧化物半导体层之上形成用于控制阈值的电极层(背栅电极)。注意具有背栅电极的薄膜晶体管在实施例1中参照图1A描述；因此，这里省略对其详细描述。
在第六光刻步骤中，存储电容器通过使用电容器部分中的栅极绝缘层102和保护绝缘层107作为电介质由电容器布线108和像素电极110构成。注意这里描述其中存储电容器通过使用栅极绝缘层102和保护绝缘层107作为电介质由电容器布线108和像素电极110构成的示例。然而，没有特定限制并且还可采用一种结构，其中用与源电极或漏电极相同的材料形成的电极提供在电容器布线上，并且存储电容器通过使用该电极和电容器布线之间的栅极绝缘层102作为电介质由该电极和电容器布线构成，由此电连接该电极和像素电极。
此外，在第六光刻步骤中，第一端子和第二端子用抗蚀剂掩模覆盖使得透明导电膜128和129留在端子部分中。该透明导电膜128和129起连接到FPC的电极或布线的作用。在直接连接到第一端子121的连接电极120之上形成的该透明导电膜128是起栅极布线的输入端子的作用的连接端子电极。在第二端子122之上形成的该透明导电膜129是起源极布线的输入端子的作用的连接端子电极。
然后，去除抗蚀剂掩模。该阶段的剖视图在图10C中图示。注意图14是该阶段的顶视图。
图15A和15B分别图示该阶段的栅极布线端子部分的剖视图和顶视图。图15A是沿图15B的线C1-C2获取的剖视图。在图15A中，在保护绝缘膜154之上形成的透明导电膜155是起输入端子作用的连接端子电极。此外，在图15A的端子部分中，用与栅极布线相同的材料制作的第一端子151和与源极布线相同的材料制作的连接电极153互相重叠(其中栅极绝缘层152在其之间)，并且互相直接接触以便电连接。另外，连接电极153和透明导电膜155通过提供在保护绝缘膜154中的接触孔互相直接接触以便电连接。
图15C和15D分别图示源极布线端子部分的剖视图和顶视图。图15C是沿图15D的线D1-D2获取的剖视图。在图15C中，在保护绝缘膜154之上形成的透明导电膜155是起输入端子作用的连接端子电极。此外，在图15C的端子部分中，用与栅极布线相同的材料制作的电极156在电连接到源极布线的第二端子150下面形成并且与该第二端子150重叠，其中栅极绝缘层152插入其之间。电极156不电连接到第二端子150，并且如果电极156的电势设置到不同于第二端子150的电势，例如浮动、GND或0V等，可以形成电容器以防止噪声或静电。第二端子150电连接到透明导电膜155，其中保护绝缘膜154在其之间。
根据像素密度提供多个栅极布线、源极布线和电容器布线。同样在端子部分中，处于与栅极布线相同的电势的第一端子、处于与源极布线相同的电势的第二端子、处于与电容器布线相同的电势的第三端子等每个设置为多个。端子中的每个的数目可是任何数目，并且端子的数目可由从业者视情况确定。
通过这六个光刻步骤，作为底栅极n沟道薄膜晶体管的第二薄膜晶体管170和存储电容器可以使用该六个光掩模完成。通过在像素部分(其中像素采用矩阵形式设置)的每个像素中设置薄膜晶体管和存储电容器，可以获得用于制造有源矩阵显示器的衬底中的一个。在该说明书中，这样的衬底为了方便称为有源矩阵衬底。
当通过使用与像素电极相同的材料实行到栅极布线的电连接时，可以省略第三光刻步骤。因此，通过五个光刻步骤，作为底栅极n沟道薄膜晶体管的第二薄膜晶体管和存储电容器可以使用该五个光掩模完成。
此外，当第二栅电极的材料不同于如在图1C中图示的像素电极的材料时，增加一个光刻步骤，使得增加一个光掩模。
在制造有源矩阵液晶显示器的情况下，有源矩阵衬底和提供有对电极的对衬底互相接合，其中液晶层插入其之间。注意电连接到对衬底上的对电极的公共电极提供在有源矩阵衬底之上，并且电连接到该公共电极的第四端子提供在端子部分中。提供第四端子使得该公共电极设置到例如GND或0V的固定电势。
此外，像素结构不限于图14的结构，并且不同于图14的顶视图的示例在图16中图示。图16图示其中不提供电容器布线但像素电极与邻近像素的栅极布线重叠，其中保护绝缘膜和栅极绝缘层在其之间以形成存储电容器的示例。在该情况下，可以省略电容器布线和连接到电容器布线的第三端子。注意在图16中，与在图14中的那些相同的部分由相同的标号指示。
在有源矩阵液晶显示器中，采用矩阵形式设置的像素电极被驱动以在屏幕上形成显示图案。具体地，电压施加在选择的像素电极和对应于该像素电极的对电极之间，使得提供在该像素电极和对电极之间的液晶层被光学调制并且该光学调制由观看者辨认为显示图案。
在显示移动图像中，液晶显示器具有液晶分子自身的长响应时间引起残像或移动图像模糊的问题。为了改进液晶显示器的移动图像特性，采用叫做插黑的驱动方法，其中黑色每隔一个帧周期在整个屏幕上显示。
备选地，可采用叫做双帧率驱动的驱动方法，其中垂直周期是通常的1.5或2倍长以改进移动图像特性。
此外备选地，为了改进液晶显示器的移动图像特性，可采用以下驱动方法，其中多个LED(发光二极管)或多个EL光源用于形成表面光源作为背光，并且该表面光源的每个光源在一个帧周期中采用脉冲方式独立驱动。作为表面光源，可使用三种或更多种LED并且可使用发射白光的LED。因为多个LED可以独立控制，LED的光发射时序可以与液晶层被光学调制的时序同步。根据该驱动方法，LED可以部分关断；因此，特别在显示具有大部分显示黑的图像的情况下，可以获得减少功耗的效果。
通过结合这些驱动方法，与常规液晶显示器的那些比较，可以改进例如移动图像特性等液晶显示器的显示特性。
在该实施例中获得的n沟道晶体管使用In-Ga-Zn-O基非单晶膜作为它的沟道形成区并且具有有利的动态特性。因此，这些驱动方法可以与该实施例的n沟道晶体管结合应用。
在制造发光显示器中，有机发光元件的一个电极(也称为阴极)设置到例如GND或0V的低电力供应电势；从而，对端子部分提供用于设置阴极到例如GND或0V的低电力供应电势的第四端子。并且在制造发光显示器中，除源极布线和栅极布线之外还提供电力供应线。因此，对端子部分提供电连接到电力供应线的第五端子。
在栅极线驱动电路或源极线驱动电路中利用使用氧化物半导体的薄膜晶体管，制造成本降低。然后，通过将在驱动电路中使用的薄膜晶体管的栅电极与源极布线或漏极布线直接连接，可以减少接触孔的数目，使得可以提供其中由驱动电路占用的面积减小的显示器。
因此，通过应用该实施例，具有优秀电特性的显示器可以以更低的成本提供。
该实施例可以与实施例1、实施例2和实施例3中的任何实施例自由结合。
实施例5
在实施例5中，将描述电子纸作为半导体器件的示例。
图17图示作为示例的有源矩阵电子纸，其不同于液晶显示器。在半导体器件的像素部分中使用的薄膜晶体管581可以采用与在实施例4中描述的像素部分的薄膜晶体管相似的方式形成并且是包括In-Ga-Zn-O基非单晶膜作为半导体层的薄膜晶体管。另外，如在实施例1中描述的，像素部分和驱动电路可以在相同的衬底之上形成，并且由此可以实现具有低制造成本的电子纸。
在图17中的电子纸是使用扭转球显示系统的显示器的示例。该扭转球显示系统指其中每个采用黑色或白色着色的球形颗粒设置在第一电极层和第二电极层(其是用于显示元件的电极层)之间，并且电势差在第一电极层和第二电极层之间产生以控制球形颗粒的取向，使得执行显示的方法。
薄膜晶体管581是具有提供的底栅极结构的薄膜晶体管，并且其的源或漏电极层在绝缘层583、584、585中形成的开口中与第一电极层587接触，由此薄膜晶体管581电连接到第一电极层587。在第一电极层587和第二电极层588之间，每个具有黑区590a、白区590b以及在该区域周围填充有液体的空腔594的球形颗粒589提供在一对衬底580和596之间。在球形颗粒589周围的空间填充有有例如树脂等填料595(参见图17)。
此外，代替扭转球，还可以使用电泳元件。使用具有大约10μm至200μm的直径的微胶囊，其中透明液体、带正电荷的白色微粒和带负电荷的黑色微粒装入胶囊。在提供在第一电极层和第二电极层之间的微胶囊中，当电场由第一电极层和第二电极层施加时，白色微粒和黑色微粒移动到对边，使得可以显示白色或黑色。使用该原理的显示元件是电泳显示元件并且叫做电子纸。该电泳显示元件具有比液晶显示元件更高的反射率，从而辅助光是不必要的，功耗是低的，并且显示部分可以在昏暗地方被辨认出。另外，即使当电力没有供应给显示部分，可以维持已经显示一次的图像。因此，即使具有显示功能的半导体器件(其可简单地称为显示器或提供有显示器的半导体器件)远离电波源时也可以存储显示的图像。
通过该工艺，可以制造作为半导体器件的可以以更低成本制造的电子纸。
该实施例可以视情况与实施例1或实施例2中的任何内容结合。
实施例6
在实施例6中，将描述发光显示器作为半导体器件的示例。作为包括在显示器中的显示元件，这里描述利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物分类。一般，前者称为有机EL元件，而后者称为无机EL元件。
在有机EL元件中，通过施加电压到发光元件，电子和空穴从一对电极分别注入包含发光有机化合物的层，并且电流流动。载流子(电子和空穴)复合，从而激发发光有机化合物。发光有机化合物从激发态返回基态，由此发射光。由于这样的机制，该发光元件称为电流激发发光元件。
无机EL元件根据它们的元件结构分成分散型无机EL元件和薄膜无机EL元件。分散型无机EL元件具有发光层，其中发光材料的颗粒分散在粘合剂中，并且它的光发射机制是施主-受主复合型光发射，其利用施主能级和受主能级。薄膜无机EL元件具有其中发光层夹在介电层之间的结构，它们进一步夹在电极之间，并且其光发射机制是定域型光发射，其利用金属离子的内电子层电子跃迁。注意这里描述有机EL元件作为发光元件的示例。
图18图示可以对其应用数字时间灰度驱动的像素结构的示例，作为半导体器件的示例。
描述可以对其应用数字时间灰度驱动的像素的结构和操作。在该实施例中，一个像素包括两个n沟道晶体管，其中每个包括氧化物半导体层(In-Ga-Zn-O基非单晶膜)作为它的沟道形成区。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404和电容器6403。开关晶体管6401的栅极连接到扫描线6406，开关晶体管6401的第一电极(源电极和漏电极中的一个)连接到信号线6405，并且开关晶体管6401的第二电极(源电极和漏电极中的另一个)连接到驱动晶体管6402的栅极。驱动晶体管6402的栅极通过电容器6403连接到电力供应线6407，驱动晶体管6402的第一电极连接到电力供应线6407，并且驱动晶体管6402的第二电极连接到发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。
发光元件6404的第二电极(公共电极6408)设置到低电力供应电势。注意该低电力供应电势是参考设置到电力供应线6407的高电力供应电势满足该低电力供应电势＜高电力供应电势的电势。作为低电力供应电势，例如可采用GND、0V或其类似的。高电力供应电势和低电力供应电势之间的电势差施加到发光元件6404并且电流供应给发光元件6404，使得发光元件6404发光。这里，为了使发光元件6404发光，每个电势设置为使得高电力供应电势和低电力供应电势之间的电势差是发光元件6404的正向阈值电压或更高。
注意驱动晶体管6402的栅极电容器可用作电容器6403的代替物，使得可以省略电容器6403。驱动晶体管6402的栅极电容器可在沟道区和栅电极之间形成。
在电压输入电压驱动方法的情况下，视频信号输入到驱动晶体管6402的栅极使得驱动晶体管6402处于充分导通和关断的两个状态中的任一个中。即，驱动晶体管6402在线性区中操作。因为驱动晶体管6402在线性区中操作，高于电力供应线6407的电压的电压施加于驱动晶体管6402的栅极。注意高于或等于电力供应线的电压+驱动晶体管6402的Vth的和的电压施加于信号线6405。
在代替数字时间灰度驱动执行模拟灰度驱动的情况下，可以通过改变信号输入使用与在图18中的相同的像素结构。
在执行模拟灰度驱动的情况下，高于或等于发光元件6404的正向电压+驱动晶体管6402的Vth的和的电压施加于驱动晶体管6402的栅极。发光元件6404的正向电压指示获得期望的亮度所在的电压，并且至少包括正向阈值电压。输入视频信号，由此驱动晶体管6402在饱和区中操作，使得电流可以供应给发光元件6404。为了驱动晶体管6402在饱和区中操作，电力供应线6407的电势设置为高于驱动晶体管6402的栅极电势。当使用模拟视频信号时，根据视频信号将电流馈送到发光元件6404并且执行模拟灰度驱动是可能的。
注意在图18中图示的像素结构不限于此。例如，开关、电阻、电容器、晶体管、逻辑电路或其类似物可添加到图18中图示的像素。
接着，发光元件的结构将参照图19A至19C描述。像素的横截面结构将通过采用其中驱动TFT是在图1B中图示的薄膜晶体管170的情况作为示例来描述。在图19A至19C中图示的用于半导体器件的驱动TFT7001、7011和7021可以采用与在实施例1中描述的薄膜晶体管170相似的方式形成，并且是包括In-Ga-Zn-O基非单晶膜作为它们的半导体层并且具有优秀电特性的薄膜晶体管。
为了抽出从发光元件发射的光，需要阳极和阴极中的至少一个透光。薄膜晶体管和发光元件在衬底之上形成。发光元件可以具有：顶发射结构，其中光发射通过与衬底相对的表面抽出；底发射结构，其中光发射光通过在衬底侧上的表面抽出；或双发射结构，其中光发射通过与衬底相对的表面和在衬底侧上的表面抽出。在图18中图示的像素结构可以应用于具有这些发射结构中的任何发射结构的发光元件。
具有顶发射结构的发光元件将参照图19A描述。
图19A是在其中驱动TFT7001是在图1B中图示的薄膜晶体管170并且光从发光元件7002发射到阳极7005侧的情况下的像素的剖视图。在图19A中，发光元件7002的阴极7003电连接到驱动TFT7001，并且发光元件7004和阳极7005按该顺序堆叠在阴极7003之上。阴极7003可以使用多种导电材料形成，只要它们具有低功函数和并且反射光即可。例如，优选地使用Ca、Al、MgAg、AlLi或类似物。发光层7004可使用单层或堆叠的多层形成。当发光层7004使用多个层形成时，发光层7004通过按下列顺序在阴极7003之上堆叠电子注射层、电子传输层、电子发射层、空穴传输层和空穴注射层形成。形成所有这些层不是必须的。阳极7005使用透光导电膜形成，例如包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡(在下文中称为ITO)、氧化铟锌或添加氧化硅的氧化铟锡的膜等。
发光元件7002对应于其中发光层7004夹在阴极7003和阳极7005之间的区域。在图19A中图示的像素的情况下，如由箭头指示的，光从发光元件7002发射到阳极7005侧。
提供在驱动电路中的氧化物半导体层之上的第二栅电极优选地用与阴极7003相同的材料形成，其导致工艺的简化。
接着，具有底发射结构的发光元件将参照图19B描述。图19B是在其中驱动TFT7011是在图1A中图示的薄膜晶体管170并且光从发光元件7012发射到阴极7013侧的情况下的像素的剖视图。在图19B中，发光元件7012的阴极7013在电连接到驱动TFT7011的透光导电膜7017之上形成，并且发光层7014和阳极7015按该顺序堆叠在阴极7013之上。当阳极7015具有透光性质时，用于反射或阻挡光的光阻挡膜7016可形成以覆盖阳极7015。对于阴极7013，如同在图19A的情况下，可以使用多种材料，只要它们是具有低功函数的导电材料即可。阴极7013形成以便具有可以透光的厚度(优选地，近似5nm至30nm)。例如，具有20nm厚度的铝膜可用作阴极7013。与图19A的情况相似，发光层7014可使用单层或堆叠的多层形成。阳极7015不要求透光，但如同在图19A的情况下可以使用透光导电材料形成。作为光阻挡膜7016，例如可以使用反射光的金属或其类似物；然而，它不限于金属膜。例如，还可以使用添加黑色颜料的树脂或其类似物。
发光元件7012对应于其中发光层7014夹在阴极7013和阳极7015之间的区域。在图19B中图示的像素的情况下，如由箭头指示的，光从发光元件7012发射到阴极7013侧。
提供在驱动电路中的氧化物半导体层之上的第二栅电极优选地用与阴极7013相同的材料形成，其导致工艺的简化。
接着，具有双发射结构的发光元件将参照图19C描述。在图19C中，发光元件7022的阴极7023在电连接到驱动TFT7021的透光导电膜7027之上形成，并且发光层7024和阳极7025按该顺序堆叠在阴极7023之上。如同在图19A的情况下，阴极7023可以使用多种导电材料形成，只要它们具有低功函数即可。阴极7023形成以具有可以透光的厚度。例如，具有20nm厚度的Al膜可以用作阴极7023。如同在图19A，发光层7024可使用单层或堆叠的多层形成。阳极7025如同在图19A的情况下可以使用透光导电材料形成。
发光元件7022对应于其中阴极7023、发光层7024和阳极7025互相重叠的区域。在图19C中图示的像素的情况下，如由箭头指示的，光从发光元件7022发射到阳极7025侧和阴极7023侧。
提供在驱动电路中的氧化物半导体层之上的第二栅电极优选地用与导电膜7027相同的材料形成，其导致工艺的简化。此外，提供在驱动电路中的氧化物半导体层之上的第二栅电极优选地用与导电膜7027和阴极7023相同的材料的堆叠形成，由此降低布线电阻以及简化工艺。
注意，尽管有机EL元件这里描述作为发光元件，无机EL元件也可以提供为发光元件。
在该实施例中，描述其中控制发光元件的驱动的薄膜晶体管(驱动TFT)电连接到发光元件的示例；然而，可采用其中用于电流控制的TFT连接在驱动TFT和发光元件之间的结构。
在该实施例中描述的半导体器件不限于在图19A至19C中图示的结构，并且可以基于公开的技术的精神采用各种方式修改。
接着，发光显示面板(也称为发光面板)(其是半导体器件的一个实施例)的顶视图和横截面将参照图20A和20B描述。图20A是其中在第一衬底之上形成的薄膜晶体管和发光元件用密封剂密封在第一衬底和第二衬底之间的面板的顶视图。图20B是沿图20A的线H-I获取的剖视图。
提供密封剂4505以便包围提供在第一衬底4501上的像素部分4502、信号线驱动电路4503a与4503b和扫描线驱动电路4504a与4504b。另外，第二衬底4506提供在像素部分4502、信号线驱动电路4503a与4503b和扫描线驱动电路4504a与4504b上。因此，像素部分4502、信号线驱动电路4503a与4503b和扫描线驱动电路4504a与4504b通过第一衬底4501、密封剂4505和第二衬底4506与填料4507密封在一起。面板用保护膜(例如层叠膜或紫外线可硬化树脂膜)或具有高气密性和极少脱气的覆盖材料封装(密封)使得面板采用该方式不暴露于外部空气是优选的。
在第一衬底4501之上形成的像素部分4502、信号线驱动电路4503a与4503b和扫描线驱动电路4504a与4504b每个包括多个薄膜晶体管。在图20B中，包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509作为示例图示。
对于薄膜晶体管4509和4510中的每个，可以应用如在实施例1中描述的包括In-Ga-Zn-O基非单晶膜作为它的半导体层的高度可靠的薄膜晶体管。另外，如在实施例1中参照图1B描述的，薄膜晶体管4509包括在半导体层上面和下面的栅电极。
此外，标号4511指示发光元件。作为包括在发光元件4511中的像素电极的第一电极层4517电连接到薄膜晶体管4510的源电极层或漏电极层。注意发光元件4511的结构是第一电极层4517、电致发光层4512和第二电极层4513的堆叠层结构，但对该结构没有特定限制。发光元件4511的结构可以根据光从发光元件4511抽出的方向或其类似的视情况改变。
分隔物4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成。分隔物4520使用感光材料形成并且开口在第一电极层4517之上形成使得开口的侧壁形成为具有连续曲率的斜面是特别优选的。
电致发光层4512可用单层或堆叠的多层形成。
保护膜可在第二电极层4513和分隔物4520之上形成以便防止氧、氢、湿气、二氧化碳或其类似物进入发光元件4511。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜或其类似物。
另外，多个信号和电势从PFC4518a和4518b供应给信号线驱动电路4503a与4503b、扫描线驱动电路4504a与4504b或像素部分4502。
在该实施例中，连接端子电极4515用与包括在发光元件4511中的第一电极层4517相同的导电膜形成，并且端子电极4516用与包括在薄膜晶体管4509和4510中的源和漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接到包括在FPC4518a中的端子。
位于光从发光元件4511抽取的方向上的第二衬底4506应该具有透光性质。在该情况下，例如玻璃板、塑料板、聚酯膜或丙烯酸膜(acrylicfilm)等透光材料用于第二衬底4506。
作为填料4507，除例如氮或氩等惰性气体外，可以使用紫外线可硬化树脂或热固性树脂。例如，可以使用PVC(聚氯乙烯)、丙烯酸(acrylic)、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-醋酸乙烯酯)。
另外，如果需要，可视情况在发光元件的发光表面上提供例如偏振片、圆偏振片(包括椭圆偏振片)、延迟板(四分之一波板或半波板)或滤色片等光学膜。此外，偏振片或圆偏振片可提供有抗反射膜。例如，可以执行防眩处理(由此反射光可以由表面上的凸起和凹陷漫射)以便减少眩光。
信号线驱动电路4503a与4503b和扫描线驱动电路4504a与4504b可通过安装驱动电路且该驱动电路使用在分别准备的单晶衬底或绝缘衬底之上的单晶半导体膜或多晶半导体膜形成而提供。另外，仅信号线驱动电路或其的一部分或扫描线驱动电路或其的一部分可分别形成和安装。该实施例不限于在图20A和20B中图示的结构。
通过该工艺，显示器(显示面板)可以以更低的制造成本制造。
该实施例可以视情况与实施例1或实施例2中的任何内容结合。
实施例7
在该实施例中，作为半导体器件的一个实施例的液晶显示面板的顶视图和横截面将参照图21A、21B和21C描述。图21A和21B是其中在第一衬底4001之上形成的如在实施例1中描述的每个包括In-Ga-Zn-O基非单晶膜作为它的半导体层的高度可靠的薄膜晶体管4010和4011和液晶元件4013用密封剂4005密封在第一衬底4001和第二衬底4006之间的面板的顶视图。图21C是沿图21A和21B的线M-N获取的剖视图。
提供密封剂4005以便包围提供在第一衬底4001上的像素部分4002和扫描线驱动电路4004。第二衬底4006提供在像素部分4002和扫描线驱动电路4004上。因此，像素部分4002和扫描线驱动电路4004通过第一衬底4001、密封剂4005和第二衬底4006与液晶层4008密封在一起。在分开准备的衬底之上使用单晶半导体膜或多晶半导体膜形成的信号线驱动电路4003安装在第一衬底4001之上不同于由密封剂4005包围的区域的区域中。
注意分开形成的驱动电路的连接方法不特定限制，并且可以使用COG法、引线接合法、TAB法或类似方法。图21A图示通过COG法安装信号线驱动电路4003的示例，并且图21B图示通过TAB法安装信号线驱动电路4003的示例。
提供在第一衬底4001之上的像素部分4002和扫描线驱动器电路4004包括多个薄膜晶体管。图21C图示包括在像素部分4002中的薄膜晶体管4010和包括在扫描线驱动电路4004中薄膜晶体管4011。绝缘层4020和4021提供在薄膜晶体管4010和4011之上。
薄膜晶体管4010和4011中的每个可以是如在实施例1中描述的包括In-Ga-Zn-O基非单晶膜作为它的半导体层的高度可靠的薄膜晶体管。薄膜晶体管4011对应于在实施例2中参照图2A描述的具有背栅电极的薄膜晶体管。
包括在液晶元件4013中的像素电极层4030电连接到薄膜晶体管4010。液晶元件4013的对电极层4031被提供用于第二衬底4006。其中像素电极层4030、对电极层4031和液晶层4008互相重叠的部分对应于液晶元件4013。注意像素电极层4030和对电极层4031分别提供有绝缘层4032和绝缘层4033，其每个起定向膜的作用，并且液晶层4008夹在像素电极层4030和对电极层4031之间，其中绝缘层4032和4033在其之间。
注意第一衬底4001和第二衬底4006可以用玻璃、金属(典型地，不锈钢)、陶瓷或塑料形成。作为塑料，可以使用玻璃纤维增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜或丙烯酸树脂膜。另外，可以使用具有其中铝箔夹在PVF膜或聚酯膜之间的结构的薄板。
标号4035指示通过选择性蚀刻绝缘膜获得的柱状间隔并且被提供以控制像素电极层4030和对电极层4031之间的距离(单元间隙)。此外，还可使用球形间隔。另外，对电极层4031电连接到在与薄膜晶体管4010相同的衬底之上形成的公共电势线。利用该公共连接部分，对电极层4031和公共电势线可以通过设置在一对衬底之间的导电颗粒互相电连接。注意导电颗粒包括在密封剂4005中。
备选地，可使用不需要定向膜的展现蓝相的液晶。蓝相是液晶相中的一个，其在当胆甾液晶的温度增加时胆甾相变化成各向同性相刚好之前产生。因为蓝相仅在窄温度范围中产生，含5wt％或更多的手性剂的液晶组成以便改进温度范围用于液晶层4008。包括展现蓝相的液晶和手性剂的液晶组成具有响应时间是10μs至100μs(其是短的)的这样的特性，定向过程是不必要的，因为液晶组成具有光学各向同性，并且视角依赖性是小的。
尽管在该实施例中描述透射液晶显示器的示例，本发明的一个实施例也可以应用于反射液晶显示器和透反射液晶显示器。
尽管其中偏振片提供在衬底的外侧(在观看者侧上)上并且用于显示元件的着色层和电极层采用该顺序提供在衬底的内侧上的液晶显示器的示例在本实施例中描述，偏振片可提供在衬底的内侧上。偏振片和着色层的堆叠结构不限于该实施例，并且可视情况根据偏振片和着色层的材料或制造工艺的条件设置。此外，可提供充当黑矩阵(blackmatrix)的光阻挡膜。
在该实施例中，为了减少薄膜晶体管的表面不平坦性并且提高薄膜晶体管的可靠性，在实施例1中获得的薄膜晶体管覆盖有起保护膜或平坦化绝缘膜的作用的绝缘层(绝缘层4020和绝缘层4021)。注意保护膜被提供以防止在空气中存在的例如有机物质、金属或湿气等污染杂质进入并且优选是致密膜。保护膜可用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜和/或氮氧化铝膜的单层或堆叠层通过溅射法形成。尽管在该实施例中描述其中保护膜通过溅射法形成的示例，没有特别限制并且保护膜可通过例如PCVD等多种方法形成。在驱动电路的一部分中，保护膜充当第二栅极绝缘层，并且提供在该第二栅极绝缘层之上具有背栅极的薄膜晶体管。
在该实施例中，具有堆叠层结构的绝缘层4020形成作为保护膜。这里，作为绝缘层4020的第一层，氧化硅膜通过溅射法形成。氧化硅膜作为保护膜的使用具有防止铝膜的小丘的效果。
作为保护膜的第二层，形成绝缘层。在该实施例中，作为绝缘层4020的第二层，氮化硅膜通过溅射法形成。氮化硅膜作为保护膜的使用可以防止钠或其类似物的移动离子进入半导体区并且改变TFT的电特性。
在保护膜形成后，半导体层可受到退火(300℃至400℃)。另外，背栅极在保护膜形成后形成。
绝缘层4021形成而作为平坦化绝缘膜。作为绝缘层4021，可以使用例如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂等具有耐热性的有机材料。除了这样的有机材料，使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅玻璃)，BPSG(硼磷硅玻璃)或其类似物也是可能的。注意绝缘层4021可通过堆叠用这些材料形成的多层绝缘膜形成。
注意硅氧烷基树脂是由作为起始材料并且具有Si-O-Si键的硅氧烷基材料形成的树脂。硅氧烷基树脂可包括有机基(例如，烷基和芳基)或氟基作为取代基。另外，有机基可包括氟基。
绝缘层4021的形成方法不特定限制，并且可以根据材料采用下列方法：溅射法、SOG法、旋涂法、浸渍法、喷涂法、液体排出方法(例如，喷墨方法、丝网印刷、胶版印刷或类似的)、刮片、辊涂机、淋涂机、刮涂机或其类似的。在使用材料溶液形成绝缘层4021的情况下，半导体层的退火(300℃至400℃)可在与烘烤步骤相同的时间执行。绝缘层4021的烘烤步骤还充当半导体层的退火，由此半导体器件可以高效制造。
像素电极层4030和对电极层4031可以使用透光导电材料形成，例如包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡(在下文中称为ITO)、氧化铟锌、添加氧化硅的氧化铟锡等。
包括导电高分子(也称为导电聚合物)的导电组成可以用于像素电极层4030和对电极层4031。使用该导电组成形成的像素电极优选具有小于或等于10000欧姆每平方的薄层电阻和在550nm波长处大于或等于70％的透射率。此外，包括在该导电组成中的导电高分子的电阻率优选地小于或等于0.1Ω·cm。
作为导电高分子，可以使用所谓的π电子共轭导电聚合物。例如，可以给出聚苯胺或其的衍生物、聚吡咯或其的衍生物、聚噻吩或其的衍生物、它们中的两种或更多种的共聚物或类似物。
此外，多种信号和电势从FPC4018供应给分开形成的信号线驱动电路4003、扫描线驱动电路4004或像素部分4002。
在该实施例中，连接端子电极4015用与包括在液晶元件4013中的像素电极层4030相同的导电膜形成，并且端子电极4016用与包括在薄膜晶体管4010和4011中的源和漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到包括在FPC4018中的端子。
图21A和21B图示其中信号线驱动电路4003分开形成并且安装在第一衬底4001上的示例；然而，该实施例不限于该结构。扫描线驱动电路可分开形成并且然后安装，或仅信号线驱动电路的部分或扫描线驱动电路的部分可分开形成并且然后安装。
图22图示其中液晶显示模块通过使用TFT衬底2600形成作为半导体器件的示例。
图22图示液晶显示模块的示例，其中TFT衬底2600和对衬底2601用密封剂2602互相固定，并且包括TFT或其类似物的像素部分2603、包括液晶层的显示元件2604和着色层2605提供在衬底之间以形成显示区。着色层2605对于执行彩色显示是必需的。在RGB系统中，对应于红色、绿色和蓝色的颜色的相应着色层提供给相应像素。偏振片2606和2607以及漫射板2613提供在TFT衬底2600和对衬底2601的外侧。光源包括冷阴极管2610和反光板2611，并且电路衬底2612通过柔性布线板2609连接到TFT衬底2600的布线电路部分2608并且包括例如控制电路或电源电路等的外部电路。偏振片和液晶层可堆叠，其中延迟板在其之间。
对于液晶显示模块，可以使用扭曲向列(TN)模式，共面转换(IPS)模式、边缘场转换(FFS)模式、多畴垂直排列(MVA)模式、垂直排列构型(PVA)模式、轴对称排列微单元(ASM)模式、光学补偿双折射(OCB)模式、铁电液晶(FLC)模式、反铁电液晶(AFLC)模式或其类似的。
通过该工艺，作为半导体器件的液晶显示器可以以更低的制造成本制造。
该实施例可以视情况与实施例1、2或3中的任何内容结合。
实施例8
根据本发明的一个实施例的半导体器件可以应用于多种电子装置(包括娱乐机)。电子装置的示例是电视机(也称为电视或电视接收器)、计算机或类似物的监视器、例如数字拍摄装置或数字摄像机等拍摄装置、数字相框、移动电话手持机(也称为移动电话或移动电话装置)、便携式游戏机、便携信息终端、音频重现装置、例如弹珠机等大型游戏机等。
图23A图示便携信息终端装置9200的示例。该便携信息终端装置9200包含计算机并且从而可以处理各种类型的数据。该便携信息终端装置9200的示例是个人数字助理。
便携信息终端装置9200具有两个外壳，外壳9201和外壳9203。外壳9201和外壳9203用联接部分9207联接使得便携信息终端装置9200可以是可折叠的。显示部分9202包含在外壳9201中，并且外壳9203包括键盘9205。不用说，便携信息终端装置9200的结构不限于上文的结构，并且结构可至少包括具有背栅电极的薄膜晶体管，并且另外的附件可视情况提供。驱动电路和像素部分在相同的衬底之上形成，其导致制造成本的降低。从而，可以实现具有拥有高电特性的薄膜晶体管的便携信息终端装置。
图23B图示数字摄像机9500的示例。该数字摄像机9500包括包含在外壳9501中的显示部分9503和各种操作部分。不用说，数字摄像机9500的结构不限于上文的结构，并且结构可至少包括具有背栅电极的薄膜晶体管，并且另外的附件可视情况提供。驱动电路和像素部分在相同的衬底之上形成，其导致制造成本的降低。从而，可以实现具有拥有高电特性的薄膜晶体管的数字摄像机。
图23C图示移动电话9100的示例。该移动电话9100具有两个外壳，外壳9102和外壳9101。外壳9102和外壳9101用联接部分联接使得移动电话是可折叠的。显示部分9104包含在外壳9102中，并且外壳9101包括操作键9106。不用说，移动电话9100的结构不限于上文的结构，并且结构可至少包括具有背栅电极的薄膜晶体管，并且另外的附件可视情况提供。驱动电路和像素部分在相同的衬底之上形成，其导致制造成本的降低。从而，可以实现具有拥有高电特性的薄膜晶体管的移动电话。
图23D图示便携计算机9400的示例。该便携计算机9400具有两个外壳，外壳9401和外壳9404。外壳9401和外壳9404联接使得计算机可以打开和关闭。显示部分9402包含在外壳9401中，并且外壳9404包括键盘9403或其类似物。不用说，计算机9400的结构不限于上文的结构，并且结构可至少包括具有背栅电极的薄膜晶体管，并且另外的附件可视情况提供。驱动电路和像素部分在相同的衬底之上形成，其导致制造成本的降低。从而，可以实现具有拥有高电特性的薄膜晶体管的计算机。
图24A图示电视机9600的示例。在电视机9600中，显示部分9603包含在外壳9601中的。该显示部分9603可显示图像。此外，在图24A中外壳9601由底座9605支撑。
电视机9600可以用外壳9601的操作开关或单独的遥控9610操作。频道和音量可以用遥控9610的操作键9609控制，使得可以控制在显示部分9603上显示的图像。此外，遥控9610可提供有用于显示从遥控9610输出的数据的显示部分9607。
注意电视机9600提供有接收器、调制解调器等。利用该接收器，可以接收一般的电视广播。此外，当电视机9600通过经由该调制解调器的有线或无线连接连接到通信网络时，可以执行单向(从传送器到接收器)或双向(在传送器和接收器之间或在接收器之间)数据通信。
图24B图示数字相框9700的示例。例如，在数字相框9700中，显示部分9703包含在外壳9701中。显示部分9703可以显示多种图像，例如，显示部分9703可以显示用数字拍摄装置或其类似物拍摄的图像数据并且起通常的相框的作用。
注意数字相框9700提供有操作部分、外部连接部分(USB端子、可以连接到例如USB电缆等各种电缆的端子或其类似物)、记录介质插入部分等。尽管这些部件可提供在提供显示部分的表面上，对于数字相框9700的设计将它们提供在侧面或后表面上是优选的。例如，存储用数字拍摄装置拍摄的图像数据的存储器插入数字相框的记录介质插入部分，由此图像数据可以传输并且然后在显示部分9703上显示。
数字相框9700可配置成无线地发送并且接收数据。可采用其中期望的图像数据无线地传输以显示的结构。
图25A图示不同于在图23C中图示的那个的移动电话1000的示例。该移动电话1000包括包含在外壳1001中的显示部分1002、操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
在图25A中图示的移动电话1000中，当人用他的/她的手指或类似物触碰显示部分1002时可以输入数据。另外，当人用他的/她的手指或类似物触碰显示部分1002时，可以进行例如电话呼叫或发邮件等操作。
主要存在显示部分1002的三个屏幕模式：第一模式是主要用于显示图像的显示模式；第二模式是主要用于输入例如文本等的数据的输入模式；并且第三模式是其中显示模式和输入模式的两个模式结合的显示和输入模式。
例如，在呼叫或发邮件的情况下，对显示部分1002选择主要用于输入文本的文本输入模式，使得可以输入在屏幕上显示的文本。在该情况下，在几乎显示部分1002的屏幕的全部面积上显示键盘或数字按钮是优选的。
当包括用于检测倾斜的例如陀螺仪或加速度传感器等的传感器的检测装置提供在移动电话1000内部时，在显示部分1002的屏幕上的显示可以通过确定移动电话1000的设置方向自动地切换(对于横向模式或竖向模式移动电话1000是水平地还是竖直地放置)。
屏幕模式通过触碰显示部分1002或操作外壳1001的操作按钮1003切换。备选地，屏幕模式可以根据在显示部分1002上显示的图像的种类切换。例如，当在显示部分上显示的图像的信号是移动图像数据的信号时，屏幕模式切换到显示模式。当信号是文本数据的信号时，屏幕模式切换到输入模式。
此外，在输入模式中，在检测由显示部分1002中的光学传感器检测的信号时，当通过触碰显示部分1002的输入在一定时期不执行，屏幕模式可被控制以便从输入模式切换到显示模式。
显示部分1002可起图像传感器的作用。例如，当用手掌或手指触碰显示部分1002时取得掌纹、指纹或其类似物的图像，由此可以执行个人身份验证。此外，通过在显示部分中提供发射近红外光的背光或感测光源时，可以取得手指纹理、手掌纹理或其类似物的图像。
图25B图示移动电话的另一个示例。在图25B中的移动电话具有在外壳9411中包括显示部分9412和操作按钮9413的显示装置9410，以及在外壳9401中包括扫描按钮9402、外部输入端子9403、麦克风9404、扬声器9405和当收到电话呼叫时发射光的发光部分9406的通信装置9400。具有显示功能的显示装置9410可以在由箭头指示的两个方向上从具有电话功能的通信装置9400分离或附连到其上。从而，显示装置9410和通信装置9400可以沿它们的短边或长边互相附连。另外，当仅需要显示功能时，显示装置9410可以从通信装置9400分离并且单独使用。图像或输入信息可以在通信装置9400和显示装置9410(其中的每个具有可充电电池)之间通过无线或有线通信传输或接收。
实施例9
在该实施例中，包括其中布线和氧化物半导体层互相接触的薄膜晶体管的显示器的示例参照图26描述。要注意图26中与在图1A中的那些相同的部分将用相同的标号描述。
在图26中图示的第一薄膜晶体管480是在驱动电路中使用的薄膜晶体管，其中第一布线409和第二布线410被提供与氧化物半导体层405接触。该第一薄膜晶体管480包括在氧化物半导体层405下面的第一栅电极401和在氧化物半导体层405上面的第二栅电极470。
另外，第二薄膜晶体管481是在像素部分中使用的薄膜晶体管，其中源或漏电极层105a和105b提供为与氧化物半导体层103接触。
该实施例的半导体器件具有其中布线和氧化物半导体层互相接触的结构，并且从而与实施例1的比较步骤数目可以减少。
该实施例可以与其他实施例的任何结构结合。
该申请基于在2008年10月24日向日本专利局提交的日本专利申请序列号2008-274540，其的全部内容通过引用结合于此。

Claims (36)

1.一种半导体器件，其包括：
包含第一氧化物半导体层的第一薄膜晶体管；
包含第二氧化物半导体层的第二薄膜晶体管，以及
端子，所述端子包括：
第一导电层；
所述第一导电层上的绝缘层，所述绝缘层包含开口；
所述绝缘层上的第二导电层，所述第二导电层通过所述开口与所述第一导电层接触；以及
透明导电层，所述透明导电层在一定区域内位于所述第二导电层上且与所述第二导电层接触，
其中所述第一薄膜晶体管包含第一栅电极，所述第一栅电极和所述第一氧化物半导体层互相重叠，
其中所述第二薄膜晶体管包括第二栅电极和第三栅电极，所述第二栅电极和所述第三栅电极其间插入所述第二氧化物半导体层而互相重叠，
其中所述第二栅电极的宽度小于所述第二氧化物半导体层的宽度，
其中所述第三栅电极的宽度大于所述第二氧化物半导体层的所述宽度，
其中所述第一薄膜晶体管的源电极和漏电极其中之一电连接至所述第二薄膜晶体管的源电极和漏电极其中之一，
其中所述第一栅电极和所述第二栅电极其中之一电连接至所述第一薄膜晶体管的所述源电极和所述漏电极的所述其中之一，
其中所述开口和所述区域彼此不重叠，并且
其中所述第一薄膜晶体管是增强型晶体管和耗尽型晶体管其中之一，并且所述第二薄膜晶体管是所述增强型晶体管和所述耗尽型晶体管其中另一个。
2.如权利要求1所述的半导体器件，
其中所述第一栅电极电连接至所述第一薄膜晶体管的所述源电极和所述漏电极的所述其中之一。
3.如权利要求1所述的半导体器件，
其中所述第二氧化物半导体层具有第一区域和第二区域，
其中所述第二区域与所述第二薄膜晶体管的所述源电极或所述漏电极重叠，以及
其中所述第一区域的厚度小于所述第二区域的厚度。
4.如权利要求1所述的半导体器件，
其中所述半导体器件是显示器件。
5.如权利要求3所述的半导体器件，其中所述第二氧化物半导体层与所述第二栅电极其间隔着第一绝缘层而重叠，并且与所述第三栅电极其间隔着第二绝缘层而重叠，并且所述第二绝缘层与所述第二氧化物半导体层的所述第一区域接触。
6.如权利要求1所述的半导体器件，其中所述第一氧化物半导体层和所述第二氧化物半导体层包含铟、镓和锌构成的组中选择的至少其中之一。
7.如权利要求1所述的半导体器件，其中所述第二栅电极和所述第三栅电极具有相同电位。
8.如权利要求1所述的半导体器件，其中所述第二栅电极和所述第三栅电极具有不同的电位。
9.如权利要求1所述的半导体器件，其中所述第一薄膜晶体管和所述第二薄膜晶体管是n沟道薄膜晶体管。
10.一种半导体器件，其包括：
包含第一氧化物半导体层的第一薄膜晶体管；
包含第二氧化物半导体层的第二薄膜晶体管，以及
端子，所述端子包括：
第一导电层；
所述第一导电层上的绝缘层；
所述绝缘层上且与所述第一导电层重叠的第二导电层，所述第二导电层不与所述第一导电层接触；以及
所述第二导电层上且与所述第二导电层接触的透明导电层，
其中所述第一薄膜晶体管包含位于所述第一氧化物半导体层下面的第一栅电极，
其中所述第二薄膜晶体管包含位于所述第二氧化物半导体层下面的第二栅电极和位于所述第二氧化物半导体层上面的第三栅电极，
其中所述第二栅电极的宽度小于所述第二氧化物半导体层的宽度，
其中所述第三栅电极的宽度大于所述第二氧化物半导体层的所述宽度，
其中所述第一薄膜晶体管的源电极和漏电极其中之一电连接至所述第二薄膜晶体管的源电极和漏电极其中之一，
其中所述第一栅电极和所述第二栅电极其中之一电连接至所述第一薄膜晶体管的所述源电极和所述漏电极的所述其中之一，
其中所述第一导电层包含所述第一栅电极的材料，
其中所述第二导电层包含所述第一薄膜晶体管的所述源电极和所述漏电极的材料，并且
其中所述第一薄膜晶体管是增强型晶体管和耗尽型晶体管其中之一，并且所述第二薄膜晶体管是所述增强型晶体管和所述耗尽型晶体管其中另一个。
11.如权利要求10所述的半导体器件，
其中所述第一栅电极电连接至所述第一薄膜晶体管的所述源电极和所述漏电极的所述其中之一。
12.如权利要求10所述的半导体器件，
其中所述第二氧化物半导体层具有第一区域和第二区域，
其中所述第二区域与所述第二薄膜晶体管的所述源电极或所述漏电极重叠，以及
其中所述第一区域的厚度小于所述第二区域的厚度。
13.如权利要求10所述的半导体器件，
其中所述半导体器件是显示器件。
14.如权利要求12所述的半导体器件，其中所述第二氧化物半导体层与所述第二栅电极其间隔着第一绝缘层而重叠，并且与所述第三栅电极其间隔着第二绝缘层而重叠，并且所述第二绝缘层与所述第二氧化物半导体层的所述第一区域接触。
15.如权利要求10所述的半导体器件，其中所述第一氧化物半导体层和所述第二氧化物半导体层包含铟、镓和锌构成的组中选择的至少其中之一。
16.如权利要求10所述的半导体器件，其中所述第二栅电极和所述第三栅电极具有相同电位。
17.如权利要求10所述的半导体器件，其中所述第二栅电极和所述第三栅电极具有不同的电位。
18.如权利要求10所述的半导体器件，其中所述第一薄膜晶体管和所述第二薄膜晶体管是n沟道薄膜晶体管。
19.一种半导体器件，包括：
逆变器电路，其包括：
第一薄膜晶体管；以及
第二薄膜晶体管，
其中所述第一薄膜晶体管和所述第二薄膜晶体管中每个包含氧化物半导体层和第一栅电极，所述氧化物半导体层和所述第一栅电极互相重叠，
其中所述第一薄膜晶体管和所述第二薄膜晶体管仅其中之一进一步包括第二栅电极，
其中所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述氧化物半导体层插入在所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述第一栅电极和所述第二栅电极之间，
其中所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述第一栅电极的宽度小于所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述氧化物半导体层的宽度，
其中所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述第二栅电极的宽度大于所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述氧化物半导体层的所述宽度，
其中所述第一薄膜晶体管的源电极和漏电极其中之一电连接至所述第二薄膜晶体管的源电极和漏电极其中之一，
其中所述第一薄膜晶体管的所述第一栅电极电连接至所述第一薄膜晶体管的所述源电极和所述漏电极的所述其中之一，并且
其中所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述第一栅电极和所述第二栅电极具有不同的电位。
20.如权利要求19所述的半导体器件，
其中所述第二薄膜晶体管进一步包括所述第二栅电极。
21.如权利要求19所述的半导体器件，
其中所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述源电极和所述漏电极的其中另一个电连接至Vss，并且所述第一薄膜晶体管和所述第二薄膜晶体管的其中另一个的所述源电极和所述漏电极的其中另一个电连接至Vdd。
22.如权利要求19所述的半导体器件，
其中所述第二薄膜晶体管的所述氧化物半导体层具有第一区域和第二区域，
其中所述第二区域与所述第二薄膜晶体管的所述源电极或所述漏电极重叠，以及
其中所述第一区域的厚度小于所述第二区域的厚度。
23.如权利要求19所述的半导体器件，
其中所述半导体器件是显示器件。
24.如权利要求22所述的半导体器件，
其中所述第二薄膜晶体管进一步包括所述第二栅电极，以及
其中所述第二薄膜晶体管的所述氧化物半导体层与所述第二薄膜晶体管的所述第一栅电极其间隔着第一绝缘层而重叠，并且与所述第二栅电极其间隔着第二绝缘层而重叠，并且所述第二绝缘层与所述第二薄膜晶体管的所述氧化物半导体层的所述第一区域接触。
25.如权利要求19所述的半导体器件，其中所述第一薄膜晶体管和所述第二薄膜晶体管的所述氧化物半导体层包含铟、镓和锌构成的组中选择的至少其中之一。
26.如权利要求19所述的半导体器件，进一步包括端子，所述端子包括：
第一导电层；
所述第一导电层上的绝缘层，所述绝缘层包含开口；
所述绝缘层上的第二导电层，所述第二导电层通过所述开口与所述第一导电层接触；以及
所述第二导电层上且与所述第二导电层接触的透明导电层。
27.如权利要求19所述的半导体器件，其中所述第一薄膜晶体管和所述第二薄膜晶体管是n沟道薄膜晶体管。
28.一种半导体器件，包括：
逆变器电路，包括：
第一薄膜晶体管；以及
第二薄膜晶体管，
其中所述第一薄膜晶体管和所述第二薄膜晶体管中每个包含氧化物半导体层和第一栅电极，所述第一栅电极提供在所述氧化物半导体层下面，
其中所述第一薄膜晶体管和所述第二薄膜晶体管仅其中之一进一步包含位于所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述氧化物半导体层之上的第二栅电极，
其中所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述第一栅电极的宽度小于所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述氧化物半导体层的宽度，
其中所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述第二栅电极的宽度大于所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述氧化物半导体层的所述宽度，
其中所述第一薄膜晶体管的源电极和漏电极其中之一电连接至所述第二薄膜晶体管的源电极和漏电极其中之一，
其中所述第一薄膜晶体管的所述第一栅电极电连接至所述第一薄膜晶体管的所述源电极和所述漏电极的所述其中之一，并且
其中所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述第一栅电极和所述第二栅电极具有不同的电位。
29.如权利要求28所述的半导体器件，
其中所述第二薄膜晶体管进一步包括所述第二栅电极。
30.如权利要求28所述的半导体器件，
其中所述第一薄膜晶体管和所述第二薄膜晶体管的所述仅其中之一的所述源电极和所述漏电极的其中另一个电连接至Vss，并且所述第一薄膜晶体管和所述第二薄膜晶体管的其中另一个的所述源电极和所述漏电极的其中另一个电连接至Vdd。
31.如权利要求28所述的半导体器件，
其中所述第二薄膜晶体管的所述氧化物半导体层具有第一区域和第二区域，
其中所述第二区域与所述第二薄膜晶体管的所述源电极或所述漏电极重叠，以及
其中所述第一区域的厚度小于所述第二区域的厚度。
32.如权利要求28所述的半导体器件，
其中所述半导体器件是显示器件。
33.如权利要求31所述半导体器件，
其中所述第二薄膜晶体管进一步包括所述第二栅电极，以及
其中所述第二薄膜晶体管的所述氧化物半导体层与所述第一栅电极其间隔着第一绝缘层而重叠，并且与所述第二栅电极其间隔着第二绝缘层而重叠，并且所述第二绝缘层与所述第二薄膜晶体管的所述氧化物半导体层的所述第一区域接触。
34.如权利要求28所述的半导体器件，其中所述第一薄膜晶体管和所述第二薄膜晶体管的所述氧化物半导体层包含铟、镓和锌构成的组中选择的至少其中之一。
35.如权利要求28所述的半导体器件，进一步包括端子，所述端子包括：
第一导电层；
所述第一导电层上的绝缘层，所述绝缘层包含开口；
所述绝缘层上的第二导电层，所述第二导电层通过所述开口与所述第一导电层接触；以及
所述第二导电层上且与所述第二导电层接触的透明导电层。
36.如权利要求28所述的半导体器件，其中所述第一薄膜晶体管和所述第二薄膜晶体管是n沟道薄膜晶体管。
CN201110317572.9A 2008-10-24 2009-09-28 半导体器件和用于制造该半导体器件的方法 Active CN102386236B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008274540 2008-10-24
JP2008-274540 2008-10-24
CN2009801427637A CN102197490B (zh) 2008-10-24 2009-09-28 半导体器件和用于制造该半导体器件的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009801427637A Division CN102197490B (zh) 2008-10-24 2009-09-28 半导体器件和用于制造该半导体器件的方法

Publications (2)

Publication Number Publication Date
CN102386236A CN102386236A (zh) 2012-03-21
CN102386236B true CN102386236B (zh) 2016-02-10

Family

ID=42116611

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2009801427637A Active CN102197490B (zh) 2008-10-24 2009-09-28 半导体器件和用于制造该半导体器件的方法
CN201110421039.7A Active CN102509736B (zh) 2008-10-24 2009-09-28 半导体器件和用于制造该半导体器件的方法
CN201110317572.9A Active CN102386236B (zh) 2008-10-24 2009-09-28 半导体器件和用于制造该半导体器件的方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN2009801427637A Active CN102197490B (zh) 2008-10-24 2009-09-28 半导体器件和用于制造该半导体器件的方法
CN201110421039.7A Active CN102509736B (zh) 2008-10-24 2009-09-28 半导体器件和用于制造该半导体器件的方法

Country Status (7)

Country Link
US (9) US8067775B2 (zh)
EP (1) EP2351088B1 (zh)
JP (14) JP5498755B2 (zh)
KR (9) KR101259727B1 (zh)
CN (3) CN102197490B (zh)
TW (6) TWI492388B (zh)
WO (1) WO2010047217A1 (zh)

Families Citing this family (217)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101579050B1 (ko) 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP2010097059A (ja) * 2008-10-17 2010-04-30 Hitachi Displays Ltd 表示装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102197490B (zh) 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101671544B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
JP2010182819A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP2010205987A (ja) * 2009-03-04 2010-09-16 Sony Corp 薄膜トランジスタおよびその製造方法並びに表示装置
CN102356697B (zh) * 2009-03-18 2014-05-28 株式会社半导体能源研究所 照明装置
TWI511288B (zh) 2009-03-27 2015-12-01 Semiconductor Energy Lab 半導體裝置
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102528026B1 (ko) 2009-09-04 2023-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
CN105513644B (zh) 2009-09-24 2019-10-15 株式会社半导体能源研究所 驱动器电路、包括驱动器电路的显示设备以及包括显示设备的电子电器
WO2011043170A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN112242173A (zh) 2009-10-09 2021-01-19 株式会社半导体能源研究所 半导体器件
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101582636B1 (ko) 2009-10-21 2016-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR101796909B1 (ko) * 2009-10-30 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 비선형 소자, 표시 장치, 및 전자 기기
WO2011052384A1 (en) * 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011052410A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Power diode, rectifier, and semiconductor device including the same
WO2011052409A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011052437A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
CN102484471B (zh) * 2009-10-30 2015-04-01 株式会社半导体能源研究所 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备
CN105206676B (zh) * 2009-11-06 2019-12-10 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011062057A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011065209A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Non-linear element, display device including non-linear element, and electronic device including display device
CN105206514B (zh) * 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101520024B1 (ko) * 2009-11-28 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5679143B2 (ja) * 2009-12-01 2015-03-04 ソニー株式会社 薄膜トランジスタならびに表示装置および電子機器
KR101963300B1 (ko) 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN105655340B (zh) * 2009-12-18 2020-01-21 株式会社半导体能源研究所 半导体装置
JP5743407B2 (ja) 2010-01-15 2015-07-01 キヤノン株式会社 トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置
CN102714023B (zh) 2010-01-20 2016-05-04 株式会社半导体能源研究所 液晶显示设备的驱动方法
WO2011089843A1 (en) 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device
KR101878224B1 (ko) * 2010-01-24 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
JP2011164196A (ja) * 2010-02-05 2011-08-25 Seiko Epson Corp 電気光学装置用基板、電気光学装置及び電子機器
WO2011101918A1 (ja) * 2010-02-22 2011-08-25 パナソニック株式会社 発光装置とその製造方法
KR101761966B1 (ko) * 2010-03-31 2017-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전력 공급 장치와 그 구동 방법
US20110287593A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor film and method for manufacturing semiconductor device
CN102893403B (zh) * 2010-05-21 2016-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
WO2011155295A1 (en) * 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
WO2011158704A1 (en) * 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI606490B (zh) * 2010-07-02 2017-11-21 半導體能源研究所股份有限公司 半導體膜的製造方法，半導體裝置的製造方法，和光電轉換裝置的製造方法
KR101995851B1 (ko) * 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
US8785241B2 (en) 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102143469B1 (ko) 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012014786A1 (en) * 2010-07-30 2012-02-02 Semiconductor Energy Laboratory Co., Ltd. Semicondcutor device and manufacturing method thereof
CN106298794B (zh) * 2010-08-27 2019-07-30 株式会社半导体能源研究所 存储器件及半导体器件
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120026970A (ko) * 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
US9142568B2 (en) * 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
WO2012035975A1 (en) * 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
JP5275521B2 (ja) 2010-10-07 2013-08-28 シャープ株式会社 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
KR101722229B1 (ko) * 2010-12-15 2017-04-03 삼성디스플레이 주식회사 터치 스크린 일체형 평판 표시 장치
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
US8921948B2 (en) * 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101942701B1 (ko) 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
KR20130140824A (ko) * 2011-01-27 2013-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
US8878174B2 (en) * 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
TWI671911B (zh) 2011-05-05 2019-09-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8709889B2 (en) * 2011-05-19 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and manufacturing method thereof
US8891285B2 (en) 2011-06-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
TWI686871B (zh) * 2011-06-17 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6116149B2 (ja) * 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10014068B2 (en) 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
JP6099372B2 (ja) 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
KR20130085859A (ko) 2012-01-20 2013-07-30 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN102646683B (zh) * 2012-02-02 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法
US20130207102A1 (en) * 2012-02-15 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8988152B2 (en) 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106504697B (zh) 2012-03-13 2019-11-26 株式会社半导体能源研究所 发光装置及其驱动方法
US9502233B2 (en) * 2012-03-22 2016-11-22 Hitachi Kokusai Electric, Inc. Method for manufacturing semiconductor device, method for processing substrate, substrate processing device and recording medium
US9229316B2 (en) * 2012-03-28 2016-01-05 Hoya Corporation Method for producing substrate with multilayer reflective film, method for producing reflective mask blank and method for producing reflective mask
KR101477469B1 (ko) * 2012-03-30 2014-12-29 호야 가부시키가이샤 마스크 블랭크용 기판, 다층 반사막 부착 기판, 투과형 마스크 블랭크, 반사형 마스크 블랭크, 투과형 마스크, 반사형 마스크 및 반도체 장치의 제조 방법
JP2013236068A (ja) 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR20230004930A (ko) 2012-04-13 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6001308B2 (ja) * 2012-04-17 2016-10-05 株式会社半導体エネルギー研究所 半導体装置
US8866510B2 (en) 2012-05-02 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
KR102071545B1 (ko) * 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103474467B (zh) 2012-06-05 2016-04-13 元太科技工业股份有限公司 薄膜晶体管结构及其阵列基板
TWI493726B (zh) * 2012-06-05 2015-07-21 E Ink Holdings Inc 薄膜電晶體結構及其陣列基板
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI600022B (zh) * 2012-07-20 2017-09-21 半導體能源研究所股份有限公司 脈衝輸出電路、顯示裝置、及電子裝置
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR101965256B1 (ko) * 2012-10-17 2019-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2014102319A (ja) * 2012-11-19 2014-06-05 Sony Corp 発光素子及び表示装置
KR101970779B1 (ko) 2012-12-10 2019-04-22 삼성디스플레이 주식회사 표시 장치
JP6186757B2 (ja) * 2013-03-06 2017-08-30 セイコーエプソン株式会社 電気光学装置及び電子機器
US9246133B2 (en) * 2013-04-12 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting module, light-emitting panel, and light-emitting device
US8975121B2 (en) * 2013-05-09 2015-03-10 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form thin film nanocrystal integrated circuits on ophthalmic devices
TWI618058B (zh) 2013-05-16 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9754971B2 (en) 2013-05-18 2017-09-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
CN105324848A (zh) * 2013-06-11 2016-02-10 庆熙大学校产学协力团 作为显示装置的像素元件的氧化物半导体晶体管及其制造方法
KR101506098B1 (ko) * 2013-12-10 2015-03-26 경희대학교 산학협력단 Ｎｂｉｓ에서 문턱전압의 변화가 없는 산화물 반도체 트랜지스터 및 이의 제조 방법
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102269460B1 (ko) * 2013-06-27 2021-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
KR102000056B1 (ko) * 2013-07-22 2019-09-30 엘지디스플레이 주식회사 정전기 방지 회로 및 이의 제조 방법
US10529740B2 (en) 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
JP6410496B2 (ja) 2013-07-31 2018-10-24 株式会社半導体エネルギー研究所 マルチゲート構造のトランジスタ
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
KR102109741B1 (ko) * 2013-10-02 2020-05-12 엘지디스플레이 주식회사 유기 발광 디스플레이 장치
KR102119572B1 (ko) * 2013-11-29 2020-06-05 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
WO2015083034A1 (en) 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
KR20150070648A (ko) * 2013-12-17 2015-06-25 삼성디스플레이 주식회사 박막 트랜지스터
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR20150087647A (ko) 2014-01-22 2015-07-30 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
TWI685116B (zh) * 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911202B1 (en) 2014-02-24 2019-02-20 LG Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911200B1 (en) 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
JP6607681B2 (ja) 2014-03-07 2019-11-20 株式会社半導体エネルギー研究所 半導体装置
KR20160132405A (ko) 2014-03-12 2016-11-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102257978B1 (ko) * 2014-03-17 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102319478B1 (ko) * 2014-03-18 2021-10-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
TWI767772B (zh) 2014-04-10 2022-06-11 日商半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
WO2015170220A1 (en) 2014-05-09 2015-11-12 Semiconductor Energy Laboratory Co., Ltd. Memory device and electronic device
KR102354008B1 (ko) 2014-05-29 2022-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기
JP6459271B2 (ja) * 2014-07-23 2019-01-30 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその駆動方法
KR102170999B1 (ko) 2014-07-30 2020-10-29 삼성디스플레이 주식회사 표시장치
JP6652342B2 (ja) 2014-08-08 2020-02-19 株式会社半導体エネルギー研究所 半導体装置
CN104345510B (zh) * 2014-09-26 2017-10-03 京东方科技集团股份有限公司 液晶面板以及液晶面板的制造方法
TW202236688A (zh) 2014-11-21 2022-09-16 日商半導體能源研究所股份有限公司 半導體裝置
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
DE112016001033T5 (de) * 2015-03-03 2017-12-21 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, Verfahren zum Herstellen derselben oder Anzeigevorrichtung mit derselben
JP6801969B2 (ja) * 2015-03-03 2020-12-16 株式会社半導体エネルギー研究所 半導体装置、表示装置、および電子機器
US9905700B2 (en) 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
KR102331178B1 (ko) * 2015-04-02 2021-11-26 삼성디스플레이 주식회사 표시장치
JP2017010000A (ja) 2015-04-13 2017-01-12 株式会社半導体エネルギー研究所 表示装置
KR102440302B1 (ko) * 2015-04-13 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
US9666655B2 (en) 2015-05-05 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US10706803B2 (en) * 2015-05-25 2020-07-07 Sharp Kabushiki Kaisha Shift register circuit
CN106298883B (zh) * 2015-06-04 2020-09-15 昆山工研院新型平板显示技术中心有限公司 一种薄膜晶体管及其制备方法
JP2017022377A (ja) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
US10032921B2 (en) 2015-07-31 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US10553690B2 (en) 2015-08-04 2020-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017060790A1 (en) * 2015-10-08 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN105336746B (zh) * 2015-10-22 2018-07-17 深圳市华星光电技术有限公司 一种双栅极薄膜晶体管及其制作方法、以及阵列基板
US9741400B2 (en) 2015-11-05 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, and method for operating the semiconductor device
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
US20170186782A1 (en) * 2015-12-24 2017-06-29 Innolux Corporation Pixel circuit of active-matrix light-emitting diode and display panel having the same
US9887010B2 (en) 2016-01-21 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, and driving method thereof
CN105785635A (zh) * 2016-01-29 2016-07-20 上海天马微电子有限公司 半反半透式阵列基板、制作方法、显示面板和显示装置
KR20180124874A (ko) * 2016-03-04 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
WO2017159625A1 (ja) * 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
CN105789120B (zh) * 2016-05-23 2019-05-31 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
US10242617B2 (en) 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
KR102389264B1 (ko) 2016-09-02 2022-04-22 삼성디스플레이 주식회사 표시장치 및 그 제조방법
JP6736430B2 (ja) * 2016-09-05 2020-08-05 株式会社ジャパンディスプレイ 半導体装置
WO2018051878A1 (ja) * 2016-09-14 2018-03-22 シャープ株式会社 実装基板及び表示パネル
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
WO2018150962A1 (ja) * 2017-02-15 2018-08-23 シャープ株式会社 アクティブマトリクス基板
WO2018163997A1 (ja) * 2017-03-09 2018-09-13 シャープ株式会社 アクティブマトリクス基板およびその製造方法
CN110383436A (zh) 2017-03-13 2019-10-25 株式会社半导体能源研究所 复合氧化物及晶体管
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
KR20200033868A (ko) 2017-07-31 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US11488528B2 (en) 2017-11-09 2022-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of display device, and electronic device for displaying a plurality of images by superimposition using a plurality of memory circuits
CN107968110B (zh) 2017-11-21 2020-05-01 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置及其制作方法
KR102127756B1 (ko) * 2018-01-02 2020-07-09 청주대학교 산학협력단 전극가변 박막 트랜지스터 논리회로 및 그 제조방법
CN107958656B (zh) * 2018-01-08 2019-07-02 武汉华星光电技术有限公司 Goa电路
KR102576214B1 (ko) * 2018-06-28 2023-09-07 삼성디스플레이 주식회사 배선 기판 및 이를 포함하는 표시 장치
WO2020003047A1 (ja) 2018-06-29 2020-01-02 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN112385026A (zh) 2018-07-11 2021-02-19 株式会社新川 打线接合装置
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP7272013B2 (ja) 2018-09-19 2023-05-12 セイコーエプソン株式会社 プリントヘッド制御回路及び液体吐出装置
JP7246681B2 (ja) * 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
JP7159031B2 (ja) * 2018-12-18 2022-10-24 株式会社ジャパンディスプレイ 表示装置
JP7190740B2 (ja) 2019-02-22 2022-12-16 三国電子有限会社 エレクトロルミネセンス素子を有する表示装置
CN110707095A (zh) * 2019-09-04 2020-01-17 深圳市华星光电半导体显示技术有限公司 显示面板
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置
US11823739B2 (en) 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
CN115273932A (zh) * 2020-04-06 2022-11-01 昕原半导体(上海)有限公司 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符
US20220344357A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, integrated circuit, and manufacturing method of memory device
CN113257841B (zh) * 2021-07-19 2021-11-16 深圳市柔宇科技股份有限公司 Tft基板及其制备方法、显示器以及电子设备

Family Cites Families (248)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4615102A (en) 1984-05-01 1986-10-07 Fujitsu Limited Method of producing enhancement mode and depletion mode FETs
FR2577311B1 (fr) 1985-02-11 1987-03-06 Siderurgie Fse Inst Rech Dispositif de connexion electrique destine a etre place en paroi d'un four metallurgique a courant continu.
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63301565A (ja) 1987-05-30 1988-12-08 Matsushita Electric Ind Co Ltd 薄膜集積回路
JPH02156676A (ja) 1988-12-09 1990-06-15 Fuji Xerox Co Ltd 薄膜半導体装置
US5079606A (en) * 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
US5053347A (en) * 1989-08-03 1991-10-01 Industrial Technology Research Institute Amorphous silicon thin film transistor with a depletion gate
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
KR930005745B1 (ko) * 1990-10-18 1993-06-24 삼성전자 주식회사 액티브 매트릭스 액정표시소자용 박막 트랜지스터
JP2776083B2 (ja) * 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05218326A (ja) 1992-01-31 1993-08-27 Canon Inc 半導体装置及び液晶表示装置
DE69332960T2 (de) 1992-01-28 2004-05-13 Canon K.K. Halbleiteranordnung
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
GB9208324D0 (en) * 1992-04-15 1992-06-03 British Tech Group Semiconductor devices
JP3254007B2 (ja) * 1992-06-09 2002-02-04 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
JPH06202156A (ja) * 1992-12-28 1994-07-22 Sharp Corp ドライバーモノリシック駆動素子
JP3472590B2 (ja) * 1993-04-05 2003-12-02 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP3126573B2 (ja) 1993-12-24 2001-01-22 シャープ株式会社 半導体装置及びその製造方法
JPH07312426A (ja) * 1994-05-18 1995-11-28 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP3243146B2 (ja) * 1994-12-08 2002-01-07 株式会社東芝 半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
GB9520888D0 (en) 1995-10-12 1995-12-13 Philips Electronics Nv Electronic devices comprising thin-film circuitry
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10290012A (ja) * 1997-04-14 1998-10-27 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方法
KR100276442B1 (ko) 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6372558B1 (en) 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
JP2000068514A (ja) * 1998-08-18 2000-03-03 Sony Corp 電気光学装置の製造方法及び電気光学装置用の駆動基板の製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4008133B2 (ja) * 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
KR20010075560A (ko) 1999-08-02 2001-08-09 가시오 가즈오 광감지기 및 광감지기 시스템
JP3674942B2 (ja) * 1999-08-02 2005-07-27 カシオ計算機株式会社 光電変換素子、フォトセンサアレイおよび２次元画像の読取装置
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3324587B2 (ja) 1999-12-20 2002-09-17 セイコーエプソン株式会社 半導体記憶装置
JP4836339B2 (ja) 2000-03-06 2011-12-14 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2002014628A (ja) 2000-04-27 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP3454231B2 (ja) 2000-06-15 2003-10-06 セイコーエプソン株式会社 半導体記憶装置
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6681992B2 (en) 2000-08-03 2004-01-27 Tomomi Iihama Image reading apparatus
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6549071B1 (en) 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
JP3527483B2 (ja) * 2000-09-21 2004-05-17 松下電器産業株式会社 Ｃｍｏｓ型基本セル及びこれを使用した半導体集積回路並びにその半導体集積回路の製造方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7569849B2 (en) * 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4338937B2 (ja) 2001-04-16 2009-10-07 株式会社半導体エネルギー研究所 半導体装置
US6740938B2 (en) 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4731718B2 (ja) 2001-04-27 2011-07-27 株式会社半導体エネルギー研究所 表示装置
JP2003051599A (ja) 2001-05-24 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US6906344B2 (en) 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
TWI264244B (en) * 2001-06-18 2006-10-11 Semiconductor Energy Lab Light emitting device and method of fabricating the same
JP3512781B2 (ja) 2001-07-27 2004-03-31 株式会社半導体エネルギー研究所 薄膜トランジスタ
US6639246B2 (en) 2001-07-27 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP5028723B2 (ja) 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003243658A (ja) * 2002-02-12 2003-08-29 Seiko Epson Corp 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP4069648B2 (ja) 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
JP2003280034A (ja) * 2002-03-20 2003-10-02 Sharp Corp Ｔｆｔ基板およびそれを用いる液晶表示装置
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP4302535B2 (ja) 2002-04-08 2009-07-29 サムスン エレクトロニクス カンパニー リミテッド ゲート駆動回路及びこれを有する液晶表示装置
JP2003309266A (ja) 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
WO2003091977A1 (en) * 2002-04-26 2003-11-06 Toshiba Matsushita Display Technology Co., Ltd. Driver circuit of el display panel
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
AU2003241202A1 (en) 2002-06-10 2003-12-22 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4723787B2 (ja) * 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
JP2004079705A (ja) 2002-08-14 2004-03-11 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100870522B1 (ko) * 2002-09-17 2008-11-26 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6995053B2 (en) * 2004-04-23 2006-02-07 Sharp Laboratories Of America, Inc. Vertical thin film transistor
US6788567B2 (en) 2002-12-02 2004-09-07 Rohm Co., Ltd. Data holding device and data holding method
JP2004235180A (ja) 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4314843B2 (ja) * 2003-03-05 2009-08-19 カシオ計算機株式会社 画像読取装置及び個人認証システム
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100560401B1 (ko) 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
US7224118B2 (en) * 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4554292B2 (ja) 2003-07-18 2010-09-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TWI336921B (en) 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4402396B2 (ja) 2003-08-07 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4338481B2 (ja) 2003-09-05 2009-10-07 三菱電機株式会社 液晶表示装置用薄膜トランジスタの製法および液晶表示装置用薄膜トランジスタ
JP2005109325A (ja) 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 半導体集積回路の評価素子群および評価方法
US7709843B2 (en) 2003-10-28 2010-05-04 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same, and television receiver
US7859187B2 (en) 2003-11-14 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device and method for fabricating the same
KR101019045B1 (ko) * 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7026713B2 (en) 2003-12-17 2006-04-11 Hewlett-Packard Development Company, L.P. Transistor device having a delafossite material
CN100385478C (zh) * 2003-12-27 2008-04-30 Lg.菲利浦Lcd株式会社 包括移位寄存器的驱动电路以及使用其的平板显示器件
KR101032945B1 (ko) * 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20060166415A1 (en) * 2004-06-07 2006-07-27 Sharp Laboratories Of America, Inc. Two-transistor tri-state inverter
EP2104110B1 (en) 2004-06-14 2013-08-21 Semiconductor Energy Laboratory Co, Ltd. Shift register and semiconductor display device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR101019416B1 (ko) 2004-06-29 2011-03-07 엘지디스플레이 주식회사 쉬프트레지스터 및 이를 포함하는 평판표시장치
JP4286738B2 (ja) 2004-07-14 2009-07-01 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置の作製方法
JP4877873B2 (ja) 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
EP1624333B1 (en) 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
KR100669720B1 (ko) 2004-08-06 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7427776B2 (en) * 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
JP4947404B2 (ja) 2004-10-13 2012-06-06 カシオ計算機株式会社 フォトセンサ及びその製造方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
KR100953596B1 (ko) * 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
WO2006051993A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US8003449B2 (en) 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
KR101137880B1 (ko) 2004-12-31 2012-04-20 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동 방법
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP2007115807A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP5164383B2 (ja) * 2006-01-07 2013-03-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR20070081255A (ko) 2006-02-10 2007-08-16 삼성전자주식회사 시프트 레지스터
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4912121B2 (ja) 2006-02-23 2012-04-11 三菱電機株式会社 シフトレジスタ回路
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101033A (ko) 2006-04-10 2007-10-16 삼성전자주식회사 신호 구동 소자 및 이를 포함하는 표시 장치
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
KR100801961B1 (ko) * 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP2007324425A (ja) * 2006-06-02 2007-12-13 Sony Corp 薄膜半導体装置及びその製造方法と表示装置
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101217555B1 (ko) * 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5079425B2 (ja) 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP2008072011A (ja) * 2006-09-15 2008-03-27 Toppan Printing Co Ltd 薄膜トランジスタの製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
KR100790761B1 (ko) * 2006-09-29 2008-01-03 한국전자통신연구원 인버터
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI675358B (zh) 2006-09-29 2019-10-21 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5468196B2 (ja) 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008117863A (ja) * 2006-11-01 2008-05-22 Sharp Corp 半導体素子及び表示装置
JP2008124215A (ja) 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101425635B1 (ko) * 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008140490A (ja) 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器
KR100816498B1 (ko) * 2006-12-07 2008-03-24 한국전자통신연구원 표면 처리된 층을 포함하는 유기 인버터 및 그 제조 방법
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5090008B2 (ja) 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US8581260B2 (en) 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5364293B2 (ja) 2007-06-01 2013-12-11 株式会社半導体エネルギー研究所 表示装置の作製方法およびプラズマｃｖｄ装置
BRPI0815437A2 (pt) * 2007-09-07 2015-02-18 Baronova Inc "dispositivo para obstruir intermitentemente uma abertura gástrica"
CN101398532B (zh) * 2007-09-28 2010-09-29 群康科技(深圳)有限公司 电润湿显示器
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
CN101714546B (zh) * 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101579050B1 (ko) * 2008-10-03 2015-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102197490B (zh) 2008-10-24 2013-11-06 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR101631454B1 (ko) 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101522400B1 (ko) 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101671544B1 (ko) 2008-11-21 2016-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 기기
KR102237030B1 (ko) 2014-10-22 2021-04-06 주식회사 실리콘웍스 조명 장치의 구동 회로

Also Published As

Publication number Publication date
JP2015109456A (ja) 2015-06-11
CN102386236A (zh) 2012-03-21
CN102197490B (zh) 2013-11-06
US20190074379A1 (en) 2019-03-07
JP2010123938A (ja) 2010-06-03
TWI617038B (zh) 2018-03-01
KR20220041242A (ko) 2022-03-31
TW201034198A (en) 2010-09-16
JP5679954B2 (ja) 2015-03-04
JP2018022921A (ja) 2018-02-08
US10170632B2 (en) 2019-01-01
US20180076331A1 (en) 2018-03-15
KR102251817B1 (ko) 2021-05-12
KR20120005055A (ko) 2012-01-13
KR102469154B1 (ko) 2022-11-18
WO2010047217A1 (en) 2010-04-29
JP2023116441A (ja) 2023-08-22
US20170170328A1 (en) 2017-06-15
JP7022804B2 (ja) 2022-02-18
US20210050453A1 (en) 2021-02-18
US11563124B2 (en) 2023-01-24
EP2351088B1 (en) 2016-09-14
TW201739059A (zh) 2017-11-01
US10763372B2 (en) 2020-09-01
TWI469358B (zh) 2015-01-11
JP2014158029A (ja) 2014-08-28
KR102095625B1 (ko) 2020-03-31
JP2017204645A (ja) 2017-11-16
KR20210054029A (ko) 2021-05-12
EP2351088A4 (en) 2013-01-09
KR20160072845A (ko) 2016-06-23
JP2021036585A (ja) 2021-03-04
JP5736071B2 (ja) 2015-06-17
US20150228677A1 (en) 2015-08-13
JP6405440B2 (ja) 2018-10-17
JP2012060160A (ja) 2012-03-22
JP6528000B2 (ja) 2019-06-12
KR20110111542A (ko) 2011-10-11
EP2351088A1 (en) 2011-08-03
US20160197166A1 (en) 2016-07-07
US10153380B2 (en) 2018-12-11
CN102197490A (zh) 2011-09-21
JP6772335B2 (ja) 2020-10-21
KR20110073616A (ko) 2011-06-29
JP6771627B2 (ja) 2020-10-21
JP2022078049A (ja) 2022-05-24
TW201212241A (en) 2012-03-16
US9601603B2 (en) 2017-03-21
JP2019036734A (ja) 2019-03-07
JP2018085518A (ja) 2018-05-31
US20120061668A1 (en) 2012-03-15
US9318512B2 (en) 2016-04-19
JP6577107B2 (ja) 2019-09-18
TW201530784A (zh) 2015-08-01
TWI508300B (zh) 2015-11-11
KR101310473B1 (ko) 2013-09-24
TW201631782A (zh) 2016-09-01
US20100102313A1 (en) 2010-04-29
KR20170094558A (ko) 2017-08-18
JP6259948B1 (ja) 2018-01-10
CN102509736B (zh) 2015-08-19
TWI544647B (zh) 2016-08-01
US20230155033A1 (en) 2023-05-18
JP2019050416A (ja) 2019-03-28
JP2019145841A (ja) 2019-08-29
KR101259727B1 (ko) 2013-04-30
KR20200090968A (ko) 2020-07-29
KR101633142B1 (ko) 2016-06-23
CN102509736A (zh) 2012-06-20
KR102378956B1 (ko) 2022-03-24
TWI617037B (zh) 2018-03-01
TW201216478A (en) 2012-04-16
US9029851B2 (en) 2015-05-12
JP5498755B2 (ja) 2014-05-21
JP7274625B2 (ja) 2023-05-16
KR20180137606A (ko) 2018-12-27
US8067775B2 (en) 2011-11-29
JP6228344B1 (ja) 2017-11-08
JP2020074355A (ja) 2020-05-14
TWI492388B (zh) 2015-07-11

Similar Documents

Publication Publication Date Title
CN102386236B (zh) 半导体器件和用于制造该半导体器件的方法
TWI662346B (zh) 半導體裝置和其製造方法
CN101728434B (zh) 半导体器件及其制造方法
CN101740583B (zh) 半导体器件及其制造方法
KR101579050B1 (ko) 표시장치
TWI833613B (zh) 半導體裝置和其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant