TWI662346B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI662346B
TWI662346B TW107137036A TW107137036A TWI662346B TW I662346 B TWI662346 B TW I662346B TW 107137036 A TW107137036 A TW 107137036A TW 107137036 A TW107137036 A TW 107137036A TW I662346 B TWI662346 B TW I662346B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
oxide semiconductor
gate
thin film
Prior art date
Application number
TW107137036A
Other languages
English (en)
Other versions
TW201907211A (zh
Inventor
宮入秀和
長多剛
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201907211A publication Critical patent/TW201907211A/zh
Application granted granted Critical
Publication of TWI662346B publication Critical patent/TWI662346B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Abstract

當顯示裝置具有更高的清晰度時，像素的數目會增加，且因此，閘極線及信號線的數目會增加；當閘極線及信號線的數目增加時，很難以藉由接合法或其類似方法來安裝包含用以驅動閘極線及信號線之驅動器電路的IC晶片。像素部及用以驅動像素部的驅動器電路係設置於同一基板之上，且驅動器電路之至少一部分包含具有氧化物半導體的薄膜電晶體，該氧化物半導體係插置於閘極電極之間，通道保護層係設置於氧化物半導體與設置在該氧化物半導體之上的閘極電極之間。像素部及驅動器電路係設置於同一基板之上，而產生製造成本的降低。

Description

半導體裝置和其製造方法
本發明有關使用氧化物半導體的半導體裝置和該半導體裝置的製造方法。
典型地，如在液晶顯示裝置中所明瞭地，形成於諸如玻璃基板之平板上的薄膜電晶體係使用非晶矽或多晶矽以製造。使用非晶矽所形成的薄膜電晶體具有低的電場效應遷移率，但此一電晶體可形成於具有較大面積的玻璃基板之上；相反地，使用結晶矽所形成的薄膜電晶體具有高的電場效應遷移率，惟，諸如雷射退火之結晶過程係必要的，且此一電晶體並非一直適用於較大的玻璃基板。
鑑於上述，已引起注意於使用氧化物半導體以形成薄膜電晶體，以及將此電晶體應用至電子裝置或光學裝置之技術。例如，專利文獻1及專利文獻2揭示使用氧化鋅或In-Ga-Zn-O基之氧化物半導體做為氧化物半導體膜以製造薄膜電晶體，且使用此電晶體做為影像顯示裝置之開關元 件或其類似物的技術。
[參考文件]
[專利文獻1]日本公開專利申請案第2007-123861號
[專利文獻2]日本公開專利申請案第2007-096055號
其中通道形成區係設置於氧化物半導體中之薄膜電晶體的電場效應遷移率係比使用非晶矽之薄膜電晶體的電場效應遷移率更高。氧化物半導體膜可藉由濺鍍法或其類似方法而在300℃或更低的溫度處形成，其之製造方法係比使用多晶矽之薄膜電晶體的製造方法更容易。
此氧化物半導體係期待被使用以形成薄膜電晶體於玻璃基板、塑膠基板、或其類似物之上，且被施加至諸如液晶顯示裝置、電激發光顯示裝置、或電子紙的顯示裝置。
當顯示裝置的顯示區域之尺寸增加時，像素的數目會增加，且因此，閘極線及信號線的數目亦會增加。此外，當顯示裝置具有更高的清晰度時，像素的數目會增加，且因此，閘極線及信號線的數目亦會增加。當閘極線及信號線的數目增加時，將難以藉由接合法或其類似方法來安裝包含用以驅動閘極線及信號線之驅動器電路的IC晶片；因而，製造成本增加。
因此，目的在於藉由使用薄膜電晶體於用以驅動像素部之驅動器電路的至少一部分之中，而該薄膜電晶體使用 氧化物半導體，以降低製造成本。
在使用薄膜電晶體於用以驅動像素部之驅動器電路的至少一部分中而該薄膜電晶體使用氧化物半導體的情況中，薄膜電晶體需要高度的動態特徵(導通特徵或頻率特徵(稱為f特徵))。另一目的在於提供具有高度的動態特徵(導通特徵)之薄膜電晶體，以及提供可致能高速操作的驅動器電路。
此外，本發明實施例之目的在於提供一種設置有高度可靠之薄膜電晶體的半導體裝置，其中薄膜電晶體使用氧化物半導體層於通道形成區。
閘極電極係設置於氧化物半導體層的上方及下方，以實現薄膜電晶體之導通特徵及可靠度的改善。
進一步地，藉由控制所施加至上方及下方閘極電極的閘極電壓，可控制臨限電壓。上方及下方閘極電極可相互電性連接，以便具有相同的電位，或上方及下方閘極電極可連接至不同的導線，以便具有不同的電位；例如，當藉由施加電壓至上方及下方閘極的其中之一者用以控制臨限電壓，而將臨限電壓設定於0或接近0以降低驅動電壓時，可獲得功率消耗的降低。選擇性地，當臨限電壓係設定成為正值時，薄膜電晶體可作用成為增強型電晶體；進一步選擇性地，當臨限電壓係設定成為負值時，薄膜電晶體可作用成為空乏型電晶體。
例如，包含增強型電晶體及空乏型電晶體之組合的反相器電路(下文中，此電路係稱為EDMOS電路)可使用 於驅動器電路。驅動器電路包含邏輯電路部，及開關部或緩衝器部的至少之一者。邏輯電路部具有包含上述之EDMOS電路的電路結構；進一步地，可流過大的導通電流之薄膜電晶體係較佳地使用於開關部或緩衝器。可使用包含閘極電極在氧化物半導體層之上面及下面的空乏型電晶體或薄膜電晶體。
具有不同結構之薄膜電晶體可形成於同一基板之上而無需大量增加步驟的數目；例如，使用包含閘極電極在氧化物半導體層的上面及下面之薄膜電晶體的EDMOS電路可形成以供高速驅動的驅動器電路之用，以及包含閘極電極僅在氧化物半導體層的下面之薄膜電晶體可使用於像素部。
注意的是，在此說明書中，臨限電壓成為正值之n通道TFT係稱為增強型電晶體，以及臨限電壓成為負值之n通道TFT係稱為空乏型電晶體。
用於設置在氧化物半導體層上面之閘極電極的材料之實例包含選擇自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)之元素，及包含上述元素之任一者以做為其成分的合金，且任何導電膜均可予以使用而無特殊的限制。進一步地，閘極電極並未受限於包含上述元素之任一者的單層結構，且可具有二或更多層的堆疊結構。
做為用於設置在氧化物半導體層上面之閘極電極的材料，可使用與像素電極相同的材料(可使用透明導電膜或 其類似物於透射型顯示裝置的情況中)；例如，設置在氧化物半導體層上面的閘極電極可以以與用以形成電性連接至像素部中之薄膜電晶體的像素電極之步驟相同的步驟而形成，因此，設置有閘極電極於氧化物半導體層的上面及下面之薄膜電晶體可無需大量增加步驟的數目以形成。此外，藉由設置閘極電極於氧化物半導體層的上面，在用以檢查薄膜電晶體之可靠度的偏動溫度應力測試(在下文中，稱為BT測試)中，可降低BT測試的前後之間之薄膜電晶體的臨限電壓中之改變量；也就是說，在氧化物半導體層上面之閘極電極的設置可改善可靠度。
揭示於此說明書中之結構的其中之一者係一種半導體裝置，其包含：第一閘極電極，在絕緣表面之上；第一絕緣層，在該第一閘極電極之上；氧化物半導體層，在該第一絕緣層之上；通道保護層，在該氧化物半導體層之上且與該氧化物半導體層接觸；源極電極或汲極電極，在該氧化物半導體層之上；第二絕緣層，覆蓋該源極電極或該汲極電極；第二閘極電極，在該第二絕緣層之上；以及該第二絕緣層係與該通道保護層接觸。
上述結構可達成上述目的之其中至少之一者。
在上述結構中，第二閘極電極的寬度係製成比氧化物半導體層的寬度更大；因而，閘極電壓可自第二閘極電極施加至整個氧化物半導體層。
選擇性地，在上述結構中，當第一閘極電極的寬度係製成比第二閘極電極的寬度更小時，第一閘極電極與源極 電極及汲極電極重疊之面積會減少，使得寄生電容可降低。進一步地，第一閘極電極的寬度係設定成為比通道保護層的寬度更大且第二閘極電極的寬度係設定成為比通道保護層的寬度更小，使得第二閘極不與源極電極及汲極電極重疊(盡可能多地)；因而，可降低更多的寄生電容。
此外，上述結構包含緩衝層於源極電極或汲極電極與氧化物半導體層之間。藉由設置該緩衝層，可降低源極電極(或汲極電極)與氧化物半導體層之間的接觸電阻。
進一步地，本發明之另一結構係一種半導體裝置，其包含像素部及驅動器電路，像素部包含至少第一薄膜電晶體，該第一薄膜電晶體具有第一氧化物半導體層，驅動器電路包含EDMOS電路，該EDMOS電路包含至少第二薄膜電晶體及第三薄膜電晶體，第二薄膜電晶體具有第二氧化物半導體層，以及第三薄膜電晶體具有第三氧化物半導體層。第三薄膜電晶體包含：第一閘極電極，在第三氧化物半導體層之下；源極電極或汲極電極，在第三氧化物半導體層之上；以及第二閘極電極，在第三氧化物半導體層之上。通道保護層係設置於第三氧化物半導體層與第二閘極電極之間，且第三氧化物半導體層係與通道保護層接觸。
在上述結構中，當像素部之中的第一薄膜電晶體係電性連接至像素電極，且像素電極與驅動器電路中之第二閘極電極係相同的材料時，則可無需增加步驟數目以製造該半導體裝置。
在上述結構中，當像素部之中的第一薄膜電晶體係電性連接至像素電極，且像素電極係由與驅動器電路中之第二閘極電極不同的材料所形成，例如當像素電極係由透明導電膜所形成以及第二閘極電極係由鋁膜所形成時，可降低驅動器電路中之第二閘極電極的電阻。
此外，上述結構包含緩衝層於源極電極或汲極電極與第三氧化物半導體層之間。藉由設置該緩衝層，可降低源極電極(或汲極電極)與氧化物半導體層之間的接觸電阻。
進一步地，第三薄膜電晶體係所謂雙閘極結構，其中驅動器電路的第三氧化物半導體層與第一閘極電極重疊，而第一絕緣層在其間，且亦與第二閘極電極重疊，而第二絕緣層在其間。
進一步地，第一閘極電極及第二閘極電極係電性連接，且設定成為相同的電位，使得閘極電壓可自設置在第一閘極電極與第二閘極電極間之氧化物半導體層的上面及下面施加。
再者，在其中第一閘極電極及第二閘極電極係設定成為不同電位於該處的情況中，可控制諸如臨限電壓之TFT的電性特徵。
做為具有驅動器電路之半導體裝置，除了液晶顯示裝置之外，可給定使用發光元件之發光顯示裝置及使用電泳顯示元件之亦稱為電子紙的顯示裝置。
注意的是，在此說明書中之“顯示裝置”的用語意指影 像顯示裝置、發光裝置、或光源(包含照明裝置)。進一步地，“顯示裝置”在其種類中包含以下模組：包含諸如撓性印刷電路(FPC)、卷帶自動接合(TAB)帶、或卷帶承載構裝(TCP)所附著之連接器的模組；具有TAB帶或TCP而設置有印刷導線板於其末端處之模組；以及具有積體電路(IC)而該積體電路係藉由晶片在玻璃上(COG)法以直接安裝於顯示元件之上的模組。
在使用發光元件的發光顯示裝置中，複數個薄膜電晶體係包含於像素部之中，且其中薄膜電晶體的閘極電極係電性連接至另一電晶體之源極導線或汲極導線的部分亦包含於該像素部之中。
因為薄膜電晶體容易由於靜電或其類似者而損壞，所以較佳地將用以保護驅動器電路的保護電路設置在用於閘極線或源極線的同一基板之上。該保護電路係較佳地以包含氧化物半導體之非線性元件而形成。
使用於此說明書中之氧化物半導體係由InMO3(ZnO)m(m>0)所表示的薄膜，且形成使用該薄膜做為半導體層的薄膜電晶體。注意的是，M表示選擇自Ga、Fe、Ni、Mn、及Co之一金屬元素或複數個金屬元素；例如，在某些情況中，M表示Ga，而在其他的情況中，M表示諸如Ni或Fe之除了Ga之外的上述金屬元素(Ga及Ni或Ga及Fe)。進一步地，上述氧化物半導體可包含Fe或Ni，另外的過渡金屬元素，或除了包含成為M之金屬元素外之做為雜質元素的過渡金屬之氧化物。在此說明書中，當 M包含Ga時，此薄膜亦稱為In-Ga-Zn-O基之非單晶膜。
在In-Ga-Zn-O基之非單晶膜之中，非晶結構可藉由XRD分析而觀察，即使當熱處理係在膜係由濺鍍法所形成之後，執行於200℃至500℃，典型地，300℃至400℃，10至100分鐘時，亦然。
由In-Ga-Zn-O基之非單晶膜所代表的氧化物半導體係具有寬的能隙(Eg)之材料；因此，即使將二閘極電極設置於氧化物半導體層的上面及下面，亦可抑制截止電流的增加。
注意的是，在此說明書中之諸如“第一”及“第二”的順序數字僅係針對便利性而使用，且並非表示步驟的順序以及層之堆疊順序。此外，在此說明書中之該等順序數字並非表示指明本發明之特定名稱。
注意的是，使用於此說明書中之諸如“約略”及“大約”之程度用語意指偏差自所修正之用語的合理量，以致結果不會大大地改變；若此偏差並未否定所稍作修正的字之意義時，則該等程度用語應被解讀成為包含所稍作修正的用語之至少±5%的偏差。
藉由形成使用氧化物半導體的薄膜電晶體於諸如閘極線驅動器電路或源極線驅動器電路之週邊電路或像素部之中，而該氧化物半導體插置於二閘極電極之間，且該二閘極電極係設置於該氧化物半導體的上面及下面，可降低製造成本。
具有使用氧化物半導體的薄膜電晶體，而該氧化物半 導體插置於二閘極電極之間，且該二閘極電極係設置於該氧化物半導體的上面及下面，則在BT測試中，可降低BT測試的前後之間之薄膜電晶體的臨限電壓中之改變量；也就是說，薄膜電晶體包含氧化物半導體，而該氧化物半導體插置於二閘極電極之間，且該二閘極電極係設置於該氧化物半導體的上面及下面，則可藉以改善薄膜電晶體的可靠度。
100、300、400、310、320、580‧‧‧基板
101‧‧‧閘極電極層
102、152‧‧‧閘極絕緣層
103、405‧‧‧氧化物半導體層
104a、104b‧‧‧源極區或汲極區
107‧‧‧保護絕緣層
108‧‧‧電容器導線
111‧‧‧第二氧化物半導體膜
110‧‧‧像素電極
120、153‧‧‧連接電極
121、151‧‧‧第一端子
122、150‧‧‧第二端子
125、126、127、389、404‧‧‧接觸孔
128、129、155‧‧‧透明導電膜
131‧‧‧阻體罩幕
132、7017、7027、‧‧‧導電膜
133、418‧‧‧通道保護層
154‧‧‧保護絕緣層
156、471、470、476‧‧‧電極
170‧‧‧薄膜電晶體
301、311、4002、4502、327、2603‧‧‧像素部
302、312‧‧‧第一掃描線驅動器電路
313‧‧‧第一掃描線驅動器電路
303、314、4503a、4503b、4003‧‧‧信號線驅動器電路
321‧‧‧信號輸入端子
322‧‧‧信號線輸入端子
323、6406‧‧‧掃描線
324、6405‧‧‧信號線
328、6400‧‧‧像素
329‧‧‧像素TFT
330‧‧‧儲存電容器部
331、4030‧‧‧像素電極
332‧‧‧電容器線
333‧‧‧共用端子
334、335、336‧‧‧保護電路
337‧‧‧電容器匯流排線
351‧‧‧正反器電路
352~356、383、390‧‧‧控制信號線
357、382‧‧‧重設線
361‧‧‧邏輯電路部
362‧‧‧開關部
363~372、581、4010、4011、4509、4510、430、432、433‧‧‧TFT(薄膜電晶體)
373‧‧‧EDMOS電路
381、384、6407‧‧‧電源供應線
385‧‧‧半導體層
386‧‧‧第一導線層
387‧‧‧第二導線層
388‧‧‧第三導線層
401‧‧‧第一閘極電極
402‧‧‧閘極電極
403‧‧‧第一閘極絕緣層
406a、406b‧‧‧源極或汲極區
407‧‧‧第二氧化物半導體層
408a、408b‧‧‧n+層
409‧‧‧第一導線
410‧‧‧第二導線
411‧‧‧第三導線
412、473、4020、4021、4032、583~585‧‧‧絕緣層
419‧‧‧第二通道保護層
431、481‧‧‧第二薄膜電晶體
474‧‧‧第二電極
475、7004、7014、7024‧‧‧發光層
480‧‧‧第一薄膜電晶體
587、4517‧‧‧第一電極層
588、4513‧‧‧第二電極層
589‧‧‧球形粒子
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧空腔
595、4507‧‧‧充填物
1000、9100‧‧‧行動電話
1001、9101、9102、9401、9404、9411、9421、9501、9601、9701、9201、9203‧‧‧外殼
1002、9104、9402、9412、9503、9603、9607、9703、9202‧‧‧顯示部
1003、9413、9422‧‧‧操作鈕
1004‧‧‧外部連接埠
1005、9405‧‧‧揚聲器
1006、9424‧‧‧微音器
2600‧‧‧TFT基板
2601‧‧‧相對基板
2602、4005、4505‧‧‧密封劑
2604‧‧‧顯示元件
2605‧‧‧彩色層
2606、2607‧‧‧偏光板
2608‧‧‧導線電路部
2609‧‧‧撓性導線板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧漫射板
4001、4501‧‧‧第一基板
4004、4504a、4504b‧‧‧掃描線驅動器電路
4006、4506‧‧‧第二基板
4008‧‧‧液晶層
4013‧‧‧液晶元件
4015、4515‧‧‧連接端子電極
4016、4516‧‧‧端子電極
4018、4518a、4518b‧‧‧FPC(撓性印刷電路)
4019、4519‧‧‧各向異性導電膜
4031‧‧‧相對電極層
4035‧‧‧柱狀間隔物
4511、6404、7002、7012、7022‧‧‧發光元件
4512‧‧‧電激發光層
4520‧‧‧隔板
6401‧‧‧開關電晶體
6402‧‧‧驅動器電晶體
6403‧‧‧電容器
6408‧‧‧共用電極
7001、7011、7021‧‧‧驅動器TFT
7003、7013、7023‧‧‧陰極
7005、7015、7025‧‧‧陽極
7016‧‧‧光阻擋膜
9013、9207‧‧‧聯結部
9106、9609‧‧‧操作鍵
9200‧‧‧可攜帶式資訊終端機裝置
9205、9403‧‧‧鍵盤
9400‧‧‧電腦
9406‧‧‧發光部
9410‧‧‧顯示裝置
9420‧‧‧通訊裝置
9423‧‧‧外部輸入端子
9500‧‧‧數位攝影機
9600‧‧‧電視機
9605‧‧‧機架
9610‧‧‧遙控器
9700‧‧‧數位相框
在附圖中：第1A圖係實施例1中之顯示裝置的實例之橫剖面視圖，第1B圖係實施例1中之顯示裝置的另一實例之橫剖面視圖，及第1C圖係實施例1中之顯示裝置的又一實例之橫剖面視圖；第2A、2B、及2C圖係實施例2中之半導體裝置的橫剖面視圖、等效電路圖、及頂視圖；第3A及3B圖係各描繪實施例3中之顯示裝置的方塊圖；第4圖係描繪實施例3中之導線、輸入端子、及其類似物的配置之圖式；第5圖係描繪移位暫存器電路之結構的方塊圖；第6圖係描繪正反器電路之實例的圖式；第7圖係正反器電路之佈局視圖(頂視圖)；第8圖係描繪移位暫存器電路之操作的時序圖； 第9A至9C圖係描繪實施例4中之半導體裝置的製造方法之圖式；第10A至10C圖係描繪實施例4中之半導體裝置的製造方法之圖式；第11圖係描繪實施例4中之半導體裝置的製造方法之圖式；第12圖係描繪實施例4中之半導體裝置的製造方法之圖式；第13圖係描繪實施例4中之半導體裝置的製造方法之圖式；第14圖係描繪實施例4中之半導體裝置的圖式；第15A1及15A2圖以及第15B1及15B2圖係描繪實施例4中之半導體裝置的圖式；第16圖係描繪實施例4中之半導體裝置的圖式；第17圖係描繪實施例5中之半導體裝置的橫剖面視圖；第18圖係描繪實施例6中之半導體裝置中的像素等效電路之圖式；第19A至19C圖係各描繪實施例6中之半導體裝置的橫剖面視圖；第20A1及20A2圖以及第20B圖係各描繪實施例7中之半導體裝置的頂視圖及橫剖面視圖；第21A及21B圖係描繪實施例6中之半導體裝置的頂視圖及橫剖面視圖； 第22圖係描繪實施例7中之半導體裝置的橫剖面視圖；第23A至23D圖係各描繪電子裝置之實例的外部視圖；第24A圖係描繪電視裝置之實例的外部視圖，及第24B圖係數位相框之實例的外部視圖；第25A及25B圖係各描繪行動電話機之實例的外部視圖；以及第26圖係描繪實施例9中之半導體裝置的橫剖面視圖。
將敘述實施例於下文。
(實施例1)
第1A圖顯示其中使用於驅動器電路之薄膜電晶體430及使用於像素部之薄膜電晶體170係設置於同一基板之上的實例。注意的是，第1A圖係顯示裝置之橫剖面視圖的實例。
像素部及驅動器電路係形成於同一基板之上。在像素部之中，以矩陣形式所配置之其係增強型電晶體的該等薄膜電晶體170係各用以開啟/關閉對像素電極110之電壓施加，在像素部中所配置之薄膜電晶體170係使用氧化物半導體層103以形成，開/關比係109或更大；因此，可改 善顯示對比，且進一步地，漏電流變小，可藉以實現低功率消耗之驅動。開/關比係導通電流對截止電流的比例(ION/IOFF)，且Ion/Ioff之值愈高，則開關特徵愈佳；因此，高的開/關比可促成顯示對比的改善。注意的是，導通電流係在當電晶體係在導通狀態之中時流動於源極電極與汲極電極之間的電流；另一方面，截止電流係在當電晶體係在斷開狀態之中時流動於源極電極與汲極電極之間的電流。例如，在n通道電晶體中，截止電流係在當閘極電壓比電晶體的臨限電壓更低時流動於源極電極與汲極電極之間的電流；因此，較佳地，將增強型電晶體使用於像素部，以達成高的對比及低功率消耗的驅動。注意的是，符號101表示閘極電極層，符號104a及104b表示源極及汲極區，符號105a表示第一電極，符號105b表示第二電極，以及符號107表示保護絕緣層。
在驅動器電路中，係使用至少一薄膜電晶體430，該薄膜電晶體430包含第一閘極電極401及電極470，第一閘極電極401在氧化物半導體405的下面以及電極470作用成為薄膜電晶體430的第二閘極電極而在氧化物半導體層405的上面。該電極470作用成為薄膜電晶體430的第二閘極電極亦可稱為背面閘極電極，當形成背面閘極電極時，在用以檢查薄膜電晶體之可靠度的偏動溫度應力測試(在下文中，稱為BT測試)中，可降低BT測試的前後之間之薄膜電晶體的臨限電壓中之改變量。
將參照第1A圖來敘述該薄膜電晶體430的結構。設 置於具有絕緣表面之基板400上的第一閘極電極401係以第一閘極絕緣層403來覆蓋，且氧化物半導體層405係設置於第一閘極電極401重疊的第一閘極絕緣層403之上。通道保護層418係設置於氧化物半導體層405之上，且第一導線409及第二導線410係設置於通道保護層418之上；然後，絕緣層412係設置以便在第一導線409及第二導線410之上且與該等導線接觸。此外，作用成為薄膜電晶體430之第二閘極電極的電極470係設置於絕緣層412之上。
無機材料(氧化矽、氮化矽、氮氧化矽、氧化氮化矽，及其類似物)可使用於第一閘極絕緣層403，且第一閘極絕緣層403具有由該等材料所形成的單層結構或堆疊層結構。做為形成方法，可使用諸如電漿CVD法或熱CVD法之氣相成長法，或濺鍍法。在此實施例中，第一閘極絕緣層係形成為藉由電漿CVD法之氮化矽膜做為第一層及藉由電漿CVD法之氧化矽膜做為第二層的堆疊層結構；在其中使用具有產生小丘之可能性的材料於第一閘極電極401之情況中，第一層之氮化矽膜具有防止小丘產生的功效。此外，密質氮化矽膜係由電漿CVD法所產生；因此，可藉由使用該氮化矽膜做為閘極絕緣層的第一層以抑制針孔或其類似物的產生。進一步地，在其中使用氮化矽膜做為第一閘極絕緣層的情況中，可防止例如來自玻璃基板之諸如鈉之移動離子的雜質擴散及侵入至將於稍後形成的氧化物半導體之內。此外，在使用單層結構或堆 疊層結構的情況中，第一閘極絕緣層403的厚度係等於或大於50奈米且等於或小於500奈米。
例如，氧化物半導體層405係藉由使用其中In2O3：Ga2O3：ZnO=1：1：1(In：Ga：Zn=1：1：0.5)之靶材的濺鍍法，而在10sccm之氬氣流率及5sccm之氧氣流率時形成。為了要實現乾淨的介面，第一閘極絕緣層403及氧化物半導體層405係較佳地無需暴露至空氣而形成。注意的是，在其中第一閘極絕緣層403係在形成氧化物半導體膜405之前暴露至空氣的情況中，附著至第一閘極絕緣層403之表面的灰塵可由逆濺鍍法以去除，其中氬氣係在形成氧化物半導體膜405之前導入以產生電漿。
此外，源極或汲極區406a係設置於氧化物半導體層405與第一導線409之間，源極或汲極區406b係設置於氧化物半導體層405與第二導線410之間，源極或汲極區406a及406b亦係形成於通道保護層418之上。例如，源極或汲極區406a係設置於通道保護層418與第一導線409之間。源極或汲極區亦可稱為緩衝層，其係設置於導線與氧化物半導體層之間。
在此實施例中，源極及汲極區406a及406b係由In-Ga-Zn-O基之非單晶膜所形成，其係在與氧化物半導體層405的沈積條件不同的沈積條件之下形成，且係具有更低電阻之氧化物半導體層；例如，藉由在40sccm之氬氣流率的沈積條件中之濺鍍法所獲得之氧化物半導體膜所形成的源極及汲極區406a及406b具有n型導電性及0.01eV 至0.1eV的活化能(△E)。注意的是，在此實施例中，源極及汲極區406a及406b係由包含至少非晶成分之In-Ga-Zn-O基之非單晶膜所形成；在一些情況中，源極及汲極區406a及406b包含晶粒(奈米晶體)於該非晶成分之中，包含於源極及汲極區406a及406b中之晶粒(奈米晶體)的直徑係大約1奈米至10奈米，典型地，大約2奈米至4奈米。
在薄膜電晶體430之中，通道保護層418及絕緣層412的堆疊層作用成為第二閘極絕緣層、無機材料(氧化矽、氮化矽、氮氧化矽、氧化氮化矽、及其類似物)可使用於通道保護層418。做為製造方法，可使用諸如電漿CVD法或熱CVD法之氣相成長法、或濺鍍法；在此實施例中，係使用由濺鍍法所獲得之氧化矽膜以做為通道保護層418。
此外，絕緣層412可具有諸如氧化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氮化鋁膜、氧化鉭膜、氧化鉿膜、及氮氧化鉿膜之絕緣膜的單層結構或堆疊層結構。在此實施例中，係使用由電漿CVD法所獲得的氮化矽膜以做為絕緣層412。因為通道保護層418及絕緣層412的堆疊層作用成為第二閘極絕緣層，所以針對薄膜電晶體430的電性特徵，各個材料及膜厚度係重要的；例如，在其中將閘極電壓施加至氧化物半導體層405的上面及下面，且將幾乎相同的電位給予該氧化物半導體層405之情況中，其係氮化矽膜及氧化矽膜之堆疊的第一閘極絕緣層之厚度 係較佳地與包含氧化矽膜(通道保護層418)及氮化矽膜(絕緣層412)的第二閘極絕緣層之厚度約略相同。此外，在其中將不同值的閘極電壓施加至氧化物半導體層405的上面及下面，且將不同的電場給予該氧化物半導體層405之情況中，為了要獲得諸如臨限電壓之預定的電性特徵，應適當地調整第一絕緣層及第二絕緣層的材料或厚度，藉以獲得薄膜電晶體430之預定的電性特徵。
進一步地，第一閘極電極401及作用成為薄膜電晶體430之第二閘極電極的電極470可相互電性連接，以便具有相同的電位。當第一閘極電極401及作用成為薄膜電晶體430之第二閘極電極的電極470具有相同的電位時，閘極電壓可自氧化物半導體層的上方及下方側施加，以致可增加導通狀態中所流動的電流量。
進一步地，藉由電性連接用以偏移臨限電壓至負值的控制信號線至第一閘極電極401或作用成為薄膜電晶體430之第二閘極電極的電極470，可形成空乏型TFT。
選擇性地，藉由電性連接用以偏移臨限電壓至正值的控制信號線至第一閘極電極401或作用成為薄膜電晶體430之第二閘極電極的電極470，可形成增強型TFT。
進一步地，在使用於驅動器電路之二薄膜電晶體的組合上並無特定的限制，且可使用包含一閘極電極以成為空乏型TFT之薄膜電晶體與包含二閘極電極以成為增強型TFT之薄膜電晶體的組合。在該情況中，在像素部之中的薄膜電晶體具有其中閘極電極係設置於氧化物半導體層的 上面及下面之結構。
選擇性地，在像素部之中的薄膜電晶體可具有其中閘極電極係設置於氧化物半導體層的上面及下面之結構，且在驅動器電路中之增強型TFT及空乏型TFT可各自地具有其中閘極電極係設置於氧化物半導體層的上面及下面之結構。在該情況中，係使用其中用以控制臨限電壓之控制信號線係連接至上方及下方閘極電極的任一者，且所連接之閘極電極控制臨限電壓的結構。
注意的是，在第1A圖之中，作用成為薄膜電晶體430之第二閘極電極的電極470係使用與像素部中之像素電極110相同的材料，例如使用透射型液晶顯示裝置中之透明導電膜以形成，以便減少步驟的數目；然而，在電極470的材料上並無特定的限制。此外，所描繪的是其中電極470的寬度係比第一閘極電極401的寬度更大且亦比氧化物半導體層405的寬度更大的實例；然而，在電極470的寬度上並無特定的限制。注意的是，第一閘極電極401的寬度係比通道保護層418的寬度(在通道方向中的寬度更大)。
第1B圖描繪在第二閘極電極的材料及寬度中與第1A圖不同的實例；進一步地，第1B圖係其中連接至有機發光元件或無機發光元件的薄膜電晶體170係包含於像素部之中的顯示裝置之實例。
在第1B圖之中，做為作用成為薄膜電晶體432之第二閘極電極的電極471之材料，係使用金屬材料(選擇自 鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)之元素，或包含上述元素的任一者做為主要成分的合金)，在橫剖面中之電極471的寬度係比第1A圖中之電極470的寬度更小；進一步地，電極471的寬度係比氧化物半導體層405的寬度更小。藉由減少電極471的寬度，可減少其中電極471以絕緣層412在其間而與第一導線409及第二導線410重疊的面積，以致可降低寄生電容。注意的是，在第1B圖之中，電極471的寬度係比通道保護層418的寬度更大。
發光元件包含至少第一電極472、發光層475、及第二電極474。在第1B圖之中，電極471係藉由與像素部中之第一電極472相同的材料，例如使用鋁或其類似物以形成，以便減少步驟的數目；然而，在電極471上並無特定的限制。進一步地，在第1B圖之中，絕緣層473作用成為隔板，用以使鄰接像素的第一電極彼此相互絕緣。
進一步地，第1C圖描繪在第二閘極電極的材料及寬度中與第1A圖不同的實例。在第1C圖之中，做為作用成為薄膜電晶體433之第二閘極電極的電極476之材料，係使用金屬材料(選擇自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)之元素，或包含上述材料的任一者做為主要成分的合金)，在橫剖面中之第二閘極電極的寬度係比第1B圖中的寬度更小。當該寬度係仍比第1B圖中 之寬度更小時，則可形成不會以絕緣層412在該處之間而與第一導線409及第二導線410重疊的第二閘極電極，且因此，可進一步降低寄生電容。在第1C圖中所描繪之電極476的寬度係比通道保護層418的寬度更小。在形成具有此一小的寬度之電極476中，較佳地執行使用濕蝕刻法或其類似方法的方法，使得電極476的二末端係定位於比阻體罩幕之末端部分更內部的部分；然而，在第1C圖之中，因為使用與像素電極110之材料不同的金屬材料，所以會再增加一個光微影術過程以形成電極476，且再需要一個罩幕。
藉由使用包含氧化物半導體的薄膜電晶體於使用於液晶顯示裝置、發光顯示裝置、或電子紙之諸如閘極線驅動器電路或源極線驅動器電路的週邊電路或像素部，而該氧化物半導體插置於二閘極電極之間，且該二閘極電極係在該氧化物半導體的上面及下面，可達成高速驅動或低功率消耗。進一步地，可將像素部及驅動器電路二者設置於同一基板之上，而無需大量地增加步驟的數目；藉由將除了像素部之外的各式各樣之電路設置於同一基板之上，可降低顯示裝置的製造成本。
(實施例2)
雖然在實施例1之中已敘述一薄膜電晶體做為驅動器電路中的薄膜電晶體，但在下文實施例2之中將敘述使用二個n通道薄膜電晶體以形成驅動器電路之反相器電路的 實例。在第2A圖之中所描繪的薄膜電晶體係與實施例1之第1A圖中所描繪的薄膜電晶體430相同；因此，相同的部件係由相同的參考符號所表示。
用以驅動像素部之驅動器電路係使用反相器電路、電容器、電阻器、及其類似物以形成，當反相器電路係使用組合之二個n通道TFT以形成時，則具有具備增強型電晶體及空乏型電晶體之組合的反相器電路(下文中稱為EDMOS電路)以及具備二增強型電晶體之組合的反相器電路(下文中稱為EEMOS電路)。
驅動器電路的反相器電路之橫剖面結構係描繪於第2A圖之中。注意的是，在第2A至2C圖之中，薄膜電晶體430係雙重閘極薄膜電晶體以及第二薄膜電晶體431係底部閘極薄膜電晶體，且該薄膜電晶體430及第二薄膜電晶體431係其中將導線設置於半導體層之上，而源極區或汲極區在其間之薄膜電晶體的實例。
在第2A圖之中，第一閘極電極401及閘極電極402係設置於基板400之上，第一閘極電極401及閘極電極402可使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧之金屬元素，或包含該等元素之任一者做為主要成分的合金，而形成具有單層之結構或堆疊之結構。
做為第一閘極電極401及閘極電極402之二層的堆疊結構，例如其中鉬層係堆疊於鋁層之上之二層的堆疊結構、其中鉬層係堆疊於銅層之上之二層的結構、其中氮化鈦層或氮化鉭層係堆疊於銅層之上之二層的結構、或其中 堆疊氮化鈦層及鉬層之二層的結構係較佳的。此外，亦可使用以下之堆疊層：其中作用成為阻障層之包含Ca的氧化銅層係設置於包含Mg的銅層之上的堆疊層，或其中作用成為阻障層之包含Mg的氧化銅層係設置於包含Mg的銅層之上的堆疊層。做為三層的堆疊結構，鎢層或氮化鎢層、鋁及矽的合金或鋁及鈦的合金，以及氮化鈦或鈦層之堆疊層係較佳的。
此外，在覆蓋第一閘極電極401及閘極電極402的第一閘極絕緣層403之上，係設置氧化物半導體層405及第二氧化物半導體層407。
在氧化物半導體層405之上，係設置通道保護層418，而且設置第一導線409及第二導線410；第二導線410係透過形成於第一閘極絕緣層403中之接觸孔404而直接連接至閘極電極402。在此實施例中，接觸孔404可在形成第一閘極絕緣層403之後或在形成通道保護層418及第二通道保護層419之後形成。此外，第三導線411係設置於第二氧化物半導體層407之上。
薄膜電晶體430包含第一閘極電極401以及與第一閘極電極401重疊而第一閘極絕緣層403在其間之氧化物半導體層405。第一導線409係施加負電壓VDL的電源供應線(負電源供應線)，此電源供應線係具有接地電位之電源供應線(接地電位電源供應線)。
進一步地，第二薄膜電晶體431包含閘極電極402以及與閘極電極402重疊而第一閘極絕緣層403插置其間之 第二氧化物半導體層407。第三導線411係施加正電壓VDH的電源供應線(正電源供應線)。
此外，n+層408a係設置於第二氧化物半導體層407與第二導線410之間，以及n+層408b係設置於第二氧化物半導體層407與第三導線411之間。再者，源極或汲極區406b係設置於通道保護層418與第二導線410之間，且源極或汲極區406a係設置於通道保護層418與第一導線409之間。
進一步地，驅動器電路的反相器電路之頂視圖係描繪於第2C圖之中。在第2C圖中，沿著鏈線Z1-Z2所取得的橫剖面對應於第2A圖。
進一步地，EDMOS電路的等效電路係描繪於第2B圖之中。在第2A圖中所描繪的連接結構對應於第2B圖中的連接結構，且係其中薄膜電晶體430係增強型n通道電晶體，而第二薄膜電晶體431係空乏型n通道電晶體的實例。
在此實施例中，為了要使薄膜電晶體430可用作增強型n通道電晶體、通道保護層418及閘極絕緣層412係設置於氧化物半導體層405之上，且作用成為薄膜電晶體430之第二閘極電極的電極470係設置於閘極絕緣層412之上，使得薄膜電晶體430的臨限值係由施加至作用成為薄膜電晶體430之第二閘極電極的電極470之電壓所控制。
注意的是，其中第二導線410係透過形成於第一閘極 絕緣層403中之接觸孔404而直接連接至閘極電極402的實例係描繪於第2A及2C圖之中；惟，無需特定限制地，亦可分別設置連接電極，藉以電性連接第二導線410及閘極電極402。
此外，此實施例可以與實施例1自由地結合。
(實施例3)
在實施例3之中，將參照方塊圖及其類似圖來敘述顯示裝置。
第3A圖描繪主動矩陣液晶顯示裝置之方塊圖的實例。第3A圖中所描繪的液晶顯示裝置包含以下於基板300之上：像素部301，其具有複數個像素，各個像素設置有顯示元件；掃描線驅動器電路302，其控制連接至各個像素的閘極電極之掃描線；以及信號線驅動器303，其控制輸入至所選擇之像素的視頻信號。
第3B圖描繪主動矩陣發光顯示裝置之方塊圖的實例。第3B圖中所描繪的發光顯示裝置包含以下於基板310之上：像素部311，其具有複數個像素，各個像素設置有顯示元件；第一掃描線驅動器電路312及第二掃描線驅動器電路313，其各自地控制連接至像素的閘極電極之掃描線；以及信號線驅動器電路314，其控制輸入至所選擇之像素的視頻信號。在其中開關TFT及電流控制TFT之二TFT(薄膜電晶體)係配置於一像素之中的情況中，在第3B圖中所描繪的發光顯示裝置中，輸入至連接到開 關TFT之閘極電極的第一掃描線之信號係產生於第一掃描線驅動器電路312之中，且輸入至連接到電流控制TFT之閘極電極的第二掃描線之信號係產生於第二掃描線驅動器電路313之中。注意的是，亦可使用其中輸入至第一掃描線之信號及輸入至第二掃描線之信號係產生於一掃描線驅動器電路之中的結構。選擇性地，例如使用以控制開關元件之操作的複數個第一掃描線可根據開關元件中所包含之TFT的數目而設置於各個像素之中；在此情況中，輸入至複數個第一掃描線之所有信號可產生於一掃描線驅動器電路之中，或可藉由複數個掃描線驅動器電路而分別地產生。
注意的是，此處所敘述的是其中掃描線驅動器電路302、第一掃描線驅動器電路312、第二掃描線驅動器電路313、以及信號線驅動器電路303及314係形成於顯示裝置之中的模式；然而，掃描線驅動器電路302、第一掃描線驅動器電路312、或第二掃描線驅動器電路313的一部分可藉由諸如IC之半導體裝置的使用而安裝。選擇性地，信號驅動器電路303或314的一部分可以以諸如IC之半導體裝置來安裝。
第4圖係描繪建構顯示裝置之信號輸入端子321、掃描線323、信號線324，包含非線性元件的保護電路334至336，及像素部327之位置關係。像素部327包含設置於具有絕緣表面之基板320上以便相互交叉的掃描線323及信號線324。注意的是，像素部327對應於第3A及3B 圖中所描繪的像素部301或像素部311。
像素部301係藉由複數個信號線S1至Sm(未描繪)以連接至信號線驅動器電路303，且藉由複數個掃描線G1至Gn(未描繪)以連接至掃描線驅動器電路302，該等信號線S1至Sm係以行而配置且延伸自信號線驅動器電路303，以及該等掃描線G1至Gn係以列而配置且延伸自掃描線驅動器電路302。像素部301包含複數個像素(未描繪)，該等像素係藉由信號線S1至Sm及掃描線G1至Gn而以矩陣形式配置；然後，各個像素連接至信號線Sj(信號線S1至Sm的其中任一者)及掃描線Gi(掃描線G1至Gn的其中任一者)。
像素部327包含複數個像素328，該等像素328係以矩陣形式而配置。像素328包含連接至掃描線323及信號線324之像素TFT 329、儲存電容器部330、及像素電極331。
在此，像素結構描繪其中儲存電容器部330之一電極係連接至像素TFT 329，及其另一電極係連接至電容器線332的情況。進一步地，像素電極331用作驅動顯示元件(液晶元件、發光元件、對比媒體(電子墨水)、或其類似物)之一電極，此一顯示元件的另一電極係連接至共用端子333。
保護電路335係設置於像素部327與信號線輸入端子322之間；此外，保護電路334係設置於掃描線驅動器電路與像素部327之間。在此實施例中，複數個保護電路係 設置使得當由於靜電或其類似者所導致之電湧電壓施加至掃描線323、信號線324、及電容器匯流排線337時，像素TFT 329及其類似物並不會損壞；因此，該等保護電路係形成使得當施加電湧電壓時，可使電荷釋放至共用導線之內。
在此實施例中，係描繪其中保護電路334、保護電路335、及保護電路336係分別配置於掃描線323側、信號線324側、及電容器匯流排線337側的實例。注意的是，該等保護電路的配置位置並未受限於該處。此外，在其中掃描線驅動器電路並未藉由諸如IC之半導體裝置的使用而安裝於該處的情況中，保護電路334無需一定要設置於掃描線323側。
藉由使用實施例1或實施例2中所敘述的TFT於該等電路，可獲得以下之優點。
驅動器電路係概略地畫分成為邏輯電路部、及開關部或緩衝器部。設置於邏輯電路部之中的TFT較佳地具有其中可控制臨限電壓的結構；另一方面，設置於開關部或緩衝器部中之TFT較佳地具有大的導通電流。藉由設置包含實施例1或實施例2中所敘述之TFT的驅動器電路，可控制邏輯電路部中所設置之TFT的臨限電壓，且可增加開關部或緩衝器部中所設置之TFT的導通電流；再者，實施例1或實施例2中所敘述之TFT可促成驅動器電路所佔有的面積之縮減以及框架之變窄。
將敘述包含於掃描線驅動器電路中之移位暫存器電路 於下文。
第5圖中所描繪之移位暫存器電路包含複數個正反器電路351、控制信號線352、控制信號線353、控制信號線354、控制信號線355、控制信號線356、及重設線357。
如第5圖之移位暫存器電路中所描繪地，在正反器電路351中，起始脈波SSP係透過控制信號線352而輸入至第一級的輸入端子IN，以及前一級之正反器電路351的輸出信號端子Sout係連接至下一級的輸入端子IN。進一步地，第N級(N係自然數)的重設端子RES係透過重設線357而連接至第(N+3)級之正反器電路的輸出信號端子Sout。當假定的是，第一時脈信號CLK1係透過控制信號線353而輸入至第N級之正反器電路351的時脈端子CLK時，則第二時脈信號CLK2係透過控制信號線354而輸入至第(N+1)級之正反器電路351的時脈端子CLK，第三時脈信號CLK3係透過控制信號線355而輸入至第(N+2)級之正反器電路351的時脈端子CLK，第四時脈信號CLK4係透過控制信號線356而輸入至第(N+3)級之正反器電路351的時脈端子CLK；然後，第一時脈信號CLK1係透過控制信號線353而輸入至第(N+4)級之正反器電路351的時脈端子CLK。此外，第N級之正反器電路351自閘極輸出端子Gout輸出第N級之正反器電路的輸出SRoutN。
注意的是，正反器電路351與電源及電源供應線之間 的連接並未加以描繪；然而，各個正反器電路351係透過電源供應線而供應以電源供應電位Vdd及電源供應電位GND。
注意的是，當參考電位係0V(伏特)時，在此說明書中所敘述的電源供應電位對應於電位差；因此，在某些情況中，電源供應電位亦稱為電源供應電壓，或電源供應電壓係稱為電源供應電位。
注意的是，在此說明書中，“A及B係相互連接”之說明包含其中除了A及B係相互直接連接於該處的情況外，A及B係相互電性連接於該處的情況。在此，“A及B係相互電性連接”之說明包含以下的情況：當具有任一電性功能之物體存在於A與B之間時，A及B具有經由該物體之實質相同的電位。特定地，“A及B係相互電性連接”包含：其中A及B係根據電路操作而被視為具有實質相同之電位於該處的情況，例如，其中A及B係透過諸如TFT之開關元件而連接於該處，且透過該開關元件之電力傳輸而使A及B具有實質相同之電位的情況；其中A及B係經由電阻器而連接於該處，且在該電阻器的兩端所產生的電位之間的電位差並不會影響到包含A及B之電路的操作之情況；及其類似情況。
其次，第6圖描繪包含於第5圖中所描繪的移位暫存器電路中之正反器電路351的一模式。第6圖中所描繪的正反器電路351包含邏輯電路部361及開關部362。邏輯電路部361包含TFT 363至368；進一步地，開關部362 包含TFT 369至372。注意的是，邏輯電路部係用以切換輸出至其係下一級中的電路之開關部的信號，以回應於來自外部所輸入之信號的電路。此外，開關部係用以切換作用成為開關之TFT的導通/斷開以回應於來自外部以及控制電路部所輸入之信號，且用以根據TFT的大小及結構而輸出電流的電路。
在正反器電路351之中，輸入端子IN係連接至TFT 364的閘極端子及TFT 367的閘極端子，重設端子RES係連接至TFT 363的閘極端子，時脈端子CLK係連接至TFT 369的第一端子及TFT 371的第一端子。透過其可供應電源供應電位Vdd之電源供應線係連接至TFT 364的第一端子以及TFT 366的閘極端子及第二端子；透過其可供應電源供應電位GND之電源供應線係連接至TFT 363的第二端子、TFT 365的第二端子、TFT 367的第二端子、TFT 368的第二端子、TFT 370的第二端子、及TFT 372的第二端子。進一步地，TFT 363的第一端子、TFT 364的第二端子、TFT 365的第一端子、TFT 368的閘極端子、TFT 369的閘極端子、及TFT 371的閘極端子係相互連接。TFT 366的第一端子係連接至TFT 365的閘極端子、TFT 367的第一端子、TFT 368的第一端子、TFT 370的閘極端子、及TFT 372的閘極端子。此外，閘極輸出端子Gout係連接至TFT 369的第二端子及TFT 370的第一端子、輸出信號端子Sout係連接至TFT 371的第二端子及TFT 372的第一端子。
注意的是，在此，將敘述其中TFT 363至372均係n通道TFT的情況。
注意的是，TFT係具有閘極、汲極、及源極之至少三個端子的元件，且具有通道形成區於汲極區與源極區之間，電流可流過汲極區、通道形成區、及源極區。此處，在一些情況中，源極或汲極可根據TFT的結構、操作條件、或其類似者而相互交換；因此，很難以決定源極或汲極係何者。因而，作用成為源極及汲極的區域並不稱為源極或汲極，而是分別稱為例如第一端子及第二端子；在此情況中，作用成為閘極的端子係稱為閘極端子。
接著，第7圖將描繪第6圖中所描繪之正反器電路351的佈局視圖之實例。
第7圖的正反器電路包含透過其可供應電源供應電位Vdd之電源供應線381、重設線382、控制信號線353、控制信號線354、控制信號線355、控制信號線356、控制信號線383，透過其可供應電源供應電位GND之電源供應線384、邏輯電路部361、及開關部362。邏輯電路部361包含TFT 363至368，開關部362包含TFT 369至372。在第7圖中，亦描繪連接至閘極輸出端子Gout的導線及連接至輸出信號端子Sout的導線。
第7圖描繪半導體層385、第一導線層386、第二導線層387、第三導線層388、及接觸孔389。注意的是，第一導線層386可以以閘極電極之層而形成，第二導線層387可以以TFT的源極及汲極電極之層而形成，以及第三 導線層388可以以像素部中的像素電極之層而形成。然而，無需受限於此實例地，例如，第三導線層388可形成為與像素電極之層不同的層。
注意的是，第7圖中之電路元件間的連接係如第6圖中所描繪。注意的是，第7圖描繪輸入第一時脈信號的正反器電路；因此，對控制信號線354至356的連接將不予以描繪。
在第7圖之正反器電路的佈局視圖中，藉由控制邏輯電路部361中所包含之TFT 366或TFT 367的臨限電壓，可形成包含增強型電晶體及空乏型電晶體之組合的反相器電路(EDMOS電路)373。典型地，形成其中TFT 366係空乏型及TFT 367係增強型之EDMOS電路373，而包含於開關部362之中的TFT 369至372係雙重閘極TFT或空乏型TFT。注意的是，在第6圖中，在空乏型TFT的閘極電極之連接位置中，EDMOS電路373中之TFT 366及TFT 367係與第2A至2C圖中所描繪的EDMOS電路中之該等TFT不同。
形成TFT 366或TFT 367以便成為雙重閘極TFT，且控制背面閘極電極的電位，使得可形成空乏型TFT或增強型TFT。
在第7圖之中，具有與用以控制TFT 366的臨限電壓之背面閘極電極相同電位的控制信號線390係分別設置，以形成空乏型。TFT 366係雙重閘極TFT，且背面閘極電極的電位係與可供應施加至閘極電極之電源供應電位Vdd 的電源供應線381之電位不同。
第7圖描繪其中TFT 369至372係雙重閘極TFT且各個TFT的背面閘極電極與閘極電極具有相同的電位，以及各個背面閘極電極的電位係與可供應施加至閘極電極之電源供應電位Vdd的電源供應線之電位相同的實例。
在此方式中，配置於顯示裝置之像素部及驅動器電路中的TFT可僅使用其中使用氧化物半導體層之n通道TFT以形成。
此外，在邏輯電路部361中之TFT 366係用以供應電流以回應於電源供應電位Vdd的TFT，流至TFT 366的電流量係藉由使用雙重閘極TFT或空乏型TFT做為TFT366而變大，因而，可無需降低性能地達成TFT的小型化。
進一步地，在開關部362中所包含的TFT之中，流動於TFT中之電流量可增加，且導通/斷開之切換可高速地執行；因此，可無需降低性能地縮小TFT所佔有的面積，因而，亦可縮減由包含該等TFT之電路所佔有的面積。注意的是，在開關部362中之TFT 369至372可形成為雙重閘極TFT，使得半導體層385係如圖式中所描繪地插置於第一導線層386與第三導線層388之間。
雙重閘極TFT各具有其中半導體層385係插置於第一導線層386與第三導線層388之間，且第一導線層386及第三導線層388係藉由透過接觸孔389以相互連接而具有相同電位的實例係描繪於第7圖之中；惟，並無特定的 限制，例如可使用其中控制信號線係分離地設置用於第三導線層388，以與第一導線層386無關地控制第三導線層388的電位之結構。
注意的是，在第7圖中所描繪之正反器電路的佈局視圖之中，TFT 363至372之通道形成區的形狀可係U形(旋轉之C形或馬蹄形)。此外，雖然在第7圖中之所有的TFT具有相同的大小，但連接至輸出信號端子Sout或閘極輸出端子Gout之各個TFT的大小可根據下一級之負載量而適當地改變。
其次，將參照第8圖中所描繪的時序圖來敘述第5圖中所描繪之移位暫存器電路的操作。第8圖描繪其係個別地供應至第5圖中所描繪之控制信號線352至356的起始脈波SSP及第一至第四時脈信號CLK1至CLK4，以及自第一至第五級之正反器電路的輸出信號端子Sout所輸出的Sout1至Sout5。注意的是，在第8圖的說明中，係使用表示第6至7圖中之個別元件的參考符號。
注意的是，第8圖係其中包含於正反器電路中之各個TFT係n通道TFT的情況中之時序圖。進一步地，第一至第四時脈信號CLK1至CLK4係自前一級之時脈信號偏移如所描繪之1/4波長(由點線所畫分的部分)。
首先，在週期T1中，起始脈波SSP係以H位準而輸入至第一級的正反器電路，且邏輯電路部361使開關部中之TFT 369及371導通以及TFT 370及372斷開；此時，因為第一時脈信號CLK1係在L位準，所以Sout1係在L 位準。
注意的是，在週期T1中，信號並未輸入至第二及其後的級之正反器電路的IN端子，以致正反器電路輸出L位準而無操作。注意的是，說明係假定移位暫存器電路的各個正反器電路在初始狀態中輸出L位準。
其次，在週期T2中，邏輯電路部361以相似於週期T1的方式來控制第一級之正反器電路中的開關部362。在週期T2中，第一時脈信號CLK1係在H位準，且因此，Sout1係在H位準。進一步地，在週期T2中，Sout1係以H位準而輸入至第二級之正反器電路的IN端子，且邏輯電路部361使開關部中之TFT 369及371導通以及TFT 370及372斷開；此時，因為第二時脈信號CLK2係在L位準，所以Sout2係在L位準。
注意的是，在週期T2中，信號並未輸入至第三及其後的級之正反器電路的IN端子，以致正反器電路輸出L位準而無操作。
接著，在週期T3中，邏輯電路部361控制開關部362，使得週期T2的狀態保持於第一級的正反器電路中；因此，在週期T3中，第一時脈信號CLK1係在H位準且Sout1係在H位準。進一步地，在週期T3中，邏輯電路部361以相似於週期T2的方式來控制第二級之正反器電路中的開關部362。在週期T3中，因為第二時脈信號CLK2係在H位準，所以Sout2係在H位準。此外，Sout2係在週期T3中以H位準而輸入至第三級之正反器電路的IN端 子，且邏輯電路部361使開關部中之TFT 369及371導通以及TFT 370及372斷開；此時，第三時脈信號CLK3係在L位準，且因此，Sout3係在L位準。
注意的是，在週期T3中，信號並未輸入至第四及其後的級之正反器電路的IN端子，以致正反器電路輸出L位準而無操作。
接著，在週期T4中，邏輯電路部361控制開關部362，使得週期T3的狀態保持於第一級的正反器電路中；因此，在週期T4中，第一時脈信號CLK1係在L位準且Sout1係在L位準。進一步地，在週期T4中，邏輯電路部361控制開關部362，使得週期T3的狀態保持於第二級的正反器電路中；因此，在週期T4中，第二時脈信號CLK2係在H位準且Sout2係在H位準。此外，在週期T4中，邏輯電路部361係以相似於週期T3的方式來控制第三級之正反器電路中的開關部362。在週期T4中，因為第三時脈信號CLK3係在H位準，所以Sout3係在H位準。Sout3係在週期T4之中以H位準而輸入至第四級之正反器電路的IN端子，且邏輯電路部361使開關部362中之TFT 369及371導通以及TFT 370及372斷開；此時，因為第四時脈信號CLK4係在L位準，所以Sout4係在L位準。
注意的是，在週期T4中，信號並未輸入至第五及其後的級之正反器電路的IN端子，以致正反器電路輸出L位準而無操作。
接著，在週期T5中，邏輯電路部361控制開關部362，使得週期T3的狀態保持於第二級的正反器電路中；因此，在週期T5中，第二時脈信號CLK2係在L位準且Sout2係在L位準。進一步地，在週期T5中，邏輯電路部361控制開關部362，使得週期T4的狀態保持於第三級的正反器電路中；因此，在週期T5中，第三時脈信號CLK3係在H位準且Sout3係在H位準。此外，在週期T5中，邏輯電路部361係以相似於週期T4的方式來控制第四級之正反器電路中的開關部362。在週期T5中，因為第四時脈信號CLK4係在H位準，所以Sout4係在H位準。第五及其後的級之正反器電路具有相似於第一至第四級之正反器電路的導線連接及將被輸入之信號的時序；因此，將省略其之說明。
如第5圖之移位暫存器電路中所描繪地，Sout4亦作用成為第一級之正反器電路的重設信號。在週期T5之中，Sout4係在H位準且此信號係輸入至第一級之正反器電路的重設端子RES，當輸入重設信號時，開關部362中之TFT 369及371會斷開且TFT 370及372會導通；然後，第一級之正反器電路的Sout1輸出L位準，直至下一個起始脈波SSP輸入為止。
藉由上述之操作，在第二及其後的級之正反器電路中，邏輯電路部亦根據來自該等其後的級之正反器電路所輸出的重設信號而重設。如Sout1至Sout5所顯示地，可形成其中輸出具有偏移時脈信號1/4波長之波形的信號之移 位暫存器電路。
當正反器電路具有其中將其係增強型TFT及空乏型TFT之組合的EDMOS電路設置於邏輯電路部之中，以及將雙重閘極TFT設置於開關部之中的結構時，可增加流動於邏輯電路部361中所包含之TFT中的電流量，且可無需降低性能地縮小由TFT所佔有的面積，進而縮減由包含該等TFT之電路所佔有的區域。進一步地，在開關部362中所包含的TFT之中，可增加流動於該等TFT中的電流量，且可高速地執行導通/斷開之切換；因此，可無需降低性能地縮小由TFT所佔有的面積，進而縮減由包含該等TFT之電路所佔有的區域，因而，可獲得更窄框架、降低尺寸、及高的性能之顯示裝置。
進一步地，閂鎖電路、位準移位器電路、或其類似電路可設置於第3A及3B圖中所描繪的信號線驅動器電路之中。緩衝器部係設置於可將信號自信號線驅動器電路傳送至像素部的最後級之中，且所放大的信號係自信號線驅動器電路傳送至像素部。因此，當將典型地具有大的導通電流之雙重閘極TFT或空乏型TFT的TFT設置於緩衝器部之中時，可縮小TFT的面積且可縮減由信號線驅動器電路所佔有的區域；因而，可獲得窄的框架、降低尺寸、及高的性能之顯示裝置。注意的是，因為其係信號線驅動器電路之一部分的移位暫存器需要高速度的操作，所以較佳地係藉由使用IC或其類似物以將移位暫存器安裝於顯示裝置之上。
此外，此實施例可以與實施例1或實施例2自由地結合。
(實施例4)
在實施例4之中，將參照第9A至9C圖、第10A至10C圖、第11圖、第12圖、第13圖、第14圖、第15A1及15A2圖、第15B1及15B2圖、以及第16圖來敘述包含實施例1中所述之薄膜電晶體的顯示裝置之製造方法。
在第9A圖之中，可使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或其類似物之玻璃基板，以做為具有透光性質之基板100。
其次，在將導電層形成於基板100的整個表面之後，阻體罩幕係由第一光微影術步驟所形成；然後，不必要的部分係由蝕刻法所去除，藉以形成導線及電極(包含閘極電極層101之閘極導線、電容器端子108、及第一端子121)。此時，執行蝕刻使得閘極電極層101之至少一末端部分形成錐形。在此階段之橫剖面視圖係描繪於第9A圖之中；注意的是，第11圖係在此階段之頂視圖。在第11圖中，將於稍後形成之氧化物半導體膜、通道保護層、源極或汲極電極層、接觸孔、及像素電極係由點線所表示。注意的是，在使用旋塗法以形成阻體罩幕的情況中，係使用大量的阻體材料及顯影溶液以便改善阻體膜的均勻性；因此，會消耗過多的材料。特定地，在藉由旋塗 法以形成膜的方法中，基板尺寸的增大係不利於大量生產，因為用以旋轉大的基板之機制會變大，且材料液體的損耗及浪費之數量會增加；此外，當膜係由旋塗矩形基板所形成時，以旋轉軸做為中心之圓形的不均勻性可能會出現在膜之上。因此，較佳的是，使用諸如噴墨法、網印法、或其類似方法之液滴排放法以選擇性地形成阻體材料膜，且藉由執行光曝射以形成阻體罩幕。藉由選擇性地形成阻體材料膜，因為可減少阻體材料的使用量，所以可實現成本之大量降低，且亦可將該阻體罩幕使用於具有例如1000×1200、1100×1250、及1150×1300平方毫米之尺寸的大面積之基板。
包含閘極電極層101之閘極導線、電容器導線108、及在端子部中之第一端子121係由選擇自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)之元素，包含該等元素之任一者的合金，包含該等元素之組合的合金膜，或包含該等元素之任一者的氮化物所形成；特定地，較佳地使用諸如鋁(Al)、或銅(Cu)之低電阻的導電材料。因為鋁本身具有諸如低的熱阻及易於銹蝕的缺點，所以可將其與具有熱阻之導電材料結合而使用。做為具有熱阻之導電材料，可使用選擇自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)之元素。
接著，將閘極絕緣層102形成於閘極電極層101的整個表面之上，該閘極絕緣層102係藉由濺鍍法或其類似方 法而形成具有50奈米至250奈米的厚度。
例如，做為閘極絕緣層102之氧化矽膜係由濺鍍法而形成具有100奈米的厚度。不用多說地，閘極絕緣層102並未受限於氧化矽膜，而是可使用諸如氮氧化矽膜、氮化矽膜、氧化鋁膜、及氧化鉭膜之另一絕緣膜以形成單層的結構或堆疊的結構。
注意的是，附著至閘極絕緣層之表面的灰塵較佳地在形成氧化物半導體膜之前，藉由其中電漿係由引入氬氣而產生於該處的逆濺鍍法來加以去除。此外，可使用氮、氦、或其類似物以取代氬氛圍；選擇性地，可將逆濺鍍法執行於添加氧、氫、N2O、及/或其類似物的氬氛圍之中；仍選擇性地，可將逆濺鍍法執行於添加Cl2、CF4、及/或其類似物的氬氛圍之中。
接著，將第一氧化物半導體膜(在此實施例中，第一In-Ga-Zn-O基之非單晶膜)形成於閘極絕緣層102之上。在電漿處理之後無需暴露至空氣所形成的第一In-Ga-Zn-O基之非單晶膜可避免灰塵或水分附著至閘極絕緣層與半導體膜之間的介面之問題。在此，該In-Ga-Zn-O基之非單晶膜係在其中靶極係包含In(銦)、Ga(鎵)、及Zn(鋅)(In2O3：Ga2O3：ZnO=1：1：1)而具有8吋直徑之氧化物半導體靶材，在基板與靶極之間的距離係設定於170毫米，壓力係設定於0.4Pa，及直流(DC)電源供應係設定於0.5kW的條件之下，形成於氬氛圍或氧氛圍之中。注意的是，脈波直流(DC)電源供應係較佳的，因 為可減少灰塵且可使膜厚度均勻。第一In-Ga-Zn-O基之非單晶膜的厚度係設定為5奈米至200奈米；在此實施例中之第一In-Ga-Zn-O基之非單晶膜的厚度係100奈米。
濺鍍法的實例包含其中使用高頻電源於濺鍍電源的RF濺鍍法、DC濺鍍法，及其中偏壓係以脈波方式施加之脈波式DC濺鍍法。RF濺鍍法主要使用於形成絕緣膜的情況中，以及DC濺鍍法主要使用於形成金屬膜的情況中。
此外，亦具有多源濺鍍設備，其中可設定複數個不同材料的靶極。具備該多源濺鍍設備，可在同一腔室中沈積而堆疊不同材料的膜，或者可在同一腔室中藉由放電而同時沈積複數種材料。
此外，存在有設置磁系統於腔室內且使用於磁控管濺鍍法的濺鍍設備，以及使用於其中電漿係使用微波而不使用輝光放電以產生之ECR濺鍍法的濺鍍設備。
再者，做為藉由濺鍍法之沈積法，亦存在有反應性濺鍍法，其中靶極物質及濺鍍氣體成分係在沈積期間相互化學反應而形成其之薄的化合物膜；以及偏壓濺鍍法，其中電壓亦係在沈積期間施加至基板。
其次，將通道保護層133形成於與第一In-Ga-Zn-O基之非單晶膜的通道形成區重疊的區域中。該通道保護層133亦可在形成第一In-Ga-Zn-O基之非單晶膜之後連續形成，而無需暴露於空氣。堆疊之薄膜的連續形成可改善生產率。
可使用無機材料(氧化矽、氮化矽、氮氧化矽、氧化氮化矽、及其類似物)於通道保護層133。做為製造方法，可使用諸如電漿CVD法或熱CVD法之氣相成長法；在膜形成之後，膜的形狀係由蝕刻法所處理，而形成通道保護層133。在此，通道保護層133係以此一方式形成，亦即，氧化矽膜係由濺鍍法所形成，且藉由使用由光微影術所形成之罩幕的蝕刻法以處理；因為當蝕刻通道保護層133時，該第一In-Ga-Zn-O基之非單晶膜作用為蝕刻阻斷物，所以可防止閘極絕緣層之膜的縮減。
接著，第二氧化物半導體膜(在此實施例中，第二In-Ga-Zn-O基之非單晶膜)係由濺鍍法而形成於第一In-Ga-Zn-O基之非單晶膜及通道保護層133之上。在此，濺鍍沈積係在其中靶極包含1：1：1(=In2O3：Ga2O3：ZnO)之比例的氧化銦(In2O3)、氧化鎵(Ga2O3)、及氧化鋅(ZnO)，在沈積腔室中之壓力係設定於0.4Pa，電功率係設定於500W，沈積溫度係設定為室溫，以及氬氣流率係設定於40sccm的條件下執行。雖然係有意地使用In2O3：Ga2O3：ZnO=1：1：1之靶極，但在某些情況中，可正好在膜形成之後獲得包含晶粒之In-Ga-Zn-O基之非單晶膜，而晶粒具有1奈米至10奈米的尺寸。例如，晶粒之存在或缺席及晶粒之密度的控制以及晶粒之直徑在1奈米至10奈米之內的調整，可藉由適當地調整諸如靶極組成比例、沈積壓力(0.1Pa至2.0Pa)、電功率(250W至3000W：8吋直徑)、溫度(室溫至100℃)、 或其類似者之反應濺鍍法的沈積條件以完成。第二In-Ga-Zn-O基之非單晶膜的厚度係設定為5奈米至20奈米；不用多說地，包含於膜中之晶粒的尺寸並不會超過膜厚度。在此實施例中，第二In-Ga-Zn-O基之非單晶膜具有5奈米的厚度。
第一In-Ga-Zn-O基之非單晶膜係在與第二In-Ga-Zn-O基之非單晶膜不同的條件之下形成；例如，當與第二In-Ga-Zn-O基之非單晶膜的沈積條件中之氧氣流率及氬氣流率相比較時，在第一In-Ga-Zn-O基之非單晶膜的沈積條件中的氧氣流率增加；特定地，第二In-Ga-Zn-O基之非單晶膜係形成於稀有氣體(諸如氬或氦)氛圍(或包含10%或更少之氧及90%或更多的氬之氣體)中，而第一In-Ga-Zn-O基之非單晶膜係形成於氧氛圍(或氧氣流率係設定等於或大於氬氣流率)中。
第二In-Ga-Zn-O基之非單晶膜可形成於與其中在前地執行逆濺鍍法於該處之腔室相同的腔室之中，或可形成於與其中在前地執行逆濺鍍法於該處之腔室不同的腔室之中。
其次，執行第三光微影術步驟以形成阻體罩幕，且蝕刻第一In-Ga-Zn-O基之非單晶膜及第二In-Ga-Zn-O基之非單晶膜。此處，不需要的部分係藉由使用ITO07N(由KANTO CHEMICAL CO.,INC.所製造)之濕蝕刻來加以去除，藉以形成其係第一In-Ga-Zn-O基之非單晶膜的氧化物半導體膜103，及其係第二In-Ga-Zn-O基之非單晶膜的 氧化物半導體膜111。注意的是，此蝕刻步驟可係乾蝕刻，而無需受限於濕蝕刻。此階段之橫剖面視圖係描繪於第9B圖之中；注意的是，第12圖係此階段之頂視圖。在第12圖中，將於稍後形成之源極或汲極電極層、接觸孔、及像素電極係由點線所表示。
接著，執行第四光微影術步驟以形成阻體罩幕，且藉由蝕刻法以去除閘極絕緣層102不需要的部分，而形成到達電極層或導線之接觸孔，導線係由與閘極電極層相同的材料所製成。接觸孔係設置用於與稍後將被形成的導電膜直接接觸；例如，在驅動電路部之中，接觸孔係形成於當形成閘極電極層係與源極或汲極電極層直接接觸的電晶體，或電性連接至端子部之閘極導線的端子時。
然後，由金屬材料所形成之導電膜132係藉由濺鍍法或真空蒸鍍法而形成於氧化物半導體膜103及氧化物半導體膜111之上。此階段之橫剖面視圖係描繪於第9C圖之中。
做為導電膜132之材料，具有選擇自Al、Cr、Ta、Ti、Mo、及W之元素，包含該等元素之任一者以做為其之成分的合金，包含任何該等元素之組合的合金，及其類似物。若執行200℃至600℃之熱處理時，導電膜較佳地具有足以耐受該熱處理的熱阻。因為鋁本身具有低熱阻、易於銹蝕、及其類似情事之缺點，所以其係與具有熱阻之導電材料結合而使用。做為與鋁結合之具有熱阻之導電材料，可使用選擇自鈦(Ti)、鉭(Ta)、鎢(W)、鉬 (Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)之元素，包含該等元素之任一者以做為其之成分的合金，包含任何該等元素的組合之合金，或包含該等元素之任一者以做為成分的氮化物。
此處，導電膜132具有鈦膜之單層結構，導電膜132亦可具有其中鈦膜係堆疊於鋁膜之上的二層結構；選擇性地，導電膜132可具有三層之結構，其中鈦(Ti)膜、包含釹(Nd)之鋁膜(Al-Nd膜)、及鈦(Ti)膜係順序地堆疊；進一步選擇性地，導電膜132可具有包含矽之鋁膜的單層結構。
接著，執行第五光微影術步驟以形成阻體罩幕131，且藉由蝕刻法以去除不需要的部分，藉以形成第一電極105a、第二電極105b、以及源極或汲極區104a及104b。此時，濕蝕刻或乾蝕刻法係使用作蝕刻法，例如，當使用鋁膜或鋁合金膜以做為導電膜132時，可執行使用混合磷酸、醋酸、及硝酸之溶液的濕蝕刻法。在此，藉由使用氨-過氧化氫混合物(具有過氧化氫：氨：水=5：2：2的比例)，可濕蝕刻鈦(Ti)膜之導電膜132以形成第一電極105a及第二電極105b，以及可濕蝕刻氧化物半導體膜111以形成源極或汲極區104a及104b。在此蝕刻步驟中，通道保護層133作用為防止蝕刻氧化物半導體層103之膜，且因此不蝕刻氧化物半導體層103。在第10A圖中，第一電極105a、第二電極105b、以及源極及汲極區104a及104b係使用氨-過氧化氫混合物而同時蝕刻；因 此，第一電極105a及第二電極105b的邊緣係與源極或汲極區104a及104b的邊緣對齊，而具有連續結構。此外，濕蝕刻法使該等層被各向同性地蝕刻，以致第一電極105a及第二電極105b的末端部分自阻體罩幕131凹入。透過上述步驟，可製造出包含氧化物半導體層103做為其之通道形成區及通道保護層133在通道形成區之上的薄膜電晶體170。此階段之橫剖面視圖係描繪於第10A圖之中；注意的是，第13圖係此階段之不具有阻體罩幕131的頂視圖。在第13圖中，稍後形成之像素電極係由點線所表示。
因為其中通道保護層133係設置於氧化物半導體層103之上的結構，所以可防止在製造中對氧化物半導體層103之通道形成區的損壞(例如，由於在蝕刻中之電漿或蝕刻劑，或氧化所導致之厚度降低)；因此，可改善薄膜電晶體170的可靠度。
然後，熱處理係較佳地執行於200℃至600℃，且典型地，300℃至500℃；此處，在350℃之1小時的熱處理係執行於氮氛圍中的爐之中。此熱處理包含在In-Ga-Zn-O基之非單晶膜中之原子層次的重配置。在此步驟中之熱處理(包含光退火)係重要的，因為可釋放阻止載子移動的應變。注意的是，在熱處理的時序上並無特殊之限制，且熱處理可在第二In-Ga-Zn-O基之非單晶膜的沈積後之任何時間執行，例如在像素電極的形成之後。
在第四光微影術步驟中，將藉由與第一電極105a及 第二電極105b相同之材料所製成的第二端子122留在端子部之中。注意的是，第二端子122係電性連接至源極導線(包含第一電極105a及第二電極105b之源極導線)。
此外，在端子部之中，連接電極120係透過形成於閘極絕緣膜中之接觸孔而直接連接至端子部的第一端子121。注意的是，雖然並未描繪於此，但驅動器電路之薄膜電晶體的源極或汲極導線係透過與上述步驟相同的步驟而直接連接至閘極電極。
進一步地，利用具有具備使用多色調罩幕所形成之複數個厚度(典型地，二不同厚度)的區域之阻體罩幕，可減少阻體罩幕的數目，而產生簡化的方法及更低的成本。
接著，去除阻體罩幕131，以及形成保護絕緣層107以覆蓋薄膜電晶體170。針對保護絕緣層107，可使用由濺鍍法或其類似方法所獲得之氮化矽膜、氧化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氮氧化鋁膜、氧化鉭膜、及/或其類似物。在部分驅動器電路中之薄膜電晶體中，保護絕緣層107作用成為第二閘極絕緣層中之一層，且第二閘極電極形成於其上。保護絕緣層107具有50奈米至400奈米的厚度。形成第二閘極絕緣層之保護絕緣層107及通道保護層之厚度的和係設定約略與第一閘極絕緣膜之厚度相同，以致約略相同的閘極電壓可自頂部及底部閘極電極來施加。進一步地，當使用氮氧化矽膜、氮化矽膜、或其類似物以做為保護絕緣層107時，可防止在形成保護絕緣層107之後，針對某些原因所附著之例如鈉的雜質擴 散至及進入至氧化物半導體之內。
然後，執行第六光微影術步驟以形成阻體罩幕，且蝕刻保護絕緣層107，以形成到達第二電極105b之接觸孔125；此外，較佳地，到達連接電極120之接觸孔126及到達第二端子122之接觸孔127亦係使用相同的阻體罩幕而由此蝕刻所形成。此階段之橫剖面視圖係描繪於第10B圖之中。
接著，將阻體罩幕去除，且然後，形成透明導電膜。該透明導電膜係藉濺鍍法、真空蒸鍍法、或其類似方法，而由氧化銦(In2O3)、氧化銦-氧化錫合金(In2O3-SnO2，縮寫為ITO)、或其類似物所形成。此一材料係以氫氯酸基之溶液而蝕刻；然而，因為殘留物特別容易在蝕刻ITO之中產生，所以可使用氧化銦-氧化鋅合金(In2O3-ZnO)以改善蝕刻處理能力。
接著，執行第七光微影術步驟以形成阻體罩幕，且藉由蝕刻法以去除不需要的部分，藉以形成像素電極110。在第七光微影術步驟中，在驅動器電路中，使用與像素電極110相同的材料於部分之電路，以形成用以控制臨限值的電極層(背面閘極電極)於氧化物半導體層之上。注意的是，具有背面閘極電極之薄膜電晶體已參照第1A圖而描述於實施例1之中；因此，將省略其說明於此。
在第七光微影術步驟中，儲存電容器係藉由使用閘極絕緣層102及保護絕緣層107於電容器部之中做為電介質，而由電容器導線108及像素電極110所形成。注意的 是，此處所敘述的是其中儲存電容器係藉由使用閘極絕緣層102及保護絕緣層107做為電介質，而由電容器導線108及像素電極110以形成之實例；然而，並無特定的限制，而是亦可使用其中藉由與源極電極或汲極電極相同之材料所形成的電極係設置於電容器導線的上面，且儲存電容器係藉由使用閘極絕緣層102於該處之間以做為電介質，而由該電極及電容器導線所形成，藉以電性連接該電極與像素電極的結構。
再者，在第七光微影術步驟中，第一端子及第二端子係以該阻體罩幕來覆蓋，使得透明導電膜128及129留在端子部之中。該等透明導電膜128及129作用成為連接至FPC的電極或導線，形成於直接連接至第一端子121之連接電極120上的透明導電膜128係作用成為閘極導線之輸入端子的連接端子電極，形成於第二端子122之上的透明導電膜129係作用成為源極導線之輸入端子的連接端子電極。
然後，去除阻體罩幕。此階段之橫剖面視圖係描繪於第10C圖中；注意的是，第14圖係此階段之頂視圖。
第15A1及15A2圖分別描繪此階段之閘極導線端子部的橫剖面視圖及頂視圖，第15A1圖係沿著第15A2圖之線C1-C2所取得的橫剖面視圖。在第15A1圖之中，形成於保護絕緣膜154之上的透明導電膜155係作用成為輸入端子之連接端子電極。進一步地，在第15A1圖的端子部之中，藉由與閘極導線相同的材料所製成的第一端子 151及藉由與源極導線相同的材料所製成的連接電極153相互重疊，而閘極絕緣層152在其間，且亦相互直接接觸，以便電性連接；此外，連接電極153及透明導電膜155係透過設置於保護絕緣膜154中之接觸而相互直接接觸，以便電性連接。
第15B1及15B2圖分別描繪源極導線端子部的橫剖面視圖及頂視圖，第15B1圖係沿著第15B2圖之線D1-D2所取得的橫剖面視圖。在第15B1圖之中，形成於保護絕緣膜154之上的透明導電膜155係作用成為輸入端子之連接端子電極。進一步地，在第15B1圖的端子部之中，藉由與閘極導線相同的材料所製成的電極156係形成於電性連接至源極導線之第二端子150的下面，且與該第二端子150重疊而閘極絕緣層152插置其間；該電極156並未電性連接至第二端子150，且若將電極156的電位設定為諸如浮動、GND、或0V之與第二端子150之電位不同的電位時，則可形成電容器以防止雜訊或靜電。第二端子150係電性連接至透明導電膜155，而保護絕緣膜154在其間。
複數個閘極導線、源極導線、及電容器導線係根據像素密度而設置；而且，在端子部之中，與閘極導線相同電位的第一端子，與源極導線相同電位的第二端子，與電容器導線相同電位的第三端子，及其類似物係各自地以複數個而配置。該等端子的數目可各為任何數目，且該等端子的數目可由業者適當地決定。
透過該等七個光微影術步驟，其係底部閘極之n通道薄膜電晶體的薄膜電晶體170及儲存電容器可使用七個光罩而完成。當該等像素薄膜電晶體部分及儲存電容器係以對應於像素之矩陣設置以致形成像素部時，可獲得用以製造主動矩陣顯示裝置的基板之一。在此說明書中，為便利起見，將此基板稱為主動矩陣基板。
當閘極導線與源極電極或汲極電極之電性連接係藉由使用與像素電極相同的材料所形成之連接電極所形成時，可省略第三光微影術步驟；因此，透過六個光微影術步驟，其係底部閘極之n通道薄膜電晶體的第二薄膜電晶體及儲存電容器可使用六個光罩而完成。
進一步地，當第二閘極電極的材料係如第1B圖中所描繪地與像素電極的材料不同時，則增加一個光微影術步驟，以致增加一個光罩。
在製造主動矩陣液晶顯示裝置的情況中，主動矩陣基板與設置有相對電極之相對基板係相互接合，而液晶層插置其間。注意的是，電性連接至相對基板上之相對電極的共用電極係設置於主動矩陣基板之上，且電性連接至共用電極的第四端子係設置於端子部之中；該第四端子係設置使得共用電極被設定成為諸如GND或0V之固定電位。
進一步地，像素結構並未受限於第14圖之像素結構，且與第14圖不同的頂視圖係描繪於第16圖之中。第16圖描繪其中並未設置電容器導線，但像素電極與鄰接像素之閘極導線重疊，而保護絕緣膜及閘極絕緣層在其 間，以形成儲存電容器；在該情況中，可省略電容器導線及連接至電容器導線的第三端子。注意的是，在第16圖之中，與第14圖中之該等部件相同的部件係由相同的參考符號所表示。
在主動矩陣液晶顯示裝置中，係驅動以矩陣形式所配置的像素電極，而形成顯示圖案於螢幕之上。特定地，電壓係施加於所選擇的像素電極與對應於該像素電極的相對電極之間，以致使設置於該像素電極與該相對電極之間的液晶層光學地調變，且此光學調變係由觀察者辨識成為顯示圖案。
在顯示活動影像中，液晶顯示裝置具有液晶分子本身之長的回應時間會造成活動影像的餘留成像或模糊的問題。為了要改善液晶顯示裝置之活動影像的特徵，使用所謂黑色插入之驅動方法，其中黑色係每隔一像框週期地顯示於整個螢幕之上。
選擇性地，可使用其中垂直同步頻率係如平常之垂直同步頻率的1.5倍或更大，較佳地，2倍或更大之所謂雙像框速率驅動法的驅動方法，以改善活動影像的特徵。
進一步選擇性地，為了要改善液晶顯示裝置之活動影像的特徵，可使用其中使用複數個LED(發光二極體)或複數個EL光源以形成面光源做為背光，且該面光源的各個光源係以間歇方式而獨立驅動於一像框週期中的驅動方法。做為面光源，可使用三或更多種之LED且可使用發射出白光的LED。因為可獨立地控制複數個LED，所以 LED之光發射時序可以與光學調變液晶層的時序同步。依據此驅動方法，可將LED部分地關閉；因此，可獲得降低功率消耗的功效，尤其是在顯示具有大部分顯示黑色之影像的情況中。
藉由結合該等驅動方法，當與習知液晶顯示裝置的顯示特徵相比較時，可改善諸如活動影像特徵之液晶顯示裝置的顯示特徵。
在此實施例中所獲得的n通道電晶體使用In-Ga-Zn-O基之非單晶膜於其之通道形成區，且具有有利的動態特徵；因此，可施加該等驅動方法。
在製造發光顯示裝置中，有機發光元件之一電極(亦稱為陰極)係設定為諸如GND或0V之低電源供應電位；因此，端子部係設置有第四端子，用以設定陰極成為諸如GND或0V之低電源供應電位。而且，在製造發光顯示裝置中，除了源極導線及閘極導線之外，亦提供電源供應線；因而，端子部係設置有電性連接至電源供應線之第五端子。
藉由使用利用氧化物半導體之薄膜電晶體於閘極線驅動器電路或源極線驅動器電路中，可降低製造成本；然後，藉由直接連接使用於驅動器電路中之薄膜電晶體的閘極電極與源極導線或汲極導線，可降低接觸孔的數目，使得可提供其中由驅動器電路所佔有的面積被減少的顯示裝置。
因此，依據本發明之實施例，可低成本地提供具有高 度電性性質及高可靠度之顯示裝置。
此實施例可以與實施例1、實施例2、及實施例3之任一者自由地結合。
(實施例5)
在實施例5之中，將敘述電子紙的實例做為半導體裝置。
第17圖描繪與液晶顯示裝置不同之主動矩陣電子紙做為實例。使用於該半導體裝置的像素部中之薄膜電晶體581可以以與實施例4中所敘述的像素部中之薄膜電晶體相似的方式而形成，且係包含In-Ga-Zn-O基之非單晶膜以做為半導體層的薄膜電晶體。此外，如實施例1中所敘述地，可將像素部及驅動器電路部形成於同一基板之上，且因此，可實現具有低的製造成本之電子紙。
第17圖中之電子紙係使用扭轉球顯示系統之顯示裝置的實例。扭轉球顯示系統意指其中各以黑色或白色所著色的球形粒子係配置在使用於顯示元件之電極層的第一電極層與第二電極層之間，且電位差係產生於第一電極層與第二電極層之間以控制該等球形粒子的取向，以致可執行顯示的方法。
薄膜電晶體581係設置以底部閘極結構的薄膜電晶體，且其源極或汲極電極層係在形成於絕緣層583、584、585中的開口中與第一電極層587接觸，薄膜電晶體581可藉以電性連接至第一電極層587。在第一電極層 587與第二電極層588之間，各具有黑色區590a、白色區590b、及圍繞該等區而充填有液體之空腔594的球形粒子589係設置於一對基板580及596之間，而圍繞該等球形粒子589的空間則充填以諸如樹脂之充填物595(請參閱第17圖)。
進一步地，亦可使用電泳元件以取代扭轉球，其係使用具有大約10微米至200微米的微胞，其中包囊透明液體、正充電之白色微粒子、及負充電之黑色微粒子。在設置於第一電極層與第二電極層之間的微胞之中，當電場係由第一電極層及第二電極層所施加時，白色微粒子及黑色微粒子會移動至相反側，以致可顯示白色或黑色。使用此原理之顯示元件係電泳顯示元件且稱為電子紙，該電泳顯示元件具有比液晶顯示元件更高的反射比，且因此，並不需要輔助光，電力消耗會變低，以及可在暗淡處辨識顯示部。此外，即使電力並未供應至顯示部時，亦可維持一旦已被顯示的影像；因而，可儲存所顯示之影像，即使具有顯示功能之半導體裝置(可簡稱為顯示裝置或設置有顯示裝置之半導體裝置)遠離電波源時，亦然。
藉由使用實施例1或其類似者中所揭示之薄膜電晶體，可製造出做為半導體裝置之電子紙，其可以以更低的成本而製造。
此實施例可以與實施例1或實施例2之任一內容適當地結合。
(實施例6)
在實施例6之中，將敘述發光顯示裝置的實例做為半導體裝置；在此，將敘述使用電激發光之發光元件以做為包含於顯示裝置之中的顯示元件。使用電激發光的發光元件係依據發光材料是否係有機化合物或無機化合物而分類；一般而言，前者係稱為有機EL元件，以及後者係稱為無機EL元件。
在有機EL元件中，藉由施加電壓至發光元件，電子及電洞會分別自一對電極注入至包含發光有機化合物的層之內，且電流流動。該等載子(電子及電洞)會復合，且因此，激勵發光有機化合物；發光有機化合物自激勵狀態返回至接地狀態，藉以發射出光。由於此一機制，此發光元件稱為電流激勵發光元件。
無機EL元件係依據其元件結構而分類成為色散型無機EL元件及薄膜無機EL元件。色散型無機EL元件具有發光層，其中發光材料之粒子係在該處色散於結合劑之中，且其之光發射機制係使用施體位準及受體位準之施體-受體復合型光發射。薄膜無機EL元件具有其中發光層係插入於電介質層之間，而電介質層係進一步插入於電極之間的結構，且其之光發射機制係使用金屬離子的內殼電子躍遷之局部型光發射。注意的是，在此將敘述有機EL元件的實例做為發光元件。
第18圖描繪可施加數位時間灰度驅動法之像素結構的實例做為半導體裝置的實例。
將敘述可施加數位時間灰度驅動法之像素的結構及操作。在此實施例中，一像素包含二n通道電晶體，該等電晶體各包含氧化物半導體層(In-Ga-Zn-O基之非單晶膜)以做為其之通道形成區。
像素6400包含開關電晶體6401、驅動器電晶體6402、發光元件6404、及電容器6403。開關電晶體6401的閘極係連接至掃描線6406，開關電晶體6401的第一電極(源極電極及汲極電極的其中之一者)係連接至信號線6405，以及開關電晶體6401的第二電極(源極電極及汲極電極的另一者)係連接至驅動器電晶體6402的閘極。驅動器電晶體6402的閘極係經由電容器6403而連接至電源供應線6407，驅動器電晶體6402的第一電極係連接至電源供應線6407，以及驅動器電晶體6402的第二電極係連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共用電極6408。
發光元件6404的第二電極(共用電極6408)係設定為低電源供應電位。注意的是，該低電源供應電位係參考設定至電源供應線6407之高電源供應電位而滿足低電源供應電位<高電源供應電位的電位，例如，可使用GND、0V、或其類似者做為低電源供應電位。在高電源供應電位與低電源供應電位之間的電位差係施加至發光元件6404，且電流亦供應至發光元件6404，使得發光元件6404發射出光。此處，為了要使發光元件6404發射出光，各個電位係設定使得高電源供應電位與低電源供應電 位之間的電位差係等於發光元件6404的順向臨限電壓或更高。
注意的是，可使用驅動器電晶體6402的閘極電容器做為電容器6403的替代物，使得可省略電容器6403。驅動器電晶體6402的閘極電容器可形成於通道區與閘極電極之間。
在電壓輸入之電壓驅動法的情況中，視頻信號係輸入至驅動器電晶體6402的閘極，使得驅動器電晶體6402係在充分導通及斷開的二狀態之任一者中；也就是說，驅動器電晶體6402操作於線性區之中。因為驅動器電晶體6402操作於線性區之中，所以施加比電源供應線6407之電壓更高的電壓至驅動器電晶體6402的閘極。注意的是，高於或相等於“開關電晶體6401之電源供應線的電壓+Vth”之電壓係在當驅動電晶體6402在導通狀態時被施加至信號線6405。
在執行類比灰度驅動法以取代數位時間灰度驅動法的情況中，可藉由改變信號輸入而使用與第18圖中之像素結構相同的像素結構。
在執行類比灰度驅動法的情況中，高於或等於(驅動器電晶體6402之發光元件6404的順向電壓+Vth)係施加至驅動器電晶體6402的閘極。發光元件6404的順向電壓表示獲得所欲光亮度的電壓，且至少高於順向臨限電壓。將驅動器電晶體6402操作於飽和區之中的視頻信號輸入，使得電流可供應至發光元件6404；為了要使驅動器 電晶體6402操作於飽和區之中，電源供應線6407的電位係設定比驅動器電晶體6402的閘極電位更高。當使用類比視頻信號時，可依據視頻信號以供給電流至發光元件6404，且執行類比灰度驅動法。
注意的是，第18圖中所描繪的像素結構並未受限於該處；例如，可將開關、電阻器、電晶體、邏輯電路、或其類似物添加至第18圖中所描繪的像素。
其次，將參照第19A至19C圖來敘述發光元件的結構，將藉由取用其中驅動TFT係第1B圖中所描繪的薄膜電晶體170之情況來做為實例以敘述像素的橫剖面結構。使用於第19A至19C圖中所描繪之半導體裝置的驅動TFT 7001、7011、及7021可以以與實施例1中所描述之薄膜電晶體170相似的方式而形成，且係包含In-Ga-Zn-O基之非單晶膜做為半導體層以及具有優異電性特徵的薄膜電晶體。
為了要提取來自發光元件所發射出的光，需要陽極及陰極的至少之一者來透射光，薄膜電晶體及發光元件係形成於基板上。發光元件可具有頂部發射結構，其中光發射係透過相對於基板的表面而提取；底部發射結構，其中光發射係透過基板側之表面而提取；或雙重發射結構，其中光發射係透過相對於基板的表面及基板側之表面而提取。第18圖中所描繪的像素結構可施加至具有該等發射結構之任一者的發光元件。
將參照第19A圖來敘述具有頂部發射結構的發光元 件。
第19A圖係其中驅動TFT 7001係第1B圖中所描繪之薄膜電晶體170，且光係自發光元件7002發射出至陽極7005側的情況中之像素的橫剖面視圖。在第19A圖之中，發光元件7002的陰極7003係電性連接至驅動TFT7001，且發光層7004及陽極7005係以此順序而堆疊於陰極7003之上。陰極7003可使用各式各樣的導電材料以形成，只要其具有低功函數且反射光即可；例如，較佳地使用Ca、Al、CaF、MgAg、AlLi、或其類似物。發光層7004可使用單層或堆疊之複數個層以形成，當發光層7004係使用複數個層以形成時，則發光層7004係藉由以此順序來堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層於陰極7003之上而形成；惟，無需一定要形成所有該等層。陽極7005係使用諸如包含氧化鎢之氧化銦，包含氧化鎢之氧化銦鋅，包含氧化鈦之氧化銦，包含氧化鈦之氧化銦錫、氧化銦錫(下文中稱為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫之膜的透光導電膜而形成。
發光元件7002對應於其中發光層7004係插入於陰極7003與陽極7005之間的區域。在第19A圖中所描繪之像素的情況中，光係如箭頭所示地自發光元件7002發射出至陽極7005側。
設置於驅動器電路中之氧化物半導體層上的第二閘極電極較佳地係由與陰極7003之材料相同的材料所形成， 以使處理簡單化。
接著，將參照第19B圖來敘述具有底部發射結構的發光元件，第19B圖係其中驅動TFT 7011係第1A圖中所描繪之薄膜電晶體170，且光係自發光元件7012發射出至陰極7013側的情況中之像素的橫剖面視圖。在第19B圖之中，發光元件7012的陰極7013係形成於電性連接至驅動TFT 7011的透光導電膜7017之上，且發光層7014及陽極7015係以此順序而堆疊於陰極7013之上。當陽極7015具有透光性質時，可形成用以反射或阻擋光之光阻擋膜7016以覆蓋陽極7015。針對陰極7013，可如第19A圖之情況中似地使用各式各樣的材料，只要它們係具有低功函數之導電材料即可；該陰極7013係形成具有可透射光的厚度(較佳地，約略5奈米至30奈米)，例如可使用具有20奈米之厚度的鋁膜做為陰極7013。與第19A圖的情況相似地，發光層7014可使用單層或堆層之複數個層以形成。陽極7015無需透射光，但可如第19A圖之情況中似地使用透光導電材料以形成。做為光阻擋膜7016，例如可使用反射光之金屬或其類似物；然而，並未受限於金屬膜，例如可使用添加黑色顏料之樹脂或其類似物。
發光元件7012對應於其中發光層7014係插入於陰極7013與陽極7015之間的區域。在第19B圖中所描繪之像素的情況中，光係如箭頭所示地自發光元件7012發射出至陰極7013側。
設置於驅動器電路中之氧化物半導體層上的第二閘極電極較佳地係由與陰極7013之材料相同的材料所形成，以使處理簡單化。
接著，將參照第19C圖來敘述具有雙重發射結構的發光元件。在第19C圖之中，發光元件7022的陰極7023係形成於電性連接至驅動TFT 7021的透光導電膜7027之上，且發光層7024及陽極7025係以此順序而堆疊於陰極7023之上。如第19A圖之情況中似地，陰極7023可使用各式各樣的導電材料以形成，只要其具有低功函數即可。該陰極7023係形成具有可透射光的厚度，例如可使用具有20奈米之厚度的鋁膜做為陰極7023。如第19A圖中似地，發光層7024可使用單層或堆疊之複數個層以形成。陽極7025可如第19A圖之情況中似地使用透光導電材料以形成。
發光元件7022對應於其中陰極7023，發光層7024，及陽極7025相互重疊的區域。在第19C圖中所描繪之像素的情況中，光係如箭頭所示地自發光元件7022發射出至陽極7025側及陰極側7023側二側。
設置於驅動器電路中之氧化物半導體層上的第二閘極電極較佳地係由與導電膜7027之材料相同的材枓所形成，以使處理簡單化。進一步地，設置於驅動器電路中之氧化物半導體層上的第二閘極電極較佳地係由與導電膜7027及陰極7023相同之材料的堆疊所形成，藉以降低線阻以及使處理簡單化。
注意的是，雖然此處係描述有機EL元件以做為發光元件，但亦可提供無機EL元件以做為發光元件。
在此實施例中，係描述其中控制發光元件之驅動的薄膜電晶體(驅動TFT)係電性連接至發光元件的實例；然而，可使用其中用於電流控制之TFT係連接於驅動TFT與發光元件之間的結構。
在此實施例中所描述的半導體裝置並未受限於第19A至19C圖中所描繪的結構，而是可根據所揭示之技術的精神以各式各樣的方式來加以修正。
其次，將參照第21A及21B圖來敘述半導體裝置之一實施例的發光顯示面板(亦稱為發光面板)之頂視圖及橫剖面圖。第21A圖係其中形成於第一基板上的薄膜電晶體及發光元件係以密封劑而密封於第一基板與第二基板之間的面板之頂視圖，第21B圖係沿著第21A圖之線H-I所取得的橫剖面視圖。
密封劑4505係設置以便包圍設置在第一基板4501之上的像素部4502、信號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b。此外，第二基板4506係設置於像素部4502、信號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b之上；因而，像素部4502、信號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b係藉由第一基板4501、密封劑4505、及第二基板4506而與充填物4507密封在一起。在此方式中，較佳的是，面板係以保護膜 (諸如疊層膜或紫外線硬化樹脂膜)或具有氣密性及少許除氣性之覆蓋材料來加以封裝(密封)，使得面板不致暴露至外部的空氣。
形成於第一基板4501之上的像素部4502，信號線驅動器電路4503a及4503b，以及掃描線驅動器電路4504a及4504b各包含複數個薄膜電晶體。在第21B圖之中，係描繪包含於像素部4502中的薄膜電晶體4510及包含於信號線驅動器電路4503a中的薄膜電晶體4509以做為實例。
針對薄膜電晶體4509及4510的各者，可施加如實施例1中所述之包含In-Ga-Zn-O基的非單晶膜以做為其半導體層之高度可靠的薄膜電晶體。此外，如參照第1B圖之實施例1中所述地，薄膜電晶體4509包含閘極電極於半導體層的上面及下面。
此外，參考符號4511表示發光元件，其係包含於發光元件4511中之像素電極的第一電極層4517係電性連接至薄膜電晶體4510的源極電極層或汲極電極層。注意的是，發光元件4511係第一電極層4517、電激發光層4512、及第二電極層4513之堆疊層結構，但並無特定的限制於該結構之上，發光元件4511的結構可根據其中自發光元件4511提取光的方向或其類似者而加以適當地改變。
隔板4520係使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷以形成；尤其，較佳的是，隔板4520係使用光 敏材料以形成，且開口係形成於第一電極層4517之上，使得開口之側壁係形成為具有連續曲率的傾斜表面。
電激發光層4512可以以單層或堆疊的複數個層而形成。
保護膜可形成於第二電極層4513及隔板4520之上，以防止氧、氫、水分、二氧化碳、或其類似物進入至發光元件4511之內。做為保護膜，可形成氮化矽膜、氧化氮化矽膜、DLC膜、或其類似物。
此外，各式各樣的信號及電位係自FPC 4518a及4518b供應至信號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b、或像素部4502。
在此實施例中，連接端子電極4515係由與發光元件4511中所包含之第一電極層4517相同的導電膜所形成，且端子電極4516係由與薄膜電晶體4509及4510中所包含之源極及汲極電極層相同的導電膜所形成。
連接端子電極4515係經由各向異性導電膜4519而電性連接至包含於FPC 4518a中的端子。
做為位於其中自發光元件4511提取光之方向中的第二基板應具有透光性質；在該情況中，可使用諸如玻璃板、塑膠板、聚酯膜、或丙烯酸膜於該第二基板。
做為充填物4507，除了諸如氮或氬之惰性氣體外，可使用紫外線硬化樹脂或熱硬化樹脂；例如，可使用PVC(聚氯乙烯)、丙烯酸、聚乙醯胺、環氧樹脂、矽氧樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯乙酸乙烯 酯)。
此外，視需要地，可將諸如偏光板、圓形偏光板(包含橢圓偏光板)、延遲板(四分之一波板或半波板)、或濾色片之光學膜適當地設置於發光元件的發光表面之上。進一步地，偏光板或圓形偏光板可設置有抗反射膜，例如可執行抗眩光處理，反射光可藉該處理而由表面上之凸出物及凹處所漫射，以便降低眩光。
信號線驅動器電路4503a及4503b以及掃描線驅動器電路4504a及4504b可藉由將使用單晶半導體膜或多晶半導體膜所形成之驅動器電路安裝於分別所製備的單晶基板或絕緣基板之上而設置；此外，可分別地僅形成及安裝信號線驅動器電路或其部件，或掃描線驅動器電路或其部件。此實施例並未受限於第21A及21B圖中所描繪的結構。
藉由使用實施例1或其類似者所揭示之薄膜電晶體，可以以更低的製造成本來製造出顯示裝置(顯示面板)。
此實施例可以與實施例1或實施例2的任一內容適當地結合。
(實施例7)
在此實施例中，將參照第20A及20B圖以敘述半導體裝置之一實施例的液晶顯示面板之頂視圖及橫剖面圖。第20A圖係面板的頂視圖，其中形成於第一基板4001上之如實施例1中所述的各包含In-Ga-Zn-O基之非單晶膜 以做為半導體層的高可靠之薄膜電晶體4010及4011，以及液晶元件4013係以密封劑4005而密封於第一基板4001與第二基板4006之間。第20B圖係沿著第20A圖之線M-N所取得的橫剖面視圖。
密封劑4005係設置以便包圍設置在第一基板4001上的像素部4002及掃描線驅動器電路4004，第二基板4006係設置於像素部4002及掃描線驅動器電路4004之上；因此，像素部4002及掃描線驅動器電路4004係藉由第一基板4001、密封劑4005、及第二基板4006而與液晶層4008密封在一起。使用單晶半導體膜或多晶半導體膜而形成於分別所製備之基板上的信號線驅動器電路4003係安裝於第一基板4001上之與由密封劑4005所包圍之區域不同的區域中。
注意的是，分別所形成之驅動器電路的連接方法並未特別地受到限制，而是可使用COG法、導線接合法、TAB法、或其類似方法。第20A1圖描繪藉由COG法以安裝信號線驅動器電路4003的實例，以及第20A2圖描繪藉由TAB法以安裝信號線驅動器電路4003的實例。
設置在第一基板4001之上的像素部4002及掃描線驅動器電路4004包含複數個薄膜電晶體。第20B圖描繪包含於像素部4002中之薄膜電晶體4010以及包含於掃描線驅動器電路4004中之薄膜電晶體4011。在薄膜電晶體4010及4011之上，係設置絕緣層4020及4021。
薄膜電晶體4010及4011各可係實施例1中所述之包 含In-Ga-Zn-O基之非單晶膜以做為半導體層的薄膜電晶體。薄膜電晶體4011對應於實施例2中參照第2A圖所述之具有背面閘極電極的薄膜電晶體。
包含於液晶元件4013中之像素電極層4030係電性連接至薄膜電晶體4010，液晶元件4013的相對電極層4031係設置用於第二基板4006，其中像素電極層4030、相對電極層4031、及液晶層4008相互重疊於該處的部分對應於液晶元件4013。注意的是，像素電極層4030及相對電極層4031係分別設置有各自地作用成為配向膜之絕緣層4032及絕緣層4033，且液晶層4008係插入於像素電極層4030與相對電極層4031之間，而絕緣層4032及4033在其間。
注意的是，做為第一基板4001及第二基板4006，可使用玻璃、金屬(典型地，不銹鋼)、陶質物、或塑膠。做為塑膠，可使用纖維玻璃強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜；此外，可使用具有其中鋁箔插入於PVF膜或聚酯膜間之結構的薄板。
參考符號4035表示藉由選擇性地蝕刻絕緣膜所獲得的柱狀間隔物，且係設置以控制像素電極層4030與相對電極層4031之距離(胞格間隙)；進一步地，亦可使用球狀間隔物。此外，相對電極層4031係電性連接至形成於與薄膜電晶體4010相同之基板上的共用電位線；藉由使用共用連接部，相對電極層4031及共用電位線可藉由配置於基板對之間的導電粒子而相互電性連接。注意的 是，導電粒子係包含於密封劑4005之中。
選擇性地，可使用顯示藍色相而無需配向膜之液晶，藍色相係液晶相之一，其係正好在當增加膽石醇液晶之溫度時膽石醇相改變為各向同性相之前所產生的。因為藍色相僅在狹窄的溫度範圍內產生，所以使用包含5重量百分比或更多之為改善溫度範圍的對掌性分子之液晶組成物於液晶層4008。包含顯示藍色相之液晶及對掌性分子的液晶組成物具有回應時間短(10微秒至100微秒)、無需配向處理(因為該液晶組成物具有光學之各向同性)、及視角相依性小的特徵。
雖然透射式液晶顯示裝置的實例係描述於此實施例中，但本發明之一實施例亦可施加至反射式液晶顯示裝置及透射反射式液晶顯示裝置。
雖然其中偏光板係設置於基板的外側(觀視者側)且使用於顯示元件之彩色層及電極層係以此順序而設置於基板的內側之液晶顯示裝置的實例係描述於此實施例之中，但偏光板可設置於基板的內側；偏光板及彩色層的堆疊結構並未受限於此實施例，而是可根據偏光板及彩色層的材料或製造過程的條件來加以適當地設定。進一步地，可設置用作黑色矩陣之光阻擋膜。
在此實施例中，為了要降低薄膜電晶體之表面不平坦度及改善薄膜電晶體的可靠度，在實施例1中所獲得的薄膜電晶體係覆蓋有作用成為保護膜或平坦化絕緣膜的絕緣層(絕緣層4020及絕緣層4021)。注意的是，保護膜係 設置以防止諸如有機物質、金屬、或存在於空氣中的水分之污染物雜質的進入，且較佳地係密質膜；該保護膜係藉由濺鍍法而以氧化矽膜、氮化矽膜、氮氧化矽膜、氧化氮化矽膜、氧化鋁膜、氮化鋁膜、氮氧化鋁膜、及/或氧化氮化鋁膜之單層或堆疊層所形成。雖然其中保護膜係由濺鍍法所形成的實例係描述於此實施例中，但並無特殊的限制，且該保護膜可由諸如電漿CVD法之各式各樣的方法所形成。在驅動器電路的一部分中，保護膜用作第二閘極絕緣層，且設置具有背面閘極於第二閘極絕緣層之上的薄膜電晶體。
在此實施例中，具有堆疊層結構之絕緣層4020係形成為保護膜；在此，氧化矽膜係由濺鍍法所形成，而成為絕緣層4020的第一層。做為保護膜之氧化矽膜的使用具有防止鋁膜之小丘的功效。
做為保護膜的第二層，係形成絕緣層。在此實施例中，氮化矽膜係由濺鍍法所形成，以做為絕緣層4020的第二層。做為保護膜之氮化矽膜的使用可防止鈉或其類似物之移動離子進入半導體區且改變TFT的電性特徵。該絕緣層的第二層亦作用為驅動器電路之一部分中之第二閘極絕緣層。
因而，在其中自氧化物半導體層的上面及下面施加約略相同的電壓，以及第二閘極絕緣層係由不同之材料層所形成的情況中，較佳的是，第一閘極絕緣層係由不同材料層之堆疊層所形成，且第一及第二閘極絕緣層具有約略相 同的厚度。在此情況中，在驅動器電路中，設置於包含背面閘極之薄膜電晶體的第一閘極電極上之第一閘極絕緣層係由氧化矽膜及氧化矽膜的堆疊層所形成，且厚度之和係設定為與絕緣層4020的厚度約略相同。
在形成保護膜之後，可使半導體層接受退火(300℃至400℃)；此外，背面閘極係在形成保護膜之後形成。
絕緣層4021係形成為平坦化絕緣膜。做為絕緣層4021，可使用諸如聚乙醯胺、丙烯酸、苯并環丁烯、聚醯胺、或環氧之具有熱阻的有機材料；除了該等有機材料之外，亦可使用低電介質常數之材料(低k之材料)、矽氧烷基樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、或其類似物。注意的是，絕緣層4021可藉由堆疊由該等材料所形成的複數個絕緣膜而形成。
注意的是，矽氧烷基樹脂係由當作起始材料且具有Si-O-Si之鍵的矽氧烷材料所形成之樹脂。矽氧烷基樹脂可包含有機基(例如，烷基或芳基)或氟基以做為替代基；此外，該有機基可包含氟基。
絕緣層4021的形成方法並未特別地受限，且可根據材料而使用以下之方法：濺鍍法、SOG法、旋塗法、浸漬法、噴塗法、液滴排放法(例如，噴墨法、網印法、平板印刷法、或其類似方法)、手術刀法、輥塗器法、簾塗器法、刀塗器法、或其類似方法。在使用材料溶液以形成絕緣層4021的情況中，半導體層之退火(300℃至400℃)可與烘烤步驟同時地執行。絕緣層4021的烘烤步驟亦用 作半導體層的退火，藉以可更有效率地製造出半導體裝置。
像素電極層4030及相對電極層4031可使用諸如包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、包含氧化鈦之氧化銦錫、氧化銦錫(下文中稱為ITO)、氧化銦鋅、添加氧化矽之氧化銦錫、或其類似物之透光導電材料以形成。
可將包含導電高分子(亦稱為導電聚合物)之導電組成物使用於像素電極層4030及相對電極層4031。使用導電組成物所形成之像素電極較佳地具有小於或等於每平方10000歐姆之片電阻以及在550奈米的波長時之大於或等於70%的透射比。進一步地，包含於導電組成物中之導電高分子的電阻率較佳地係小於或等於0.1歐姆‧公分。
做為導電高分子，可使用所謂π電子共軛之導電聚合物；例如，可給定聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、該等者之二或更多種的共聚物、及其類似物。
進一步地，各式各樣的信號及電位係自FPC 4018供應至分別所形成之信號線驅動器電路4003、掃描線驅動器電路4004、或像素部4002。
在此實施例中，連接端子電極4015係由與包含在液晶元件4013中之像素電極層4030相同的導電膜所形成，且端子電極4016係由與薄膜電晶體4010及4011之源極及汲極電極層相同的導電膜所形成。
連接端子電極4015係經由各向異性導電膜4019而電性連接至包含於FPC 4018中的端子。
注意的是，第20A1及20A2圖描繪其中信號線驅動器電路4003係分別地形成且安裝於第一基板4001之上的實例；然而，此實施例並未受限於此結構，掃描線驅動器電路可分別地形成且然後安裝，或僅一部分之信號線驅動器電路或一部分之掃描線驅動器電路可分別地形成且然後安裝。
第22圖描繪其中液晶顯示模組係藉由使用TFT基板2600而形成為半導體裝置的實例。
第22圖描繪液晶顯示模組的實例，其中TFT基板2600及相對基板2601係以密封劑2602而相互固定，且包含TFT或其類似物之像素部2603、包含液晶層之顯示元件2604、彩色層2605，及偏光板2606係設置於該等基板之間以形成顯示區。彩色層2605係執行彩色顯示所必要的；在RGB系統中，對應於紅、綠、及藍的彩色之個別的彩色層係設置用於個別的像素。偏光板2606及2607以及漫射板2613係設置於TFT基板2600及相對基板2601的外側。光源包含冷陰極管2610及反射板2611，以及電路基板2612係藉由撓性導線板2609而連接至TFT基板2600的導線電路部2608，且包含諸如控制電路或電源電路之外部電路。偏光板及液晶層可以以延遲板在其間而堆疊。
針對液晶顯示模組，可使用扭轉向列(TN)模式、 平面開關(IPS)模式、邊緣電場開關(FFS)模式、多域垂直配向(MVA)模式、圖案垂直配向(PVA)模式、軸向對稱配向微胞格(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式、或其類似模式。
藉由使用實施例1或其類似者所揭示之薄膜電晶體，可以以更低的成本來製造出成為半導體裝置的液晶顯示裝置。
此實施例可以與實施例1、2、或3之任一內容適當地結合。
(實施例8)
根據本發明之一實施例的半導體裝置可施加至各式各樣的電子裝置(包含娛樂機)；該等電子裝置的實例係電視機(亦稱為電視或電視接收機)、電腦及其類似物之監測器，諸如數位相機或數位攝影機之相機、數位相框、行動電話手機(亦稱為行動電話或行動電話裝置)、可攜帶式遊戲控制台、可攜帶式資訊終端機、聲頻再生裝置，諸如柏青哥機器之大型遊戲機，及其類似物。
第23A圖描繪可攜帶式資訊終端機裝置9200的實例。該可攜帶式資訊終端機裝置9200結合電腦，且因此，可處理各式各樣類型的資料。可攜帶式資訊終端機裝置9200的實例係個人數位助理。
可攜帶式資訊終端機裝置9200具有外殼9201及外殼 9203之二外殼；外殼9201及外殼9203係以聯結部9207而聯結，以致使可攜帶式資訊終端機裝置9200可折疊。顯示部9202係結合於外殼9201中，以及外殼9203包含鍵盤9205。不用多說地，可攜帶式資訊終端機9200的結構並未受限於上述之結構，以及該結構可包含至少具有背面閘極電極的薄膜電晶體，且額外的附件可適當地加以設置。驅動器電路及像素部係形成於同一基板上，而產生製造成本的降低；因此，可實現具有具備高度電性特徵之薄膜電晶體的可攜帶式資訊終端機裝置。
第23B圖描繪數位攝影機9500之實例。該數位攝影機9500包含結合於外殼9501中之顯示部9503以及各式各樣的操作部。不用多說地，數位攝影機9500的結構並未受限於上述之結構，以及該結構可包含至少具有背面閘極電極的薄膜電晶體，且額外的附件可適當地加以設置。驅動器電路及像素部係形成於同一基板上，而產生製造成本的降低；因此，可實現具有具備高度電性特徵之薄膜電晶體的數位攝影機。
第23C圖描繪行動電話9100之實例。該行動電話9100具有外殼9102及外殼9101之二外殼；外殼9102及外殼9101係以聯結部9103而聯結，以致使行動電話可折疊。顯示部9104係結合於外殼9102中，以及外殼9101包含操作鍵9106。不用多說地，行動電話9100的結構並未受限於上述之結構，以及該結構可包含至少具有背面閘極電極的薄膜電晶體，且額外的附件可適當地加以設置。 驅動器電路及像素部係形成於同一基板上，而產生製造成本的降低；因此，可實現具有具備高度電性特徵之薄膜電晶體的行動電話。
第23D圖描繪可攜帶式電腦9400之實例。該電腦9400具有外殼9401及外殼9404之二外殼；外殼9401及外殼9404係聯結著，使得該電腦可打開及閉合。顯示部9402係結合於外殼9401中，以及外殼9404包含鍵盤9403或其類似物。不用多說地，電腦9400的結構並未特定地受限於上述之結構，以及該結構可包含至少具有背面閘極電極的薄膜電晶體，且額外的附件可適當地加以設置。驅動器電路及像素部係形成於同一基板上，而產生製造成本的降低；因此，可實現具有具備高度電性特徵之薄膜電晶體的電腦。
第24A圖描繪電視機9600的實例。在電視機9600之中，顯示部9603係結合於外殼9601中，顯示部9603可顯示影像。進一步地，外殼9601係由機架9605支撐於第24A圖之中。
電視機9600可以以外殼9601之操作開關或分離的遙控器9610來操作。頻道及音量可以以遙控器9610之操作鍵9609來控制，使得可控制顯示部9603上所顯示的影像。進一步地，遙控器9610可設置有顯示部9607，用以顯示由該遙控器9610所輸出之資料。
注意的是，電視機9600係設置有接收器、調變解調器、及其類似物。具有接收器，可接收一般的電視廣播。 進一步地，當電視機9600係藉有線或無線連接而經由調變解調器以連接至通訊網路時，可執行單向(自發射器至接收器)或雙向(在發射器與接收器之間、或在接收器之間)的資料通訊。
第24B圖描繪數位相框9700的實例。例如，在數位相框9700中，顯示部9703係結合於外殼9701中，顯示部9703可顯示各式各樣的影像，例如該顯示部9703可顯示以數位相機或其類似物所取得之影像的資料且作用成為一般相框。
注意的是，數位相框9700係設置有操作部、外面連接部(USB端子，可連接至諸如USB電纜或其類似物的端子)、記錄媒體插入部、及其類似物。雖然該等組件可設置於設置顯示部的表面上，但針對數位相框9700的設計，較佳的是，將它們設置於側面或背面。例如，可將儲存以數位相機所取得之影像資料的記憶體插入於數位相框的記憶媒體插入部之中，可藉以轉移且然後顯示該影像資料於顯示部9703之中。
數位相框9700可組構以無線地傳送及接收資料，可使用其中所欲之影像資料係無線地轉移而被顯示的結構。
第25A圖描繪行動電話1000的實例，其係與第23C圖中所描繪的行動電話不同。行動電話1000包含結合於外殼1001中之顯示部1002、操作鈕1003、外部連接埠1004、揚聲器1005、微音器1006、及其類似物。
在第25A圖中所描繪的行動電話1000中，當使用人 以其手指或類似物碰觸顯示部1002時，可將資料輸入；此外，當使用人以其手指或類似物碰觸顯示部1002時，可執行諸如打電話或傳送信件之操作。
顯示部1002主要具有三個螢幕模式：第一模式係顯示模式，主要用於影像之顯示；第二模式係輸入模式，主要用於諸如文字之資料的輸入；以及第三模式係顯示及輸入模式，其中結合顯示模式及輸入模式之二模式。
例如，在打電話或傳送信件的情況中，選擇主要用於文字輸入之文字輸入模式以供顯示部1002用，使得可輸入顯示在螢幕上之文字。在該情況中，較佳地顯示鍵盤或數字鈕於顯示部1002的螢幕之幾乎全部的區域上。
當設置包含諸如陀螺儀之用以偵測傾斜的感測器或加速感測器之偵測裝置於行動電話1000的內部時，在顯示部1002的螢幕中之顯示可藉由決定行動電話1000的安置方向(行動電話1000是否針對景觀模式或肖像模式而水平或垂直放置)而自動切換。
螢幕模式係藉由碰觸顯示部1002或操作外殼1001之操作鈕1003而切換；選擇性地，螢幕模式可根據顯示部1002上所顯示之影像的種類而切換。例如，當顯示部上所顯示的影像之信號係移動影像資料之信號時，螢幕模式會切換至顯示模式；以及當信號係文字資料之信號時，螢幕模式會切換至輸入模式。
進一步地，在輸入模式中，當針對某一週期，並未藉碰觸顯示部1002以執行輸入，且同時偵測出由顯示部 1002中之光學感測器所偵測出的信號時，則可控制螢幕模式以便自輸入模式切換至顯示模式。
顯示部1002可作用成為影像感測器，例如，掌紋、指紋、或其類似者的影像可在當以手掌或手指來碰觸顯示部1002時取得，可藉以執行個人識別；進一步地，藉由設置背光或發射出近紅外光之感測光源於顯示部之中，可取得指靜脈、掌靜脈、或其類似者之影像。
第25B圖描繪行動電話之另一實例。在第25B圖中之行動電話包含顯示裝置9410於外殼9411中，該顯示裝置9410包含顯示部9412及操作鈕9413；以及通訊裝置9420於外殼9421中，該通訊裝置9420包含操作鈕9422、外部輸入端子9423、微音器9424、揚聲器9405、及當收到來電時發射出光的發光部9406。具有顯示功能之顯示裝置9410可以以箭頭所示的二方向而拆卸自或附著至具有電話功能之通訊裝置9420；因此，顯示裝置9410及通訊裝置9420可沿著它們的短邊或長邊而相互附著；此外，當僅需顯示功能時，可將顯示裝置9410自通訊裝置9420拆卸且單獨使用。影像或輸入資訊可藉由無線或有線通訊而傳送或接收於各具有充電電池的通訊裝置9420與顯示裝置9410之間。
(實施例9)
在此實施例中，將參照第26圖來敘述包含其中導線及氧化物半導體層係相互接觸之薄膜電晶體的顯示裝置之 實例。應注意的是，在第26圖中，與第2A圖中相同的部分將利用相同的參考符號來敘述。
在第26圖中之第一薄膜電晶體480係使用於驅動器電路之中的薄膜電晶體，其中第一導線409及第二導線410係設置以與氧化物半導體層405接觸。第一薄膜電晶體480包含第一閘極電極401，在氧化物半導體層405的下面；通道保護層418，係設置以便在第一氧化物半導體層405之上且與該氧化物半導體層405接觸；以及作用成為第一薄膜電晶體480之第二閘極電極的電極470，在氧化物半導體層405的上面。
其係包含通道保護層之底部閘極薄膜電晶體的第二薄膜電晶體481係其中第二通道保護層419、第二導線410、及第三導線411係設置與第二氧化物半導體層407接觸的實例。
在第一薄膜電晶體480及第二薄膜電晶體481之中，較佳地，藉由電漿處理以修正以下的區域：其中第一氧化物半導體層405與第一導線409接觸於該處的區域，其中第一氧化物半導體層405與第二導線410接觸於該處的區域，其中第二氧化物半導體層407與第二導線410接觸於該處的區域，及其中第二氧化物半導體層407與第三導線411接觸於該處的區域。在此實施例中，在形成用作導線的導電膜之前，係使氧化物半導體層(在此實施例中，In-Ga-Zn-O基之非單晶膜)接受氬氛圍中之電漿處理。
針對該電漿處理，可使用氮、氦、及其類似物，以取 代氬氛圍；選擇性地，可使電漿處理執行於添加有氧、氫、N2O、或其類似物之氬氛圍中；仍選擇性地，可使其執行於添加有Cl2、CF4、或其類似物的氬氛圍中。
導電膜係形成與藉由該電漿處理所修正之第一氧化物半導體層405及第二氧化物半導體層407接觸，藉以形成第一導線409、第二導線410、及第三導線411；因而，可降低第一氧化物半導體層405與第一導線409間之接觸電阻，第一氧化物半導體層405與第二導線410間之接觸電阻，第二氧化物半導體層407與第二導線410間之接觸電阻，以及第二氧化物半導體層407與第三導線411間之接觸電阻。
此實施例之半導體裝置具有其中導線及氧化物半導體層係相互接觸的結構，且因此，當與實施例1相比較時，可減少步驟的數目。
此實施例可與其他實施例之任一結構相結合。
此申請案係根據2008年11月21日在日本專利局所申請之日本專利申請案序號2008-298000，該申請案的全部內容係結合於本文中，以供參考。

Claims (7)

  1. 一種半導體裝置，包含：第一電晶體包含：第一閘極電極；第一絕緣層，在該第一閘極電極之上；在該第一絕緣層之上的氧化物半導體層，包含通道形成區；源極電極和汲極電極，在該氧化物半導體層之上；第二絕緣層，在該源極電極和該汲極電極之上；以及第二閘極電極，在該第二絕緣層之上，其中在通道寬度方向，該第二閘極電極的寬度大於該氧化物半導體層的寬度，其中該第一電晶體，在該氧化物半導體層與該第二絕緣層之間包含有第三絕緣層，及其中該第三絕緣層與該氧化物半導體層接觸。
  2. 一種半導體裝置，包含：第一電晶體包含：第一閘極電極；第一絕緣層，在該第一閘極電極之上；在該第一絕緣層之上的氧化物半導體層，包含通道形成區；源極電極和汲極電極，在該氧化物半導體層之上；第二絕緣層，在該源極電極和該汲極電極之上；以及第二閘極電極，在該第二絕緣層之上，其中在通道寬度方向，該第二閘極電極的寬度大於該氧化物半導體層的寬度。
  3. 如申請專利範圍第1或2項之半導體裝置，更包含：第二電晶體；及像素電極，電連接至該第二電晶體的源極電極與汲極電極之一者，其中該第一電晶體與該第二電晶體之各個係於基板之上。
  4. 如申請專利範圍第1或2項之半導體裝置，其中該氧化物半導體層包含銦、鎵與鋅的其中至少之一者。
  5. 如申請專利範圍第1或2項之半導體裝置，其中該第一閘極電極的電位相同於該第二閘極電極的電位。
  6. 如申請專利範圍第1或2項之半導體裝置，其中該第一閘極電極的電位不同於該第二閘極電極的電位。
  7. 如申請專利範圍第1或2項之半導體裝置，其中該第二閘極電極面對該第三絕緣層的側面。
TW107137036A 2008-11-21 2009-11-19 半導體裝置和其製造方法 TWI662346B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008298000 2008-11-21
JP2008-298000 2008-11-21

Publications (2)

Publication Number Publication Date
TW201907211A TW201907211A (zh) 2019-02-16
TWI662346B true TWI662346B (zh) 2019-06-11

Family

ID=42198186

Family Applications (10)

Application Number Title Priority Date Filing Date
TW109130979A TWI730899B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW106113953A TWI646380B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW108109838A TWI679482B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW108142776A TWI707186B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW103144503A TWI544264B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW110120347A TWI760243B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW098139318A TWI475535B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW107137036A TWI662346B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW105114567A TWI591410B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW111109676A TWI799194B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法

Family Applications Before (7)

Application Number Title Priority Date Filing Date
TW109130979A TWI730899B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW106113953A TWI646380B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW108109838A TWI679482B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW108142776A TWI707186B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW103144503A TWI544264B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW110120347A TWI760243B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW098139318A TWI475535B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW105114567A TWI591410B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法
TW111109676A TWI799194B (zh) 2008-11-21 2009-11-19 半導體裝置和其製造方法

Country Status (5)

Country Link
US (9) US8188477B2 (zh)
JP (8) JP5602417B2 (zh)
KR (10) KR101291384B1 (zh)
TW (10) TWI730899B (zh)
WO (1) WO2010058746A1 (zh)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
KR20160113329A (ko) 2008-10-03 2016-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101633142B1 (ko) 2008-10-24 2016-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101291384B1 (ko) * 2008-11-21 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101460868B1 (ko) 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011027661A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011034012A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101396096B1 (ko) 2009-10-09 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101944239B1 (ko) 2009-10-09 2019-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
WO2011048925A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120096463A (ko) 2009-10-21 2012-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
KR20120102653A (ko) 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101681234B1 (ko) * 2009-11-09 2016-12-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN102640041A (zh) * 2009-11-27 2012-08-15 株式会社半导体能源研究所 液晶显示装置
CN103746001B (zh) 2009-12-04 2017-05-03 株式会社半导体能源研究所 显示装置
EP2511896B1 (en) * 2009-12-09 2019-05-08 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP5744366B2 (ja) 2010-04-12 2015-07-08 株式会社半導体エネルギー研究所 液晶表示装置
CN102906881B (zh) * 2010-05-21 2016-02-10 株式会社半导体能源研究所 半导体装置
WO2011155295A1 (en) * 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
KR101979758B1 (ko) 2010-08-27 2019-05-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
JP5839896B2 (ja) 2010-09-09 2016-01-06 株式会社半導体エネルギー研究所 表示装置
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
WO2012035984A1 (en) 2010-09-15 2012-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5782695B2 (ja) * 2010-09-29 2015-09-24 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタを備える画像表示装置、薄膜トランジスタの製造方法、画像表示装置の製造方法
CN103155153B (zh) * 2010-10-07 2016-03-30 夏普株式会社 半导体装置、显示装置以及半导体装置和显示装置的制造方法
JP5666616B2 (ja) * 2010-10-25 2015-02-12 株式会社日立製作所 酸化物半導体装置の製造方法
KR101774256B1 (ko) * 2010-11-15 2017-09-05 삼성디스플레이 주식회사 산화물 반도체 박막 트랜지스터 및 그 제조 방법
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
JP5993141B2 (ja) * 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
JP2012146805A (ja) * 2011-01-12 2012-08-02 Sony Corp 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
DE112012000766T5 (de) 2011-02-10 2014-02-06 Semiconductor Energy Laboratory Co., Ltd Licht emittierende Einrichtung und Verfahren zum Herstellen derselben, Beleuchtungsvorrichtung und Anzeigevorrichtung
KR102004305B1 (ko) * 2011-02-11 2019-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법, 그리고 조명 장치 및 표시 장치
KR101844953B1 (ko) * 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI562423B (en) 2011-03-02 2016-12-11 Semiconductor Energy Lab Co Ltd Light-emitting device and lighting device
JP6116149B2 (ja) 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
US8698137B2 (en) 2011-09-14 2014-04-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5832399B2 (ja) 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013093565A (ja) 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
JP2013236068A (ja) 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
CN103474467B (zh) 2012-06-05 2016-04-13 元太科技工业股份有限公司 薄膜晶体管结构及其阵列基板
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US9083327B2 (en) * 2012-07-06 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6013084B2 (ja) * 2012-08-24 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101483026B1 (ko) * 2012-08-31 2015-01-15 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함하는 기판 및 이의 제조방법, 이를 이용한 액정표시장치용 구동회로
KR101896377B1 (ko) * 2012-10-12 2018-09-07 엘지디스플레이 주식회사 베젤이 최소화된 액정표시소자
KR101965256B1 (ko) 2012-10-17 2019-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치
CN102981335A (zh) * 2012-11-15 2013-03-20 京东方科技集团股份有限公司 像素单元结构、阵列基板和显示装置
JP6083089B2 (ja) * 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
KR102196949B1 (ko) * 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
JP6300589B2 (ja) 2013-04-04 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6151070B2 (ja) * 2013-04-11 2017-06-21 株式会社ジャパンディスプレイ 薄膜トランジスタ及びそれを用いた表示装置
KR102053410B1 (ko) * 2013-04-24 2019-12-09 삼성디스플레이 주식회사 박막 트랜지스터 및 유기 발광 표시 장치
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
CN105324848A (zh) 2013-06-11 2016-02-10 庆熙大学校产学协力团 作为显示装置的像素元件的氧化物半导体晶体管及其制造方法
KR101506098B1 (ko) * 2013-12-10 2015-03-26 경희대학교 산학협력단 Ｎｂｉｓ에서 문턱전압의 변화가 없는 산화물 반도체 트랜지스터 및 이의 제조 방법
KR20210079411A (ko) * 2013-06-27 2021-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6357663B2 (ja) * 2013-09-06 2018-07-18 株式会社Ｊｏｌｅｄ 表示装置
CN103474473B (zh) * 2013-09-10 2016-02-03 深圳市华星光电技术有限公司 一种薄膜晶体管开关及其制造方法
US20150069510A1 (en) * 2013-09-10 2015-03-12 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor, array substrate, and display panel
US9887297B2 (en) * 2013-09-17 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer in which thickness of the oxide semiconductor layer is greater than or equal to width of the oxide semiconductor layer
US10269831B2 (en) * 2013-11-26 2019-04-23 Sharp Kabushiki Kaisha Semiconductor device including a plurality of thin-film transistors with one thin-film transistor including two gate electrodes
CN105874524B (zh) * 2013-12-02 2019-05-28 株式会社半导体能源研究所 显示装置
US9431725B2 (en) * 2013-12-13 2016-08-30 Asia Connection LLC Water bonding fixture
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR102159684B1 (ko) * 2014-02-17 2020-09-25 삼성디스플레이 주식회사 박막 트랜지스터
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102354008B1 (ko) 2014-05-29 2022-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기
KR102344782B1 (ko) 2014-06-13 2021-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입력 장치 및 입출력 장치
CN104319279B (zh) * 2014-11-10 2017-11-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
TWI699897B (zh) 2014-11-21 2020-07-21 日商半導體能源研究所股份有限公司 半導體裝置
US20170329185A1 (en) * 2014-11-28 2017-11-16 Sharp Kabushiki Kaisha Liquid crystal display device
CN104393053B (zh) * 2014-12-19 2018-10-23 合肥京东方光电科技有限公司 薄膜晶体管及其制作方法，薄膜晶体管组件、阵列基板及显示装置
JP2016134293A (ja) * 2015-01-20 2016-07-25 株式会社ジャパンディスプレイ 表示装置
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10147823B2 (en) * 2015-03-19 2018-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104752343B (zh) * 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867959B (zh) * 2015-04-14 2017-09-26 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN104779203B (zh) * 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
US10032921B2 (en) 2015-07-31 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9666606B2 (en) * 2015-08-21 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10297331B2 (en) 2015-10-30 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN105655408A (zh) * 2016-03-14 2016-06-08 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
US10242617B2 (en) 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR102583770B1 (ko) * 2016-09-12 2023-10-06 삼성디스플레이 주식회사 메모리 트랜지스터 및 이를 갖는 표시장치
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP7146778B2 (ja) 2017-09-05 2022-10-04 株式会社半導体エネルギー研究所 表示システム
US11302278B2 (en) 2017-09-15 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel and electronic device
CN108376695B (zh) * 2018-02-05 2021-01-08 惠科股份有限公司 一种显示面板和显示装置
CN111788697A (zh) * 2018-03-06 2020-10-16 株式会社半导体能源研究所 半导体装置
JP7327940B2 (ja) * 2019-01-10 2023-08-16 株式会社ジャパンディスプレイ 半導体装置及び表示装置
KR102599124B1 (ko) * 2019-09-03 2023-11-07 한국전자통신연구원 메모리 소자
US11462608B2 (en) 2020-03-25 2022-10-04 Apple Inc. Large panel displays with reduced routing line resistance
TWI798987B (zh) * 2021-12-09 2023-04-11 虹彩光電股份有限公司 膽固醇液晶顯示器裝置及清除畫面時降低湧浪電流的控制方法
TWI819717B (zh) * 2022-07-25 2023-10-21 國立陽明交通大學 半導體裝置及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280034A (ja) * 2002-03-20 2003-10-02 Sharp Corp Ｔｆｔ基板およびそれを用いる液晶表示装置
TW200603234A (en) * 2004-06-14 2006-01-16 Yi-Chi Shih Indium oxide-based thin film transistors and circuits

Family Cites Families (202)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63301565A (ja) 1987-05-30 1988-12-08 Matsushita Electric Ind Co Ltd 薄膜集積回路
JPH02156676A (ja) * 1988-12-09 1990-06-15 Fuji Xerox Co Ltd 薄膜半導体装置
JPH02297971A (ja) 1989-05-12 1990-12-10 Casio Comput Co Ltd 薄膜トランジスタの製造方法
US5079606A (en) 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
KR0133536B1 (en) 1989-03-24 1998-04-22 Lg Electronics Inc Amorphous silicon thin film transistor with dual gates and
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH06342929A (ja) * 1991-05-31 1994-12-13 Ind Technol Res Inst 薄膜トランジスタ光電検出器アレイ及びその製造方法
JP3566616B2 (ja) * 1991-06-07 2004-09-15 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JPH06202156A (ja) * 1992-12-28 1994-07-22 Sharp Corp ドライバーモノリシック駆動素子
KR950001433A (ko) * 1993-06-30 1995-01-03 김주용 전자사진 현상기기의 정착장치
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1065177A (ja) 1996-08-23 1998-03-06 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
JP3145931B2 (ja) 1996-08-26 2001-03-12 日本電気株式会社 薄膜トランジスタ
JPH10229195A (ja) 1997-02-12 1998-08-25 Internatl Business Mach Corp <Ibm> 非感光性縦型冗長２チャネル薄膜トランジスタ及び製造方法
JPH10290012A (ja) 1997-04-14 1998-10-27 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方法
JPH10293321A (ja) 1997-04-17 1998-11-04 Mitsubishi Electric Corp 液晶表示装置およびその製造方法
JPH11203871A (ja) 1998-01-09 1999-07-30 Nec Corp 半導体記憶回路
JPH11261101A (ja) * 1998-03-12 1999-09-24 Casio Comput Co Ltd フォトセンサ素子の製造方法
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4070896B2 (ja) 1998-10-07 2008-04-02 三菱電機株式会社 電気光学素子および該電気光学素子の製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3394483B2 (ja) * 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP3587131B2 (ja) 2000-05-24 2004-11-10 カシオ計算機株式会社 フォトセンサアレイおよびその製造方法
US6566685B2 (en) 2000-04-12 2003-05-20 Casio Computer Co., Ltd. Double gate photo sensor array
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP5183838B2 (ja) 2000-05-12 2013-04-17 株式会社半導体エネルギー研究所 発光装置
US6828587B2 (en) 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3765466B2 (ja) 2000-08-22 2006-04-12 カシオ計算機株式会社 光電変換素子及びフォトセンサアレイ
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6549071B1 (en) 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002162644A (ja) * 2000-11-27 2002-06-07 Hitachi Ltd 液晶表示装置
US7061451B2 (en) * 2001-02-21 2006-06-13 Semiconductor Energy Laboratory Co., Ltd, Light emitting device and electronic device
US6650158B2 (en) 2001-02-21 2003-11-18 Ramtron International Corporation Ferroelectric non-volatile logic elements
JP2002269859A (ja) 2001-03-13 2002-09-20 Ricoh Co Ltd 相変化型光情報記録媒体および該相変化型光情報記録媒体の製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
US6906344B2 (en) * 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP3638926B2 (ja) * 2001-09-10 2005-04-13 株式会社半導体エネルギー研究所 発光装置及び半導体装置の作製方法
US7317205B2 (en) 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003309268A (ja) 2002-02-15 2003-10-31 Konica Minolta Holdings Inc 有機トランジスタ素子及びその製造方法
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003273361A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP4069648B2 (ja) * 2002-03-15 2008-04-02 カシオ計算機株式会社 半導体装置および表示駆動装置
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003309266A (ja) 2002-04-17 2003-10-31 Konica Minolta Holdings Inc 有機薄膜トランジスタ素子の製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4310969B2 (ja) 2002-06-13 2009-08-12 カシオ計算機株式会社 アクティブ基板の配線構造及び指紋読取装置
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6977483B2 (en) 2002-08-23 2005-12-20 Nissan Motor Co., Ltd. Battery pack malfunction detection apparatus and method for detecting a disconnection at a connecting line between a given cell and a corresponding detection terminal
JP2004103857A (ja) 2002-09-10 2004-04-02 Tokyo Electron Ltd ダイシング装置およびダイシング方法
KR100870522B1 (ko) 2002-09-17 2008-11-26 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4266656B2 (ja) * 2003-02-14 2009-05-20 キヤノン株式会社 固体撮像装置及び放射線撮像装置
JP4314843B2 (ja) 2003-03-05 2009-08-19 カシオ計算機株式会社 画像読取装置及び個人認証システム
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
DE10319089B4 (de) 2003-04-28 2008-05-29 Austriamicrosystems Ag Flip-Flop-Schaltungsanordnung
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7592207B2 (en) 2003-11-14 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101019045B1 (ko) 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4628004B2 (ja) * 2004-03-26 2011-02-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US20060166415A1 (en) * 2004-06-07 2006-07-27 Sharp Laboratories Of America, Inc. Two-transistor tri-state inverter
JP4854994B2 (ja) * 2004-06-28 2012-01-18 株式会社半導体エネルギー研究所 配線基板の作製方法及び薄膜トランジスタの作製方法
US8158517B2 (en) 2004-06-28 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing wiring substrate, thin film transistor, display device and television device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US8003449B2 (en) 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
US20060118869A1 (en) 2004-12-03 2006-06-08 Je-Hsiung Lan Thin-film transistors and processes for forming the same
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073614A (ja) * 2005-09-05 2007-03-22 Canon Inc 酸化物半導体を用いた薄膜トランジスタの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
DE102005046624B3 (de) 2005-09-29 2007-03-22 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI286899B (en) 2005-12-07 2007-09-11 Transystem Inc GPS receiving apparatus and signal transmitting method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US20070170846A1 (en) 2006-01-23 2007-07-26 Choi Dong-Soo Organic light emitting display and method of fabricating the same
US20070176538A1 (en) * 2006-02-02 2007-08-02 Eastman Kodak Company Continuous conductor for OLED electrical drive circuitry
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007227595A (ja) * 2006-02-23 2007-09-06 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
EP2014682B1 (en) 2006-03-17 2014-07-23 Fuji Oil Company, Ltd. Process for production of pectin, and gelling agent and gelatinous food using the same
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI316760B (en) * 2006-05-03 2009-11-01 Ind Tech Res Inst Circuit structure with doubl-gate organic thin film transistors and application thereof
KR100801961B1 (ko) 2006-05-26 2008-02-12 한국전자통신연구원 듀얼 게이트 유기트랜지스터를 이용한 인버터
JP5210546B2 (ja) 2006-06-02 2013-06-12 株式会社半導体エネルギー研究所 液晶表示装置
US8154493B2 (en) 2006-06-02 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, driving method of the same, and electronic device using the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101217555B1 (ko) 2006-06-28 2013-01-02 삼성전자주식회사 접합 전계 효과 박막 트랜지스터
JP5028900B2 (ja) 2006-08-01 2012-09-19 カシオ計算機株式会社 発光素子を用いたディスプレイパネルの製造方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5227502B2 (ja) 2006-09-15 2013-07-03 株式会社半導体エネルギー研究所 液晶表示装置の駆動方法、液晶表示装置及び電子機器
JP4748456B2 (ja) 2006-09-26 2011-08-17 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
TWI585730B (zh) 2006-09-29 2017-06-01 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008117863A (ja) 2006-11-01 2008-05-22 Sharp Corp 半導体素子及び表示装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US8138583B2 (en) 2007-02-16 2012-03-20 Cree, Inc. Diode having reduced on-resistance and associated method of manufacture
US7994000B2 (en) 2007-02-27 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8530891B2 (en) 2007-04-05 2013-09-10 Idemitsu Kosan Co., Ltd Field-effect transistor, and process for producing field-effect transistor
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100907400B1 (ko) * 2007-08-28 2009-07-10 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 이용한 발광표시장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TW201009954A (en) * 2008-08-19 2010-03-01 Chunghwa Picture Tubes Ltd Thin film transistor, pixel structure and fabrication methods thereof
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR20160113329A (ko) 2008-10-03 2016-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101633142B1 (ko) 2008-10-24 2016-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101291384B1 (ko) * 2008-11-21 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101544051B1 (ko) * 2009-02-17 2015-08-13 삼성디스플레이 주식회사 게이트 라인 구동 방법, 이를 수행하는 게이트 라인 구동회로 및 이를 포함하는 표시장치
US8193974B2 (en) 2009-03-04 2012-06-05 Honeywell International Inc. Systems and methods for suppressing ambiguous peaks from stepped frequency techniques

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003280034A (ja) * 2002-03-20 2003-10-02 Sharp Corp Ｔｆｔ基板およびそれを用いる液晶表示装置
TW200603234A (en) * 2004-06-14 2006-01-16 Yi-Chi Shih Indium oxide-based thin film transistors and circuits

Also Published As

Publication number Publication date
JP2015035604A (ja) 2015-02-19
US20170133409A1 (en) 2017-05-11
US10243006B2 (en) 2019-03-26
TWI707186B (zh) 2020-10-11
KR20220123328A (ko) 2022-09-06
US20200203386A1 (en) 2020-06-25
KR101785887B1 (ko) 2017-10-16
US8907348B2 (en) 2014-12-09
JP7224427B2 (ja) 2023-02-17
TWI475535B (zh) 2015-03-01
TWI679482B (zh) 2019-12-11
KR20170116244A (ko) 2017-10-18
KR102556313B1 (ko) 2023-07-18
KR20120059643A (ko) 2012-06-08
TW202102916A (zh) 2021-01-16
JP2022183229A (ja) 2022-12-08
KR20150140409A (ko) 2015-12-15
US20230378189A1 (en) 2023-11-23
TWI646380B (zh) 2019-01-01
JP2010153828A (ja) 2010-07-08
WO2010058746A1 (en) 2010-05-27
KR20180120785A (ko) 2018-11-06
TW201730650A (zh) 2017-09-01
US20180122834A1 (en) 2018-05-03
US9893089B2 (en) 2018-02-13
TWI799194B (zh) 2023-04-11
KR20220025086A (ko) 2022-03-03
TW201512751A (zh) 2015-04-01
TW201925889A (zh) 2019-07-01
KR101671544B1 (ko) 2016-11-01
KR101671660B1 (ko) 2016-11-01
TW201035946A (en) 2010-10-01
US11776967B2 (en) 2023-10-03
TW201907211A (zh) 2019-02-16
JP2017135402A (ja) 2017-08-03
JP2019110332A (ja) 2019-07-04
US20190131323A1 (en) 2019-05-02
US8188477B2 (en) 2012-05-29
US20100301326A1 (en) 2010-12-02
KR102359831B1 (ko) 2022-02-09
JP5796117B2 (ja) 2015-10-21
JP6122917B2 (ja) 2017-04-26
US9570619B2 (en) 2017-02-14
KR20200117063A (ko) 2020-10-13
TWI730899B (zh) 2021-06-11
KR102025505B1 (ko) 2019-09-25
JP2022031884A (ja) 2022-02-22
KR101291384B1 (ko) 2013-07-30
JP2021005733A (ja) 2021-01-14
KR20190109584A (ko) 2019-09-25
JP7159255B2 (ja) 2022-10-24
US20120228607A1 (en) 2012-09-13
KR101914404B1 (ko) 2018-11-01
TW202225804A (zh) 2022-07-01
US20140246669A1 (en) 2014-09-04
KR20160127166A (ko) 2016-11-02
TWI544264B (zh) 2016-08-01
TW202329472A (zh) 2023-07-16
KR102163686B1 (ko) 2020-10-08
US11374028B2 (en) 2022-06-28
JP6776388B2 (ja) 2020-10-28
TW201631372A (zh) 2016-09-01
KR20110086756A (ko) 2011-07-29
US10622381B2 (en) 2020-04-14
US20220328533A1 (en) 2022-10-13
TW202144886A (zh) 2021-12-01
JP5602417B2 (ja) 2014-10-08
TWI591410B (zh) 2017-07-11
KR102437444B1 (ko) 2022-08-30
TW202013034A (zh) 2020-04-01
TWI760243B (zh) 2022-04-01
JP2015228514A (ja) 2015-12-17

Similar Documents

Publication Publication Date Title
US11776967B2 (en) Semiconductor device and manufacturing method thereof
TWI617038B (zh) 半導體裝置和其製造方法
TWI833613B (zh) 半導體裝置和其製造方法