JP2017224676A - 半導体装置及び表示装置 - Google Patents

半導体装置及び表示装置 Download PDF

Info

Publication number
JP2017224676A
JP2017224676A JP2016118052A JP2016118052A JP2017224676A JP 2017224676 A JP2017224676 A JP 2017224676A JP 2016118052 A JP2016118052 A JP 2016118052A JP 2016118052 A JP2016118052 A JP 2016118052A JP 2017224676 A JP2017224676 A JP 2017224676A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor layer
region
gate electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016118052A
Other languages
English (en)
Inventor
有一郎 羽生
Yuichiro Hanyu
有一郎 羽生
裕一 渡邊
Yuichi Watanabe
裕一 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2016118052A priority Critical patent/JP2017224676A/ja
Priority to US15/620,997 priority patent/US10090332B2/en
Priority to CN201710446477.6A priority patent/CN107507835B/zh
Publication of JP2017224676A publication Critical patent/JP2017224676A/ja
Priority to US16/041,259 priority patent/US10522567B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure

Abstract

【課題】 製造コストの高騰を抑制することのできる半導体装置及び表示装置を提供する。又は、信頼性に優れた半導体装置及び表示装置を提供する。
【解決手段】 半導体装置は、第１絶縁膜１１と、多結晶シリコンで形成された第１半導体層ＳＣ１と、酸化物半導体で形成された第２半導体層ＳＣ２と、第２絶縁膜１２と、第１ゲート電極ＧＥ１と、第２ゲート電極ＧＥ２と、シリコン窒化物で形成された第３絶縁膜１３と、保護層２０と、を備える。保護層２０は、第２絶縁膜１２と第３絶縁膜１３との間に位置し第２半導体層ＳＣ２と対向しアルミニウム酸化物又はフッ化シリコン窒化物で形成されている。
【選択図】図２

Description

本発明の実施形態は、半導体装置及び表示装置に関する。
半導体装置として、例えば画像を表示する表示装置が知られている。アクティブマトリクス方式の表示装置において、画素のスイッチング素子に薄膜トランジスタ（Thin-film Transistor：ＴＦＴ）が用いられている。また、アクティブエリア（表示領域）の外側の額縁領域（非表示領域）に形成されるドライバのスイッチング素子にも薄膜トランジスタが用いられている。薄膜トランジスタの半導体層に利用する材料としては、多結晶シリコン、酸化物半導体などが挙げられる。
特開２０１５−１４４２６５号公報
本実施形態は、製造コストの高騰を抑制することのできる半導体装置及び表示装置を提供する。又は、信頼性に優れた半導体装置及び表示装置を提供する。
一実施形態に係る半導体装置は、
第１絶縁膜と、
前記第１絶縁膜の上に位置し多結晶シリコンで形成された第１半導体層と、
前記第１絶縁膜の上に位置し酸化物半導体で形成された第２半導体層と、
前記第１絶縁膜、前記第１半導体層、及び前記第２半導体層の上に形成された第２絶縁膜と、
前記第２絶縁膜の上方に位置し前記第１半導体層と対向した第１ゲート電極と、
前記第２絶縁膜の上方に位置し前記第２半導体層と対向した第２ゲート電極と、
前記第２絶縁膜、前記第１ゲート電極、及び前記第２ゲート電極の上方に位置しシリコン窒化物で形成された第３絶縁膜と、
前記第２絶縁膜と前記第３絶縁膜との間に位置し前記第２半導体層と対向しアルミニウム酸化物又はフッ化シリコン窒化物で形成された保護層と、を備える。
また、一実施形態に係る表示装置は、
第１絶縁膜と、
前記第１絶縁膜の上に位置し多結晶シリコンで形成された第１半導体層と、
前記第１絶縁膜の上に位置し酸化物半導体で形成された第２半導体層と、
前記第１絶縁膜、前記第１半導体層、及び前記第２半導体層の上に形成された第２絶縁膜と、
前記第２絶縁膜の上方に位置し前記第１半導体層と対向した第１ゲート電極と、
前記第２絶縁膜の上方に位置し前記第２半導体層と対向した第２ゲート電極と、
前記第２絶縁膜、前記第１ゲート電極、及び前記第２ゲート電極の上方に位置しシリコン窒化物で形成された第３絶縁膜と、
前記第２絶縁膜と前記第３絶縁膜との間に位置し前記第２半導体層と対向しアルミニウム酸化物又はフッ化シリコン窒化物で形成された保護層と、を備える。
図１は、第１の実施形態に係る表示装置の構成及び等価回路を示す図である。 図２は、上記表示装置の一部を示す断面図であり、薄膜トランジスタを示す図である。 図３は、上記図２の第２薄膜トランジスタの一部を示す平面図であり、第２半導体層及び保護層を示す図である。 図４は、第２の実施形態に係る表示装置の一部を示す断面図であり、薄膜トランジスタを示す図である。 図５は、上記図４の第２薄膜トランジスタの一部を示す平面図であり、第２半導体層及び保護層を示す図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
まず、第１の実施形態に係る表示装置について詳細に説明する。図１は、第１の実施形態に係る表示装置の構成及び等価回路を示す図である。ここでは、薄膜トランジスタを有する表示装置としては、有機ＥＬ（electroluminescent）表示装置、液晶表示装置などを挙げることができる。
図１に示すように、表示装置１は、画像を表示する表示領域（アクティブエリア）ＡＡと、表示領域の外側の非表示領域（額縁領域）と、を備えている。表示装置１は、表示パネルＰＮＬを備えている。表示パネルＰＮＬは、アレイ基板ＡＲなどを備えている。表示領域ＡＡにおいて、アレイ基板ＡＲは、ｎ本の走査線Ｇ（Ｇ１〜Ｇｎ）、ｍ本の信号線Ｓ（Ｓ１〜Ｓｍ）、及びｍ×ｎ個のマトリクス状の画素ＰＸを備えている。各画素ＰＸは、隣合う２本の走査線Ｇと隣合う２本の信号線Ｓとによって区画されている。
走査線Ｇは、第１方向Ｘに略平行に延出している。なお、走査線Ｇは、必ずしも直線的に延出していなくてもよい。信号線Ｓは、第２方向Ｙに略平行に延出している。信号線Ｓは、走査線Ｇと交差し、例えば走査線Ｇと略直交している。なお、信号線Ｓは、必ずしも直線的に延出していなくてもよい。なお、走査線Ｇ及び信号線Ｓは、それらの一部が屈曲していてもよい。走査線Ｇ及び信号線Ｓは、例えば、モリブデン、クロム、タングステン、アルミニウム、銅、チタン、ニッケル、タンタル、銀あるいはこれらの合金によって形成されているが、特に限定されるものではなく、その他の金属や合金、またはこれらの積層体で形成されていてもよい。
各走査線Ｇは、表示領域ＡＡの外部まで延出し、走査線駆動回路ＧＤに接続されている。各信号線Ｓは、表示領域ＡＡの外部まで延出し、信号線駆動回路ＳＤに接続されている。
各画素ＰＸは、薄膜トランジスタＴＲ、画素電極ＰＥなどを備えている。画素電極ＰＥは、薄膜トランジスタＴＲを介して信号線Ｓと電気的に接続されている。なお、各画素ＰＸは、２個以上の薄膜トランジスタＴＲを備えていてもよい。また、各画素ＰＸは、走査線Ｇ及び信号線Ｓ以外の配線を介して信号が与えられてもよい。
画素ＰＸの薄膜トランジスタＴＲは、走査線駆動回路ＧＤから走査線Ｇを経由して与えられる制御信号により、導通状態（オン）又は非導通状態（オフ）に切替えられる。信号線駆動回路ＳＤから出力される映像信号は、信号線Ｓ及び画素の導通状態の薄膜トランジスタＴＲを経由して対応する画素電極ＰＥに与えられる。
走査線駆動回路ＧＤ及び信号線駆動回路ＳＤは、非表示領域に形成されている。走査線駆動回路ＧＤ及び信号線駆動回路ＳＤは、それぞれスイッチング素子として機能する複数の薄膜トランジスタＴＲを備えている。
図２は、本実施形態に係る表示装置１のアレイ基板ＡＲの一部を示す断面図であり、薄膜トランジスタＴＲを示す図である。なお、ここでは、アレイ基板ＡＲのうち、説明に必要な主要部のみを図示している。図１に示した薄膜トランジスタＴＲは、それぞれ、図２に示す第１薄膜トランジスタＴＲ１及び第２薄膜トランジスタＴＲ２の何れか一方で形成されている。
図２に示すように、第１薄膜トランジスタＴＲ１及び第２薄膜トランジスタＴＲ２は、それぞれ、アレイ基板ＡＲの絶縁基板１０の主面の上方に形成され、スイッチング素子として機能する。第１薄膜トランジスタＴＲ１は、第１半導体層ＳＣ１、第２絶縁膜１２、第１ゲート電極ＧＥ１、第１電極Ｅ１、及び第２電極Ｅ２を備えている。第２薄膜トランジスタＴＲ２は、第２半導体層ＳＣ２、第２絶縁膜１２、第２ゲート電極ＧＥ２、第３電極Ｅ３、及び第４電極Ｅ４を備えている。
第１絶縁基板１０は、ガラス、樹脂などの材料で形成されている。第１絶縁基板１０の上方に、第１絶縁膜１１が形成されている。ここで、第１絶縁基板１０の主面は、互いに直交する第１方向Ｘと第２方向Ｙとで規定されるＸ−Ｙ平面と平行な面である。本実施形態において、第１絶縁膜１１は、第１絶縁基板１０の上に形成されているが、これに限定されるものではない。例えば、第１絶縁基板１０と第１絶縁膜１１との間に他の絶縁膜が形成されていてもよい。
第１半導体層ＳＣ１及び第２半導体層ＳＣ２は、それぞれ第１絶縁膜１１の上に位置している。
第１半導体層ＳＣ１は、多結晶シリコンで形成されている。第１半導体層ＳＣ１は、第１領域Ｒ１と、第２領域Ｒ２と、第１チャネル領域Ｃ１と、を有している。第１チャネル領域Ｃ１は、第１領域Ｒ１と第２領域Ｒ２との間に位置している。第１領域Ｒ１及び第２領域Ｒ２は、第１チャネル領域Ｃ１に比べて低抵抗化されている。本実施形態において、第１領域Ｒ１及び第２領域Ｒ２のそれぞれの不純物濃度を、第１チャネル領域Ｃ１の不純物濃度より高くしているためである。また、第１領域Ｒ１及び第２領域Ｒ２の一方がソース領域として機能し、他方がドレイン領域として機能している。
第２半導体層ＳＣ２は、酸化物半導体で形成されている。酸化物半導体としては、インジウム、ガリウム及び亜鉛の少なくとも１つを含む酸化物が好適に用いられる。酸化物半導体の体表的な例としては、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウムガリウム（ＩＧＯ）、インジウム亜鉛酸化物（ＩＺＯ）、亜鉛スズ酸化物（ＺｎＳｎＯ）、亜鉛酸化物（ＺｎＯ）、及び透明アモルファス酸化物半導体（ＴＡＯＳ）などが挙げられる。本実施形態において、第２半導体層ＳＣ２は、ＴＡＯＳで形成されている。
第２半導体層ＳＣ２は、第３領域Ｒ３と、第４領域Ｒ４と、第２チャネル領域Ｃ２と、を有している。第２チャネル領域Ｃ２は、第３領域Ｒ３と第４領域Ｒ４との間に位置している。第３領域Ｒ３と第４領域Ｒ４は、第２チャネル領域Ｃ２に比べて低抵抗化されている。本実施形態において、第３領域Ｒ３及び第４領域Ｒ４のそれぞれの不純物濃度を、第２チャネル領域Ｃ２の不純物濃度より高くしているためである。また、第３領域Ｒ３及び第４領域Ｒ４の一方がソース領域として機能し、他方がドレイン領域として機能している。
なお、第３領域Ｒ３と第４領域Ｒ４を低抵抗化する手法は、特に限定されるものではなく、一般に知られている手法を採用することができる。例えば、第１領域Ｒ１と、第２領域Ｒ２、第３領域Ｒ３、及び第４領域Ｒ４を低抵抗化する際、不純物注入法（イオン注入法）を利用し、同時に行うことも可能である。
第２絶縁膜１２は、第１絶縁膜１１、第１半導体層ＳＣ１、及び第２半導体層ＳＣ２の上に形成されている。
第１ゲート電極ＧＥ１は、第２絶縁膜１２の上方に位置し、第１半導体層ＳＣ１と対向している。本実施形態において、第１ゲート電極ＧＥ１は、第２絶縁膜１２の上に位置し、第１チャネル領域Ｃ１と対向している。
第２ゲート電極ＧＥ２は、第２絶縁膜１２の上方に位置し、第２半導体層ＳＣ２と対向している。本実施形態において、第２ゲート電極ＧＥ２は、後述する保護層２０の上に位置し、第２チャネル領域Ｃ２と対向している。
なお、第２絶縁膜１２の上には、上述した走査線Ｇも形成されている。このため、第１半導体層ＳＣ１及び第２半導体層ＳＣ２は、走査線Ｇとともに、同一材料を利用し、同一層に形成されている。
第３絶縁膜１３は、第２絶縁膜１２、第１ゲート電極ＧＥ１、及び第２ゲート電極ＧＥ２の上方に位置している。第４絶縁膜１４は、第３絶縁膜１３の上に位置している。
上述した第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、及び第４絶縁膜１４は、シリコン酸化物（ＳｉＯ）、シリコン窒化物（ＳｉＮ）などの無機絶縁材料で形成されている。本実施形態において、第１絶縁膜１１及び第２絶縁膜１２は、酸化物で形成されている。詳しくは、第１絶縁膜１１はＳｉＯで形成され、第２絶縁膜１２はシラン系の処理ガスを使用してなるＳｉＯで形成され、第３絶縁膜１３はＳｉＮで形成され、第４絶縁膜１４はＳｉＯで形成されている。
保護層２０は、第２絶縁膜１２と第３絶縁膜１３との間に位置し、第２半導体層ＳＣ２と対向している。本実施形態において、保護層２０は、アルミニウム酸化物（ＡｌＯＸ）で形成されている。保護層２０は、第２絶縁膜１２と第２ゲート電極ＧＥ２との間に位置している。但し、本実施形態と異なり、保護層２０は、第２ゲート電極ＧＥ２の上に位置していてもよい。この場合、第２ゲート電極ＧＥ２は、第２絶縁膜１２と保護層２０との間に位置している。保護層２０は、第２絶縁膜１２より水素をブロックする性質を有している。保護層２０における水素の濃度は、第３絶縁膜１３における水素の濃度より低い。
Ｘ−Ｙ平面視において、保護層２０は、第２半導体層ＳＣ２の面積と同等又はそれ以上の面積を有し、第２半導体層ＳＣ２を完全に覆っていた方が望ましい。
図３に示すように、本実施形態において、保護層２０は、第２半導体層ＳＣ２の面積より大きい面積を有し、第２半導体層ＳＣ２を完全に覆っている。このため、第２半導体層ＳＣ２の輪郭は、保護層２０の輪郭の外側にはみ出していない。
図２に示すように、第１電極Ｅ１、第２電極Ｅ２、第３電極Ｅ３、及び第４電極Ｅ４は、第３絶縁膜１３の上方に位置し、同一層に形成されている。本実施形態において、第１電極Ｅ１、第２電極Ｅ２、第３電極Ｅ３、及び第４電極Ｅ４は、第４絶縁膜１４の上に形成されている。
第１電極Ｅ１は、第２絶縁膜１２、第３絶縁膜１３及び第４絶縁膜１４に形成された第１コンタクトホールＣＨ１を通って第１領域Ｒ１に接続されている。第２電極Ｅ２は、第２絶縁膜１２、第３絶縁膜１３及び第４絶縁膜１４に形成された第２コンタクトホールＣＨ２を通って第２領域Ｒ２に接続されている。第３電極Ｅ３は、第２絶縁膜１２、保護層２０、第３絶縁膜１３及び第４絶縁膜１４に形成された第３コンタクトホールＣＨ３を通って第３領域Ｒ３に接続されている。第４電極Ｅ４は、第２絶縁膜１２、保護層２０、第３絶縁膜１３及び第４絶縁膜１４に形成された第４コンタクトホールＣＨ４を通って第４領域Ｒ４に接続されている。
上記のように構成された第１の実施形態に係る表示装置によれば、表示装置１は、第１薄膜トランジスタＴＲ１及び第２薄膜トランジスタＴＲ２を備えている。第１半導体層ＳＣ１及び第２半導体層ＳＣ２は、同一層に形成されている。第１ゲート電極ＧＥ１及び第２ゲート電極ＧＥ２は、同一層に形成されている。第１電極Ｅ１、第２電極Ｅ２、第３電極Ｅ３、及び第４電極Ｅ４は、同一層に形成されている。第１薄膜トランジスタＴＲ１及び第２薄膜トランジスタＴＲ２を同一回路内に形成する場合であっても、製造工程の数を削減することができる。このため、製造コストの高騰を抑制することのできる表示装置１を得ることができる。また、表示装置１の薄型化に寄与することができる。
保護層２０は、第１半導体層ＳＣ１を覆っていない。製造時に、第１半導体層ＳＣ１を水素化処理する際、保護層２０は、第３絶縁膜１３（ＳｉＮ）から第１半導体層ＳＣ１に向かう水素をブロックしない。このため、第１半導体層ＳＣ１においては、水素による欠陥の終端化を行うことができる。
一方、保護層２０は、第２半導体層ＳＣ２を覆っている。第１半導体層ＳＣ１を水素化処理する際、保護層２０は、第３絶縁膜１３（ＳｉＮ）から第２半導体層ＳＣ２に向かう水素をブロックすることができる。保護層２０は、第２半導体層ＳＣ２を保護することができる。第２半導体層ＳＣ２の特性の変化を低減することができるため、第２薄膜トランジスタＴＲ２の信頼性の向上を図ることができる。
上記のことから、製造コストの高騰を抑制することのできる表示装置１を得ることができる。又は、信頼性に優れた表示装置１を得ることができる。
次に、第２の実施形態に係る表示装置について詳細に説明する。本実施形態に係る表示装置１は、保護層２０が、アルミニウム酸化物（ＡｌＯＸ）ではなく、フッ化シリコン窒化物（ＳｉＮ：Ｆ）で形成されている点と、保護層２０が第２ゲート電極ＧＥ２の上に位置している点以外、上記第１の実施形態係る表示装置と同様に形成されている。
図４は、本実施形態に係る表示装置１のアレイ基板ＡＲの一部を示す断面図であり、薄膜トランジスタＴＲを示す図である。なお、ここでは、アレイ基板ＡＲのうち、説明に必要な主要部のみを図示している。
図４に示すように、第２ゲート電極ＧＥ２は、第２絶縁膜１２の上に位置している。保護層２０は、第２絶縁膜１２及び第２ゲート電極ＧＥ２の上に位置し、第２半導体層ＳＣ２と対向している。但し、本実施形態と異なり、保護層２０は、第２絶縁膜１２と第２ゲート電極ＧＥ２との間に位置していてもよい。保護層２０は、フッ化シリコン窒化物で形成されている。保護層２０は、第２絶縁膜１２より水素をブロックする性質を有している。保護層２０における水素の濃度は、第３絶縁膜１３における水素の濃度より低い。また、保護層２０におけるフッ素（Ｆ）の濃度は、第３絶縁膜１３（ＳｉＮ）におけるフッ素の濃度の１０倍以上高い。
Ｘ−Ｙ平面視において、保護層２０は、第２半導体層ＳＣ２の面積と同等又はそれ以上の面積を有し、第２半導体層ＳＣ２を完全に覆っていた方が望ましい。
図５に示すように、本実施形態において、保護層２０は、第２半導体層ＳＣ２の面積より大きい面積を有し、第２半導体層ＳＣ２を完全に覆っている。
上記のように構成された第２の実施形態に係る表示装置によれば、表示装置１は、第１薄膜トランジスタＴＲ１及び第２薄膜トランジスタＴＲ２を備えている。本実施形態においても、第２薄膜トランジスタＴＲ２の第２半導体層ＳＣ２は保護層２０によって保護されている。このため、本実施形態に係る表示装置１は、上記第１の実施形態に係る表示装置と、同様の効果を得ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、上述した実施形態では、表示装置を例に開示した。しかし、上述した実施形態は、上述した表示装置への適用に限定されるものではなく、あらゆるフラットパネル型の表示装置に適用可能である。また、上述した実施形態は、表示装置以外の装置への適用も可能であり、第１半導体層ＳＣ１及び第２半導体層ＳＣ２を有する各種の半導体装置に適用可能である。
１…表示装置、１１…第１絶縁膜、１２…第２絶縁膜、１３…第３絶縁膜、２０…保護層、ＴＲ…薄膜トランジスタ、ＴＲ１…第１薄膜トランジスタ、ＴＲ２…第２薄膜トランジスタ、ＳＣ１…第１半導体層、ＳＣ２…第２半導体層、Ｒ１…第１領域、Ｒ２…第２領域、Ｒ３…第３領域、Ｒ４…第４領域、Ｃ１…第１チャネル領域、Ｃ２…第２チャネル領域、ＧＥ１…第１ゲート電極、ＧＥ２…第２ゲート電極、ＣＨ１，ＣＨ２，ＣＨ３，ＣＨ４…コンタクトホール、Ｅ１，Ｅ２，Ｅ３，Ｅ４…電極。

Claims (7)

  1. 第１絶縁膜と、
    前記第１絶縁膜の上に位置し多結晶シリコンで形成された第１半導体層と、
    前記第１絶縁膜の上に位置し酸化物半導体で形成された第２半導体層と、
    前記第１絶縁膜、前記第１半導体層、及び前記第２半導体層の上に形成された第２絶縁膜と、
    前記第２絶縁膜の上方に位置し前記第１半導体層と対向した第１ゲート電極と、
    前記第２絶縁膜の上方に位置し前記第２半導体層と対向した第２ゲート電極と、
    前記第２絶縁膜、前記第１ゲート電極、及び前記第２ゲート電極の上方に位置しシリコン窒化物で形成された第３絶縁膜と、
    前記第２絶縁膜と前記第３絶縁膜との間に位置し前記第２半導体層と対向しアルミニウム酸化物又はフッ化シリコン窒化物で形成された保護層と、を備える、半導体装置。
  2. 第１絶縁膜と、
    前記第１絶縁膜の上に位置し多結晶シリコンで形成された第１半導体層と、
    前記第１絶縁膜の上に位置し酸化物半導体で形成された第２半導体層と、
    前記第１絶縁膜、前記第１半導体層、及び前記第２半導体層の上に形成された第２絶縁膜と、
    前記第２絶縁膜の上方に位置し前記第１半導体層と対向した第１ゲート電極と、
    前記第２絶縁膜の上方に位置し前記第２半導体層と対向した第２ゲート電極と、
    前記第２絶縁膜、前記第１ゲート電極、及び前記第２ゲート電極の上方に位置しシリコン窒化物で形成された第３絶縁膜と、
    前記第２絶縁膜と前記第３絶縁膜との間に位置し前記第２半導体層と対向しアルミニウム酸化物又はフッ化シリコン窒化物で形成された保護層と、を備える、表示装置。
  3. 前記第２ゲート電極は、前記保護層の上に位置している、請求項２に記載の表示装置。
  4. 前記保護層は、前記第２ゲート電極の上に位置している、請求項２に記載の表示装置。
  5. 平面視において、前記保護層は、前記第２半導体層の面積と同等又はそれ以上の面積を有し、前記第２半導体層を完全に覆っている、請求項２に記載の表示装置。
  6. 前記第３絶縁膜の上方に位置し同一層に形成された第１電極、第２電極、第３電極、及び第４電極をさらに備え、
    前記第１半導体層は、第１領域と、第２領域と、前記第１領域と前記第２領域との間に位置した第１チャネル領域と、を有し、
    前記第２半導体層は、第３領域と、第４領域と、前記第３領域と前記第４領域との間に位置した第２チャネル領域と、を有し、
    前記第１電極は、前記第２絶縁膜及び前記第３絶縁膜に形成された第１コンタクトホールを通って前記第１領域に接続され、
    前記第２電極は、前記第２絶縁膜及び前記第３絶縁膜に形成された第２コンタクトホールを通って前記第２領域に接続され、
    前記第３電極は、前記第２絶縁膜及び前記第３絶縁膜に形成された第３コンタクトホールを通って前記第３領域に接続され、
    前記第４電極は、前記第２絶縁膜及び前記第３絶縁膜に形成された第４コンタクトホールを通って前記第４領域に接続されている、請求項２に記載の表示装置。
  7. 前記第１絶縁膜及び前記第２絶縁膜は、それぞれ酸化物で形成されている、請求項２に記載の表示装置。
JP2016118052A 2016-06-14 2016-06-14 半導体装置及び表示装置 Pending JP2017224676A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016118052A JP2017224676A (ja) 2016-06-14 2016-06-14 半導体装置及び表示装置
US15/620,997 US10090332B2 (en) 2016-06-14 2017-06-13 Semiconductor device and display device having dissimilar semiconductor layers
CN201710446477.6A CN107507835B (zh) 2016-06-14 2017-06-14 半导体装置及显示装置
US16/041,259 US10522567B2 (en) 2016-06-14 2018-07-20 Semiconductor device and display device having a protection layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016118052A JP2017224676A (ja) 2016-06-14 2016-06-14 半導体装置及び表示装置

Publications (1)

Publication Number Publication Date
JP2017224676A true JP2017224676A (ja) 2017-12-21

Family

ID=60573109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016118052A Pending JP2017224676A (ja) 2016-06-14 2016-06-14 半導体装置及び表示装置

Country Status (3)

Country Link
US (2) US10090332B2 (ja)
JP (1) JP2017224676A (ja)
CN (1) CN107507835B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
CN110148600A (zh) * 2019-05-05 2019-08-20 深圳市华星光电半导体显示技术有限公司 阵列基板及制备方法
CN110620120B (zh) * 2019-09-25 2022-07-29 福州京东方光电科技有限公司 阵列基板及其制作方法、显示装置
KR20220000444A (ko) * 2020-06-25 2022-01-04 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JP4008133B2 (ja) * 1998-12-25 2007-11-14 株式会社半導体エネルギー研究所 半導体装置
US6593592B1 (en) * 1999-01-29 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistors
JP4831885B2 (ja) * 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7199061B2 (en) * 2003-04-21 2007-04-03 Applied Materials, Inc. Pecvd silicon oxide thin film deposition
US20080121892A1 (en) * 2006-11-29 2008-05-29 Tpo Displays Corp. Low temperature poly silicon liquid crystal display
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
KR101582503B1 (ko) * 2008-05-12 2016-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101291384B1 (ko) * 2008-11-21 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011010544A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8343819B2 (en) * 2010-01-14 2013-01-01 International Business Machines Corporation Extremely thin semiconductor-on-insulator (ETSOI) integrated circuit with on-chip resistors and method of forming the same
CN102804603B (zh) * 2010-01-20 2015-07-15 株式会社半导体能源研究所 信号处理电路及其驱动方法
KR101280743B1 (ko) * 2010-04-07 2013-07-05 샤프 가부시키가이샤 회로 기판 및 표시 장치
US8692243B2 (en) * 2010-04-20 2014-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5908263B2 (ja) * 2010-12-03 2016-04-26 株式会社半導体エネルギー研究所 Ｄｃ−ｄｃコンバータ
WO2012102281A1 (en) * 2011-01-28 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9111795B2 (en) * 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
KR20130007003A (ko) * 2011-06-28 2013-01-18 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US8643008B2 (en) * 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103000631A (zh) * 2012-12-12 2013-03-27 京东方科技集团股份有限公司 一种cmos电路结构、其制备方法及显示装置
KR102148850B1 (ko) * 2013-01-21 2020-08-28 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치
KR102081283B1 (ko) * 2013-02-14 2020-04-16 삼성디스플레이 주식회사 박막 반도체 장치, 유기 발광 표시 장치, 및 이의 제조 방법
CN107516471B (zh) * 2013-03-18 2019-10-25 松下电器产业株式会社 发光面板
KR102196949B1 (ko) * 2013-03-29 2020-12-30 엘지디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 제조 방법 및 박막 트랜지스터를 포함하는 표시 장치
CN103295962A (zh) * 2013-05-29 2013-09-11 京东方科技集团股份有限公司 阵列基板及其制作方法，显示装置
KR102056466B1 (ko) * 2013-06-04 2019-12-17 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
KR102136992B1 (ko) * 2013-07-12 2020-07-24 삼성디스플레이 주식회사 박막 트랜지스터와 이를 포함하는 박막 트랜지스터 표시판 및 유기 발광 표시 장치
KR20150044324A (ko) * 2013-10-16 2015-04-24 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN103715196B (zh) * 2013-12-27 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
US9634038B2 (en) * 2014-02-25 2017-04-25 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
SG11201606647PA (en) * 2014-03-14 2016-09-29 Semiconductor Energy Lab Co Ltd Circuit system
KR102257978B1 (ko) * 2014-03-17 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
DE112015001878B4 (de) * 2014-04-18 2021-09-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
KR102189223B1 (ko) * 2014-07-10 2020-12-10 삼성디스플레이 주식회사 유기 발광 표시 장치, 그 구동 방법 및 제조 방법
CN105390502B (zh) * 2014-08-29 2019-07-12 乐金显示有限公司 显示装置
KR102261006B1 (ko) * 2014-10-08 2021-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
WO2016056204A1 (ja) * 2014-10-10 2016-04-14 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル
US9390981B1 (en) * 2015-02-05 2016-07-12 Globalfoundries Inc. Method of forming a complementary metal oxide semiconductor structure with N-type and P-type field effect transistors having symmetric source/drain junctions and optional dual silicides
KR102381902B1 (ko) * 2015-04-30 2022-04-01 삼성디스플레이 주식회사 표시 장치
KR102537989B1 (ko) * 2015-04-30 2023-05-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN105552027B (zh) * 2016-02-14 2018-08-14 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板

Also Published As

Publication number Publication date
CN107507835B (zh) 2020-10-16
CN107507835A (zh) 2017-12-22
US20170358610A1 (en) 2017-12-14
US20180331128A1 (en) 2018-11-15
US10090332B2 (en) 2018-10-02
US10522567B2 (en) 2019-12-31

Similar Documents

Publication Publication Date Title
JP7019088B2 (ja) 半導体装置
US10608016B2 (en) Semiconductor device
US8144086B2 (en) Organic light emitting display device
KR101490148B1 (ko) 표시 장치
JP5524567B2 (ja) 半導体装置
JP5665467B2 (ja) 半導体装置
US9806105B2 (en) Thin film transistor substrate, display device including a thin film transistor substrate, and method of forming a thin film transistor substrate
KR102567317B1 (ko) 유기 발광 다이오드 표시 장치
KR20150101407A (ko) 박막 트랜지스터 기판
KR20110076942A (ko) 표시 장치
CN107507835B (zh) 半导体装置及显示装置
KR20170061778A (ko) 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
US9123820B2 (en) Thin film transistor including semiconductor oxide layer having reduced resistance regions
KR20150101417A (ko) 표시장치
KR20160001821A (ko) 이중 광 차단층을 구비한 산화물 반도체를 포함하는 박막 트랜지스터 기판
US20140027761A1 (en) Thin film transistor substrate, display thereof and manufacturing method thereof
JP2021034578A (ja) 半導体装置
KR20220051092A (ko) 표시 장치
KR20170072562A (ko) 컬러 필터를 가지는 표시 장치용 기판과 그를 포함하는 표시 장치