CN110620120B - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN110620120B
CN110620120B CN201910912462.3A CN201910912462A CN110620120B CN 110620120 B CN110620120 B CN 110620120B CN 201910912462 A CN201910912462 A CN 201910912462A CN 110620120 B CN110620120 B CN 110620120B
Authority
CN
China
Prior art keywords
gate insulating
insulating layer
thin film
gate
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910912462.3A
Other languages
English (en)
Other versions
CN110620120A (zh
Inventor
林滨
曾勇
霍亚洲
伍蓉
陈周煜
李梁梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Fuzhou BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910912462.3A priority Critical patent/CN110620120B/zh
Publication of CN110620120A publication Critical patent/CN110620120A/zh
Priority to US16/932,902 priority patent/US11515341B2/en
Application granted granted Critical
Publication of CN110620120B publication Critical patent/CN110620120B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Abstract

本申请涉及显示技术领域，具体而言，涉及一种阵列基板、阵列基板的制作方法及显示装置。该阵列基板包括：衬底基板，具有像素显示区和栅极驱动电路区；第一薄膜晶体管，形成在所述像素显示区，所述第一薄膜晶体管包括第一栅极绝缘层；第二薄膜晶体管，形成在所述栅极驱动电路区，所述第二薄膜晶体管包括第二栅极绝缘层；其中，所述第二栅极绝缘层的厚度小于所述第一栅极绝缘层的厚度。该方案制作出的显示产品具有良好的显示效果。

Description

阵列基板及其制作方法、显示装置
技术领域
本申请涉及显示技术领域，具体而言，涉及一种阵列基板、阵列基板的制作方法及显示装置。
背景技术
现有的阵列基板中的薄膜晶体管(Thin Film Transistor，简称：TFT) 可以采用氧化物半导体(例如：铟镓锌氧化物)制作有源层，氧化物半导体具有迁移率高、可制作大尺寸产品等特点。
目前，随着用户对显示产品的要求不断增加，有必要对阵列基板中各元器件的制作精益求精，尤其需要对阵列基板中的薄膜晶体管进行优化，以达到更好的显示效果。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本申请的目的在于提供一种阵列基板、阵列基板的制作方法及显示装置，具有良好的显示效果。
本申请第一方面提供了一种阵列基板，其包括：
衬底基板，具有像素显示区和栅极驱动电路区；
第一薄膜晶体管，形成在所述像素显示区，所述第一薄膜晶体管包括第一栅极绝缘层；
第二薄膜晶体管，形成在所述栅极驱动电路区，所述第二薄膜晶体管包括第二栅极绝缘层；
其中，所述第二栅极绝缘层的厚度小于所述第一栅极绝缘层的厚度。
在本申请的一种示例性实施中，
所述衬底基板还具有布线区，且所述阵列基板还包括形成在所述布线区的转接结构，所述转接结构包括：
第三栅极，与所述第一薄膜晶体管的第一栅极和所述第二薄膜晶体管的第二栅极同层设置，且所述第三栅极与所述第二栅极连接；
第三栅极绝缘层，与所述第一栅极绝缘层和所述第二栅极绝缘层同层设置，且所述第三栅极绝缘层具有过孔，以暴露所述第三栅极；
转接线，与所述第一薄膜晶体管的第一源漏极和所述第二薄膜晶体管的第二源漏极同层设置，所述转接线与所述第二源漏极连接，且所述转接线的一端位于所述过孔内并与所述第三栅极连接。
在本申请的一种示例性实施中，
所述第二栅极绝缘层的厚度与所述第一栅极绝缘层的厚度比为2:3 至3:4。
本申请第二方面提供了一种阵列基板的制作方法，其包括：
提供一衬底基板，所述衬底基板具有像素显示区和栅极驱动电路区；
形成位于所述像素显示区的第一薄膜晶体管和位于所述栅极驱动电路区的第二薄膜晶体管；
其中，所述第一薄膜晶体管包括第一栅极绝缘层，所述第二薄膜晶体管包括第二栅极绝缘层，所述第二栅极绝缘层的厚度小于所述第一栅极绝缘层的厚度。
在本申请的一种示例性实施例中，所述衬底基板还具有布线区，其中，所述制作方法包括：
形成所述第一薄膜晶体管的第一栅极和所述第二薄膜晶体管的第二栅极，同时，还形成位于所述布线区的第三栅极，所述第三栅极与所述第二栅极连接；形成覆盖所述第一栅极、所述第二栅极及所述第三栅极的栅极绝缘薄膜；
形成覆盖所述栅极绝缘薄膜的光刻胶层，并利用灰阶掩膜对所述光刻胶层进行曝光和显影，以形成光刻图案，其中，所述光刻图案包括位于所述像素显示区的第一光刻部、位于所述栅极驱动电路区的第二光刻部及位于所述布线区的第三光刻部，所述第二光刻部的厚度小于所述第一光刻部的厚度，所述第三光刻部具有与所述第三栅极相对的通孔；
去除所述第二光刻部并对所述栅极绝缘薄膜上与所述栅极驱动电路区和所述通孔相对的部位进行刻蚀处理，以形成所述第一栅极绝缘层和所述第二栅极绝缘层，同时，还形成覆盖所述第三栅极层的第三栅极绝缘层，所述第三栅极绝缘层具有过孔，以暴露所述第三栅极层；
形成位于所述第一栅极绝缘层上所述第一薄膜晶体管的第一有源层和位于所述第二栅极绝缘层上所述第二薄膜晶体管的第二有源层；
形成位于所述第一有源层上所述第一薄膜晶体管的第一源漏极和位于所述第二有源层上所述第二薄膜晶体管的第二源漏极，同时，还形成位于所述第三栅极绝缘层上的转接线，所述转接线与所述第二源漏极连接，且所述转接线的一端位于所述过孔内并与所述第三栅极连接。
在本申请的一种示例性实施例中，去除所述第二光刻部并对所述栅极绝缘薄膜上与所述栅极驱动电路区和所述通孔相对的部位进行刻蚀处理，包括：
采用反应气体同时对所述第二光刻部进行灰化处理和对所述栅极绝缘薄膜上与所述通孔相对的部位进行干法刻蚀处理，以去除所述第二光刻部并使所述栅极绝缘薄膜上与所述通孔相对的部位被刻蚀掉部分厚度；
继续采用所述反应气体同时对所述栅极绝缘薄膜上与所述第二光刻部相对的部位和与所述通孔相对的部分进行干法刻蚀处理，使得所述栅极绝缘薄膜上与所述第二光刻部相对的部位被刻蚀掉部分厚度并使得所述栅极绝缘薄膜上与所述通孔相对的部位被完全刻蚀掉，以形成所述第一栅极绝缘层、所述第二栅极绝缘层及所述第三栅极绝缘层。
在本申请的一种示例性实施例中，
所述栅极绝缘薄膜采用氧化硅、氮化硅、氮氧化硅中的一种或多种制作而成；
所述光刻胶层为正性光刻胶；
所述反应气体包括六氟化硫和氧气，所述六氟化硫和所述氧气的流量比为1:200至1:10。
在本申请的一种示例性实施例中，所述六氟化硫的流量为100sccm 至1000sccm，所述氧气的流量为10000sccm至20000sccm。
本申请第三方面提供了一种显示装置，其包括上述任一项所述的阵列基板。
本申请提供的技术方案可以达到以下有益效果：
本申请所提供的阵列基板、阵列基板的制作方法及显示装置，通过使栅极驱动电路区中第二薄膜晶体管的栅极绝缘层的厚度小于像素显示区中第一薄膜晶体管的栅极绝缘层的厚度，可使第二薄膜晶体管的电容大于第一薄膜晶体管的电容，从而可使第二薄膜晶体管的亚阈值摆幅小于第一薄膜晶体管的亚阈值摆幅，由于栅极驱动电路区中第二薄膜晶体管的亚阈值摆幅相对较小，因此，可使第二薄膜晶体管打开的速度更快，而由于像素显示区中第一薄膜晶体管的亚阈值摆幅相对较大，因此可延缓第一薄膜晶体管的电压变化，以增强灰阶显示效果，也就是说，本申请可针对不同功能区的功能来改善栅极绝缘层的厚度，以进一步提高整体显示效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了相关技术中阵列基板的结构示意图；
图2示出了本申请一实施例所述的阵列基板的结构示意图；
图3示出了图2中所示的阵列基板的制作方法的流程图；
图4示出了完成步骤S3220之后的结构示意图；
图5示出了完成步骤S3222之后的结构示意图；
图6示出了完成步骤S3224中第一阶段之后的结构示意图；
图7示出了完成步骤S3224中第二阶段之后的结构示意图；
图8示出了完成步骤S3224中第三阶段之后的结构示意图。
附图标记：
40、衬底基板；410、第一栅极；411、第二栅极；412、第三栅极；42、栅极绝缘薄膜；420、第一栅极绝缘层，421、第二栅极绝缘层；422、第三栅极绝缘层；423、过孔；430、第一光刻部；431、第二光刻部；432、第三光刻部；433、通孔；440、第一有源层；441、第二有源层；450、第一源极、451、第一漏极；452、第二源极、453、第二漏极；454、转接线；46、平坦层；470、像素电极层。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本申请将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
本申请一实施例提供了一种阵列基板，如图1和图2所示，其包括衬底基板40、第一薄膜晶体管及第二薄膜晶体管，其中：
衬底基板40可具有像素显示区A和栅极驱动电路区B。举例而言，衬底基板40可为单层结构，例如：玻璃基板，但不限于此，该衬底基板 40还可为多层结构，即：除包括玻璃基板的同时，还可包括形成在玻璃基板上的缓冲层等结构。
第一薄膜晶体管形成在像素显示区A，应当理解的是，像素显示区 A中第一薄膜晶体管可设置有多个。详细说明，第一薄膜晶体管可包括第一栅极410、第一有源层440、第一源漏极及第一栅极绝缘层420，第一源漏极与第一有源层440连接，即：第一源漏极中的第一源极450和第一漏极451分别与第一有源层440连接；而第一栅极绝缘层420可形成在第一栅极410和第一有源层440之间。举例而言，第一栅极410、第一源极450、第一漏极451可采用金属材料制作而成，例如：铜等，但不限于此，也可为铝、钼、铬、钨、钛、钽以及包含它们的合金等材料，在此不对其材料做特殊限定。第一有源层440可采用氧化物半导体材料制作而成，例如，铟镓锌氧化物(IGZO)等，还可以是铝锌氧化物 (AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种。第一栅极绝缘层420可采用氧化硅、氮化硅、氮氧化硅中的一种或多种制作而成，但不限于此。
第二薄膜晶体管形成在栅极驱动电路区B，应当理解的是，栅极驱动电路区B中第二薄膜晶体管可设置有多个。详细说明，第二薄膜晶体管可包括第二栅极411、第二有源层441、第二源漏极及第二栅极绝缘层 421，第二源漏极与第二有源层441连接，即：第二源漏极中的第二源极 452和第二漏极453分别与第二有源层441连接；而第二栅极绝缘层421 可形成在第二栅极411与第二有源层441之间。举例而言，第二栅极411、第二源极452、第二漏极453可采用金属材料制作而成，例如：铜等，但不限于此，也可为铝、钼、铬、钨、钛、钽以及包含它们的合金等材料，在此不对其材料做特殊限定。第二有源层441可采用氧化物半导体材料制作而成，例如，铟镓锌氧化物(IGZO)等，还可以是铝锌氧化物 (AZO)、铟锌氧化物(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、硼掺杂氧化锌(BZO)、镁掺杂氧化锌(MZO)中的一种或多种。第二栅极绝缘层421可采用氧化硅、氮化硅、氮氧化硅中的一种或多种制作而成，但不限于此。
理应了解的是，为简化阵列基板的制作步骤，本实施例的第一薄膜晶体管、第二晶体管可同层设置，即：第一栅极410与第二栅极411可同层设置，第一有源层440与第二有源层441可同层设置，第一源漏极与第二源漏极可同层设置，第一栅极绝缘层420与第二栅极绝缘层421 可同层设置。
此外，需要说明的是，本申请中所提到的同层设置指的是材料相同且采用一次构图工艺形成。
在一实施例中，如图2所示，第二薄膜晶体管的第二栅极绝缘层421 的厚度可小于第一薄膜晶体管的第一栅极绝缘层420的厚度。
通过使栅极驱动电路区B中第二薄膜晶体管的栅极绝缘层的厚度小于像素显示区A中第一薄膜晶体管的栅极绝缘层的厚度，相比于相关技术中栅极驱动电路区B中第二薄膜晶体管的第二栅极绝缘层421的厚度等于像素显示区A中第一薄膜晶体管的第一栅极绝缘层420的厚度的方案，参考图1所示，可使第二薄膜晶体管中第一栅极410与第一有源层 440之间产生的电容大于第一薄膜晶体管中第二栅极411与第二有源层 441之间产生的电容。
根据以下公式可知，即：
Figure BDA0002215131800000071
其中，I为输出电流，W为薄膜晶体管的宽度，L为薄膜晶体管的沟道长度，μ为载流子迁移率，C1为栅极与有源层之间的电压，VG为栅电压，Vth为阈值电压；
在相同I变化量的条件下，C1越大，相应的VG变化量越小，从而使得亚阈值摆幅越小，阈值摆幅是衡量晶体管开启与关断状态之间相互转换速率的性能指标，它代表源漏电流变化十倍所需要栅电压的变化量，又称为S因子，S越小意味着开启关断速率越快。
综上可知，本实施例中由于第二薄膜晶体管中第一栅极410与第一有源层440之间产生的电容大于第一薄膜晶体管中第二栅极411与第二有源层441之间产生的电容，因此使得第二薄膜晶体管的亚阈值摆幅小于第一薄膜晶体管的亚阈值摆幅，由于栅极驱动电路区B中第二薄膜晶体管的亚阈值摆幅相对较小，因此，可使第二薄膜晶体管打开的速度更快，而由于像素显示区A中第一薄膜晶体管的亚阈值摆幅相对较大，因此可延缓第一薄膜晶体管的电压变化，以增强显示亮度，也就是说，本实施例可针对不同功能区的功能来改善其栅极绝缘层的厚度，以进一步提高整体显示效果。
可选地，第二栅极绝缘层421的厚度与第一栅极绝缘层420的厚度比为2:3至3:4，一方面可避免第一栅极绝缘层420与第二栅极绝缘层421 的厚度相差过大而导致制作难度增加的情况，另一方面可避免第一栅极绝缘层420与第二栅极绝缘层421的厚度相差过小而达不到对第一薄膜晶体管和第二薄膜晶体管的性能要求。举例而言，第一栅极绝缘层420的厚度可为
Figure BDA0002215131800000081
(埃)，第二栅极绝缘层421的厚度可为
Figure BDA0002215131800000082
但不限于此，可视具体工况要求来调整第一栅极绝缘层420和第二栅极绝缘层421的厚度。
其中，第一薄膜晶体管和第二薄膜晶体管可为底栅型薄膜晶体管，即：栅极位于有源层朝向衬底基板40的一侧；也可为顶栅型薄膜晶体管，即：栅极位于有源层背离衬底基板40的一侧。若本实施例中的第一薄膜晶体管和第二薄膜晶体管为顶栅型薄膜晶体管，除了包括前述提到的栅极、有源层、源漏极、栅极绝缘层等，则通常还需要包括位于栅极与源漏极之间的层间介质层，该源漏极可依次穿过层间介质层和栅极绝缘层与有源层连接，而底栅型薄膜晶体管则可不需要层间介质层，且源漏极也不需要穿过栅极绝缘层就能够与有源层连接。
由此可知，底栅型薄膜晶体管相较于顶栅型薄膜晶体管，制作简单，且厚度较薄，因此，本实施例优选第一薄膜晶体管和第二薄膜晶体管为底栅型薄膜晶体管；即：第一薄膜晶体管中第一栅极410、第一栅极绝缘层420、第一有源层440及第一源漏极依次堆叠形成在像素显示区A；第二薄膜晶体管中第二栅极411、第二栅极绝缘层421、第二有源层441 及第二源漏极依次堆叠形成在栅极驱动电路区B。
本实施例中，衬底基板40不仅可以包括前述像素显示区A和栅极驱动电路区B，还可包括布线区C，此布线区C可位于栅极驱动电路区 B远离像素显示区A的一侧，且此布线区C上可形成有转接结构，用于实现像素显示区A中的第一薄膜晶体管或栅极驱动电路区B的第二薄膜晶体管与其他结构连接。详细说明，该转接结构包括第三栅极412、第三栅极绝缘层422及转接线454，举例而言，第三栅极412及转接线454 可采用金属材料制作而成，例如：铜等；第三栅极绝缘层422可采用氧化硅、氮化硅、氮氧化硅中的一种或多种制作而成，但不限于此。
应当理解的是，为简化阵列基板的制作步骤，此第三栅极412可与第一栅极410和第二栅极411同层设置；第三栅极绝缘层422可与第一栅极绝缘层420和第二栅极绝缘层421同层设置，其中，第三栅极绝缘层422可具有过孔423，以暴露第三栅极412，举例而言，第三栅极绝缘层422的厚度可与第一栅极绝缘层420的厚度相同；而转接线454可与第一源漏极和第二源漏极同层设置，且转接线454的一端位于过孔423 内并与第三栅极412连接。
其中，本实施例中的转接线454可与第二源漏极连接，具体可与第二源极452连接，第三栅极412可与第二薄膜晶体管中的第二栅极411 连接，这样转接线454可将接收到信号分别传输至第二薄膜晶体管的第二栅极411和第二源极452，使得第二薄膜晶体管可在此信号下开启并向下一节点传输此信号。
需要说明的是，阵列基板不仅包括前述提到的第一薄膜晶体管、第二薄膜晶体管及转接结构，还可包括平坦层46和像素电极层470，其中，平坦层46形成在衬底基板40上，并覆盖第一源漏极、第二源漏极及转接结构，同时该平坦层46还覆盖第一栅极绝缘层420、第二栅极绝缘层 421及第三栅极绝缘层422；而像素电极层470可穿过平坦层46与第一薄膜晶体管的第一漏极451连接。
本申请实施例还提供了一种阵列基板的制作方法，该阵列基板为前述任一实施例所描述的阵列基板，由于前述实施例已经对阵列基板的结构进行了详细说明，因此，下面不在对阵列基板的结构进行详细阐述，仅对阵列基板的制作方法进行详细说明。
如图3所示，该阵列基板的制作方法可包括：
步骤S30，提供一衬底基板，该衬底基板可具有像素显示区和栅极驱动电路区；
步骤S32，形成位于像素显示区的第一薄膜晶体管和位于栅极驱动电路区的第二薄膜晶体管；
其中，如图2所示，第一薄膜晶体管包括第一栅极绝缘层420，第二薄膜晶体管包括第二栅极绝缘层421，该第二栅极绝缘层421的厚度小于第一栅极绝缘层420的厚度。
具体地，步骤S32可包括步骤S320、步骤S322、步骤S324及步骤S326，其中：
在步骤S320中，形成位于像素显示区A的第一栅极410和位于栅极驱动电路区B的第二栅极411。
在步骤S322中，形成覆盖第一栅极410的第一栅极绝缘层420和覆盖第二栅极411的第二栅极绝缘层421，如图8所示。
在步骤S324中，形成位于第一栅极绝缘层420上的第一有源层440 和位于第二栅极绝缘层421上的第二有源层441，如图2所示。具体的，可先通过化学气相沉积、涂覆、溅射等多种方式中的任一种在衬底基板 40上形成半导体薄膜层，此半导体薄膜层可覆盖第一栅极绝缘层420和第二栅极绝缘层421；然后对半导体薄膜层执行一次构图工艺可形成位于第一栅极绝缘层420上的第一有源层440和位于第二栅极绝缘层421 上的第二有源层441。本实施例中提到的一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
在步骤S326中，形成位于第一有源层440上的第一源漏极和位于第二有源层441上的第二源漏极，如图2所示。
需要说明的是，在衬底基板40还具有布线区C时，本实施例在形成位于像素显示区A的第一薄膜晶体管和位于栅极驱动电路区B的第二薄膜晶体管同时，还可形成位于布线区C的转接结构，具体如下：
在步骤S320中，在形成位于像素显示区A的第一栅极410和位于栅极驱动电路区B的第二栅极411的同时，还可形成位于布线区C的第三栅极412，第三栅极412与第二栅极411连接。
详细说明，可先通过化学气相沉积、涂覆、溅射等多种方式中的任一种在衬底基板40上形成栅极薄膜层，然后对栅极薄膜层执行一次构图工艺以形成位于像素显示区A的第一栅极410、位于栅极驱动电路区B 的第二栅极411及位于布线区C的第三栅极412。
需要说明的是，本实施例中的一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
在步骤S322中，在形成覆盖第一栅极410的第一栅极绝缘层420 和覆盖第二栅极411的第二栅极绝缘层421的同时，还可形成覆盖第三栅极412的第三栅极绝缘层422，第三栅极绝缘层422具有过孔423，以暴露第三栅极412，如图8所示。
详细说明，在步骤S322中，具体可包括步骤S3220、步骤S3222及步骤S3224，其中：
在步骤S3220中，在衬底基板40上形成栅极绝缘薄膜42，栅极绝缘薄膜42可覆盖第一栅极410、第二栅极411及第三栅极412。举例而言，可通过化学气相沉积、涂覆、溅射等多种方式中的任一种在衬底基板40上形成栅极绝缘薄膜42层，如图4所示。
在步骤S3222中，在栅极绝缘薄膜42上形成光刻胶层，并利用灰阶掩膜对光刻胶层进行曝光和显影，以形成光刻图案，如图5所示，其中，光刻图案包括位于像素显示区A的第一光刻部430、位于栅极驱动电路区B的第二光刻部431及位于布线区C的第三光刻部432，该第二光刻部431的厚度小于第一光刻部430的厚度，第三光刻部432具有与第三栅极412待形成过孔位置相对的通孔433。
举例而言，为了形成此光刻图案，该灰阶掩膜可包括透光率不同的第一区域、第二区域及第三区域。其中，第一区域对应像素显示区A，此第一区域的透光率可为0％，即：此第一区域可为不曝光区域，以用于形成第一光刻部430，此第一光刻部430的厚度为
Figure BDA0002215131800000111
至
Figure BDA0002215131800000112
但不限于此。第二区域对应栅极驱动电路区B，此第二区域的透光率可为10％至80％，即：第二区域可为半曝光区域，以用于形成厚度小于第一光刻部430的第二光刻部431，此第二光刻部431的厚度可为
Figure BDA0002215131800000113
至
Figure BDA0002215131800000114
第三区域对应布线区C，此第三区域的局部透光率为100％，其他部位透光率为0％，即：此第三区域可包括完全曝光区域及不曝光区域，以用于形成具有通孔433的第三光刻部432，此第三光刻部432的厚度可与第一光刻部430的厚度相同，应当理解的是，完全曝光区域为通孔433的形成位置。
在步骤S3224中，去除第二光刻部431并对栅极绝缘薄膜42上与栅极驱动电路区B和通孔433相对的部位进行刻蚀处理，以形成第一栅极绝缘层420、第二栅极绝缘层421及第三栅极绝缘层422，如图8所示。
举例而言，该步骤S3224可包括两个阶段：第一阶段，可采用反应气体同时对第二光刻部431进行灰化处理和对栅极绝缘薄膜42上与通孔433相对的部位进行干法刻蚀处理，也就是说，该反应气体在对第二光刻部431进行灰化的同时，可对栅极绝缘薄膜42上与通孔433相对的部位进行刻蚀，以去除第二光刻部431并使栅极绝缘薄膜42上与通孔433 相对的部位被刻蚀掉部分厚度，此时第一光刻部430和第三光刻部432 除通孔外的部分的光刻胶厚度也会灰化处理减少一部分，如图6所示，其中，第一阶段的用时可为0.5分钟至1分钟，但不限于此；第二阶段，继续采用此反应气体同时对栅极绝缘薄膜42上与第二光刻部431相对的部位和与通孔433相对的部分进行干法刻蚀处理，使得栅极绝缘薄膜42 上与第二光刻部431相对的部位被刻蚀掉部分厚度并使得栅极绝缘薄膜 42上与通孔433相对的部位被完全刻蚀掉(即：形成过孔423)，如图7 所示，以形成第一栅极绝缘层420、第二栅极绝缘层421及第三栅极绝缘层422，其中，第二阶段的用时可为0.5分钟至1分钟，但不限于此。
可选地，在栅极绝缘薄膜42采用氧化硅、氮化硅、氮氧化硅中的一种或多种制作而成，且光刻胶为正性光刻胶时，该反应气体可包括六氟化硫和氧气。此六氟化硫和氧气的流量比可为1:200至1:10，比如：1:200、 1:100、1:10、1:50，但不限于此，视具体情况而定。可选地，六氟化硫的流量可为100sccm至1000sccm，比如：100sccm、500sccm、1000sccm；氧气的流量可为10000sccm至20000sccm，比如：10000sccm、15000sccm、 20000sccm。
此外，该步骤S3224除了包括前述第一阶段和第二阶段之外，还可包括位于第二阶段之后的第三阶段，此第三阶段为将第一栅极绝缘层 420上剩余的第一光刻部430和第三栅极绝缘层422上剩余的第三光刻部432剥离掉，如图8所示。
在步骤S326中，在形成位于第一有源层440上的第一源漏极和位于第二有源层441上的第二源漏极的同时，还形成位于第三栅极绝缘层422 上的转接线454，转接线454与第二源漏极连接，且转接线454的一端位于过孔423内并与第三栅极412连接，以形成转接结构，如图2所示。
详细说明，可先通过化学气相沉积、涂覆、溅射等多种方式中的任一种在衬底基板40上形成源漏薄膜层，此源漏薄膜层可覆盖第一有源层 440、第二有源层441，应当理解的是，此源漏薄膜层还可同时可覆盖第一栅极绝缘层420、第二栅极绝缘层421及第三栅极绝缘层422；然后对源漏薄膜层执行一次构图工艺可形成位于第一有源层440上的第一源漏极、位于第二有源层441上的第二源漏极及位于第三栅极绝缘层422上的转接线454，此转接线454的一端位于过孔423内并与第三栅极412 连接。本实施例中提到的一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
在步骤S32之后，该阵列基板的制作方法可包括步骤S34和步骤S36，其中：
在步骤S34中，在衬底基板40上形成平坦层46，此平坦层46覆盖第一源漏极、第二源漏极及转接结构，同时该平坦层46还覆盖第一栅极绝缘层420、第二栅极绝缘层421及第三栅极绝缘层422。应当理解的是，为了方便后续像素电极层470与第一薄膜晶体管第一漏极451连接，此平坦层46可具有供像素电极层470的一端穿过的穿孔。举例而言，可先通过化学气相沉积、涂覆、溅射等多种方式中的任一种在衬底基板40上形成平坦层46，然后对平坦层46执行一次构图工艺以形成穿孔。本实施例中提到的一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
在步骤S34中，在平坦层46上形成像素电极层470，此像素电极层 470可穿过平坦层46与第一薄膜晶体管的第一漏极451连接，如图2所示。举例而言，可先通过化学气相沉积、涂覆、溅射等多种方式中的任一种在平坦上形成像素电极薄膜，然后对像素电极薄膜执行一次构图工艺以形成像素电极层470。本实施例中提到的一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
本申请实施例还提供了一种显示装置，其包括前述提到的阵列基板。根据本申请的实施例，该显示装置的具体类型不受特别的限制，本领域常用的显示装置类型均可，具体例如LCD显示器、OLED显示器、手机等移动装置、手表等可穿戴设备、VR装置等等，本领域技术人员可根据该显示设备的具体用途进行相应地选择，在此不再赘述。
需要说明的是，该显示装置除了包括阵列基板以外，还包括其他必要的部件和组成，以显示器为例，具体例如外壳、电路板、电源线，等等，本领域善解人意可根据该显示装置的具体使用要求进行相应地补充，在此不再赘述。
用语“一个”、“一”、“该”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/ 等；用语“第一”、“第二”等仅作为标记使用，不是对其对象的数量限制。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由所附的权利要求指出。

Claims (6)

1.一种阵列基板，其特征在于，包括：
衬底基板，具有像素显示区、栅极驱动电路区和布线区；
第一薄膜晶体管，形成在所述像素显示区，所述第一薄膜晶体管包括第一栅极绝缘层；
第二薄膜晶体管，形成在所述栅极驱动电路区，所述第二薄膜晶体管包括第二栅极绝缘层；
其中，所述第二栅极绝缘层的厚度小于所述第一栅极绝缘层的厚度，且所述第二栅极绝缘层的厚度与所述第一栅极绝缘层的厚度比为2:3至3:4；
所述阵列基板还包括形成在所述布线区的转接结构，所述转接结构包括：
第三栅极，与所述第一薄膜晶体管的第一栅极和所述第二薄膜晶体管的第二栅极同层设置，且所述第三栅极与所述第二栅极连接；
第三栅极绝缘层，与所述第一栅极绝缘层和所述第二栅极绝缘层同层设置，且所述第三栅极绝缘层具有过孔，以暴露所述第三栅极；
转接线，与所述第一薄膜晶体管的第一源漏极和所述第二薄膜晶体管的第二源漏极同层设置，所述转接线与所述第二源漏极连接，且所述转接线的一端位于所述过孔内并与所述第三栅极连接。
2.一种阵列基板的制作方法，其特征在于，包括：
提供一衬底基板，所述衬底基板具有像素显示区、栅极驱动电路区和布线区；
形成位于所述像素显示区的第一薄膜晶体管和位于所述栅极驱动电路区的第二薄膜晶体管；
形成所述第一薄膜晶体管的第一栅极和所述第二薄膜晶体管的第二栅极，同时，还形成位于所述布线区的第三栅极，所述第三栅极与所述第二栅极连接；形成覆盖所述第一栅极、所述第二栅极及所述第三栅极的栅极绝缘薄膜；
形成覆盖所述栅极绝缘薄膜的光刻胶层，并利用灰阶掩膜对所述光刻胶层进行曝光和显影，以形成光刻图案，其中，所述光刻图案包括位于所述像素显示区的第一光刻部、位于所述栅极驱动电路区的第二光刻部及位于所述布线区的第三光刻部，所述第二光刻部的厚度小于所述第一光刻部的厚度，所述第三光刻部具有与所述第三栅极相对的通孔；
去除所述第二光刻部并对所述栅极绝缘薄膜上与所述栅极驱动电路区和所述通孔相对的部位进行刻蚀处理，以形成第一栅极绝缘层和第二栅极绝缘层，同时，还形成覆盖所述第三栅极的第三栅极绝缘层，所述第三栅极绝缘层具有过孔，以暴露所述第三栅极，其中，所述第一薄膜晶体管包括第一栅极绝缘层，所述第二薄膜晶体管包括第二栅极绝缘层，所述第二栅极绝缘层的厚度小于所述第一栅极绝缘层的厚度；
形成位于所述第一栅极绝缘层上所述第一薄膜晶体管的第一有源层和位于所述第二栅极绝缘层上所述第二薄膜晶体管的第二有源层；
形成位于所述第一有源层上所述第一薄膜晶体管的第一源漏极和位于所述第二有源层上所述第二薄膜晶体管的第二源漏极，同时，还形成位于所述第三栅极绝缘层上的转接线，所述转接线与所述第二源漏极连接，且所述转接线的一端位于所述过孔内并与所述第三栅极连接。
3.根据权利要求2所述的制作方法，其特征在于，去除所述第二光刻部并对所述栅极绝缘薄膜上与所述栅极驱动电路区和所述通孔相对的部位进行刻蚀处理，包括：
采用反应气体同时对所述第二光刻部进行灰化处理和对所述栅极绝缘薄膜上与所述通孔相对的部位进行干法刻蚀处理，以去除所述第二光刻部并使所述栅极绝缘薄膜上与所述通孔相对的部位被刻蚀掉部分厚度；
继续采用所述反应气体同时对所述栅极绝缘薄膜上与所述第二光刻部相对的部位和与所述通孔相对的部分进行干法刻蚀处理，使得所述栅极绝缘薄膜上与所述第二光刻部相对的部位被刻蚀掉部分厚度并使得所述栅极绝缘薄膜上与所述通孔相对的部位被完全刻蚀掉，以形成所述第一栅极绝缘层、所述第二栅极绝缘层及所述第三栅极绝缘层。
4.根据权利要求3所述的制作方法，其特征在于，
所述栅极绝缘薄膜采用氧化硅、氮化硅、氮氧化硅中的一种或多种制作而成；
所述光刻胶层为正性光刻胶；
所述反应气体包括六氟化硫和氧气，所述六氟化硫和所述氧气的流量比为1:200至1:10。
5.根据权利要求4所述的制作方法，其特征在于，所述六氟化硫的流量为100sccm至1000sccm，所述氧气的流量为10000sccm至20000sccm。
6.一种显示装置，其特征在于，包括权利要求1所述的阵列基板。
CN201910912462.3A 2019-09-25 2019-09-25 阵列基板及其制作方法、显示装置 Active CN110620120B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910912462.3A CN110620120B (zh) 2019-09-25 2019-09-25 阵列基板及其制作方法、显示装置
US16/932,902 US11515341B2 (en) 2019-09-25 2020-07-20 Array substrate, manufacturing method thereof, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910912462.3A CN110620120B (zh) 2019-09-25 2019-09-25 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN110620120A CN110620120A (zh) 2019-12-27
CN110620120B true CN110620120B (zh) 2022-07-29

Family

ID=68924669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910912462.3A Active CN110620120B (zh) 2019-09-25 2019-09-25 阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US11515341B2 (zh)
CN (1) CN110620120B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192990A (zh) * 2021-06-03 2021-07-30 合肥维信诺科技有限公司 阵列基板及其制作方法、显示面板
CN114420746A (zh) * 2021-12-27 2022-04-29 长沙惠科光电有限公司 阵列基板、oled面板及oled面板的制作方法
CN114779546B (zh) * 2022-04-24 2024-03-26 福州京东方光电科技有限公司 阵列基板及其制备方法、液晶显示面板及显示装置
CN117525090A (zh) * 2024-01-05 2024-02-06 惠科股份有限公司 阵列基板制备方法、阵列基板、显示面板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107302030A (zh) * 2016-04-08 2017-10-27 群创光电股份有限公司 显示设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2666103B2 (ja) * 1992-06-03 1997-10-22 カシオ計算機株式会社 薄膜半導体装置
JP4406540B2 (ja) * 2003-03-28 2010-01-27 シャープ株式会社 薄膜トランジスタ基板およびその製造方法
JP4633434B2 (ja) * 2004-10-18 2011-02-16 シャープ株式会社 半導体装置およびその製造方法
US7947981B2 (en) * 2007-01-30 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Display device
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
US7750345B2 (en) * 2007-05-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102023185B1 (ko) * 2013-07-08 2019-11-05 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102257978B1 (ko) * 2014-03-17 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102308621B1 (ko) * 2014-07-15 2021-10-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20160053243A (ko) * 2014-10-31 2016-05-13 삼성디스플레이 주식회사 디스플레이 장치
CN104659285A (zh) * 2015-01-20 2015-05-27 深圳市华星光电技术有限公司 适用于amoled的tft背板制作方法及结构
KR102381902B1 (ko) * 2015-04-30 2022-04-01 삼성디스플레이 주식회사 표시 장치
CN106558593B (zh) * 2015-09-18 2019-12-17 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN105489615B (zh) * 2016-01-13 2019-03-08 深圳市华星光电技术有限公司 用于amoled的薄膜晶体管阵列基板及其制造方法
JP6668160B2 (ja) * 2016-05-06 2020-03-18 株式会社ジャパンディスプレイ 表示装置の製造方法
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2018049919A (ja) * 2016-09-21 2018-03-29 株式会社ジャパンディスプレイ 表示装置
JP2018125340A (ja) * 2017-01-30 2018-08-09 株式会社ジャパンディスプレイ 表示装置
CN108598040B (zh) * 2017-03-10 2021-03-16 京东方科技集团股份有限公司 阵列基板及其制造方法、驱动晶体管、显示面板
CN109216373B (zh) * 2017-07-07 2021-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法
CN109872998A (zh) * 2017-12-04 2019-06-11 京东方科技集团股份有限公司 一种阵列基板、其制备方法、显示面板及显示装置
WO2019114834A1 (zh) * 2017-12-15 2019-06-20 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN108231795B (zh) * 2018-01-02 2020-06-30 京东方科技集团股份有限公司 阵列基板、制作方法、显示面板及显示装置
JP2019129281A (ja) * 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107302030A (zh) * 2016-04-08 2017-10-27 群创光电股份有限公司 显示设备

Also Published As

Publication number Publication date
US20210091122A1 (en) 2021-03-25
CN110620120A (zh) 2019-12-27
US11515341B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
CN110620120B (zh) 阵列基板及其制作方法、显示装置
US9368631B2 (en) Thin film transistor and display panel including the same
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
WO2016119324A1 (zh) 阵列基板及其制作方法、显示装置
US20140145177A1 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
CN107359126B (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
US20150221669A1 (en) Thin FilmTransistor, Array Substrate, And Manufacturing Method Thereof
US9614101B2 (en) Array substrate and method for manufacturing the same
TW200616231A (en) Thin film transistor array panel and manufacturing method thereof
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
WO2017008497A1 (zh) 氧化物薄膜晶体管的制备方法
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
WO2018205886A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2017020480A1 (zh) 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
US6875645B2 (en) Pixel structure and fabricating method thereof
US8067767B2 (en) Display substrate having vertical thin film transistor having a channel including an oxide semiconductor pattern
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
KR20170047690A (ko) 표시 장치 및 그 제조방법
CN108447916B (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
US8420420B2 (en) Method of manufacturing thin film transistor array substrate and structure thereof
TW201627738A (zh) 畫素結構的製作方法
CN109037151B (zh) 一种阵列基板的制备方法
CN109037241B (zh) Ltps阵列基板及其制造方法、显示面板
KR20190065458A (ko) 어레이 기판 및 어레이 기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant