CN107359126B - 薄膜晶体管及其制备方法、阵列基板和显示面板 - Google Patents

薄膜晶体管及其制备方法、阵列基板和显示面板 Download PDF

Info

Publication number
CN107359126B
CN107359126B CN201710564648.5A CN201710564648A CN107359126B CN 107359126 B CN107359126 B CN 107359126B CN 201710564648 A CN201710564648 A CN 201710564648A CN 107359126 B CN107359126 B CN 107359126B
Authority
CN
China
Prior art keywords
substrate
photoresist
gate
insulating layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710564648.5A
Other languages
English (en)
Other versions
CN107359126A (zh
Inventor
苏同上
袁广才
王东方
赵策
周斌
刘军
邵继峰
王庆贺
张扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710564648.5A priority Critical patent/CN107359126B/zh
Publication of CN107359126A publication Critical patent/CN107359126A/zh
Priority to PCT/CN2018/088872 priority patent/WO2019011071A1/zh
Priority to US16/337,544 priority patent/US10818706B2/en
Application granted granted Critical
Publication of CN107359126B publication Critical patent/CN107359126B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制备方法、阵列基板和显示面板，涉及显示技术领域。制备方法包括：在基底上依次形成有源层、栅绝缘层和栅电极，其中，有源层包括沟道区域和导体化区域，栅电极在基底上的正投影包含沟道区域在基底上的正投影。薄膜晶体管包括：依次设置在基底上的有源层、栅绝缘层和栅电极，有源层包括沟道区域和与沟道区域两侧相接的导体化区域，栅电极在基底上的正投影包含沟道区域在基底上的正投影。阵列基板包含该薄膜晶体管，显示面板包含该阵列基板。该制备方法降低了顶栅型薄膜晶体管的开态电阻，使得开态电流增加，降低了显示器件的功耗，提高了显示面板的显示质量。

Description

薄膜晶体管及其制备方法、阵列基板和显示面板
技术领域
本发明涉及显示技术领域，具体涉及一种薄膜晶体管及其制备方法、阵列基板和显示面板。
背景技术
薄膜晶体管是显示技术领域非常重要的元件，现有技术中，薄膜晶体管主要有两大类，即底栅型薄膜晶体管和顶栅型薄膜晶体管。顶栅型薄膜晶体管中栅电极与源电极/漏电极无重叠，因此寄生电容非常低，同时顶栅型薄膜晶体管的制作工艺简单、沟道的宽长比W/L比较大，且布局灵活，所以其在高分辨率、高刷新率、窄边框、低功耗的产品中得到了广泛的应用。
顶栅型薄膜晶体管的低功耗，主要受其开态电流的影响，而开态电流主要决定于源电极和漏电极之间的开态电阻。本申请的发明人发现，现有技术中的顶栅型薄膜晶体管的开态电阻较大，使得开态电流较小，从而增加了显示器件的功耗，降低了显示面板的显示质量。
发明内容
本发明实施例所要解决的技术问题是，提供一种薄膜晶体管及其制备方法、阵列基板和显示面板，以解决现有顶栅型薄膜晶体管的开态电阻较大导致显示器件功耗大的问题。
为了解决上述技术问题，本发明实施例提供了一种薄膜晶体管的制备方法，包括：
在基底上依次形成有源层、栅绝缘层和栅电极，其中，所述有源层包括沟道区域和导体化区域，所述栅电极在基底上的正投影包含所述沟道区域在基底上的正投影。
可选地，所述在基底上依次形成有源层、栅绝缘层和栅电极，包括：
在基底上形成有源层；
在形成有有源层的基底上依次沉积栅绝缘薄膜和栅金属薄膜；
形成栅电极和栅绝缘层，所述栅电极和所述栅绝缘层在基底上的正投影完全重叠；
对有源层进行导体化处理，形成沟道区域和位于所述沟道区域两侧的导体化区域，所述沟道区域在基底上的正投影与所述栅电极和栅绝缘层在基底上的正投影完全重叠。
可选地，所述形成栅电极和栅绝缘层，包括：
在栅金属薄膜上涂覆光刻胶，采用掩膜版对光刻胶进行曝光并显影，在栅电极位置形成未曝光区域，保留光刻胶，在其余位置形成完全曝光区域，光刻胶被去除；
采用湿法刻蚀工艺刻蚀掉完全曝光区域的栅金属薄膜；
对光刻胶进行硬烘烤或灰化处理；
采用干法刻蚀工艺刻蚀掉光刻胶以外的栅绝缘薄膜，使所述栅电极和所述栅绝缘层在基底上的正投影完全重叠。
可选地，所述形成栅电极和栅绝缘层，包括：
在栅金属薄膜上涂覆光刻胶，采用掩膜版对光刻胶进行曝光并显影，在栅电极位置形成未曝光区域，保留光刻胶，在其余位置形成完全曝光区域，光刻胶被去除；
采用干法刻蚀工艺刻蚀掉完全曝光区域的栅金属薄膜和栅绝缘薄膜，使所述栅电极和栅绝缘层在基底上的正投影完全重叠。
可选地，所述在基底上依次形成有源层、栅绝缘层和栅电极，包括：
在基板上沉积有源薄膜；
采用半色调掩膜或灰阶掩膜形成有源层，所述有源层包括沟道区域和位于所述沟道区域两侧的导体化区域；
在形成有有源层的基底上依次沉积栅绝缘薄膜和栅金属薄膜，形成栅绝缘层和栅电极，所述栅电极在基底上的正投影包含所述沟道区域在基底上的正投影。
优选地，所述采用半色调掩膜或灰阶掩膜形成有源层，所述有源层包括沟道区域和位于所述沟道区域两侧的导体化区域，包括：
在有源薄膜上涂覆光刻胶层；
采用半色调掩膜或灰阶掩膜对光刻胶层进行阶梯曝光并显影，在沟道区域位置形成未曝光区域，在导体化区域位置形成部分曝光区域，在其余位置形成完全曝光区域，光刻胶被去除；
刻蚀掉完全曝光区域的有源薄膜；
光刻胶灰化处理，去除部分曝光区域的光刻胶；
导体化处理，形成沟道区域和位于所述沟道区域两侧的导体化区域。
可选地，所述制备方法还包括：在形成有栅电极的基底上形成源电极和漏电极。
本发明实施例还提供了一种薄膜晶体管，包括基底，还包括依次设置在基底上的有源层、栅绝缘层和栅电极，其中，所述有源层包括沟道区域和与所述沟道区域两侧相接的导体化区域，所述栅电极在基底上的正投影包含所述沟道区域在基底上的正投影。
可选地，所述栅电极在基底上的正投影与所述沟道区域在基底上的正投影完全重叠。
可选地，所述薄膜晶体管还包括：
覆盖所述栅电极、所述栅绝缘层和所述有源层的层间绝缘层，所述层间绝缘层上设置有暴露出导体化区域的第一过孔和第二过孔；
设置在所述层间绝缘层上的源电极和漏电极，所述源电极和所述漏电极分别通过所述第一过孔和所述第二过孔与所述导体化区域连接。
本发明实施例还提供了一种阵列基板，包括以上所述的薄膜晶体管。
本发明实施例还提供了一种显示面板，包括以上所述的阵列基板。
本发明实施例提供了一种薄膜晶体管及其制备方法、阵列基板和显示面板，通过在制备过程中使栅电极和栅绝缘层在基底上的正投影完全重叠，从而在对有源层进行导体化处理时，不会再出现由于导体化处理不完全而产生弱导体化区域，降低了顶栅型薄膜晶体管的开态电阻，使得开态电流增加，降低了显示器件的功耗，提高了显示面板的显示质量。本发明实施例对现有制备工艺改动较小，具有较好的应用前景。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其它优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为现有技术中形成有源层后的结构示意图；
图2为现有技术中形成栅电极后的结构示意图；
图3为现有技术中形成栅绝缘层后的结构示意图；
图4为现有技术中对有源层进行导体化后的结构示意图；
图5为现有技术中形成源电极和漏电极后的结构示意图；
图6为本发明实施例的薄膜晶体管制备方法的流程示意图；
图7为本发明第一实施例中形成有源层后的结构示意图；
图8为本发明第一实施例中形成栅电极后的结构示意图；
图9为本发明第一实施例中对光刻胶层进行硬烘烤或灰化处理后的结构示意图；
图10为本发明第一实施例中形成栅绝缘层后的结构示意图；
图11为本发明第一实施例中对有源层进行导体化后的结构示意图；
图12为本发明第一实施例中形成层间绝缘层后的结构示意图；
图13为本发明第一实施例中形成源电极和漏电极后的结构示意图；
图14为本发明第三实施例中对有源层上的光刻胶进行曝光并显影后的结构示意图；
图15为本发明第三实施例中对光刻胶进行灰化处理后的结构示意图；
图16为本发明第三实施例中对有源层进行导体化后的结构示意图；
图17为本发明第三实施例中形成栅电极和栅绝缘层后的结构示意图。
附图标记说明：
11-基底； 12-有源层； 13-栅绝缘层；
14-栅电极； 15-光刻胶层； 16-导体化区域；
17-沟道区域； 18-弱导体化区域； 20-层间绝缘层；
22-源电极； 23-漏电极； 211-第一过孔；
212-第二过孔。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
经本申请发明人研究发现，现有的顶栅型薄膜晶体管的制备方法使得制备得到的顶栅型薄膜晶体管的源电极和漏电极之间的开态电阻较大，下面详细介绍一下本申请发明人分析得出的结果。
图1～图5为现有技术顶栅型薄膜晶体管制备过程的示意图，包括：
第一次构图工艺，在基底11上形成有源层12的图案，如图1所示。
第二次构图工艺，在有源层12上形成栅绝缘层和栅电极，形成沟道区域和两侧的导体化区域，具体包括：在形成有有源层12的基底11上依次沉积栅绝缘薄膜和栅金属薄膜，并在栅金属薄膜上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在栅电极位置形成未曝光区域，保留光刻胶，光刻胶层15的宽度为CD1，在其它位置形成完全曝光区域，无光刻胶，暴露栅金属薄膜；采用湿法刻蚀工艺刻蚀掉暴露的栅金属薄膜，形成栅电极14的图案，栅电极14的宽度为CD2。由于湿法刻蚀是各向同性的，因此导致CD2＜CD1，如图2所示；采用干法刻蚀工艺刻蚀掉光刻胶层15以外的栅绝缘薄膜，形成栅绝缘层13的图案，栅绝缘层13的宽度为CD3。由于干法刻蚀是各向异性的，且对光刻胶的刻蚀作用比较显著，所以在干法刻蚀得到栅绝缘层13的图案时，不仅光刻胶层15的厚度会显著减薄，而且光刻胶层15的宽度也从CD1减小到CD4，并且CD4＝CD3＞CD2，如图3所示。对有源层12进行导体化处理，有源层12的两侧的未被栅绝缘层13覆盖的区域被完全导体化，形成导体化区域16，有源层12的被栅绝缘层13覆盖的区域形成未导体化区域，未导体化区域的宽度为CD3，剥离光刻胶层15，如图4所示。由于CD4＝CD3＞CD2，即栅电极14的宽度CD2小于未导体化区域的宽度CD3，所以未导体化区域形成被栅电极14覆盖的沟道区域17，以及沟道区域17与导体化区域16之间的弱导体化区域18。
随后，在第三次构图工艺中形成层间绝缘层的图案，在第四次构图工艺中形成源电极22和漏电极23的图案，如图5所示。
通过上述制备过程可知，通过现有技术的制备方法制备出的顶栅型薄膜晶体管，在沟道区域17与导体化区域16之间存在弱导体化区域18。弱导体化区域18由于没有被完全导体化，所以其电阻值比较大，因此，在开态下，源电极22和漏电极23之间的电阻值取决于导体化区域16和弱导体化区域18的电阻值和，由于弱导体化区域18的电阻值较大，使得导体化区域16和弱导体化区域18的电阻值和在整个回路上所占的比重比较大，从而严重地降低了源电极和漏电极之间的开态电流，增加了显示器件的功耗，降低了显示面板的显示质量。
为了克服现有薄膜晶体管制备方法存在的源电极和漏电极之间开态电阻较大的技术问题，本发明实施例提供了一种薄膜晶体管的制备方法。
图6为本发明实施例薄膜晶体管的制备方法的流程示意图，包括：
在基底上依次形成有源层、栅绝缘层和栅电极，其中，所述有源层包括沟道区域和导体化区域，所述栅电极在基底上的正投影包含所述沟道区域在基底上的正投影。
在一个实施例中，在基底上依次形成有源层、栅绝缘层和栅电极，包括：
S11：在基底上形成有源层；
S12：在形成有有源层的基底上依次沉积栅绝缘薄膜和栅金属薄膜；
S13：形成栅电极和栅绝缘层，所述栅电极和所述栅绝缘层在基底上的正投影完全重叠；
S14：对有源层进行导体化处理，形成沟道区域和位于所述沟道区域两侧的导体化区域，所述沟道区域在基底上的正投影与所述栅电极和栅绝缘层在基底上的正投影完全重叠。
其中，S13可以包括：
在栅金属薄膜上涂覆光刻胶，采用掩膜版对光刻胶进行曝光并显影，在栅电极位置形成未曝光区域，保留光刻胶，在其余位置形成完全曝光区域，光刻胶被去除；
采用湿法刻蚀工艺刻蚀掉完全曝光区域的栅金属薄膜；
对光刻胶进行硬烘烤或灰化处理；
采用干法刻蚀工艺刻蚀掉光刻胶以外的栅绝缘薄膜，使所述栅电极和所述栅绝缘层在基底上的正投影完全重叠。
其中，S13还可以包括：
在栅金属薄膜上涂覆光刻胶，采用掩膜版对光刻胶进行曝光并显影，在栅电极位置形成未曝光区域，保留光刻胶，在其余位置形成完全曝光区域，光刻胶被去除；
采用干法刻蚀工艺刻蚀掉完全曝光区域的栅金属薄膜和栅绝缘薄膜，使所述栅电极和栅绝缘层在基底上的正投影完全重叠。
在另一个实施例中，在基底上依次形成有源层、栅绝缘层和栅电极，包括：
S21：在基底上沉积有源薄膜；
S22：采用半色调掩膜或灰阶掩膜形成有源层，所述有源层包括沟道区域和位于所述沟道区域两侧的导体化区域；
S23：在形成有有源层的基底上依次沉积栅绝缘薄膜和栅金属薄膜，形成栅绝缘层和栅电极，所述栅电极在基底上的正投影包含所述沟道区域在基底上的正投影。
其中，S22可以包括：
在有源薄膜上涂覆光刻胶层；
采用半色调掩膜或灰阶掩膜对光刻胶层进行阶梯曝光并显影，在沟道区域位置形成未曝光区域，在导体化区域位置形成部分曝光区域，在其余位置形成完全曝光区域，光刻胶被去除；
刻蚀掉完全曝光区域的有源薄膜；
光刻胶灰化处理，去除部分曝光区域的光刻胶；
导体化处理，形成沟道区域和位于所述沟道区域两侧的导体化区域。
上述薄膜晶体管的制备方法，进一步包括：在形成有栅电极的基底上形成源电极和漏电极。
下面将通过薄膜晶体管的制备过程详细介绍本发明实施例的技术方案。其中，实施例中所说的“构图工艺”包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是现有成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。
本实施例中，“导体化区域”是指具有导体特性的区域；“弱导体化区域”是指没有被导体化或没有被完全导体化的区域，其电阻值比较大。“宽度”是指阵列基板的数据线宽度方向的特征尺寸，或者说，是指垂直于数据线长度方向的特征尺寸。“完全重叠”是指，两图案在基底上的正投影范围完全相同，即两图案在基底上正投影的宽度相同。“包含”是指一图案在基底上的正投影范围位于另一图案在基底上的正投影范围之内，即一图案在基底上的正投影的宽度小于另一图案在基底上的正投影的宽度；或一图案在基底上的正投影范围与另一图案在基底上的正投影范围完全相同，即两图案在基底上正投影的宽度相同。
第一实施例：
图7～图13为本发明第一实施例制备薄膜晶体管的示意图。
第一次构图工艺，在基底上形成有源层。具体包括：在基底11上沉积有源薄膜，在有源薄膜上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在有源层图案位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出有源薄膜；对完全曝光区域的有源薄膜进行刻蚀并剥离剩余的光刻胶，形成有源层12的图案，如图7所示。其中，基底可以采用玻璃基底或石英基底，有源薄膜可以是非晶硅、多晶硅或微晶硅材料，也可以是金属氧化物材料，金属氧化物材料可以是铟镓锌氧化物(Indium GalliumZinc Oxide，IGZO)或铟锡锌氧化物(Indium Tin Zinc Oxide，ITZO)。
第二次构图工艺，形成栅绝缘层、栅电极，形成有源层的导体化区域和沟道区域。具体包括：
在形成有有源层12的基底上依次沉积栅绝缘薄膜和栅金属薄膜，在栅金属薄膜上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在栅电极位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出栅金属薄膜，形成光刻胶层15的图案，光刻胶层15的宽度为T1；采用湿法刻蚀工艺刻蚀掉完全曝光区域的栅金属薄膜，形成栅电极14的图案，栅电极14的宽度为T2，由于湿法刻蚀是各向同性的，所以T2＜T1，如图8所示。对光刻胶层15进行硬烘烤或灰化处理，使得光刻胶层15在厚度和宽度上均有所减小，从而使得光刻胶层15的宽度由T1减小为CT1，但T2＜CT1，如图9所示。采用干法刻蚀工艺刻蚀掉光刻胶层15之外的栅绝缘薄膜，形成栅绝缘层13的图案，栅绝缘层13的宽度为T3。由于干法刻蚀是各向异性的，且对光刻胶的刻蚀作用比较显著，所以在通过干法刻蚀得到栅绝缘层13时，光刻胶层15的宽度会由CT1减小为CT2，且最终满足CT2＝T3＝T2，从而栅电极14和栅绝缘层13在基底11上的正投影完全重叠，如图10所示。对有源层12进行导体化处理，有源层12的两侧未被栅绝缘层13覆盖的区域被导体化形成导体化区域16，被栅绝缘层13覆盖的区域没有被导体化而形成沟道区域17，最后，剥离光刻胶层，形成栅绝缘层、栅电极，形成有源层的导体化区域和沟道区域，其中，栅电极14、栅绝缘层13和沟道区域17在基底11上的正投影完全重叠，如图11所示。其中，栅金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种，栅绝缘薄膜可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合层。
第三次构图工艺，形成层间绝缘层。具体包括：在形成上述图案的基底上沉积层间绝缘薄膜，在层间绝缘薄膜上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在第一过孔和第二过孔位置分别形成完全曝光区域，无光刻胶，暴露层间绝缘薄膜，在其它位置形成未曝光区域，保留光刻胶；对完全曝光区域的层间绝缘薄膜进行刻蚀并剥离剩余的光刻胶，形成具有过孔的层间绝缘层20的图案，第一过孔211和第二过孔212分别设置在沟道区域17两侧的导体化区域上，如图12所示。其中，层间绝缘层可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合层。
第四次构图工艺，形成源电极和漏电极。在层间绝缘层20上沉积源/漏金属薄膜，并在源/漏金属薄膜上涂覆一层光刻胶；采用单色调掩膜版对源/漏金属薄膜进行曝光并显影，在源电极和漏电极位置分别形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出源/漏金属薄膜；对完全曝光区域的源/漏金属薄膜进行刻蚀并剥离剩余的光刻胶，形成源电极22和漏电极23，其中，源电极22和漏电极23分别通过第一过孔和第二过孔与导体化区域连接，如图13所示。其中，源/漏金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种。
在本实施例中形成的顶栅型薄膜晶体管，栅电极和栅绝缘层在基底上的正投影完全重叠，从而在对有源层进行导体化处理时，不会再出现由于导体化处理不完全而产生弱导体化区域，从而降低了源电极和漏电极之间的开态电阻，增加了开态电流，降低了显示器件的功耗，提高了显示面板的显示质量。
本实施例制备的薄膜晶体管包括：
设置在基底11上的有源层，有源层包括沟道区域17和两侧的导体化区域16；
依次设置在有源层上的栅绝缘层13和栅电极14，栅电极14、栅绝缘层13和沟道区域17在基底11上的正投影完全重叠；
覆盖栅电极14、栅绝缘层13和有源层的层间绝缘层20，层间绝缘层20上设置有暴露出导体化区域的第一过孔和第二过孔；
设置在层间绝缘层20上的源电极22和漏电极23，源电极22和漏电极23分别通过第一过孔和第二过孔与导体化区域连接。
第二实施例：
第一次构图工艺，在基底上形成有源层，如图7所示。本实施例的第一次构图工艺与第一实施例的第一次构图工艺相同，这里不再赘述。
第二次构图工艺，形成栅绝缘层、栅电极，形成有源层的导体化区域和沟道区域。具体包括：在形成有有源层12的基底上依次沉积栅绝缘薄膜和栅金属薄膜，在栅金属薄膜上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在栅电极位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出栅金属薄膜；采用干法刻蚀工艺刻蚀掉完全曝光区域的栅金属薄膜和栅绝缘薄膜，形成栅电极14和栅绝缘层13的图案，使栅电极14和栅绝缘层13在基底11上的正投影完全重叠；对有源层12进行导体化处理，有源层12的两侧未被栅绝缘层13覆盖的区域被导体化形成导体化区域16，被栅绝缘层13覆盖的区域没有被导体化，从而形成沟道区域17，最后，剥离光刻胶层，形成栅绝缘层、栅电极，形成有源层的导体化区域和沟道区域，其中，栅电极14、栅绝缘层13和沟道区域17在基底11上的正投影完全重叠，如图11所示。
第三次构图工艺，形成层间绝缘层，如图12所示。本实施例的第三次构图工艺与第一实施例的第三次构图工艺相同，这里不再赘述。
第四次构图工艺，形成源电极和漏电极，如图13所示。本实施例的第四次构图工艺与第一实施例的第四次构图工艺相同，这里不再赘述。
本实施例中的栅电极和栅绝缘层图案均通过干法刻蚀工艺形成，使得栅电极和栅绝缘层在基底上的正投影完全重叠，从而在对有源层进行导体化处理时，不会再出现由于导体化处理不完全而产生弱导体化区域，从而降低了源电极和漏电极之间的开态电阻，增加了开态电流，降低了显示器件的功耗，提高了显示面板的显示质量。
本实施例制备的薄膜晶体管包括：
设置在基底11上的有源层，有源层包括沟道区域17和两侧的导体化区域16；
依次设置在有源层上的栅绝缘层13和栅电极14，栅电极14、栅绝缘层13和沟道区域17在基底11上的正投影完全重叠；
覆盖栅电极14、栅绝缘层13和有源层的层间绝缘层20，层间绝缘层20上设置有暴露出导体化区域的第一过孔和第二过孔；
设置在层间绝缘层20上的源电极22和漏电极23，源电极22和漏电极23分别通过第一过孔和第二过孔与导体化区域连接。
第三实施例：
第一次构图工艺，形成有源层，有源层包括导体化区域和沟道区域。具体包括：
在基底11上沉积有源薄膜，在有源薄膜上涂覆一层光刻胶；采用半色调掩膜或灰阶掩膜对光刻胶进行阶梯曝光并显影，在沟道区域位置形成未曝光区域，保留光刻胶，光刻胶厚度为D1，在导体化区域位置形成部分曝光区域，保留一部分光刻胶，光刻胶厚度为D2，D2＜D1，在其它位置形成完全曝光区域，光刻胶被去除，暴露出有源薄膜；对完全曝光区域的有源薄膜进行刻蚀，形成有源层12的图案，如图14所示；
对光刻胶进行灰化处理，去除部分曝光区域的光刻胶，即导体化区域位置的光刻胶被去除，未曝光区域即沟道区域位置保留一部分光刻胶，如图15所示；
对有源层12进行导体化处理，有源层12的两侧未被光刻胶覆盖的区域被完全导体化，形成导体化区域16，被光刻胶覆盖的区域未被导体化，形成沟道区域17，最后，剥离剩余的光刻胶，形成有源层的导体化区域16和沟道区域17，如图16所示；
第二次构图工艺：形成栅绝缘层和栅电极。具体包括：在形成有上述图案的基底上依次沉积栅绝缘薄膜和栅金属薄膜，并在栅金属薄膜上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在栅电极位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露栅金属薄膜；对完全曝光区域的栅金属薄膜进行刻蚀，形成栅电极14的图案，随后，对光刻胶之外的栅绝缘薄膜进行刻蚀，形成栅绝缘层13的图案，其中，栅电极14在基底11上的正投影包括沟道区域17在基底11上的正投影，如图17所示；
第三次构图工艺，形成层间绝缘层，如图12所示。本实施例的第三次构图工艺与第一实施例的第三次构图工艺相同，这里不再赘述。
第四次构图工艺，形成源电极和漏电极，如图13所示。本实施例的第四次构图工艺与第一实施例的第四次构图工艺相同，这里不再赘述。
通过以上制备过程可以看出，本实施例在第一次构图工艺中形成了有源层的图案，同时形成了导体化区域和沟道区域，在第二次工艺中，形成了栅绝缘层和栅电极的图案。由于导体化区域和沟道区域优先于栅电极形成，因此，在形成栅电极时，可以通过掩膜的设计保证栅电极在基底上的正投影包含沟道区域在基底上的正投影，使得栅电极与沟道区域的关系不再受到刻蚀工艺的影响，避免了弱导体化区域的产生，降低了源电极和漏电极之间的开态电阻，增加了开态电流，降低了显示器件的功耗，提高了显示面板的显示质量。
本实施例制备的薄膜晶体管包括：
设置在基底11上的有源层，有源层包括沟道区域17和两侧的导体化区域16；
依次设置在有源层上的栅绝缘层13和栅电极14，栅电极14在基底11上的正投影包含沟道区域17在基底11上的正投影；
覆盖栅电极14、栅绝缘层13和有源层的层间绝缘层20，层间绝缘层20上设置有暴露出导体化区域的第一过孔和第二过孔；
设置在层间绝缘层20上的源电极22和漏电极23，源电极22和漏电极23分别通过第一过孔和第二过孔与导体化区域连接。
实施例四：
基于前述实施例的发明构思，本发明实施例提供了一种薄膜晶体管，该薄膜晶体管是采用前述实施例制备而成的。
如图13所示，该薄膜晶体管包括：
设置在基底11上的有源层，有源层包括沟道区域17和与沟道区域17两侧相接的导体化区域16；
依次设置在有源层上的栅绝缘层13和栅电极14，栅电极14在基底11上的正投影包含沟道区域17在基底11上的正投影；
覆盖栅电极14、栅绝缘层13和有源层的层间绝缘层20，层间绝缘层20上设置有暴露出导体化区域的第一过孔和第二过孔；
设置在层间绝缘层20上的源电极22和漏电极23，源电极22和漏电极23分别通过第一过孔和第二过孔与导体化区域连接。
实施例五：
基于前述实施例的发明构思，本发明实施例提供了一种阵列基板，该阵列基板包括采用前述实施例的薄膜晶体管。
实施例六：
基于前述实施例的发明构思，本发明实施例还提供了一种显示面板，该显示面板包括采用前述实施例的阵列基板。显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (7)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
在基底上形成有源层；
在形成有有源层的基底上依次沉积栅绝缘薄膜和栅金属薄膜；
在栅金属薄膜上涂覆光刻胶，采用掩膜版对光刻胶进行曝光并显影，在栅电极位置形成未曝光区域，保留光刻胶，在其余位置形成完全曝光区域，光刻胶被去除，形成的光刻胶层的宽度为T1；
采用湿法刻蚀工艺刻蚀掉完全曝光区域的栅金属薄膜，形成栅电极，所述栅电极的宽度为T2，T2<T1；
对光刻胶进行硬烘烤或灰化处理，使得所述光刻胶层的宽度减小为CT1，T2<CT1；
采用干法刻蚀工艺刻蚀掉光刻胶以外的栅绝缘薄膜以形成栅绝缘层，使所述光刻胶层、所述栅电极和所述栅绝缘层在基底上的正投影完全重叠。
2.根据权利要求1所述的制备方法，其特征在于，所述制备方法还包括：
对有源层进行导体化处理，形成沟道区域和位于所述沟道区域两侧的导体化区域，所述沟道区域在基底上的正投影与所述栅电极和栅绝缘层在基底上的正投影完全重叠；
剥离所述光刻胶层。
3.根据权利要求2所述的制备方法，其特征在于，所述制备方法还包括：
在形成有栅电极的基底上形成源电极和漏电极。
4.一种薄膜晶体管，包括基底，其特征在于，采用权利要求1～3中任意一项方法制备而成，所述薄膜晶体管还包括依次设置在基底上的有源层、栅绝缘层和栅电极，所述有源层包括沟道区域和与所述沟道区域两侧相接的导体化区域，
所述栅电极在基底上的正投影与所述沟道区域在基底上的正投影完全重叠。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
覆盖所述栅电极、所述栅绝缘层和所述有源层的层间绝缘层，所述层间绝缘层上设置有暴露出导体化区域的第一过孔和第二过孔；
设置在所述层间绝缘层上的源电极和漏电极，所述源电极和所述漏电极分别通过所述第一过孔和所述第二过孔与所述导体化区域连接。
6.一种阵列基板，其特征在于，包括根据权利要求4或5所述的薄膜晶体管。
7.一种显示面板，其特征在于，包括根据权利要求6所述的阵列基板。
CN201710564648.5A 2017-07-11 2017-07-11 薄膜晶体管及其制备方法、阵列基板和显示面板 Expired - Fee Related CN107359126B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710564648.5A CN107359126B (zh) 2017-07-11 2017-07-11 薄膜晶体管及其制备方法、阵列基板和显示面板
PCT/CN2018/088872 WO2019011071A1 (zh) 2017-07-11 2018-05-29 薄膜晶体管的制备方法、薄膜晶体管、阵列基板和显示面板
US16/337,544 US10818706B2 (en) 2017-07-11 2018-05-29 Production method of thin-film transistor, thin-film transistor, array substrate, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710564648.5A CN107359126B (zh) 2017-07-11 2017-07-11 薄膜晶体管及其制备方法、阵列基板和显示面板

Publications (2)

Publication Number Publication Date
CN107359126A CN107359126A (zh) 2017-11-17
CN107359126B true CN107359126B (zh) 2020-03-10

Family

ID=60293461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710564648.5A Expired - Fee Related CN107359126B (zh) 2017-07-11 2017-07-11 薄膜晶体管及其制备方法、阵列基板和显示面板

Country Status (3)

Country Link
US (1) US10818706B2 (zh)
CN (1) CN107359126B (zh)
WO (1) WO2019011071A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107359126B (zh) 2017-07-11 2020-03-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN108198864B (zh) 2018-01-05 2021-12-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN110349858A (zh) * 2019-06-20 2019-10-18 深圳市华星光电技术有限公司 阵列基板的制备方法和制备系统
CN110391186A (zh) * 2019-07-09 2019-10-29 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN111403488B (zh) * 2020-03-31 2024-03-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、显示用基板及显示装置
CN113327989B (zh) * 2021-05-19 2022-05-17 厦门天马微电子有限公司 薄膜晶体管、阵列基板、显示面板及显示装置
CN113299559A (zh) * 2021-06-24 2021-08-24 京东方科技集团股份有限公司 薄膜晶体管的制备方法及薄膜晶体管
CN113745344B (zh) * 2021-08-25 2024-01-02 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797739A (zh) * 2004-11-29 2006-07-05 株式会社半导体能源研究所 半导体器件制造方法
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
CN106129086A (zh) * 2016-07-21 2016-11-16 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN106128963A (zh) * 2016-09-23 2016-11-16 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN106711050A (zh) * 2016-12-19 2017-05-24 深圳市华星光电技术有限公司 一种薄膜晶体管的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112223A (ja) 1992-09-29 1994-04-22 Seiko Epson Corp 薄膜トランジスタの製造方法
JP4583797B2 (ja) 2004-04-14 2010-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101860859B1 (ko) * 2011-06-13 2018-05-25 삼성디스플레이 주식회사 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치
CN102646632B (zh) * 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN104752343B (zh) 2015-04-14 2017-07-28 深圳市华星光电技术有限公司 双栅极氧化物半导体tft基板的制作方法及其结构
CN107359126B (zh) 2017-07-11 2020-03-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797739A (zh) * 2004-11-29 2006-07-05 株式会社半导体能源研究所 半导体器件制造方法
CN104681627A (zh) * 2015-03-10 2015-06-03 京东方科技集团股份有限公司 阵列基板、薄膜晶体管及制作方法、显示装置
CN106129086A (zh) * 2016-07-21 2016-11-16 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN106128963A (zh) * 2016-09-23 2016-11-16 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板
CN106711050A (zh) * 2016-12-19 2017-05-24 深圳市华星光电技术有限公司 一种薄膜晶体管的制备方法

Also Published As

Publication number Publication date
US20200035721A1 (en) 2020-01-30
WO2019011071A1 (zh) 2019-01-17
CN107359126A (zh) 2017-11-17
US10818706B2 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
CN107359126B (zh) 薄膜晶体管及其制备方法、阵列基板和显示面板
CN106783737B (zh) 阵列基板及其制造方法、显示面板、显示装置
CN106960881B (zh) 薄膜晶体管及其制备方法
CN107221501B (zh) 垂直型薄膜晶体管及其制备方法
US10923512B2 (en) Array substrate, preparation method thereof, and display device
US10008516B2 (en) LTPS TFT array substrate, its manufacturing method, and display device
US10833107B2 (en) Thin film transistor, manufacturing method therefor, array substrate and display device
US9276014B2 (en) Array substrate and method of fabricating the same, and liquid crystal display device
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
US11450773B2 (en) Thin film transistor, method of fabricating thin film transistor, and display apparatus having thin film transistor
CN110620120B (zh) 阵列基板及其制作方法、显示装置
US8586453B2 (en) Methods for fabricating thin film pattern and array substrate
WO2015096312A1 (zh) 阵列基板及其制作方法和显示装置
US10217851B2 (en) Array substrate and method of manufacturing the same, and display device
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
KR20140025577A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
CN110854205A (zh) 一种薄膜晶体管及制作方法、显示面板及显示装置
CN108493194B (zh) 一种阵列基板、显示面板
CN111048524A (zh) 阵列基板及制备方法、显示面板
CN114089571A (zh) 阵列基板及制作方法和显示面板
CN107507807B (zh) 基板及其制备方法、显示面板
WO2019196191A1 (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板
US20190043897A1 (en) Method for fabricating array substrate, array substrate and display device
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
US7049163B1 (en) Manufacture method of pixel structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200310