CN113745344B - 薄膜晶体管阵列基板及其制作方法 - Google Patents

薄膜晶体管阵列基板及其制作方法 Download PDF

Info

Publication number
CN113745344B
CN113745344B CN202110978870.6A CN202110978870A CN113745344B CN 113745344 B CN113745344 B CN 113745344B CN 202110978870 A CN202110978870 A CN 202110978870A CN 113745344 B CN113745344 B CN 113745344B
Authority
CN
China
Prior art keywords
layer
substrate
face
thin film
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110978870.6A
Other languages
English (en)
Other versions
CN113745344A (zh
Inventor
卓毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110978870.6A priority Critical patent/CN113745344B/zh
Priority to PCT/CN2021/116346 priority patent/WO2023024146A1/zh
Priority to US17/599,582 priority patent/US20240030349A1/en
Priority to JP2021555339A priority patent/JP7480167B2/ja
Priority to KR1020217035233A priority patent/KR20230031114A/ko
Publication of CN113745344A publication Critical patent/CN113745344A/zh
Application granted granted Critical
Publication of CN113745344B publication Critical patent/CN113745344B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开一种薄膜晶体管阵列基板及其制作方法。薄膜晶体管阵列基板包括衬底、设置在衬底上的平台层。氧化物有源层包括沟道部及两导体部。沟道部的顶面所在的水平面高度高于任一导体部的顶面所在的水平面高度。栅极绝缘层设置在氧化物有源层上栅极设置在栅极绝缘层上，且栅极在衬底上的正投影覆盖平台层及沟道部在衬底上的正投影。源极和漏极与导体部电连接。本申请薄膜晶体管阵列基板延长了氧化物有源层的导体化扩散路径，保证有效沟道长度，利于实现薄膜晶体管器件尺寸的缩小。

Description

薄膜晶体管阵列基板及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管阵列基板及其制作方法。
背景技术
随着显示技术的发展，平面显示器已经成为目前的主流显示器。常用的平面显示器包括液晶显示器(Liquid Crystal Display，LCD)和有源矩阵驱动式有机电致发光显示器(Active Matrix OLED，AMOLED)。
在平面显示器中，薄膜晶体管(Thin-Film Transistor，TFT)阵列基板是主要的驱动元件，且是高性能平板显示装置的必要结构。薄膜晶体管阵列基板包括多个以阵列排布的薄膜晶体管，其包括底栅型(bottom gate)薄膜晶体管或顶栅型(Top gate)薄膜晶体管等不同类型。顶栅型薄膜晶体管，由于源漏电极与栅极之间没有重叠，因此具有更低的寄生电容和更好的延展性，能够降低信号传输过程中的延迟。在顶栅结构的金属氧化物薄膜晶体管技术中，为了降低沟道以外区域的电阻，往往采用自对准(self-aligned)刻蚀工艺，即通过一道光刻制程同时定义栅极图案以及刻蚀栅极绝缘层以及非沟道区域的导体化，这样可以有效避免对位偏差导致的沟道两侧高阻区域的形成。然而，沟道两侧导体化效果的扩散会使得沟道两端存在低阻区域，也就是有效沟道长度变短，这并不利于TFT器件尺寸的缩短。
发明内容
本发明提供一种薄膜晶体管及其制作方法，以解决传统膜晶体管器的沟道两侧导体化效果的扩散造成沟道两端存在低阻区域，导致有效沟道长度变短，不利于薄膜晶体管器件尺寸的缩短的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种薄膜晶体管阵列基板，包括衬底；平台层，设置在所述衬底上，氧化物有源层，设置在所述衬底上，并位在所述平台层上方，所述氧化物有源层包括沟道部及位在所述沟道部相对两侧的导体部，其中所述沟道部的顶面所在的水平面高度高于任一所述导体部的顶面所在的水平面高度，栅极绝缘层，设置在所述氧化物有源层上栅极，设置在所述栅极绝缘层上，且所述栅极在所述衬底上的正投影覆盖所述平台层及所述沟道部在所述衬底上的正投影；以及源极和漏极，所述源极和所述漏极与所述导体部电连接。
进一步地，所述薄膜晶体管阵列基板还包括缓冲层，所述缓冲层设置在所述衬底上，并且覆盖所述平台层，其中所述平台层的材料是绝缘材料或金属氧化物。
进一步地，所述缓冲层包括凸台，所述沟道部设置在所述凸台上，并包覆整个所述凸台。
进一步地，所述沟道部包括两坡边，所述坡边的一端连接相应的所述导体部，且所述坡边以远离所述沟道部并朝相应的所述导体部的方向倾斜。
进一步地，所述平台层包括分别朝外倾斜的第一端面及第二端面，且所述沟道部在所述衬底上的正投影覆盖所述平台层在所述衬底上的正投影。
进一步地，所述栅极绝缘层包括相对设置的两个偏移部，所述偏移部定义在所述栅极绝缘层对应所述栅极的端缘及所述栅极绝缘层的相应端缘之间的部分，其中所述两个偏移部在所述衬底上的正投影分别覆盖所述平台层的第一端面及第二端面及所述沟道部的坡边在所述衬底上的正投影。
进一步地，所述薄膜晶体管阵列基板还包括层间绝缘层，所述层间绝缘层覆盖所述氧化物有源层、所述栅极绝缘层及所述栅极，且所述层间绝缘层包括多个过孔，其中所述源极和漏极设在所述层间绝缘层上，并通过所述多个过孔电连接所述导体部。
本发明实施例还提供一种薄膜晶体管阵列基板的制作方法，包括在衬底上沉积一层平台层，所述平台层的材料是绝缘材料或金属氧化；在衬底上形成一层氧化物有源层，并利用光刻工艺形成沟道部及位在所述沟道部相对二侧的导体区域；在所述氧化物有源层沉积一层栅极绝缘层；在所述栅极绝缘层沉积一层栅极金属层；利用一道光刻工艺图形化所述层栅极金属层，以形成栅极，并自对准蚀刻所述栅极绝缘层，以暴露所述氧化物有源层的导体区域，其中所述栅极在所述衬底上的正投影覆盖所述平台层及所述沟道部在所述衬底上的正投影；进行整面等离子处理，使所述氧化物有源层的导体区域导体化并形成导体部，其中所述沟道部的顶面所在的水平面高度高于任一所述导体部的顶面所在的水平面高度；沉积层间绝缘层，以覆盖所述氧化物有源层、所述栅极绝缘层及所述栅极，并图形化所述层间绝缘层以形成多个过孔；以及沉积一层源极/漏极金属层，并图形化形成源极及漏极，所述源极及漏极通过所述多个过孔电连接所述氧化物有源层的导体部。
进一步地，在衬底上形成一层氧化物有源层的步骤之前还包括：在所述衬底上沉积一层缓冲层，以覆盖所述平台层，且所述缓冲层通过光刻工艺形成位在所述平台层正上方的凸台，其中所述沟道部设置在所述凸台上，并包覆整个所述凸台。
进一步地，所述沟道部包括两坡边，所述坡边的一端连接相应的所述导体部，且所述坡边以远离所述沟道部并朝相应的所述导体部的方向倾斜，其中所述栅极绝缘层包括相对设置的两个偏移部，每一所述偏移部形成在所述栅极绝缘层对应所述栅极的端缘及所述栅极绝缘层的相应端缘之间的部分，且所述两个偏移部在所述衬底上的正投影分别覆盖所述平台层的相对两端面及所述沟道部的坡边在所述衬底上的正投影。
本发明的有益效果为：本申请实施例提供一种薄膜晶体管及其制作方法，利用平台层的设置，及对平台层的第一端面及第二端面的角度调控，使上方的膜层结构形成缓坡状的偏移部，其中两个偏移部在衬底上的正投影覆盖了沟道部的坡边在衬底上的正投影，并且分别落在平台层的第一端面及第二端面上。借由偏移部的设置，延长了氧化物有源层的导体化扩散路径，降低自对准刻蚀后沟道部的两端向沟道部内扩散形成的低阻区域的长度，从而有效调控或抑制有效沟道长度的变短，保证有效沟道长度，利于实现薄膜晶体管器件尺寸的缩小，有效解决了传统膜晶体管器的沟道两侧导体化效果的扩散造成沟道两端存在低阻区域，导致有效沟道长度变短，不利于薄膜晶体管器件尺寸的缩短的技术问题。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例的薄膜晶体管阵列基板的剖面结构示意图。
图2为本申请另一实施例的薄膜晶体管阵列基板的剖面结构示意图。
图3为本申请实施例的薄膜晶体管阵列基板的制作方法的流程图。
图4至图11为本申请实施例的薄膜晶体管阵列基板的制作方法中各步骤制得的薄膜晶体管的膜层结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。在附图中，为了清晰理解和便于描述，夸大了一些层和区域的厚度。即附图中示出的每个组件的尺寸和厚度是任意示出的，但是本发明不限于此。
本申请实施例提供一种薄膜晶体管，其可以阵列排列，并制备成薄膜晶体管阵列基板。所述薄膜晶体管阵列基板上设置有数条栅极扫描线和数条数据线，所述数条栅极扫描线和数条数据线限定出多个像素单元，每个像素单元内设置有所述薄膜晶体管和像素电极。所述薄膜晶体管阵列基板可以作为液晶显示器或有机发光二极管显示器的驱动基板。
请参阅图1，图1为本申请实施例的薄膜晶体管阵列基板1的剖面结构示意图。如图1所示，本申请实施例提供的薄膜晶体管阵列基板1包括依次设置的衬底10、平台层11、氧化物有源层13、栅极绝缘层14、栅极15、层间绝缘层16、源极和漏极17、钝化层18及像素电极19。衬底10的材料可为玻璃或透明塑料等材料，优选为玻璃。衬底10的表面设置有平台层11。具体的，使用绝缘材料沉积平台层薄膜，并通过光刻工艺图形化形成平台层11。平台层11包括顶面和第一端面111及第二端面112。需要说明的是，第一端面111及第二端面112分别设置在平台层11的相对二端，且第一端面111及第二端面112分别是由平台层11的顶面朝向衬底10的方向往外倾斜。较佳地，第一端面111与衬底10之间构成40°-80°的角度，第二端面112与衬底10之间构成40°-80°的角度。在一实施例中，第一端面111与衬底10的角度相同于第二端面112与衬底10之间的角度。特别注意的是，上述角度范围是依据刻蚀制程的制程能力范围来设置，并可促使上方膜层形成相应斜状构型。
如图1所示，氧化物有源层13设置在衬底10上，氧化物有源层13的材料可以是铟镓锌氧化物(indium gallium zinc oxide,IGZO)、铟锌锡氧化物(indium zinc tin oxide,IZTO)或铟镓锌锡氧化物(indium gallium zinc tin oxide,IGZTO)的金属氧化物半导体。氧化物有源层13包括沟道部131及位在沟道部131相对两侧的导体部132，其中沟道部131位在平台层11的正上方。特别注意的是，由于平台层11设置在衬底10的表面上，沟道部131的高度因此被提升，使沟道部131与导体部132分别位在不同的水平位置。亦即，沟道部131的顶面所在的水平面高度高于任一导体部132的顶面所在的水平面高度。具体地，沟道部131包括二坡边133，每一坡边133的一端连接相应的导体部132，另一端延伸自沟道部131，其中坡边133是以远离沟道部131并朝相应的导体部132的方向倾斜。
续请参阅图1，栅极绝缘层14设置在氧化物有源层13上。栅极15设置在栅极绝缘层14上。需要说明的是，栅极15是通过一道光刻工艺图形化金属层形成，并自对准蚀刻栅极绝缘层14，以暴露氧化物有源层13的导体区域130(如后图6所示)，之后进行整面等离子(plasma)处理，使氧化物有源层13的导体区域130导体化而形成导体部132。进一步说，栅极绝缘层14在经过上述光刻工艺及自对准蚀刻之后形成两个偏移部141。所述两个偏移部141设置在栅极绝缘层14的相对二端，且每一偏移部141顺应着沟道部131的坡边133设置，并覆盖坡边133。具体的，每一偏移部141定义在栅极绝缘层14对应栅极15的端缘及栅极绝缘层14的相应端缘之间的部分。需要说明的是，平台层11的长度小于沟道部131的长度，并大致相同于栅极15的长度。亦即，栅极15在衬底10上的正投影覆盖平台层11及沟道部131在衬底10上的正投影。在此实施例中，平台层11的与栅极15之间的长度差小于2微米。由图1的薄膜晶体管阵列基板1的剖面结构示意图可看出，平台层11的第一端面111及第二端面112在垂直断面上分别延伸出栅极15的长度范围。也就是说，每一偏移部141在衬底10上的正投影覆盖平台层11的第一端面111或第二端面112在1在衬底10上的正投影。
如图1所示，在衬底10上沉积层间绝缘层16，以覆盖氧化物有源层13、栅极绝缘层14及栅极15，并图形化层间绝缘层16以形成多个过孔160。源极和漏极17设置在层间绝缘层16上，并通过相应的过孔160电连接氧化物有源层13的导体部132。此外，在层间绝缘层16上进一步形成钝化层18，其材料可为氮化物(氮化硅等)、氧化物(氧化硅、二氧化硅)或是多层结构薄膜。在另一实施例中，钝化层18上还设置有平坦化层(未图示)，所述平坦化层可对下方的膜层提供进一步的保护作用，并起到更佳的平坦化作用。在钝化层18或是在所述平坦化层上形成像素电极19。像素电极19是经由图形化金属层形成，并通过穿孔180电连接源极和漏极17。依据上述所有构件，本申请实施例提供了一种顶栅型薄膜晶体管阵列基板1，其可作为后续液晶显示器或有机发光二极管显示器的驱动基板。
请参阅图2，其为本申请另一实施例的薄膜晶体管阵列基板1的剖面结构示意图。图2所示实施例与图1的区别在于图2的薄膜晶体管阵列基板1还设置有缓冲层12(详如后述)，其他相同的构件于此不再详细说明。如图2所示，本申请实施例提供的薄膜晶体管阵列基板1包括依次设置的衬底10、平台层11、缓冲层12、氧化物有源层13、栅极绝缘层14、栅极15、层间绝缘层16、源极和漏极17、钝化层18及像素电极19。具体的，使用绝缘材料或金属氧化物材料沉积平台层薄膜，并通过光刻工艺图形化形成平台层11。
续请参阅图2，在衬底10上沉积缓冲层12，以覆盖平台层11。具体的，缓冲层12的材料可为氮化物(氮化硅等)、氧化物(氧化硅、二氧化硅)或是多层结构薄膜。经过沉积所形成的缓冲层12在对应下方的平台处具有凸台121。需要说明的是，在图1所示的实施例中，平台层11为绝缘材料所制，因此可以不设置缓冲层12，但为了增加玻璃衬底与其表面的各作用层之间的附着性，并且可提供阻挡玻璃衬底内部的杂质在工艺中扩散进入各作用层的功用，本申请实施例的薄膜晶体管阵列基板1在衬底10上设置有缓冲层12。
如图2所述，在缓冲层12上沉积一层氧化物有源层13。氧化物有源层13包括沟道部131及位在沟道部131相对两侧的导体部132。特别注意的是，沟道部131与导体部132分别位在不同的水平位置，亦即，沟道部131的顶面所在的水平面高度高于任一导体部132的顶面所在的水平面高度。具体的，沟道部131是设置在缓冲层12的凸台121上，并包覆整个凸台121。需要说明的是，沟道部131包括二坡边133，每一坡边133的一端连接相应的导体部132，另一端延伸自沟道部131，其中坡边133是以远离沟道部131并朝相应的导体部132的方向倾斜。如图2所示，缓冲层12设置在氧化物有源层13及衬底10及平台层11之间。
续请参阅图2，栅极绝缘层14设置在氧化物有源层13上。栅极15设置在栅极绝缘层14上。进一步说，栅极绝缘层14在经过光刻工艺及自对准蚀刻之后形成两个偏移部141。所述两个偏移部141设置在栅极绝缘层14的相对二端，且每一偏移部141顺应着沟道部131的坡边133设置，并覆盖坡边133。具体的，每一偏移部141定义在栅极绝缘层14对应栅极15的端缘及栅极绝缘层14的相应端缘之间的部分。需要说明的是，平台层11的长度小于沟道部131的长度，并大致相同于栅极15的长度，亦即，沟道部131在衬底10上的正投影覆盖平台层11在衬底10上的正投影。此外，栅极15在衬底10上的正投影覆盖平台层11及沟道部131在衬底10上的正投影。在此实施例中，平台层11的与栅极15之间的长度差小于2微米。由图1的薄膜晶体管阵列基板1的剖面结构示意图可看出，平台层11的第一端面111及第二端面112呈40°-80°的倾斜，使得第一端面111及第二端面112在垂直断面上分别延伸出栅极15的长度范围。也就是说，每一偏移部141在衬底10上的正投影位在平台层11的第一端面111或第二端面112上。
如图2所示，在缓冲层12上沉积层间绝缘层16，以覆盖氧化物有源层13、栅极绝缘层14及栅极15，并图形化层间绝缘层16以形成多个过孔160。源极和漏极17设置在层间绝缘层16上，并通过相应的过孔160电连接氧化物有源层13的导体部132。此外，在层间绝缘层16上进一步形成钝化层18。在另一实施例中，钝化层18上还设置有平坦化层(未图示)。在钝化层18或是在所述平坦化层上形成像素电极19。像素电极19通过穿孔180电连接源极和漏极17。依据上述所有构件，本申请实施例提供了一种顶栅型薄膜晶体管阵列基板1。据此，本申请实施例的薄膜晶体管阵列基板1可作为后续液晶显示器或有机发光二极管显示器的驱动基板。
如上所述，在本申请实施例的薄膜晶体管阵列基板1中，利用平台层11的设置，及对平台层11的第一端面111及第二端面112的角度调控，使上方的膜层结构形成缓坡状的偏移部141，其中两个偏移部141在衬底10上的正投影覆盖了沟道部131的坡边133在衬底10上的正投影，并且分别落在平台层11的第一端面111及第二端面112上。借由偏移部141的设置，延长了氧化物有源层13的导体化扩散路径，降低自对准刻蚀后沟道部131的两端向沟道部131内扩散形成的低阻区域的长度，从而有效调控或抑制有效沟道长度的变短，保证有效沟道长度，利于实现薄膜晶体管器件尺寸的缩小。
本申请实施例另外提供一种薄膜晶体管阵列基板的制作方法，亦即，一种用于制作上述实施例的薄膜晶体管阵列基板1的方法。
请参阅图3及图4至图11。图3为本申请实施例的薄膜晶体管阵列基板1的制作方法的流程图。图4至图11为本申请实施例的薄膜晶体管阵列基板1的制作方法中各步骤制得的薄膜晶体管阵列基板1的膜层结构示意图。
如图3所示，本申请实施例的薄膜晶体管阵列基板1的制作方法包括步骤S10～步骤S80：
步骤S10：在衬底上沉积一层平台层。具体的，如图4所示，在衬底10上的平台层11的厚度为100埃(angstroms,)-/>并包括分别朝外倾斜的第一端面111及第二端面112，且平台层11的材料是绝缘材料或金属氧化物。
需要说明的是，若平台层11是绝缘材料所制，则可以如图1所示的薄膜晶体管阵列基板不设置缓冲层。
在另一实施例中，为了增加玻璃衬底与其表面的各作用层之间的附着性，并且可提供阻挡玻璃衬底内部的杂质在工艺中扩散进入各作用层的功用，可进一步在衬底10沉积一层缓冲层。具体的，如图5所示，所述制作方法还包括步骤S101：沉积一层缓冲层在所述衬底上，以覆盖所述平台层。缓冲层12为氧化硅、氮化硅或是多层结构薄膜，且具有的厚度，其中缓冲层12通过光刻工艺形成位在平台层11正上方的凸台121。
步骤S20：在衬底上提供一层氧化物有源层，并利用光刻工艺形成沟道部及位在所述沟道部相对二侧的导体区域。具体的，如图6所示，氧化物有源层13为IGZO,IZTO,或IGZTO的金属氧化物半导体所制，并具有的厚度。沟道部131包括二坡边133，每一坡边133的一端连接相应的导体区域130，且每一坡边133以远离沟道部131并朝相应的导体区域130的方向倾斜。其中，沟道部131设置在凸台121上，并包覆整个凸台121。
步骤S30：在氧化物有源层沉积一层栅极绝缘层。具体的，如图7所示，栅极绝缘层14可为氧化硅、氮化硅或是多层结构薄膜所制，并具有的厚度。
步骤S40：在所述栅极绝缘层沉积一层栅极金属层。具体的，如图8所示，栅极金属层150可以是钼(Mo)，铝(Al)，铜(Cu)，钛(Ti)，锰(Mn)等，或者是其合金所制，并有的厚度。
步骤S50：利用一道光刻工艺图形化所述层栅极金属层，以形成栅极，并自对准蚀刻所述栅极绝缘层，以暴露所述氧化物有源层的导体区域，其中栅极在所述衬底上的正投影覆盖所述平台层及所述沟道部在所述衬底上的正投影。。具体的，如图8所示，利用一道光罩110进行光刻工艺图形化层栅极金属层150以形成栅极15，并自对准蚀刻栅极绝缘层14，以暴露氧化物有源层13的导体区域130。如图9所示，栅极绝缘层14在经过上述光刻工艺及自对准蚀刻之后形成两个偏移部141，两个偏移部141分别覆盖沟道部131的坡边133，且两个偏移部141在衬底10上的正投影位在平台层11的第一端面111或第二端面112上。同时，偏移部141在衬底10上的正投影分别覆盖了平台层11的第一端面111及第二端面112在衬底10上的正投影，及沟道部131的坡边133在衬底10上的正投影。
步骤S60：进行整面等离子(plasma)处理，使所述氧化物有源层的导体区域导体化并形成导体部，其中所述沟道部的顶面所在的水平面高度高于任一所述导体部的顶面所在的水平面高度。具体的，如图9所示，对于上方没有光阻/栅极绝缘层14/金属保护的氧化物有源层13，其处理以后电阻明显降低，形成N+型导体部132，且对应平台层11的第一端面111及第二端面112上的偏移部141的导体化扩散路径被延长。
步骤S70：沉积层间绝缘层，以覆盖所述氧化物有源层、所述栅极绝缘层及所述栅极，并图形化所述层间绝缘层以形成多个过孔。具体的，如图10所示，层间绝缘层16可为氧化硅、氮化硅或是多层结构薄膜所制，并具有的厚度。层间绝缘层16经图形化后暴露出氧化物有源层13的源极/漏极接触区域及形成多个过孔160。
步骤S80：沉积一层源极/漏极金属层，并图形化形成源极及漏极，所述源极及漏极通过所述多个过孔电连接所述氧化物有源层的导体部。具体的，如图11所示，在层间绝缘层16上沉积源极/漏极金属层，其中源极/漏极金属层可以是钼(Mo)，铝(Al)，铜(Cu)，钛(Ti)，锰(Mn)等，或者是其合金所制，并有的厚度。通过图形化后的源极/漏极金属层形成源极及漏极17，其借由过孔160电连接氧化物有源层13的导体部132。
此外，如图1及图2所示，在层间绝缘层16上进一步形成钝化层18，其可为氧化硅、氮化硅或是多层结构薄膜所制，并具有的厚度，且钝化层18通过光刻工艺形成穿孔180。在另一实施例中，钝化层18上还可设置有平坦化层(未图示)。最后，在上述基础的膜层结构下制作像素电极层，并图形化所述像素电极层形成像素电极19，且像素电极19借由穿孔180电连接源极及漏极17。据此，本申请的薄膜晶体管阵列基板1可作为后续液晶显示器或有机发光二极管显示器的驱动基板。
综上所述，在本申请实施例的薄膜晶体管阵列基板及其制作方法中，利用平台层的设置，及对平台层的第一端面及第二端面的角度调控，使上方的膜层结构形成缓坡状的偏移部，其中两个偏移部在衬底上的正投影覆盖了沟道部的坡边在衬底上的正投影，并且分别落在平台层的第一端面及第二端面上。借由偏移部的设置，延长了氧化物有源层的导体化扩散路径，降低自对准刻蚀后沟道部的两端向沟道部内扩散形成的低阻区域的长度，从而有效调控或抑制有效沟道长度的变短，保证有效沟道长度，利于实现薄膜晶体管器件尺寸的缩小，有效解决了传统膜晶体管器的沟道两侧导体化效果的扩散造成沟道两端存在低阻区域，导致有效沟道长度变短，不利于薄膜晶体管器件尺寸的缩短的技术问题。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (9)

1.一种薄膜晶体管阵列基板，其特征在于，包括：
衬底；
平台层，设置在所述衬底上；
氧化物有源层，设置在所述衬底上，并位在所述平台层上方，所述氧化物有源层包括沟道部及位在所述沟道部相对两侧的导体部，其中所述沟道部的顶面所在的水平面高度高于任一所述导体部的顶面所在的水平面高度，
栅极绝缘层，设置在所述氧化物有源层上
栅极，设置在所述栅极绝缘层上，且所述栅极在所述衬底上的正投影与所述平台层及所述沟道部在所述衬底上的正投影重叠；以及
源极和漏极，所述源极和所述漏极与所述导体部电连接；
其中，栅极通过光刻工艺图形化金属层形成，并自对准蚀刻栅极绝缘层；栅极绝缘层经过光刻工艺及自对准蚀刻后形成两个偏移部；
其中，所述沟道部包括第一平直部和第二平直部，所述第二平直部连接于第一平直部和所述导体部之间，所述第一平直部的顶面所在的水平面高度高于所述第二平直部的顶面所在的水平面高度，所述第二平直部的顶面所在的水平面高度等于所述导体部的顶面所在的水平面高度；
所述栅极是平直的，且所述第一平直部在所述衬底上的正投影覆盖所述栅极在所述衬底上的正投影；
所述平台层包括分别朝外倾斜的第一端面及第二端面，所述第一端面及所述第二端面呈40°-80°的倾斜，使得所述第一端面及所述第二端面在垂直断面上分别延伸出所述栅极的长度范围；
所述栅极绝缘层包括相对设置的两个偏移部，所述偏移部定义在所述栅极绝缘层对应所述栅极的端缘及所述栅极绝缘层的相应端缘之间的部分，其中所述两个偏移部在所述衬底上的正投影分别覆盖所述平台层的第一端面及第二端面及所述沟道部的坡边在所述衬底上的正投影。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板还包括缓冲层，所述缓冲层设置在所述衬底上，并且覆盖所述平台层，其中所述平台层的材料是绝缘材料或金属氧化物。
3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述缓冲层包括凸台，所述沟道部设置在所述凸台上，并包覆整个所述凸台。
4.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述沟道部包括两坡边，所述坡边的一端连接相应的所述导体部，且所述坡边以远离所述沟道部并朝相应的所述导体部的方向倾斜。
5.如权利要求4所述的薄膜晶体管阵列基板，其特征在于，所述沟道部在所述衬底上的正投影覆盖所述平台层在所述衬底上的正投影。
6.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板还包括层间绝缘层，所述层间绝缘层覆盖所述氧化物有源层、所述栅极绝缘层及所述栅极，且所述层间绝缘层包括多个过孔，其中所述源极和漏极设在所述层间绝缘层上，并通过所述多个过孔电连接所述导体部。
7.一种薄膜晶体管阵列基板的制作方法，其特征在于，包括：
在衬底上沉积一层平台层，所述平台层的材料是绝缘材料或金属氧化物；
在衬底上形成一层氧化物有源层，并利用光刻工艺形成沟道部及位在所述沟道部相对二侧的导体区域；
在所述氧化物有源层沉积一层栅极绝缘层；
在所述栅极绝缘层沉积一层栅极金属层；
利用一道光刻工艺图形化所述层栅极金属层，以形成栅极，并自对准蚀刻所述栅极绝缘层，栅极绝缘层经过光刻工艺及自对准蚀刻形成两个偏移部，以暴露所述氧化物有源层的导体区域，其中所述栅极在所述衬底上的正投影与所述平台层及所述沟道部在所述衬底上的正投影重叠；
进行整面等离子处理，使所述氧化物有源层的导体区域导体化并形成导体部，其中所述沟道部的顶面所在的水平面高度高于任一所述导体部的顶面所在的水平面高度；
沉积层间绝缘层，以覆盖所述氧化物有源层、所述栅极绝缘层及所述栅极，并图形化所述层间绝缘层以形成多个过孔；以及
沉积一层源极/漏极金属层，并图形化形成源极及漏极，所述源极及漏极通过所述多个过孔电连接所述氧化物有源层的导体部；
其中，所述沟道部包括第一平直部和第二平直部，所述第二平直部连接于第一平直部和所述导体部之间，所述第一平直部的顶面所在的水平面高度高于所述第二平直部的顶面所在的水平面高度，所述第二平直部的顶面所在的水平面高度等于所述导体部的顶面所在的水平面高度；
所述栅极是平直的，且所述第一平直部在所述衬底上的正投影覆盖所述栅极在所述衬底上的正投影；
所述平台层包括分别朝外倾斜的第一端面及第二端面，所述第一端面及所述第二端面呈40°-80°的倾斜，使得所述第一端面及所述第二端面在垂直断面上分别延伸出所述栅极的长度范围；
所述栅极绝缘层包括相对设置的两个偏移部，所述偏移部定义在所述栅极绝缘层对应所述栅极的端缘及所述栅极绝缘层的相应端缘之间的部分，其中所述两个偏移部在所述衬底上的正投影分别覆盖所述平台层的第一端面及第二端面及所述沟道部的坡边在所述衬底上的正投影。
8.如权利要求7所述的薄膜晶体管阵列基板的制作方法，其特征在于，在衬底上形成一层氧化物有源层的步骤之前还包括：在所述衬底上沉积一层缓冲层，以覆盖所述平台层，且所述缓冲层通过光刻工艺形成位在所述平台层正上方的凸台，其中所述沟道部设置在所述凸台上，并包覆整个所述凸台。
9.如权利要求8所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述沟道部包括两所述坡边，所述坡边的一端连接相应的所述导体部，且所述坡边以远离所述沟道部并朝相应的所述导体部的方向倾斜。
CN202110978870.6A 2021-08-25 2021-08-25 薄膜晶体管阵列基板及其制作方法 Active CN113745344B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202110978870.6A CN113745344B (zh) 2021-08-25 2021-08-25 薄膜晶体管阵列基板及其制作方法
PCT/CN2021/116346 WO2023024146A1 (zh) 2021-08-25 2021-09-03 薄膜晶体管阵列基板及其制作方法
US17/599,582 US20240030349A1 (en) 2021-08-25 2021-09-03 Thin-film transistor array substrate and method of manufacturing same
JP2021555339A JP7480167B2 (ja) 2021-08-25 2021-09-03 薄膜トランジスタアレイ基板及びその製造方法
KR1020217035233A KR20230031114A (ko) 2021-08-25 2021-09-03 박막 트랜지스터 어레이 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110978870.6A CN113745344B (zh) 2021-08-25 2021-08-25 薄膜晶体管阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN113745344A CN113745344A (zh) 2021-12-03
CN113745344B true CN113745344B (zh) 2024-01-02

Family

ID=78732758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110978870.6A Active CN113745344B (zh) 2021-08-25 2021-08-25 薄膜晶体管阵列基板及其制作方法

Country Status (5)

Country Link
US (1) US20240030349A1 (zh)
JP (1) JP7480167B2 (zh)
KR (1) KR20230031114A (zh)
CN (1) CN113745344B (zh)
WO (1) WO2023024146A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129122A (zh) * 2016-08-31 2016-11-16 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN107359126A (zh) * 2017-07-11 2017-11-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN112271183A (zh) * 2020-09-29 2021-01-26 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN112534587A (zh) * 2018-05-09 2021-03-19 深圳市柔宇科技股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2021134423A1 (zh) * 2019-12-31 2021-07-08 广州新视界光电科技有限公司 一种薄膜晶体管的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5371144B2 (ja) * 2007-06-29 2013-12-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法、並びに電子機器
US9006803B2 (en) 2011-04-22 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US10861978B2 (en) * 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
KR20140025224A (ko) * 2012-08-22 2014-03-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9117912B2 (en) * 2013-12-17 2015-08-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. IGZO transistor structure and manufacturing method for the same
US20180358468A1 (en) * 2017-06-08 2018-12-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Fabrication method of thin film transistor, array substrate, and liquid crystal display panel
US20190074383A1 (en) * 2017-09-04 2019-03-07 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor structure and driving circuit of amoled
JP2019050323A (ja) 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
CN108493195B (zh) * 2018-03-29 2020-05-29 深圳市华星光电半导体显示技术有限公司 柔性tft背板的制作方法及柔性tft背板
WO2019213858A1 (zh) * 2018-05-09 2019-11-14 深圳市柔宇科技有限公司 阵列基板及其制作方法、显示装置
CN109560141B (zh) * 2018-12-13 2020-09-25 合肥鑫晟光电科技有限公司 薄膜晶体管、发光装置及其制造方法
KR102526352B1 (ko) * 2018-12-20 2023-04-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 이용한 표시패널
US20210013238A1 (en) * 2019-07-09 2021-01-14 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
CN110993651A (zh) * 2019-11-22 2020-04-10 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129122A (zh) * 2016-08-31 2016-11-16 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN107359126A (zh) * 2017-07-11 2017-11-17 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN112534587A (zh) * 2018-05-09 2021-03-19 深圳市柔宇科技股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
WO2021134423A1 (zh) * 2019-12-31 2021-07-08 广州新视界光电科技有限公司 一种薄膜晶体管的制备方法
CN112271183A (zh) * 2020-09-29 2021-01-26 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法

Also Published As

Publication number Publication date
US20240030349A1 (en) 2024-01-25
WO2023024146A1 (zh) 2023-03-02
JP2023542562A (ja) 2023-10-11
JP7480167B2 (ja) 2024-05-09
KR20230031114A (ko) 2023-03-07
CN113745344A (zh) 2021-12-03

Similar Documents

Publication Publication Date Title
US11963381B2 (en) Display substrate and display panel with barrier separated from pixel
US11610922B2 (en) Array substrate and display panel design improving aperture ratio
US8158499B2 (en) Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate
US7335912B2 (en) Organic light emitting display having improved via hole
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
JP4947510B2 (ja) アクティブマトリクス型表示装置及びその製造方法
US20120199891A1 (en) Semiconductor device and method for manufacturing same
US10840271B2 (en) Ultra high density thin film transistor substrate having low line resistance structure and method for manufacturing the same
TWI460516B (zh) 畫素結構及其製作方法
US20230098341A1 (en) Array substrate and display panel
WO2021027108A1 (zh) 阵列基板以及其制作方法
CN111081737A (zh) 一种阵列基板制备方法及阵列基板
US10020324B2 (en) Display device
CN113192981B (zh) 一种tft基板、显示装置及tft基板的制备方法
WO2019134257A1 (zh) 一种p型薄膜晶体管及其制备方法
US20120270392A1 (en) Fabricating method of active device array substrate
WO2012169388A1 (ja) Ｔｆｔ基板およびその製造方法
KR20100005303A (ko) 어레이 기판 및 이의 제조방법
CN113745344B (zh) 薄膜晶体管阵列基板及其制作方法
KR20160108660A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101030968B1 (ko) 어레이 기판 및 이의 제조방법
JP2023081048A (ja) アクティブマトリクス基板、液晶表示装置およびアクティブマトリクス基板の製造方法
CN114220832A (zh) 一种阵列基板及显示面板
CN110707101A (zh) 阵列基板及其制作方法、显示面板
US20240040834A1 (en) Flexible display panel and flexible array substrate

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant