CN107507807B - 基板及其制备方法、显示面板 - Google Patents
基板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN107507807B CN107507807B CN201710749283.3A CN201710749283A CN107507807B CN 107507807 B CN107507807 B CN 107507807B CN 201710749283 A CN201710749283 A CN 201710749283A CN 107507807 B CN107507807 B CN 107507807B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- hole
- electrode
- photoresist
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 41
- 238000002360 preparation method Methods 0.000 title abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 103
- 238000000034 method Methods 0.000 claims abstract description 74
- 230000007704 transition Effects 0.000 claims abstract description 55
- 238000005530 etching Methods 0.000 claims abstract description 51
- 230000000149 penetrating effect Effects 0.000 claims abstract description 27
- 238000000059 patterning Methods 0.000 claims abstract description 18
- 239000000203 mixture Substances 0.000 claims abstract description 12
- 238000000576 coating method Methods 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 15
- 239000010408 film Substances 0.000 description 16
- 238000001312 dry etching Methods 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910004205 SiNX Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 210000002381 plasma Anatomy 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004925 denaturation Methods 0.000 description 1
- 230000036425 denaturation Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种基板及其制备方法、显示面板。基板的制备方法包括：依次形成第一绝缘层和第二绝缘层后，通过一次构图工艺形成贯穿所述第二绝缘层的过渡孔；通过另一次构图工艺形成贯穿所述第一绝缘层和第二绝缘层的连接孔。本发明实施例通过两次构图工艺分别刻蚀形成最终的连接孔，缩短了每次刻蚀的时间，避免了由于长时间刻蚀引起光刻胶的固化和变形，从而避免了光刻胶残留导致的显示不良，同时缩小了连接孔的坡度角，有利于导电导线之间的连接，改善了断线不良等问题。本发明实施例还提供了一种采用上述制备方法制成的基板以及包括该基板的显示面板。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种基板及其制备方法、显示面板。
背景技术
薄膜晶体管是显示技术领域非常重要的元件。在薄膜晶体管的制作工艺中，为了实现不同金属/导电氧化物之间的连接，经常需要用干法刻蚀的方法在绝缘膜层上面形成过孔(Via Hole)，如图1所示，为现有技术中基板的结构示意图，包括第一电极过孔61、第二电极过孔62以及连接孔63等。
现有工艺中，电极过孔61、62和连接孔63是通过两次独立的干法刻蚀工艺形成的，但是在形成连接孔63时，需要刻蚀的绝缘膜层较厚，如在图1中，为了形成连接孔63，需要刻蚀的绝缘膜层包括第一上绝缘层、第一下绝缘层和第二绝缘层，刻蚀时间就会很长，约200s。长时间的刻蚀容易引起光刻胶的固化和变性，造成光刻胶残留，在基板上引起显示不良；同时干法刻蚀是各向异性刻蚀，长时间的刻蚀使得形成的连接孔63的坡度角会很大，在图1中，通过现有工艺形成的连接孔63的坡度角为θ，θ较大，不利于后续导电导线之间的连接，甚至会出现断线等不良问题。因此，如何避免光刻胶残留和改善连接孔的坡度角就显得非常重要。
发明内容
本发明实施例所要解决的技术问题是，提供一种基板及其制备方法、显示面板，以解决现有形成连接孔时造成光刻胶残留及连接孔坡度角过大的问题。
为了解决上述技术问题，本发明实施例提供了一种基板的制备方法，包括：
依次形成第一绝缘层和第二绝缘层；
通过一次构图工艺形成贯穿所述第二绝缘层的过渡孔；
通过另一次构图工艺形成贯穿所述第一绝缘层和第二绝缘层的连接孔。
优选地，所述通过一次构图工艺形成贯穿所述第二绝缘层的过渡孔，包括：
在所述第二绝缘层上涂覆一层光刻胶；
在所述连接孔位置形成暴露出第二绝缘层的第一光刻胶孔；
通过刻蚀工艺对所述第一光刻胶孔处暴露出的第二绝缘层进行刻蚀，形成过渡孔，所述过渡孔的深度大于第二绝缘层的厚度，小于第一绝缘层和第二绝缘层的厚度之和；
剥离剩余的光刻胶。
优选地，所述通过另一次构图工艺形成贯穿所述第一绝缘层和第二绝缘层的连接孔，包括：
在形成有过渡孔的第二绝缘层上涂覆一层光刻胶；
形成暴露出过渡孔的第二光刻胶孔，所述第二光刻胶孔的孔径大于所述过渡孔的孔径；
通过刻蚀工艺对所述第二光刻胶孔处暴露出的第一绝缘层和第二绝缘层进行刻蚀，形成贯穿所述第一绝缘层和第二绝缘层的连接孔；
剥离剩余的光刻胶。
优选地，所述依次形成第一绝缘层和第二绝缘层，包括：
在基底上形成第一控制电极和第二控制电极；
形成覆盖所述第一控制电极和第二控制电极的第一绝缘层；
在所述第一绝缘层上形成有源层；
形成覆盖所述有源层的第二绝缘层。
优选地，所述通过一次构图工艺形成贯穿所述第二绝缘层的过渡孔，还包括：
形成暴露出有源层的第一电极过孔和第二电极过孔。
优选地，所述通过另一次构图工艺形成贯穿所述第一绝缘层和第二绝缘层的连接孔，还包括：
形成暴露出有源层的第一电极过孔和第二电极过孔。
优选地，基板的制备方法还包括：
形成第一电极和第二电极，所述第一电极和所述第二电极分别通过所述第一电极过孔和所述第二电极过孔与所述有源层连接，所述第二电极还通过所述连接孔与所述第二控制电极连接。
优选地，所述形成贯穿所述第二绝缘层的过渡孔的时间为80～100秒，所述形成贯穿所述第一绝缘层和第二绝缘层的连接孔的时间为80～100秒。
为了解决上述技术问题，本发明实施例提供了一种基板，所述基板采用以上所述方法中任一种方法制备。
为了解决上述技术问题，本发明实施例提供了一种显示面板，包括以上所述的基板。
本发明实施例提供了一种基板及其制备方法、显示面板，在基板的制备过程中，通过两次构图工艺分别刻蚀形成最终的连接孔，缩短了每次刻蚀的时间，避免了由于长时间刻蚀引起光刻胶的固化和变形，从而避免了光刻胶残留导致的显示不良，同时缩小了连接孔的坡度角，有利于导电导线之间的连接，改善了断线不良等问题，同时提高了生产效率，降低了成本。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。
图1为现有技术中基板的结构示意图；
图2为本发明实施例基板的制备方法的流程示意图；
图3为本发明第一实施例中形成第一绝缘层后的结构示意图；
图4为本发明第一实施例中形成第二绝缘层后的结构示意图；
图5为本发明第一实施例中形成过渡孔、第一电极过孔和第二电极过孔后的结构示意图；
图6a为本发明第一实施例中形成第二光刻胶孔后的结构示意图；
图6b为本发明第一实施例中形成连接孔后的结构示意图；
图7为本发明第一实施例中形成第一电极和第二电极后的结构示意图；
图8为本发明第二实施例中形成过渡孔后的结构示意图；
图9为本发明第二实施例中形成第二光刻胶孔后的结构示意图。
附图标记说明：
21-第一控制电极； 22-第二控制电极； 50-有源层；
60-第二绝缘层； 61-第一电极过孔； 62-第二电极过孔；
63-连接孔； 64-过渡孔； 71-第一电极；
72-第二电极； 301-第一下绝缘层； 302-第一上绝缘层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
为了克服现有技术中，在采用干法刻蚀工艺形成连接孔时，刻蚀时间过长引起光刻胶固化和变形，造成光刻胶残留，导致基板显示不良，同时连接孔的坡度角过大，不利于导线之间的连接等问题，本发明实施例提供了一种基板的制备方法。
图2为本发明实施例基板的制备方法的流程示意图。所述方法包括：
S1：依次形成第一绝缘层和第二绝缘层；
S2：通过一次构图工艺形成贯穿所述第二绝缘层的过渡孔；
S3：通过另一次构图工艺形成贯穿所述第一绝缘层和第二绝缘层的连接孔。
在一个实施例中，通过一次构图工艺形成贯穿所述第二绝缘层的过渡孔可以包括：
在第二绝缘层上涂覆一层光刻胶；
在连接孔位置形成暴露出第二绝缘层的第一光刻胶孔；
通过刻蚀工艺对第一光刻胶孔处暴露出的第二绝缘层进行刻蚀，形成过渡孔，过渡孔的深度大于第二绝缘层的厚度，小于第一绝缘层和第二绝缘层的厚度之和；
剥离剩余的光刻胶。
在另一个实施例中，S2可以包括：
在形成有过渡孔的第二绝缘层上涂覆一层光刻胶；
形成暴露出过渡孔的第二光刻胶孔，第二光刻胶孔的孔径大于过渡孔的孔径；
通过刻蚀工艺对第二光刻胶孔处暴露出的第一绝缘层和第二绝缘层进行刻蚀，形成贯穿第一绝缘层和第二绝缘层的连接孔；
剥离剩余的光刻胶。
在一个实施例中，依次形成第一绝缘层和第二绝缘层可以包括：
在基底上形成第一控制电极和第二控制电极；
形成覆盖第一控制电极、第二控制电极的第一绝缘层；
在第一绝缘层上形成有源层；
形成覆盖有源层的第二绝缘层。
其中，通过一次构图工艺形成贯穿所述第二绝缘层的过渡孔还可以包括：形成暴露出有源层的第一电极过孔和第二电极过孔。
在另一个实施例中，S2还可以包括：形成暴露出有源层的第一电极过孔和第二电极过孔。
在另一个实施例中，形成连接孔的方法还包括：
形成第一电极和第二电极，第一电极和第二电极分别通过第一电极过孔和第二电极过孔与有源层连接，第二电极还通过连接孔与第二控制电极连接。
本发明实施例提供的基板的制备方法，通过两次构图工艺形成最终的连接孔，从而缩短了每次刻蚀的时间，避免了由于长时间刻蚀引起光刻胶的固化和变形，从而避免了光刻胶残留导致的显示不良，同时缩小了连接孔的坡度角，有利于导电导线之间的连接，改善了断线不良等问题。
下面通过基板的制备过程详细介绍本发明实施例的技术方案。其中，实施例中所说的“构图工艺”包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是现有成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。
第一实施例：
图3～图7为本发明第一实施例制备基板的示意图。
第一次构图工艺，在基底上形成第一控制电极、第二控制电极，形成覆盖第一控制电极、第二控制电极的第一绝缘层。具体包括：在基底上沉积导电金属薄膜，在导电金属薄膜上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在第一控制电极、第二控制电极和控制线图案位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出导电金属薄膜；对完全曝光区域的导电金属薄膜进行刻蚀并剥离剩余的光刻胶，形成第一控制电极21、第二控制电极22和控制线(图中未示出)的图案；在形成上述图案的基底上沉积覆盖上述图案的第一绝缘层，为了防止靠近控制电极的绝缘层影响控制电极的性能，在本实施例中，第一绝缘层包括依次沉积的第一下绝缘层301和第一上绝缘层302，第一下绝缘层301优选地由氮化硅SiNx构成，如图3所示。其中，导电金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种，第一上绝缘层可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合层。
第二次构图工艺，在第一绝缘层上形成有源层，并形成覆盖有源层的第二绝缘层。具体包括：在第一绝缘层上沉积有源薄膜，在有源薄膜上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在有源层图案位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出有源薄膜；对完全曝光区域的有源薄膜进行刻蚀并剥离剩余的光刻胶，形成有源层50的图案；在形成上述图案的基底上沉积覆盖有源层50的第二绝缘层60，如图4所示。其中，有源薄膜可以是非晶硅、多晶硅或微晶硅材料，也可以是金属氧化物材料，金属氧化物材料可以是铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)或铟锡锌氧化物(Indium Tin Zinc Oxide，ITZO)，第二绝缘层可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合层。
第三次构图工艺：形成贯穿第二绝缘层的过渡孔，同时形成暴露出有源层的第一电极过孔和第二电极过孔，过渡孔的深度大于第二绝缘层的厚度，小于第一绝缘层和第二绝缘层的厚度之和。具体包括：在第二绝缘层上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在第一电极过孔、第二电极过孔和连接孔图案位置形成完全曝光区域，无光刻胶，暴露出第二绝缘层，在其它位置形成未曝光区域，保留光刻胶，此过程中，在连接孔位置形成了暴露出第二绝缘层的第一光刻胶孔，同时在第一电极过孔和第二电极过孔位置形成了对应的光刻胶孔；采用干法刻蚀工艺对完全曝光区域的第二绝缘层进行刻蚀并剥离剩余的光刻胶，形成暴露出有源层的第一电极过孔61和第二电极过孔62，同时形成贯穿第二绝缘层的过渡孔64，过渡孔64的深度大于第二绝缘层的厚度，小于第一绝缘层和第二绝缘层的厚度之和，如图5所示。需要说明的是，在用干法刻蚀形成第一电极过孔和第二电极过孔时，干法刻蚀不能对第二绝缘层下的有源层进行刻蚀，同时，为了防止第一电极过孔和第二电极过孔刻蚀不完全，一般采用40％的过刻，这样刻蚀完成第一电极过孔和第二电极过孔的时间需要80～100s。80～100s的刻蚀时间相比于现有工艺中的刻蚀时间大大减小，避免了干法刻蚀时等离子体对光刻胶的长时间轰击，从而不会引起光刻胶的固化和变形，可以保证未曝光区域的光刻胶完全剥离，避免了由于光刻胶残留引起的显示不良。而对于过渡孔，80～100s中的40％的过刻时间是会继续向下刻蚀的，所以当完成第一电极过孔和第二电极过孔的刻蚀后，部分刻蚀形成的过渡孔的深度会大于第二绝缘层的厚度，小于第一绝缘层和第二绝缘层的厚度之和。
第四次构图工艺：形成贯穿第一绝缘层和第二绝缘层的连接孔，第二控制电极通过连接孔暴露出来。具体包括：在第二绝缘层上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在过渡孔图案位置形成完全曝光区域，无光刻胶，暴露出过渡孔64，在其它位置形成未曝光区域，保留光刻胶，此过程中，在过渡孔位置形成了暴露出绝缘层的第二光刻胶孔100，如图6a所示，且第二光刻胶孔100的孔径d2大于过渡孔64的孔径d1；采用干法刻蚀工艺对第二光刻胶孔处暴露出的第二绝缘层60、第一绝缘层进行刻蚀并剥离剩余的光刻胶，形成暴露出第二控制电极22的连接孔63，如图6b所示。在形成连接孔63时，由于过渡孔的存在，使得形成暴露出第二控制电极22的连接孔63的刻蚀时间只需要80～100s，相比于现有工艺中的刻蚀时间大大缩短，避免了干法刻蚀时等离子体对光刻胶的长时间轰击，从而避免了光刻胶的固化和变形，可以保证未曝光区域的光刻胶完全剥离，避免了由于光刻胶残留引起的显示不良。同时，由于第二光刻胶孔100的孔径d2大于过渡孔64的孔径d1，使得连接孔的坡度角相比于现有工艺长时间刻蚀的坡度角减小，如图6b中，连接孔的坡度角为β，β小于图1中的θ，从而有利于导电导线之间的连接，避免了由此引起的断线等不良问题，提高了生产效率、降低了成本。
第五次构图工艺：形成第一电极和第二电极，第一电极和第二电极分别通过第一电极过孔和第二电极过孔与所述有源层连接，第二电极还通过连接孔与第二控制电极连接。具体为：在形成上述图案的第二绝缘层上沉积导电金属薄膜，在导电金属薄膜上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在第一电极、第二电极和数据线图案位置形成未曝光区域，保留光刻胶，在其它位置形成完全曝光区域，无光刻胶，暴露出导电金属薄膜；对完全曝光区域的导电金属薄膜进行刻蚀并剥离剩余的光刻胶，形成第一电极71、第二电极72和数据线的图案，其中，第一电极71和第二电极72分别通过第一电极过孔61和第二电极过孔62与有源层50连接，第二电极72还通过连接孔63与第二控制电极22连接，如图7所示。其中，导电金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种。本次构图工艺还可以包括在形成上述图案的基底上沉积钝化层。
第二实施例：
与第一实施例的区别在于第三次构图工艺和第四次构图工艺。
第三次构图工艺：形成贯穿第二绝缘层的过渡孔，过渡孔的深度大于第二绝缘层的厚度，小于第一绝缘层和第二绝缘层的厚度之和。具体包括：在第二绝缘层上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在过渡孔图案位置形成完全曝光区域，无光刻胶，暴露出第二绝缘层，在其它位置形成未曝光区域，保留光刻胶，此过程中，在过渡孔位置形成了暴露出第二绝缘层的第一光刻胶孔；采用干法刻蚀工艺对完全曝光区域的绝缘层进行刻蚀并剥离剩余的光刻胶，形成过渡孔64，如图8所示。在本实施例中，过渡孔64的刻蚀时间一般为80～100s，80～100s的刻蚀时间相比于现有工艺中的刻蚀时间大大减小，避免了干法刻蚀时等离子体对光刻胶的长时间轰击，从而不会引起光刻胶的固化和变形，可以保证未曝光区域的光刻胶完全剥离，避免了由于光刻胶残留引起的显示不良。由于刻蚀时间为80～100s，过渡孔64贯穿第二绝缘层但没有贯穿第一绝缘层，即过渡孔64的深度大于第二绝缘层的厚度，小于第一绝缘层和第二绝缘层的厚度之和。
第四次构图工艺：形成贯穿第二绝缘层和第一绝缘层的连接孔，同时形成暴露出有源层的第一电极过孔和第二电极过孔，第二控制电极通过连接孔暴露出来。具体包括：在第二绝缘层上涂覆一层光刻胶；采用单色调掩膜版对光刻胶进行曝光并显影，在第一电极过孔、第二电极过孔和过渡孔图案位置形成完全曝光区域，无光刻胶，暴露出绝缘层，在其它位置形成未曝光区域，保留光刻胶，此过程中，在过渡孔位置形成了暴露出绝缘层的第二光刻胶孔100，如图9所示，且第二光刻胶孔100的孔径d2大于过渡孔64的孔径d1，同时在第一电极过孔和第二电极过孔位置形成了对应的光刻胶孔；采用干法刻蚀工艺对完全曝光区域的绝缘层进行刻蚀并剥离剩余的光刻胶，形成暴露出第二控制电极22的连接孔63、暴露出有源层的第一电极过孔61和第二电极过孔62，如图6b所示。在形成连接孔63时，由于过渡孔的存在，使得形成暴露出第二控制电极22的连接孔63的刻蚀时间只需要80～100s，相比于现有工艺中的刻蚀时间大大缩短，避免了干法刻蚀时等离子体对光刻胶的长时间轰击，从而避免了光刻胶的固化和变形，可以保证未曝光区域的光刻胶完全剥离，避免了光刻胶残留引起的显示不良。同时，由于第二光刻胶孔100的孔径d2大于过渡孔64的孔径d1，使得连接孔的坡度角相比于现有工艺长时间刻蚀的坡度角减小，如图6b中，连接孔的坡度角为β，β小于图1中的θ，从而有利于导电导线之间的连接，避免了由此引起的断线等不良问题，提高了生产效率、降低了成本。在本次构图工艺中，刻蚀时间80～100s，不仅形成了连接孔，而且很好地刻蚀形成了第一电极过孔和第二电极过孔，使得有源层通过第一电极过孔和第二电极过孔暴露出来。
第一实施例和第二实施例形成的基板，包括：
设置在基底上的第一控制电极21和第二控制电极22；
依次覆盖第一控制电极21和第二控制电极22的第一下绝缘层301和第一上绝缘层302；
设置在第一绝缘层上的有源层50；
设置在有源层50上的第二绝缘层，第二绝缘层包括暴露出有源层的第一电极过孔61和第二电极过孔62，贯穿第一绝缘层和第二绝缘层的连接孔63，连接孔63使得第二控制电极22暴露出来；
设置在第二绝缘层上的第一电极71和第二电极72，第一电极71和第二电极72分别通过第一电极过孔61和第二电极过孔62与有源层50连接，且第二电极72还通过连接孔63与第二控制电极22连接。
第三实施例：
基于前述实施例的发明构思，本发明实施例提供了一种基板，该基板是采用前述实施例的方法形成的。具体地，基板包括依次形成的第一绝缘层和第二绝缘层，以及贯穿第一绝缘层和第二绝缘层的连接孔，还包括形成在基底上的第一控制电极、第二控制电极，形成在第一绝缘层上的有源层，形成在第二绝缘层上的第一电极和第二电极，以及在第二绝缘层上开设的暴露出有源层的第一电极过孔和第二电极过孔。其中，第一绝缘层覆盖第一控制电极和第二控制电极，第二绝缘层覆盖有源层，第一电极和第二电极分别通过第一电极过孔和第二电极过孔与有源层连接，第二电极通过连接孔与第二控制电极连接。
在实际实施时，第一控制电极和第二控制电极可以分别是第一栅电极和第二栅电极，第一电极和第二电极可以分别是源电极和漏电极。
第四实施例：
基于前述实施例的发明构思，本发明实施例还提供了一种显示面板，该显示面板包括采用前述实施例的基板。显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (9)
1.一种基板的制备方法，其特征在于，包括：
依次形成第一绝缘层和第二绝缘层；
通过一次构图工艺形成贯穿所述第二绝缘层的过渡孔；
在形成有过渡孔的第二绝缘层上涂覆一层光刻胶；
形成暴露出过渡孔的第二光刻胶孔，所述第二光刻胶孔的孔径大于所述过渡孔的孔径；
通过刻蚀工艺对所述第二光刻胶孔处暴露出的第一绝缘层和第二绝缘层进行刻蚀，形成贯穿所述第一绝缘层和第二绝缘层的连接孔；
剥离剩余的光刻胶。
2.根据权利要求1所述的方法，其特征在于，所述通过一次构图工艺形成贯穿所述第二绝缘层的过渡孔，包括：
在所述第二绝缘层上涂覆一层光刻胶；
在所述连接孔位置形成暴露出第二绝缘层的第一光刻胶孔；
通过刻蚀工艺对所述第一光刻胶孔处暴露出的第二绝缘层进行刻蚀，形成过渡孔，所述过渡孔的深度大于第二绝缘层的厚度，小于第一绝缘层和第二绝缘层的厚度之和；
剥离剩余的光刻胶。
3.根据权利要求1-2任一所述的方法，其特征在于，所述依次形成第一绝缘层和第二绝缘层，包括：
在基底上形成第一控制电极和第二控制电极；
形成覆盖所述第一控制电极和第二控制电极的第一绝缘层；
在所述第一绝缘层上形成有源层；
形成覆盖所述有源层的第二绝缘层。
4.根据权利要求3所述的方法，其特征在于，所述通过一次构图工艺形成贯穿所述第二绝缘层的过渡孔，还包括：
形成暴露出有源层的第一电极过孔和第二电极过孔。
5.根据权利要求3所述的方法，其特征在于，形成贯穿所述第一绝缘层和第二绝缘层的连接孔的同时，形成暴露出有源层的第一电极过孔和第二电极过孔。
6.根据权利要求3所述的方法，其特征在于，所述方法还包括：
形成第一电极和第二电极，所述第一电极和所述第二电极分别通过所述第一电极过孔和所述第二电极过孔与所述有源层连接，所述第二电极还通过所述连接孔与所述第二控制电极连接。
7.根据权利要求1-2任一所述的方法，其特征在于，所述形成贯穿所述第二绝缘层的过渡孔的时间为80～100秒，所述形成贯穿所述第一绝缘层和第二绝缘层的连接孔的时间为80～100秒。
8.一种基板，其特征在于，所述基板采用权利要求1-7中任一种方法制备。
9.一种显示面板，其特征在于，包括如权利要求8所述的基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710749283.3A CN107507807B (zh) | 2017-08-25 | 2017-08-25 | 基板及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710749283.3A CN107507807B (zh) | 2017-08-25 | 2017-08-25 | 基板及其制备方法、显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107507807A CN107507807A (zh) | 2017-12-22 |
| CN107507807B true CN107507807B (zh) | 2020-01-07 |
Family
ID=60694037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710749283.3A Active CN107507807B (zh) | 2017-08-25 | 2017-08-25 | 基板及其制备方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107507807B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11929283B2 (en) * | 2018-08-31 | 2024-03-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier structure for semiconductor device |
| CN109801848A (zh) * | 2019-01-18 | 2019-05-24 | 合肥鑫晟光电科技有限公司 | 显示面板、阵列基板、过孔结构及其制备方法 |
| CN110634795B (zh) | 2019-10-23 | 2022-12-02 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141507B2 (en) * | 2002-08-30 | 2006-11-28 | Infineon Technologies Ag | Method for production of a semiconductor structure |
| CN105789115A (zh) * | 2016-04-26 | 2016-07-20 | 京东方科技集团股份有限公司 | 过孔的制作方法、阵列基板及其制作方法、显示装置 |
| CN106206415A (zh) * | 2015-05-29 | 2016-12-07 | 台湾积体电路制造股份有限公司 | 用于形成半导体器件结构的互连结构的通孔轮廓的方法 |
-
2017
- 2017-08-25 CN CN201710749283.3A patent/CN107507807B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7141507B2 (en) * | 2002-08-30 | 2006-11-28 | Infineon Technologies Ag | Method for production of a semiconductor structure |
| CN106206415A (zh) * | 2015-05-29 | 2016-12-07 | 台湾积体电路制造股份有限公司 | 用于形成半导体器件结构的互连结构的通孔轮廓的方法 |
| CN105789115A (zh) * | 2016-04-26 | 2016-07-20 | 京东方科技集团股份有限公司 | 过孔的制作方法、阵列基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107507807A (zh) | 2017-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108110010B (zh) | 阵列基板及其制备方法、触控显示面板 | |
| CN107359126B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示面板 | |
| CN107221501B (zh) | 垂直型薄膜晶体管及其制备方法 | |
| US10923512B2 (en) | Array substrate, preparation method thereof, and display device | |
| WO2016011727A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN107507807B (zh) | 基板及其制备方法、显示面板 | |
| CN108428730B (zh) | Oled显示基板及其制作方法、显示装置 | |
| WO2015067068A1 (zh) | 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置 | |
| US10534233B2 (en) | Array substrate, method for manufacturing the same, display device | |
| WO2013127201A1 (zh) | 阵列基板和其制造方法以及显示装置 | |
| US20190165006A1 (en) | Thin film transistor, manufacturing method therefor, array substrate and display device | |
| WO2015096312A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| CN111863841A (zh) | 显示基板及其制作方法、显示装置 | |
| US20230317826A1 (en) | Method for manufacturing thin film transistor, and thin film transistor | |
| US10217851B2 (en) | Array substrate and method of manufacturing the same, and display device | |
| WO2016026207A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| CN108493194B (zh) | 一种阵列基板、显示面板 | |
| CN114023699B (zh) | 阵列基板的制备方法及其阵列基板 | |
| CN110794630A (zh) | 一种阵列基板及其制造方法 | |
| WO2019196191A1 (zh) | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 | |
| CN109411547B (zh) | 薄膜晶体管及制备方法、显示基板及制备方法、显示装置 | |
| WO2017041447A1 (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US10497724B2 (en) | Manufacturing method of a thin film transistor and manufacturing method of an array substrate | |
| CN108874231B (zh) | 触控显示基板及其制备方法、修复方法、触控显示面板 | |
| WO2016000363A1 (zh) | 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |