CN108110010B - 阵列基板及其制备方法、触控显示面板 - Google Patents

阵列基板及其制备方法、触控显示面板 Download PDF

Info

Publication number
CN108110010B
CN108110010B CN201711352621.6A CN201711352621A CN108110010B CN 108110010 B CN108110010 B CN 108110010B CN 201711352621 A CN201711352621 A CN 201711352621A CN 108110010 B CN108110010 B CN 108110010B
Authority
CN
China
Prior art keywords
electrode
layer
touch
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711352621.6A
Other languages
English (en)
Other versions
CN108110010A (zh
Inventor
武新国
王凤国
史大为
刘弘
王子峰
李峰
马波
郭志轩
李元博
赵晶
段岑鸿
梁海琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201711352621.6A priority Critical patent/CN108110010B/zh
Publication of CN108110010A publication Critical patent/CN108110010A/zh
Priority to US16/631,524 priority patent/US11222908B2/en
Priority to PCT/CN2018/098998 priority patent/WO2019114287A1/zh
Application granted granted Critical
Publication of CN108110010B publication Critical patent/CN108110010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Quality & Reliability (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供了一种阵列基板及其制备方法、触摸显示面板。阵列基板包括传输显示信号的第一电极和第二电极，以及传输触控信号的触控线，所述第一电极和触控线分别设置在不同层中且在基底上的正投影存在重叠。本发明通过将第一电极和触控线分设在不同层中且在基底上的正投影存在重叠，减小了不透光的布线面积，增加了透光区域，最大限度地提高了开口率，进而提升了亮度。同时，利用第一电极作为遮光结构，减少了遮光层的面积，不仅进一步增加了透光区域，而且有效避免了制备中对位精度等因素造成的显示不良，提高了良品率。

Description

阵列基板及其制备方法、触控显示面板
技术领域
本发明涉及显示技术领域，具体涉及一种阵列基板及其制备方法、触控显示面板。
背景技术
随着显示技术的飞速发展，触摸面板(Touch Panel)已经逐渐遍及人们的生活中。触摸面板按照组成结构可以分为外挂式(Add on Mode)、覆盖表面式(On Cell)、内嵌式(InCell)等。其中，内嵌式触摸面板是将触摸模组的触控电极内嵌在显示模组内部，将显示与触控合二为一，不仅大大减小了模组整体厚度，产品更轻薄，而且大大降低了制作成本。目前，内嵌式触控面板中，自容式触控面板已逐渐成为主流的触控面板。
自容式触摸面板是在现有的薄膜晶体管(Thin Film Transistor，TFT)阵列基板上直接增加触控电极和触控线，采用分时驱动的工作方式，一帧有效时间被划分为显示时段(Display Time)和触控时段(Touch Time)，两个时段的驱动信号分开处理。在显示时段内，触控电极复用为公共电极，触控线复用为公共电极线，触控线向触控电极提供公共电压信号，不进行触控信号扫描，而在触控时段内，通过触控线进行触控信号扫描，两者分时独立工作。
虽然自容式触摸面板具有结构简单、易于实现等优点，但也存在开口率较低的缺陷。近年来，高亮度显示逐渐成为触摸面板的主要发展趋势，而现有自容式触摸面板较低的开口率，严重制约了触摸面板的亮度提升。因此，如何提高自容式触摸面板的开口率，是本领域亟待解决的技术问题。
发明内容
本发明实施例所要解决的技术问题是，提供一种阵列基板及其制备方法、触摸显示面板，以克服现有触摸面板开口率较低的缺陷。
为了解决上述技术问题，本发明实施例提供了一种阵列基板，包括传输显示信号的第一电极和第二电极，以及传输触控信号的触控线，所述第一电极和触控线分别设置在不同层中且在基底上的正投影存在重叠。
可选地，所述触控线在基底上的正投影位于所述第一电极在基底上的正投影之内，或者所述第一电极在基底上的正投影位于所述触控线在基底上的正投影之内。
可选地，所述第二电极和触控线同层设置，或所述第二电极和第一电极同层设置。
可选地，所述触控线还用于传输公共电压信号。
可选地，还包括缓冲层、有源层、栅绝缘层、栅电极和层间绝缘层中的至少一种；所述第一电极设置在基底上，所述缓冲层覆盖所述第一电极，所述有源层设置在所述缓冲层上，通过所述缓冲层上开设的过孔与所述第一电极连接，所述栅绝缘层覆盖所述有源层，所述栅电极设置在所述栅绝缘层上，所述层间绝缘层覆盖所述栅电极，所述第二电极和触控线设置在所述层间绝缘层上，所述第二电极通过所述层间绝缘层上开设的过孔与所述有源层连接。
可选地，还包括遮光层，所述遮光层和第一电极同层设置。
可选地，还包括平坦层、触控电极、钝化层和像素电极中的至少一种；所述第二电极和触控线上覆盖所述平坦层，所述触控电极设置在所述平坦层上，通过所述平坦层上开设的过孔与所述触控线连接，所述钝化层覆盖所述触控电极，所述像素电极设置在所述钝化层上，通过贯穿所述钝化层和平坦层的过孔与所述第二电极连接；或者，所述第二电极和触控线上覆盖所述钝化层，所述像素电极设置在所述钝化层上，通过所述钝化层上开设的过孔与所述第二电极连接，所述平坦层覆盖所述像素电极，所述触控电极设置在所述平坦层上，通过贯穿所述平坦层和钝化层的过孔与所述触控线连接。
本发明实施例还提供了一种触控显示面板，包括前述的阵列基板。
为了解决上述技术问题，本发明实施例还提供了一种阵列基板的制备方法，包括：
在基底上形成用于传输显示信号的第一电极和第二电极，以及用于传输触控信号的触控线，所述第一电极和触控线分别在不同层中形成且在基底上的正投影存在重叠。
可选地，所述触控线在基底上的正投影位于所述第一电极在基底上的正投影之内，或者所述第一电极在基底上的正投影位于所述触控线在基底上的正投影之内。
可选地，所述第二电极和触控线同层设置，或所述第二电极和第一电极同层设置。
可选地，所述触控线还用于传输公共电压信号。
可选地，在基底上分别形成用于传输显示信号的第一电极和第二电极，以及用于传输触控信号的触控线，包括：
在基底上形成所述第一电极；
形成覆盖所述第一电极且具有第一过孔的缓冲层；
在所述缓冲层上形成有源层，所述有源层通过所述第一过孔与所述第一电极连接；
形成覆盖所述有源层的栅绝缘层，在所述栅绝缘层上形成栅电极；
形成覆盖所述栅电极且具有第二过孔的层间绝缘层；
在所述层间绝缘层上形成所述第二电极和触控线，所述第二电极通过所述第二过孔与所述有源层连接。
可选地，在基底上形成所述第一电极时，还同时形成有遮光层。
可选地，在所述缓冲层上形成有源层包括：在所述缓冲层上形成低温多晶硅有源层。
可选地，还包括：
形成覆盖所述第二电极和触控线且具有第三过孔的平坦层，在所述平坦层上形成触控电极，所述触控电极通过所述第三过孔与所述触控线连接，形成覆盖所述触控电极的钝化层，并形成贯穿所述钝化层和平坦层的第四过孔，在所述钝化层上形成像素电极，所述像素电极通过第四过孔与所述第二电极连接；或者，
形成覆盖所述第二电极和触控线且具有第四过孔的钝化层，在所述钝化层上形成像素电极，所述像素电极通过所述第四过孔与所述第二电极连接，形成覆盖所述像素电极的平坦层，并形成贯穿所述平坦层和钝化层的第三电极，在所述平坦层上形成触控电极，所述触控电极通过所述第三过孔与触控线连接。
本发明实施例所提供的阵列基板及其制备方法、触摸显示面板，通过将第一电极和触控线分设在不同层中且在基底上的正投影存在重叠，减小了不透光的布线面积，增加了透光区域，最大限度地提高了开口率，进而提升了亮度。同时，利用第一电极作为遮光结构，减少了遮光层的面积，不仅进一步增加了透光区域，而且有效避免了制备中对位精度等因素造成的显示不良，提高了良品率。
当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。
图1为现有自容式触摸阵列基板的结构示意图；
图2为本发明实施例阵列基板的结构示意图；
图3为本发明第一实施例形成第一电极和遮光层图案后的示意图；
图4为图3中A-A向剖视图；
图5为本发明第一实施例形成带有第一过孔的缓冲层图案后的示意图；
图6为图5中A-A向剖视图；
图7为本发明第一实施例形成LTPS有源层图案后的示意图；
图8为图7中A-A向剖视图；
图9为本发明第一实施例形成栅绝缘层和栅电极图案后的示意图；
图10为图9中A-A向剖视图；
图11为本发明第一实施例形成带有第二过孔的层间绝缘层图案后的示意图；
图12为图11中A-A向剖视图；
图13为本发明第一实施例形成第二电极和触控线图案后的示意图；
图14为图13中A-A向剖视图；
图15为本发明第一实施例形成带有第三过孔的平坦层图案后的示意图；
图16为图15中A-A向剖视图；
图17为本发明第一实施例形成触控电极图案后的示意图；
图18为图17中A-A向剖视图；
图19为本发明第一实施例形成带有第四过孔的钝化层图案后的示意图；
图20为图19中A-A向剖视图；
图21为本发明第一实施例形成像素电极图案后的示意图；
图22为图21中A-A向剖视图；
图23为本发明阵列基板第二实施例的结构示意图。
附图标记说明:
10—基底； 11—遮光层； 12—缓冲层；
13—LTPS有源层； 14—栅绝缘层； 15—栅电极；
16—层间绝缘层； 17—第一电极； 18—第二电极；
19—触控线； 20—平坦层； 21—触控电极；
22—钝化层； 23—像素电极。
具体实施方式
下面结合附图和实施例对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
图1为现有自容式触摸阵列基板的结构示意图，阵列基板为低温多晶硅(LowTemperature Poly-Silicon，LTPS)薄膜晶体管结构。如图1所示，现有阵列基板的主体结构包括基底10，设置在基底上的遮光层(LS)11，覆盖遮光层11的缓冲层(Buffer)12，设置在缓冲层12上的LTPS有源层13，覆盖LTPS有源层13的栅绝缘层(GI)14，设置在栅绝缘层14上的栅电极15，覆盖栅电极15的层间绝缘层(ILD)16，设置在层间绝缘层16上的第一电极17、第二电极18和触控线19，第一电极17和第二电极18分别为源电极和漏电极，第一电极17和第二电极18分别通过栅绝缘层14和层间绝缘层16上开设的过孔与LTPS有源层13连接，覆盖第一电极17、第二电极18和触控线19的平坦层(PLN)20，设置在平坦层20上的触控电极21，触控电极21通过平坦层20上开设的过孔与触控线19连接，覆盖触控电极21的钝化层(PVX)22，设置在钝化层22上的像素电极23，像素电极23通过钝化层22和平坦层20上开设的过孔与第二电极18连接。其中，触控线(Touch Pattern Metal，TPM)与触控电极通过平坦层过孔连接，实现对公共电压及触控扫描的分时驱动。
经本申请发明人研究发现，如图1所示现有结构开口率较低的原因，是该结构采用并行的双源(Dual Source)结构，源电极、漏电极和触控线同层且平行设置。由于触控线与源电极和漏电极并行设置在显示区域，使不透光的布线面积较大，减小了透光区域，因此导致开口率较低，开口率仅为50％左右，严重制约了亮度提升。
为此，本发明实施例提供了一种阵列基板及其制备方法、触控显示面板，以克服现有结构开口率较低的缺陷。本发明的设计思路是，将触控线与源电极分层叠加设置，即触控线在基底上的正投影与源电极在基底上的正投影存在重叠，以减少触控线对光线的遮挡，增加透光区域。
图2为本发明实施例阵列基板的结构示意图。本发明实施例阵列基板的主体结构包括用于传输显示信号的第一电极和第二电极，以及用于传输触控信号的触控线，其中，第一电极和触控线分别设置在不同层中，且第一电极在基底上的正投影与触控线在基底上的正投影存在重叠。如图2所示，作为源电极的第一电极17设置在基底10上，而触控线19设置在第一电极17之上的其它层中，与第一电极17不同层，但触控线19与第一电极17两者在基底上的正投影存在重叠关系。
在一个实施例中，作为漏电极的第二电极18与触控线19同层设置，可以通过一次构图工艺形成，阵列基板还包括缓冲层12、有源层13、栅绝缘层14、栅电极15和层间绝缘层16，有源层13所在层位于第一电极17所在层与第二电极18所在层之间，并分别与第一电极17和第二电极18连接。在另一个实施例中，第一电极17与第二电极18同层设置，可以通过一次构图工艺形成。
在一个实施例中，触控线19在基底上的正投影可以位于第一电极17在基底上的正投影之内。在另一个实施例中，第一电极17在基底上的正投影可以位于触控线19在基底上的正投影之内。
本发明实施例提供了一种阵列基板，通过将第一电极和触控线分设在不同层中且在基底上的正投影存在重叠，减小了不透光的布线面积，增加了透光区域，最大限度地提高了开口率，进而提升了亮度。
下面通过具体实施例详细说明本发明实施例的技术方案。
第一实施例
本实施例以双栅结构的LTPS薄膜晶体管阵列基板来说明本发明实施例的技术方案。图3～22为本发明第一实施例制备阵列基板的示意图。其中，本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是现有成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。
(1)在基底上形成第一电极和遮光层图案。形成遮光层和第一电极图案包括：在基底10上沉积第一金属薄膜，在第一金属薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在第一电极和遮光层图案位置形成未曝光区域，保留有光刻胶，在其它位置形成完全曝光区域，光刻胶被去除，对完全曝光区域的第一金属薄膜进行刻蚀并剥离剩余的光刻胶，形成遮光层11和第一电极17图案，如图3和图4所示。第一电极17为源电极。其中，基底可以采用玻璃基底或石英基底，第一金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种，或复合层结构，如Ti/Al/Ti或Mo/Al/Mo。
(2)在形成有遮光层和第一电极图案的基底上，形成带有第一过孔的缓冲图案层。形成带有第一过孔的缓冲层图案包括：在形成有遮光层11和第一电极17图案的基底上，沉积一缓冲薄膜，在缓冲薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在第一过孔位置形成完全曝光区域，光刻胶被去除，在其它位置形成未曝光区域，保留有光刻胶，对完全曝光区域的缓冲薄膜进行刻蚀并剥离剩余的光刻胶，形成带有第一过孔a的缓冲层12图案，第一过孔a位于第一电极17所在位置，孔内的缓冲薄膜被去掉，暴露出第一电极17的表面，如图5和图6所示。其中，缓冲层可以采用氮化硅SiNx、氧化硅SiOx或氮氧化硅Si(ON)x，可以为单层、双层或者多层结构，缓冲层可以防止基底中的金属离子扩散至有源层，防止对阈值电压和漏电流等特性产生影响，合适的缓冲层可以改善多晶硅层背面界面的质量，防止在多晶硅层背面界面出产生漏电流，进一步还可以降低热传导，减缓被激光加热的硅的冷却速率。
(3)在形成有前述图案的基底上，形成LTPS有源层图案。形成LTPS有源层图案包括：在形成有前述图案的基底上，沉积非晶硅薄膜，采用激光镭射的方法对非晶硅薄膜进行处理，使非晶硅薄膜结晶成多晶硅薄膜，随后在多晶硅薄膜上涂覆一层光刻胶，采用单色调掩膜版对光刻胶进行曝光并显影，在LTPS有源层图案位置形成未曝光区域，保留有光刻胶，在其它位置形成完全曝光区域，光刻胶被去除，对完全曝光区域的多晶硅薄膜进行刻蚀并剥离剩余的光刻胶，形成LTPS有源层13图案，如图7和图8所示。本实施例中，LTPS有源层13为U形状，第一端设置在第一电极17上，并通过缓冲层上的第一过孔a与第一电极17连接，第二端跨设在遮光层11之上。
(4)在形成有前述图案的基底上，形成栅绝缘层和栅电极图案。形成栅绝缘层和栅电极图案包括：在形成有前述图案的基底上，依次沉积栅绝缘薄膜和第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成栅绝缘层14和栅电极15图案，栅绝缘层14覆盖LTPS有源层13，栅电极15设置在栅绝缘层14上，如图9和图10所示。由于本实施例LTPS有源层为U形状，因此LTPS有源层与栅线形成双栅结构。其中，栅绝缘薄膜可以采用氮化硅SiNx、氧化硅SiOx或氮氧化硅Si(ON)x，可以为单层、双层或者多层结构，第二金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种，或复合层结构，如Ti/Al/Ti或Mo/Al/Mo。
(5)在形成有前述图案的基底上，形成带有第二过孔的层间绝缘层图案。形成带有第二过孔的层间绝缘层图案包括：在形成有前述图案的基底上，沉积一层间绝缘薄膜，通过构图工艺对层间绝缘薄膜进行构图，形成带有第二过孔b的层间绝缘层16图案，第二过孔b位于U形LTPS有源层13的第二端，孔内的层间绝缘层16和栅绝缘层14被刻蚀掉，暴露出LTPS有源层13的表面，如图11和图12所示。层间绝缘薄膜可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合薄膜。
(6)在形成有前述图案的基底上，形成第二电极和触控线图案。形成漏电极和触控线图案包括：在形成有前述图案的基底上，沉积一第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，形成第二电极18和触控线19图案，第二电极18通过层间绝缘层16上的第二过孔b与LTPS有源层13的第二端连接，触控线19位于第一电极17之上，触控线19在基底上的正投影位于第一电极17在基底上的正投影之内，如图13和图14所示。第二电极18为漏电极。第三金属薄膜可以采用铂Pt、钌Ru、金Au、银Ag、钼Mo、铬Cr、铝Al、钽Ta、钛Ti、钨W等金属中的一种或多种，或复合层结构，如Ti/Al/Ti或Mo/Al/Mo。
(7)在形成有前述图案的基底上，形成带有第三过孔的平坦层图案。形成带有第三过孔的平坦层图案包括：在形成有前述图案的基底上，沉积一平坦薄膜，采用掩膜版对平坦薄膜进行曝光并显影，形成带有第三过孔c的平坦层20图案，第三过孔c位于触控线19所在位置，孔内的平坦薄膜被去掉，暴露出触控线19的表面，如图15和图16所示。平坦薄膜可以采用有机材料，如亚克力等。
(8)在形成有前述图案的基底上，形成触控电极图案。形成触控电极图案包括：在形成有前述图案的基底上，沉积一第一透明薄膜，通过构图工艺对第一透明薄膜进行构图，形成触控电极21图案，触控电极21通过平坦层20上开设的第三过孔c与触控线19连接，如图17和图18所示。第一透明薄膜可以采用氧化铟锡ITO或氧化铟锌IZO。
(9)在形成有前述图案的基底上，形成带有第四过孔的钝化层图案。形成带有第四过孔的钝化层图案包括：在形成有前述图案的基底上，沉积一钝化薄膜，通过构图工艺对钝化薄膜进行构图，形成带有第四过孔d的钝化层22图案，第四过孔d位于第二电极18所在位置，孔内的钝化层22和平坦层20被刻蚀掉，暴露出第二电极18的表面，如图19和图20所示。钝化薄膜可以采用氮化硅SiNx、氧化硅SiOx或SiNx/SiOx的复合薄膜。
(10)在形成有前述图案的基底上，形成像素电极图案。形成像素电极图案包括：在形成有前述图案的基底上，沉积一第二透明薄膜，通过构图工艺对第二透明薄膜进行构图，形成像素电极23图案，像素电极23通过钝化层22上开设的第四过孔d与第二电极18连接，如图21和图22所示。第二透明薄膜可以采用氧化铟锡ITO或氧化铟锌IZO。
通过图3～图22所示的制备阵列基板过程可以看出，与源电极和触控线并行设置的现有结构相比，本实施例通过将源电极和触控线分设在不同层中，且第一电极和触控线在基底上的投影存在重叠，减小或取消了触控线在显示区域的遮挡，减小了不透光的布线面积，增加了透光区域，最大限度地提高了开口率，进而提升了亮度。同时，本发明实施例利用源电极作为遮光结构，减少了遮光层的面积，不仅进一步增加了透光区域，而且有效避免了制备中对位精度等因素造成的显示不良，提高了良品率。
本实施例中，第一电极和触控线在基底上的正投影存在重叠是指，第一电极设置在一结构层中，而触控线设置在另一结构层中，触控线在基底上的正投影与第一电极在基底上的正投影有重合。触控线在基底上的正投影位于第一电极在基底上的正投影之内是指，触控线在基底上正投影的宽度等于或小于第一电极在基底上正投影的宽度。第一电极在基底上的正投影位于触控线在基底上的正投影之内是指，第一电极在基底上正投影的宽度等于或小于触控线在基底上正投影的宽度。实际实施时，触控线的宽度、形状以及触控线与触控电极连接的过孔位置等可以根据实际需要进行设计，触控线还可以用于传输触控信号和公共电压信号，本发明不做具体限定。
基于前述阵列基板制备过程，如图21和图22所示，本实施例阵列基板包括：
基底10，
遮光层11和第一电极17，设置在基底10上；
缓冲层12，覆盖遮光层11和第一电极17，其上开设有用于使第一电极17与LTPS有源层13连接的第一过孔；
U形的LTPS有源层13，设置在缓冲层12上，其第一端通过第一过孔与第一电极17连接；
栅绝缘层14，覆盖LTPS有源层13；
栅电极15，设置在栅绝缘层14上；
层间绝缘层16，覆盖栅电极15，其上开设有用于使第二电极18与LTPS有源层13连接的第二过孔，第二过孔贯穿层间绝缘层16和栅绝缘层14；
第二电极18和触控线19，设置在层间绝缘层16上，第二电极18通过第二过孔与LTPS有源层13的第二端连接；
平坦层20，覆盖第二电极18和触控线19，其上开设有用于使触控线19与触控电极21连接的第三过孔；
触控电极21，设置在平坦层20上，通过第三过孔与触控线19连接；
钝化层22，覆盖触控电极21，其上开设有用于使第二电极18与像素电极23连接的第四过孔，第四过孔贯穿钝化层22和平坦层20；
像素电极23，设置在钝化层22上，通过第四过孔与第二电极18连接。
本实施例中，第一电极作为源电极，第二电极作为漏电极，源电极与数据线为一体结构，栅电极与栅线为一体结构。
第二实施例
图23为本发明阵列基板第二实施例的结构示意图。本实施例是前述第一实施例的一种扩展，将触控电极设置在像素电极的上方。如图23所示，本实施例阵列基板包括：基底10、遮光层11、第一电极17、缓冲层12、U形的LTPS有源层13、栅绝缘层14、栅电极15、层间绝缘层16、第二电极18和触控线19的结构与前述第一实施例相同，所不同的是，钝化层22覆盖第二电极18和触控线19，其上开设有用于使第二电极18与像素电极23连接的第四过孔，像素电极23设置在钝化层22上，通过第四过孔与第二电极18连接，平坦层20覆盖像素电极23，其上开设有用于触控线19与触控电极21连接的第三过孔，触控电极21设置在平坦层20上，通过第三过孔与触控线19连接。
与前述第一实施例相同，本实施例中通过将第一电极和触控线分设在不同层中，且触控线在基底上的正投影位于源电极在基底上的正投影之内，提高了开口率。
第三实施例
虽然前述实施例是基于双栅结构的LTPS薄膜晶体管阵列基板，但基于前述实施例的技术构思，本发明也适用于单栅结构。例如，可以将前述实施例中U形的LTPS有源层修改为L形，L形有源层的竖直端设置在源电极(数据线)上，与栅电极(栅线)形成交叉，而水平端平行于栅线，与栅线无交叉，形成单栅结构的LTPS薄膜晶体管阵列基板。此方案中，源电极可以起到遮挡作用，因此可以不设置遮光层。
此外，本发明实施例也适用于其它结构的阵列基板。前述实施例中的LTPS有源层可以替换为金属氧化物材料，形成Oxide薄膜晶体管阵列基板。金属氧化物材料可以是铟镓锌氧化物IGZO或铟锡锌氧化物ITZO。
第四实施例
在前述第一～第三实施例技术方案基础上，本方面还提供了一种阵列基板的制备方法。本实施例阵列基板的制备方法包括：
在基底上分别形成用于传输显示信号的第一电极和第二电极，以及用于传输触控信号的触控线，所述第一电极和触控线分别在不同层中形成且在基底上的正投影存在重叠。
其中，所述触控线在基底上的正投影位于所述第一电极在基底上的正投影内，或者所述第一电极在基底上的正投影位于所述触控线在基底上的正投影之内。
在一个实施例中，所述第二电极和触控线同层设置且通过一次构图工艺形成。在另一个实施例中，所述第二电极和第一电极同层设置且通过一次构图工艺形成。
在一个实施例中，阵列基板的制备方法具体包括：
S11、在基底上形成第一电极；
S12、形成覆盖所述第一电极且具有第一过孔的缓冲层，所述第一过孔用于使第一电极与LTPS有源层连接；
S13、在所述缓冲层上形成LTPS有源层，所述LTPS有源层通过所述第一过孔与所述第一电极连接；
S14、形成覆盖所述LTPS有源层的栅绝缘层，在所述栅绝缘层上形成栅电极；
S15、形成覆盖所述栅电极且具有第二过孔的层间绝缘层，所述第二过孔用于使所述LTPS有源层与所述第二电极连接；
S16、在所述层间绝缘层上形成第二电极和触控线，所述第二电极通过所述第二过孔与所述LTPS有源层连接；
S17、形成覆盖所述第二电极和触控线且具有第三过孔的平坦层，所述第三过孔用于使触控线与触控电极连接；
S18、在所述平坦层上形成触控电极，所述触控电极通过所述第三过孔与所述触控线连接；
S19、形成覆盖所述触控电极的钝化层，并形成贯穿所述钝化层和平坦层的第四过孔；
S110、在所述钝化层上形成像素电极，所述像素电极通过所述第四过孔与所述第二电极连接。
其中，形成所述第一电极时，还同时形成有遮光层。
在另一个实施例中，阵列基板的制备方法具体包括：
S21～S26、同前述S11～S16；
S27、形成覆盖所述第二电极和触控线且具有第四过孔的钝化层，所述第四过孔用于使第二电极与像素电极连接；
S28、在所述钝化层上形成像素电极，所述像素电极通过所述第四过孔与所述第二电极连接；
S29、形成覆盖所述像素电极的平坦层，并形成贯穿所述平坦层和钝化层的第三过孔；
S210、在所述平坦层上形成触控电极，所述触控电极通过所述第三过孔与所述触控线连接。
在本实施例中，本实施例中，第一电极作为源电极，第二电极作为漏电极，源电极与数据线为一体结构。
第五实施例
基于前述实施例的发明构思，本发明实施例还提供了一种触控显示面板，该触控显示面板包括采用前述实施例的阵列基板。触控显示面板可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在本发明实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (11)

1.一种阵列基板，包括传输显示信号的第一电极和第二电极，传输触控信号的触控线，与所述第一电极同层设置的遮光层，以及栅电极；其特征在于，所述第一电极和触控线分别设置在不同层中且在基底上的正投影存在重叠；所述第一电极为作为遮光结构的源电极，所述源电极与数据线为一体结构，所述栅电极在基底上的正投影与所述源电极和遮光层在基底上的正投影存在重叠，所述触控线在基底上的正投影位于所述源电极和数据线在基底上的正投影之内。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二电极和触控线同层设置，或所述第二电极和第一电极同层设置。
3.根据权利要求1所述的阵列基板，其特征在于，所述触控线还用于传输公共电压信号。
4.根据权利要求1～3任一所述的阵列基板，其特征在于，还包括缓冲层、有源层、栅绝缘层、栅电极和层间绝缘层中的至少一种；
所述第一电极设置在基底上，所述缓冲层覆盖所述第一电极，所述有源层设置在所述缓冲层上，通过所述缓冲层上开设的过孔与所述第一电极连接，所述栅绝缘层覆盖所述有源层，所述栅电极设置在所述栅绝缘层上，所述层间绝缘层覆盖所述栅电极，所述第二电极和触控线设置在所述层间绝缘层上，且所述第二电极通过所述层间绝缘层上开设的过孔与所述有源层连接。
5.根据权利要求1～3任一所述的阵列基板，其特征在于，还包括平坦层、触控电极、钝化层和像素电极中的至少一种；
所述第二电极和触控线上覆盖所述平坦层，所述触控电极设置在所述平坦层上，通过所述平坦层上开设的过孔与所述触控线连接，所述钝化层覆盖所述触控电极，所述像素电极设置在所述钝化层上，并通过贯穿所述钝化层和平坦层的过孔与所述第二电极连接；
或者，
所述第二电极和触控线上覆盖所述钝化层，所述像素电极设置在所述钝化层上，通过所述钝化层上开设的过孔与所述第二电极连接，所述平坦层覆盖所述像素电极，所述触控电极设置在所述平坦层上，并通过贯穿所述平坦层和钝化层过孔与所述触控线连接。
6.一种触控显示面板，其特征在于，包括如权利要求1～5任一所述的阵列基板。
7.一种阵列基板的制备方法，其特征在于，包括：
在基底上形成用于传输显示信号的第一电极和第二电极，用于传输触控信号的触控线，与所述第一电极同层设置的遮光层，以及栅电极；所述第一电极和触控线分别在不同层中形成且在基底上的投影存在重叠；所述第一电极为作为遮光结构的源电极，所述源电极与数据线为一体结构，所述栅电极在基底上的正投影与所述源电极和遮光层在基底上的正投影存在重叠，所述触控线在基底上的正投影位于所述源电极和数据线在基底上的正投影之内。
8.根据权利要求7所述的制备方法，其特征在于，所述第二电极和触控线同层设置，或所述第二电极和第一电极同层设置。
9.根据权利要求7所述的制备方法，其特征在于，所述触控线还用于传输公共电压信号。
10.根据权利要求7～9任一所述的制备方法，其特征在于，在基底上分别形成用于传输显示信号的第一电极和第二电极，以及用于传输触控信号的触控线，包括：
在基底上形成所述第一电极；
形成覆盖所述第一电极且具有第一过孔的缓冲层；
在所述缓冲层上形成有源层，所述有源层通过所述第一过孔与所述第一电极连接；
形成覆盖所述有源层的栅绝缘层，在所述栅绝缘层上形成栅电极；
形成覆盖所述栅电极且具有第二过孔的层间绝缘层；
在所述层间绝缘层上形成所述第二电极和触控线，所述第二电极通过所述第二过孔与所述有源层连接。
11.根据权利要求7～9任一所述的制备方法，其特征在于，还包括：
形成覆盖所述第二电极和触控线且具有第三过孔的平坦层，
在所述平坦层上形成触控电极，所述触控电极通过所述第三过孔与所述触控线连接，
形成覆盖所述触控电极的钝化层，并形成贯穿所述钝化层和所述平坦层的第四过孔；
在所述钝化层上形成像素电极，所述像素电极通过所述第四过孔与所述第二电极连接；
或者，
形成覆盖所述第二电极和触控线且具有第四过孔的钝化层，
在所述钝化层上形成像素电极，所述像素电极通过所述第四过孔与第二电极连接，
形成覆盖所述像素电极的平坦层，并形成贯穿所述平坦层和钝化层的第三过孔，
在所述平坦层上形成触控电极，所述触控电极通过所述第三过孔与所述触控线连接。
CN201711352621.6A 2017-12-15 2017-12-15 阵列基板及其制备方法、触控显示面板 Active CN108110010B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711352621.6A CN108110010B (zh) 2017-12-15 2017-12-15 阵列基板及其制备方法、触控显示面板
US16/631,524 US11222908B2 (en) 2017-12-15 2018-08-06 Array substrate and preparation method thereof, touch display panel
PCT/CN2018/098998 WO2019114287A1 (zh) 2017-12-15 2018-08-06 阵列基板及其制备方法、触控显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711352621.6A CN108110010B (zh) 2017-12-15 2017-12-15 阵列基板及其制备方法、触控显示面板

Publications (2)

Publication Number Publication Date
CN108110010A CN108110010A (zh) 2018-06-01
CN108110010B true CN108110010B (zh) 2021-10-01

Family

ID=62217335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711352621.6A Active CN108110010B (zh) 2017-12-15 2017-12-15 阵列基板及其制备方法、触控显示面板

Country Status (3)

Country Link
US (1) US11222908B2 (zh)
CN (1) CN108110010B (zh)
WO (1) WO2019114287A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110010B (zh) 2017-12-15 2021-10-01 京东方科技集团股份有限公司 阵列基板及其制备方法、触控显示面板
CN108761901A (zh) * 2018-04-28 2018-11-06 武汉华星光电技术有限公司 阵列基板和显示面板
CN109101136B (zh) * 2018-08-21 2021-09-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN109634467B (zh) * 2019-02-20 2022-05-20 京东方科技集团股份有限公司 一种阵列基板及其制备方法
CN110070801B (zh) * 2019-04-30 2023-04-18 武汉天马微电子有限公司 一种显示面板及显示装置
CN112083610A (zh) * 2019-06-13 2020-12-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110600426A (zh) * 2019-08-22 2019-12-20 武汉华星光电技术有限公司 阵列基板的制备方法及阵列基板
KR20210097883A (ko) 2020-01-30 2021-08-10 삼성디스플레이 주식회사 디스플레이 장치
CN113282199B (zh) * 2020-02-20 2023-05-02 上海中航光电子有限公司 触控显示面板和显示装置
CN111399693A (zh) * 2020-04-29 2020-07-10 京东方科技集团股份有限公司 触控基板、触控显示面板
CN116916700A (zh) * 2020-06-18 2023-10-20 京东方科技集团股份有限公司 显示基板和显示装置
CN113934317B (zh) * 2020-07-14 2024-07-05 华为技术有限公司 触控面板及电子设备、触控识别方法
CN111834292B (zh) * 2020-07-28 2023-10-10 合肥京东方卓印科技有限公司 一种显示基板及其制作方法、显示面板及显示装置
CN112002712B (zh) * 2020-08-24 2022-09-16 武汉天马微电子有限公司 一种显示面板、显示装置及制作方法
CN114299823B (zh) * 2020-09-22 2023-12-29 京东方科技集团股份有限公司 显示面板及其制备方法、光检测方法、显示装置
CN114253420B (zh) * 2021-12-13 2023-08-22 合肥维信诺科技有限公司 触控显示面板及触控显示装置
CN115047989A (zh) 2022-06-28 2022-09-13 上海中航光电子有限公司 触控显示面板和触控显示装置
CN117940883A (zh) * 2022-07-14 2024-04-26 京东方科技集团股份有限公司 显示基板、显示面板和显示装置
CN117311041A (zh) * 2023-10-18 2023-12-29 京东方科技集团股份有限公司 一种显示面板及其制造方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130015126A (ko) * 2011-08-02 2013-02-13 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
CN103364983A (zh) * 2012-03-29 2013-10-23 乐金显示有限公司 液晶显示装置及其制造方法
CN104657024A (zh) * 2015-03-13 2015-05-27 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
CN105739203A (zh) * 2014-12-31 2016-07-06 乐金显示有限公司 内嵌式触摸液晶显示装置及其制造方法
CN106168865A (zh) * 2016-06-28 2016-11-30 京东方科技集团股份有限公司 内嵌式触摸屏及其制作方法、显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491143B1 (ko) 2001-12-26 2005-05-24 삼성에스디아이 주식회사 블랙매트릭스를 구비한 평판표시장치 및 그 제조방법
KR20110115573A (ko) 2009-01-06 2011-10-21 1366 테크놀로지 인코포레이티드 액체함유재료를 분배관을 사용하여 패턴형성된 표면에 분배
KR101804360B1 (ko) * 2011-03-21 2017-12-05 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2014107505A (ja) 2012-11-29 2014-06-09 Sony Corp 薄膜デバイスおよびその製造方法、並びに表示装置の製造方法
CN103383946B (zh) 2013-07-12 2016-05-25 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
KR102281109B1 (ko) 2013-12-31 2021-07-23 삼성디스플레이 주식회사 표시 장치
CN104332477B (zh) 2014-11-14 2017-05-17 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
CN104407757A (zh) 2014-12-04 2015-03-11 深圳市华星光电技术有限公司 触控显示装置
KR101678590B1 (ko) 2014-12-26 2016-11-23 엘지디스플레이 주식회사 액정표시패널 및 이를 이용한 액정표시장치
CN104777933B (zh) 2015-04-09 2018-02-06 上海天马微电子有限公司 一种阵列基板、触控显示面板及显示装置
CN104915062B (zh) 2015-06-25 2018-10-23 厦门天马微电子有限公司 一种阵列基板及触控显示装置
CN104991690B (zh) 2015-08-11 2018-05-18 京东方科技集团股份有限公司 一种触控显示面板、其制作方法、驱动方法及显示装置
TWI564644B (zh) * 2015-08-28 2017-01-01 群創光電股份有限公司 顯示裝置
KR102639302B1 (ko) 2015-10-15 2024-02-21 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 제조 방법
CN105572935B (zh) 2015-12-16 2019-01-15 上海天马微电子有限公司 一种触控显示面板和显示装置
KR102494779B1 (ko) 2015-12-22 2023-02-02 엘지디스플레이 주식회사 터치 겸용 액정 표시 장치
CN105487719B (zh) 2016-01-29 2019-01-18 上海天马微电子有限公司 集成触控显示面板和包含其的集成触控显示装置
CN106226961B (zh) 2016-09-29 2019-09-13 深圳市华星光电技术有限公司 一种coa阵列基板及显示装置
KR102649110B1 (ko) 2016-11-29 2024-03-18 엘지디스플레이 주식회사 터치표시장치용 어레이기판 및 그 제조방법
CN106909249B (zh) 2017-02-24 2020-06-09 厦门天马微电子有限公司 触控显示基板和触控显示装置
CN107340929A (zh) 2017-08-18 2017-11-10 武汉天马微电子有限公司 压力触控显示面板和压力触控显示装置
CN108110010B (zh) * 2017-12-15 2021-10-01 京东方科技集团股份有限公司 阵列基板及其制备方法、触控显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130015126A (ko) * 2011-08-02 2013-02-13 엘지디스플레이 주식회사 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
CN103364983A (zh) * 2012-03-29 2013-10-23 乐金显示有限公司 液晶显示装置及其制造方法
CN105739203A (zh) * 2014-12-31 2016-07-06 乐金显示有限公司 内嵌式触摸液晶显示装置及其制造方法
CN104657024A (zh) * 2015-03-13 2015-05-27 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
CN106168865A (zh) * 2016-06-28 2016-11-30 京东方科技集团股份有限公司 内嵌式触摸屏及其制作方法、显示装置

Also Published As

Publication number Publication date
WO2019114287A1 (zh) 2019-06-20
US11222908B2 (en) 2022-01-11
CN108110010A (zh) 2018-06-01
US20200185416A1 (en) 2020-06-11

Similar Documents

Publication Publication Date Title
CN108110010B (zh) 阵列基板及其制备方法、触控显示面板
US7553711B2 (en) Method for fabricating a thin film transistor for use with a flat panel display device
US9165953B2 (en) Flat panel display device with oxide thin film transistors and method for fabricating the same
CN106960881B (zh) 薄膜晶体管及其制备方法
US11189641B2 (en) Method for manufacturing array substrate, array substrate and display apparatus
US11237662B2 (en) Touch display substrate with switching device disposed between adjacent electrode blocks, method for manufacturing the same, driving method thereof, and display device thereof
WO2016065797A1 (zh) 一种coa基板及其制作方法和显示装置
US20160027820A1 (en) Array substrate and manufacturing method thereof, display device
CN107221501B (zh) 垂直型薄膜晶体管及其制备方法
US7799619B2 (en) Thin film transistor array substrate and fabricating method thereof
US20200174300A1 (en) Display panel, method for manufacturing same, and display device
US8193534B2 (en) Array substrate of thin film transistor liquid crystal display and method of manufacturing the same
JP2001356372A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US10209595B2 (en) Array substrate and manufacturing method therefor, and display panel
KR20100100693A (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법
US7638375B2 (en) Method of manufacturing thin film transistor substrate
US20150214320A1 (en) Thin-film transistor (tft), manufacturing method thereof, array substrate, display device and barrier layer
US20150372016A1 (en) Array substrate and display device
TW201418855A (zh) 顯示面板之陣列基板及其製作方法
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
TW201814470A (zh) 內嵌式觸控液晶顯示裝置及其製作方法
US20140145200A1 (en) Array substrate, fabrication method thereof and display device
CN109473448A (zh) 阵列基板及其制备方法、液晶显示面板、显示装置
WO2019184416A1 (zh) 阵列基板及其制造方法、显示装置
US20100006844A1 (en) Thin-film transistor array panel and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant