CN105789115A - 过孔的制作方法、阵列基板及其制作方法、显示装置 - Google Patents

过孔的制作方法、阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN105789115A
CN105789115A CN201610266177.5A CN201610266177A CN105789115A CN 105789115 A CN105789115 A CN 105789115A CN 201610266177 A CN201610266177 A CN 201610266177A CN 105789115 A CN105789115 A CN 105789115A
Authority
CN
China
Prior art keywords
photoresist layer
mask plate
tft
etching structure
top etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610266177.5A
Other languages
English (en)
Inventor
袁志东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610266177.5A priority Critical patent/CN105789115A/zh
Publication of CN105789115A publication Critical patent/CN105789115A/zh
Priority to PCT/CN2017/077646 priority patent/WO2017185921A1/zh
Priority to US15/569,759 priority patent/US10204802B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/47—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/475—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Abstract

本发明公开了一种过孔的制作方法、阵列基板及其制作方法、显示装置，该过孔的制作方法包括：采用第一掩膜版通过构图工艺在衬底基板上同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形；采用第二掩膜版通过构图工艺在形成的第二过孔的上部刻蚀结构图形对应的区域形成第二过孔的图形。该制作方法可以减少所有过孔形成的刻蚀时间，提高生产效率，且可以降低ESD发生的概率，提高良率。

Description

过孔的制作方法、阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤指一种过孔的制作方法、阵列基板及其制作方法、显示装置。
背景技术
目前，随着显示技术的迅速发展，显示面板越来越受到消费者的青睐。在显示面板生产领域，过孔占有非常重要的作用，用于实现一些功能膜层之间的连接。而在形成多个过孔图形的构图工艺中会受到刻蚀实际时间过长，易发生静电放电(Electro-StaticDischarge，ESD)现象，以及在刻蚀过程中造成裸露的膜层表面损伤等影响。
以形成深度不一的两个过孔图形为例，对相应的膜层进行刻蚀时，由于两个过孔的深度不同，形成的两个过孔图形的刻蚀实际时间肯定不一样，深一些的过孔图形的刻蚀实际时间t2显然要大于形成浅一些过孔图形的刻蚀实际时间t1，那么在通过一次构图工艺同时形成两个过孔图形的过程中，必然存在某些膜层会有一段时间裸露在刻蚀气氛中，一直受到刻蚀的影响，造成裸露的膜层表面损伤；在通过两次构图工艺分别形成两个过孔图形的过程中，刻蚀实际时间会过长，增加了ESD发生的概率，也同样会造成裸露的膜层表面损伤。
发明内容
有鉴于此，本发明实施例提供一种过孔的制作方法、阵列基板及其制作方法、显示装置，可以减少所有过孔形成的刻蚀时间，提高生产效率，且降低ESD发生的概率，提高良率。
因此，本发明实施例提供了一种过孔的制作方法，包括：
采用第一掩膜版通过构图工艺在衬底基板上同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形；
采用第二掩膜版通过构图工艺在形成的所述第二过孔的上部刻蚀结构图形对应的区域形成第二过孔的图形。
在一种可能的实现方式中，在本发明实施例提供的上述过孔的制作方法中，所述第二过孔的深度大于所述第一过孔的深度。
在一种可能的实现方式中，在本发明实施例提供的上述过孔的制作方法中，采用第一掩膜版通过构图工艺在衬底基板上同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形，具体包括：
在衬底基板上依次形成待形成过孔的薄膜层和第一光刻胶层；
采用第一掩膜版对所述第一光刻胶层进行曝光、显影；
以所述显影后的第一光刻胶层为掩膜，对所述待形成过孔的薄膜层进行干法刻蚀工艺同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形；
对所述显影后的第一光刻胶层进行剥离。
在一种可能的实现方式中，在本发明实施例提供的上述过孔的制作方法中，所述第一掩膜版具有与所述第一过孔图形所在位置相对应的第一透光区域，以及与所述和第二过孔图形所在位置相对应的第二透光区域。
在一种可能的实现方式中，在本发明实施例提供的上述过孔的制作方法中，采用第二掩膜版通过构图工艺在形成的所述第二过孔的上部刻蚀结构图形对应的区域形成第二过孔的图形，具体包括：
在形成有所述第二过孔的上部刻蚀结构图形的衬底基板上形成第二光刻胶层；
采用第二掩膜版对所述第二光刻胶层进行曝光、显影；
以所述显影后的第二光刻胶层为掩膜，对形成的所述第二过孔的上部刻蚀结构图形对应的区域进行干法刻蚀工艺，形成第二过孔的图形；
对所述显影后的第二光刻胶层进行剥离。
在一种可能的实现方式中，在本发明实施例提供的上述过孔的制作方法中，所述第二掩膜版具有与所述第二过孔图形所在位置相对应的第三透光区域。
本发明实施例还提供了一种阵列基板的制作方法，所述阵列基板包括开关TFT和驱动TFT，包括：
在衬底基板上依次同时形成所述开关TFT和驱动TFT的栅极、栅极绝缘层和氧化物半导体层的图形；
在形成有所述开关TFT和驱动TFT的氧化物半导体层图形的衬底基板上形成刻蚀阻挡层薄膜；
采用第三掩膜版对所述刻蚀阻挡层薄膜进行构图工艺，同时形成第三过孔、第四过孔的上部刻蚀结构和第五过孔的图形；所述第三过孔用于将所述开关TFT的氧化物半导体层分别连接待形成的开关TFT的源极和漏极；所述第四过孔用于将所述驱动TFT的栅极连接待形成的开关TFT的漏极；所述第五过孔用于将所述驱动TFT的氧化物半导体层分别连接待形成的驱动TFT的源极和漏极；
采用第四掩膜版对形成的所述第四过孔的上部刻蚀结构图形对应的区域进行构图工艺，形成所述第四过孔的图形。
在一种可能的实现方式中，本发明实施例提供的上述阵列基板的制作方法中，所述第四过孔的深度均大于所述第三过孔和第五过孔的深度。
在一种可能的实现方式中，本发明实施例提供的上述阵列基板的制作方法中，采用第三掩膜版对所述刻蚀阻挡层薄膜进行构图工艺，同时形成第三过孔、第四过孔的上部刻蚀结构和第五过孔的图形，具体包括：
在所述刻蚀阻挡层薄膜上形成第三光刻胶层；
采用第三掩膜版对所述第三光刻胶层进行曝光、显影；
以所述显影后的第三光刻胶层为掩膜，对所述刻蚀阻挡层薄膜进行干法刻蚀工艺同时形成第三过孔图形，以及所述第四过孔的上部刻蚀结构和第五过孔的图形，以露出所述开关TFT和驱动TFT的氧化物半导体层；
对所述显影后的第三光刻胶层进行剥离。
在一种可能的实现方式中，本发明实施例提供的上述阵列基板的制作方法中，所述第三掩膜版具有与所述第三过孔图形所在位置相对应的第四透光区域、与所述第四过孔图形所在位置相对应的第五透光区域，以及与所述第五过孔图形所在位置相对应的第六透光区域。
在一种可能的实现方式中，本发明实施例提供的上述阵列基板的制作方法中，采用第四掩膜版对形成的所述第四过孔的上部刻蚀结构图形对应的区域进行构图工艺，形成所述第四过孔的图形，具体包括：
在形成有所述第四过孔的上部刻蚀结构图形的衬底基板上形成第四光刻胶层；
采用第四掩膜版对所述第四光刻胶层进行曝光、显影；
以所述显影后的第四光刻胶层为掩膜，对形成的所述第四过孔的上部刻蚀结构图形对应的区域进行干法刻蚀工艺，形成第四过孔的图形，以露出所述驱动TFT的栅极；
对所述显影后的第四光刻胶层进行剥离。
在一种可能的实现方式中，本发明实施例提供的上述阵列基板的制作方法中，所述第四掩膜版具有与所述第四过孔图形所在位置相对应的第七透光区域。
在一种可能的实现方式中，本发明实施例提供的上述阵列基板的制作方法中，还包括：
在形成有第三过孔、第四过孔和第五过孔图形的衬底基板上同时形成所述开关TFT和驱动TFT的源极和漏极的图形，以及与所述开关TFT和驱动TFT的栅极、源极和漏极连接的图形。
本发明实施例还提供了一种阵列基板，所述阵列基板采用上述制作方法制作。
本发明实施例还提供了一种显示装置，包括上述阵列基板。
本发明实施例的有益效果包括：
本发明实施例提供的一种过孔的制作方法、阵列基板及其制作方法、显示装置，该过孔的制作方法包括：采用第一掩膜版通过构图工艺在衬底基板上同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形；采用第二掩膜版通过构图工艺在形成的第二过孔的上部刻蚀结构图形对应的区域形成第二过孔的图形。该制作方法可以减少所有过孔形成的刻蚀时间，提高生产效率，且降低ESD发生的概率，提高良率。
附图说明
图1为本发明实施例提供的过孔的制作方法流程图之一；
图2为本发明实施例提供的过孔的制作方法流程图之二；
图3a至图3f分别为本发明实施例提供的过孔的制作方法在各步骤执行后的结构示意图；
图4为本发明实施例提供的阵列基板的制作方法流程图之一；
图5为本发明实施例提供的阵列基板的制作方法流程图之二；
图6a至图6h分别为本发明实施例提供的阵列基板的制作方法在各步骤执行后的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的过孔的制作方法、阵列基板及其制作方法、显示装置的具体实施方式进行详细地说明。
其中，附图中各膜层的厚度和形状不反映过孔和阵列基板的真实比例，目的只是示意说明本发明内容。
本发明实施例提供了一种过孔的制作方法，如图1所示，包括：
S101、采用第一掩膜版通过构图工艺在衬底基板上同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形；
S102、采用第二掩膜版通过构图工艺在形成的第二过孔的上部刻蚀结构图形对应的区域形成第二过孔的图形。
在本发明实施例提供的上述过孔的制作方法中，包括：首先采用第一掩膜版在衬底基板上同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形；然后采用第二掩膜版在形成的第二过孔的上部刻蚀结构图形对应的区域形成第二过孔的图形。该制作方法可以减少所有过孔形成的刻蚀时间，提高生产效率，且降低ESD发生的概率，提高良率。
需要说明的是，本发明实施例提供的上述过孔的制作方法，可以适用于基板上需形成深浅不一的过孔图形的工艺中，例如在阵列基板上形成驱动TFT和开关TFT的工艺中，当然，也可以是其他工艺。对于上述过孔的制作方法适用于何种工艺，可以根据实际情况而定，在此不做限定。
在具体实施时，在本发明实施例提供的上述过孔的制作方法中，由于先形成第二过孔的上部刻蚀结构和第一过孔的图形，再形成第二过孔的图形，可见，第一过孔和第二过孔的深度是不同的，此时第二过孔的深度应大于第一过孔的深度。
在具体实施时，在本发明实施例提供的上述过孔的制作方法中，步骤S101采用第一掩膜版通过构图工艺在衬底基板上同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形，如图2所示，具体可以采用如下方式实现：
S201、在衬底基板上依次形成待形成过孔的薄膜层和第一光刻胶层；
S202、采用第一掩膜版对第一光刻胶层进行曝光、显影；
S203、以显影后的第一光刻胶层为掩膜，对待形成过孔的薄膜层进行干法刻蚀工艺同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形；
S204、对显影后的第一光刻胶层进行剥离。
需要说明的是，在具体实施时，当形成第一过孔图形的时刻停止干法刻蚀工艺，此时第二过孔并未完全刻透，形成了第二过孔的上部刻蚀结构图形；形成的第二过孔的上部刻蚀结构图形的线宽(CD)可以略微减小，这样可以改善刻蚀轮廓(Profile)角度。
在具体实施时，在本发明实施例提供的上述过孔的制作方法中，上述第一掩膜版可以具有与第一过孔图形所在位置相对应的第一透光区域，以及与第二过孔图形所在位置相对应的第二透光区域。
在具体实施时，在本发明实施例提供的上述过孔的制作方法中，步骤S102采用第二掩膜版通过构图工艺在形成的第二过孔的上部刻蚀结构图形对应的区域形成第二过孔的图形，如图2所示，具体可以采用如下方式：
S205、在形成有第二过孔的上部刻蚀结构图形的衬底基板上形成第二光刻胶层；
S206、采用第二掩膜版对第二光刻胶层进行曝光、显影；
S207、以显影后的第二光刻胶层为掩膜，对形成的第二过孔的上部刻蚀结构图形对应的区域进行干法刻蚀工艺，形成第二过孔的图形；
S208、对显影后的第二光刻胶层进行剥离。
在具体实施时，在本发明实施例提供的上述过孔的制作方法中，上述第二掩膜版具有与第二过孔图形所在位置相对应的第三透光区域。
下面以一个具体的实例详细的说明本发明实施例提供的过孔的制作方法，制作过孔的具体步骤如下：
步骤一、在衬底基板上依次形成待形成过孔的薄膜层和第一光刻胶层；
在具体实施时，如图3a所示，在衬底基板1上形成待形成过孔的薄膜层2，在薄膜层2上涂覆一层第一光刻胶层3；
步骤二、采用第一掩膜版对第一光刻胶层进行曝光、显影；
在具体实施时，如图3b所示，第一掩膜版中的各透光区域分别与第一过孔和第二过孔图形所在位置相对应；采用这种第一掩膜版对第一光刻胶层3进行曝光、显影，在第一光刻胶层3中与待形成过孔的薄膜层2的待去除区域对应的区域(即需要曝光的区域)形成光刻胶完全去除区域；
步骤三、以显影后的第一光刻胶层为掩膜，对待形成过孔的薄膜层进行干法刻蚀工艺同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形，并对显影后的第一光刻胶层进行剥离；
在具体实施时，如图3c所示，以显影后的第一光刻胶层3为掩膜，对待形成过孔的薄膜层2进行干法刻蚀工艺，同时形成第一过孔A的图形和第二过孔的上部刻蚀结构B1的图形，并对显影后的第一光刻胶层3进行剥离；需要说明的是，第一过孔A的图形和第二过孔的上部刻蚀结构B1的图形的高度可以是相同的，即当形成第一过孔A图形的时刻停止干法刻蚀工艺，此时第二过孔并未完全刻透，形成了第二过孔的上部刻蚀结构B1图形；
步骤四、在形成有第二过孔的上部刻蚀结构图形的衬底基板上形成第二光刻胶层；
在具体实施时，如图3d所示，在形成有第二过孔的上部刻蚀结构B1图形的衬底基板1上形成第二光刻胶层4；
步骤五、采用第二掩膜版对第二光刻胶层进行曝光、显影；
在具体实施时，如图3e所示，第二掩膜版具有与第二过孔图形所在位置相对应的透光区域；采用这种第二掩膜版对第二光刻胶层4进行曝光、显影；
步骤六、以显影后的第二光刻胶层为掩膜，对形成的第二过孔的上部刻蚀结构图形对应的区域进行干法刻蚀工艺，形成第二过孔的图形，并对显影后的第二光刻胶层进行剥离；
在具体实施时，如图3f所示，以显影后的第二光刻胶层4为掩膜，对形成的第二过孔的上部刻蚀结构B1图形对应的区域进行干法刻蚀工艺，形成第二过孔B的图形，并对显影后的第二光刻胶层4进行剥离。
至此，经过上述具体实例提供的上述步骤一至步骤六制作出了本发明实施例提供的上述过孔。
基于同一发明构思，本发明实施例还提供了一种阵列基板的制作方法，阵列基板包括开关TFT和驱动TFT，如图4所示，包括：
S401、在衬底基板上依次同时形成开关TFT和驱动TFT的栅极、栅极绝缘层和氧化物半导体层的图形；
S402、在形成有开关TFT和驱动TFT的氧化物半导体层图形的衬底基板上形成刻蚀阻挡层薄膜；
S403、采用第三掩膜版对刻蚀阻挡层薄膜进行构图工艺，同时形成第三过孔、第四过孔的上部刻蚀结构和第五过孔的图形；第三过孔用于将开关TFT的氧化物半导体层分别连接待形成的开关TFT的源极和漏极；第四过孔用于将驱动TFT的栅极连接待形成的开关TFT的漏极；第五过孔用于将驱动TFT的氧化物半导体层分别连接待形成的驱动TFT的源极和漏极；
S404、采用第四掩膜版对形成的第四过孔的上部刻蚀结构图形对应的区域进行构图工艺，形成第四过孔的图形。
在本发明实施例提供的上述阵列基板的制作方法中，包括：首先在衬底基板上依次同时形成开关TFT和驱动TFT的栅极、栅极绝缘层和氧化物半导体层的图形；然后在形成有开关TFT和驱动TFT的氧化物半导体层图形的衬底基板上形成刻蚀阻挡层薄膜；之后采用第三掩膜版对刻蚀阻挡层薄膜进行构图工艺，同时形成第三过孔、第四过孔的上部刻蚀结构和第五过孔的图形；其中第三过孔用于将开关TFT的氧化物半导体层分别连接待形成的开关TFT的源极和漏极；第四过孔用于将驱动TFT的栅极连接待形成的开关TFT的漏极；第五过孔用于将驱动TFT的氧化物半导体层分别连接待形成的驱动TFT的源极和漏极；最后采用第四掩膜版对形成的第四过孔的上部刻蚀结构图形对应的区域进行构图工艺，形成第四过孔的图形。该制作方法减少了所有通孔形成的刻蚀时间，提高生产效率，不仅可以降低ESD发生的概率，还可以降低栅极氧化概率，同时也降低氧化物半导体层表面损伤的概率，提高良率。
在具体实施时，在本发明实施例提供的上述过孔的制作方法中，由于先形成第三过孔、第四过孔的上部刻蚀结构和第五过孔的图形，再形成第四过孔的图形，可见，第三过孔、第四过孔和第五过孔的深度是不同的，此时第四过孔的深度应均大于第三过孔和第五过孔的深度。
在具体实施时，在本发明实施例提供的上述阵列基板的制作方法中，步骤S403采用第三掩膜版对刻蚀阻挡层薄膜进行构图工艺，同时形成第三过孔、第四过孔的上部刻蚀结构和第五过孔的图形，如图5所示，具体可以采用如下方式实现：
S501、在刻蚀阻挡层薄膜上形成第三光刻胶层；
S502、采用第三掩膜版对第三光刻胶层进行曝光、显影；
S503、以显影后的第三光刻胶层为掩膜，对刻蚀阻挡层薄膜进行干法刻蚀工艺同时形成第三过孔图形，以及第四过孔的上部刻蚀结构和第五过孔的图形，以露出开关TFT和驱动TFT的氧化物半导体层；
S504、对显影后的第三光刻胶层进行剥离。
需要说明的是，在具体实施时，当形成第三过孔和第五过孔图形的时刻停止干法刻蚀工艺，此时第四过孔并未完全刻透，形成了第四过孔的上部刻蚀结构图形；形成的第四过孔的上部刻蚀结构图形的线宽(CD)可以略微减小，这样可以改善刻蚀轮廓(Profile)角度。
在具体实施时，在本发明实施例提供的上述阵列基板的制作方法中，第三掩膜版具有与第三过孔图形所在位置相对应的第四透光区域、与第四过孔图形所在位置相对应的第五透光区域，以及与第五过孔图形所在位置相对应的第六透光区域。
在具体实施时，在本发明实施例提供的上述阵列基板的制作方法中，步骤S404采用第四掩膜版对形成的第四过孔的上部刻蚀结构图形对应的区域进行构图工艺，形成第四过孔的图形，如图5所示，具体可以采用如下方式：
S505、在形成有第四过孔的上部刻蚀结构图形的衬底基板上形成第四光刻胶层；
S506、采用第四掩膜版对第四光刻胶层进行曝光、显影；
S507、以显影后的第四光刻胶层为掩膜，对形成的第四过孔的上部刻蚀结构图形对应的区域进行干法刻蚀工艺，形成第四过孔的图形，以露出驱动TFT的栅极；
S508、对显影后的第四光刻胶层进行剥离。
在具体实施时，在本发明实施例提供的上述阵列基板的制作方法中，第四掩膜版具有与第四过孔图形所在位置相对应的第七透光区域。
在具体实施时，在本发明实施例提供的上述阵列基板的制作方法中，还可以包括：在形成有第三过孔、第四过孔和第五过孔图形的衬底基板上同时形成开关TFT和驱动TFT的源极和漏极的图形，以及与所述开关TFT和驱动TFT的栅极、源极和漏极连接的图形。
下面以一个具体的实例详细的说明本发明实施例提供的阵列基板的制作方法，制作阵列基板的具体步骤如下：
步骤一、在衬底基板上依次同时形成开关TFT和驱动TFT的栅极、栅极绝缘层和氧化物半导体层的图形；
在具体实施时，如图6a所示，首先在衬底基板10上同时形成开关TFT和驱动TFT的栅极20的图形；然后在形成有开关TFT和驱动TFT的栅极20图形的衬底基板10上形成栅极绝缘层30的图形；之后在栅极绝缘层30图形上同时形成开关TFT和驱动TFT的氧化物半导体层40的图形；该氧化物半导体层的材料可以选择为氧化铟镓锌(IGZO)；
步骤二、在形成有开关TFT和驱动TFT的氧化物半导体层图形的衬底基板上形成刻蚀阻挡层薄膜；
在具体实施时，如图6b所示，在形成有开关TFT和驱动TFT的氧化物半导体层40图形的衬底基板10上形成刻蚀阻挡层薄膜50；
步骤三、在刻蚀阻挡层薄膜上形成第三光刻胶层；
在具体实施时，如图6c所示，在刻蚀阻挡层薄膜50上涂覆一层第三光刻胶层60；
步骤四、采用第三掩膜版对第三光刻胶层进行曝光、显影；
在具体实施时，如图6d所示，第三掩膜版中的各透光区域分别与第三过孔、第四过孔和第五过孔图形所在位置相对应；采用这种第三掩膜版对第三光刻胶层60进行曝光、显影，在第三光刻胶层60中与待形成过孔的刻蚀阻挡层薄膜50的待去除区域对应的区域(即需要曝光的区域)形成光刻胶完全去除区域；
步骤五、以显影后的第三光刻胶层为掩膜，对刻蚀阻挡层薄膜进行干法刻蚀工艺同时形成第三过孔图形，以及第四过孔的上部刻蚀结构和第五过孔的图形，以露出开关TFT和驱动TFT的氧化物半导体层，并对显影后的第三光刻胶层进行剥离；
在具体实施时，如图6e所示，以显影后的第三光刻胶层60为掩膜，对刻蚀阻挡层薄膜50进行干法刻蚀工艺，同时形成第三过孔C的图形，以及第四过孔的上部刻蚀结构D1和第五过孔E的图形，以露出开关TFT和驱动TFT的氧化物半导体层，并对显影后的第三光刻胶层60进行剥离；需要说明的是，第三过孔C的图形、第四过孔的上部刻蚀结构D1的图形和第五过孔E的图形的高度可以是相同的，即当形成第三过孔C和第五过孔E图形的时刻停止干法刻蚀工艺，此时第四过孔并未完全刻透，形成了第四过孔的上部刻蚀结构D1图形；
步骤六、在形成有第四过孔的上部刻蚀结构图形的衬底基板上形成第四光刻胶层；
在具体实施时，如图6f所示，在形成有第四过孔的上部刻蚀结构D1图形的衬底基板10上形成第四光刻胶层70；
步骤七、采用第四掩膜版对第四光刻胶层进行曝光、显影；
在具体实施时，如图6g所示，第四掩膜版具有与第四过孔图形所在位置相对应的透光区域；采用这种第四掩膜版对第四光刻胶层70进行曝光、显影；
步骤八、以显影后的第四光刻胶层为掩膜，对形成的第四过孔的上部刻蚀结构图形对应的区域进行干法刻蚀工艺，形成第四过孔的图形，以露出驱动TFT的栅极，并对显影后的第四光刻胶层进行剥离；
在具体实施时，如图6h所示，以显影后的第四光刻胶层70为掩膜，对形成的第四过孔的上部刻蚀结构D1图形对应的区域进行干法刻蚀工艺，形成第四过孔D的图形，并对显影后的第四光刻胶层70进行剥离。
至此，经过上述具体实例提供的上述步骤一至步骤八制作出了本发明实施例提供的上述阵列基板。
基于同一发明构思，本发明实施例还提供了一种阵列基板，该阵列基板采用上述制作方法制作。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
本发明实施例提供的一种过孔的制作方法、阵列基板及其制作方法、显示装置，该过孔的制作方法包括：采用第一掩膜版通过构图工艺在衬底基板上同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形；采用第二掩膜版通过构图工艺在形成的第二过孔的上部刻蚀结构图形对应的区域形成第二过孔的图形。该制作方法可以减少所有过孔形成的刻蚀时间，降低ESD发生的概率，提高良率。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种过孔的制作方法，其特征在于，包括：
采用第一掩膜版通过构图工艺在衬底基板上同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形；
采用第二掩膜版通过构图工艺在形成的所述第二过孔的上部刻蚀结构图形对应的区域形成第二过孔的图形。
2.如权利要求1所述的方法，其特征在于，所述第二过孔的深度大于所述第一过孔的深度。
3.如权利要求1所述的方法，其特征在于，采用第一掩膜版通过构图工艺在衬底基板上同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形，具体包括：
在衬底基板上依次形成待形成过孔的薄膜层和第一光刻胶层；
采用第一掩膜版对所述第一光刻胶层进行曝光、显影；
以所述显影后的第一光刻胶层为掩膜，对所述待形成过孔的薄膜层进行干法刻蚀工艺同时形成第一过孔的图形和第二过孔的上部刻蚀结构的图形；
对所述显影后的第一光刻胶层进行剥离。
4.如权利要求3所述的方法，其特征在于，所述第一掩膜版具有与所述第一过孔图形所在位置相对应的第一透光区域，以及与所述第二过孔图形所在位置相对应的第二透光区域。
5.如权利要求3所述的方法，其特征在于，采用第二掩膜版通过构图工艺在形成的所述第二过孔的上部刻蚀结构图形对应的区域形成第二过孔的图形，具体包括：
在形成有所述第二过孔的上部刻蚀结构图形的衬底基板上形成第二光刻胶层；
采用第二掩膜版对所述第二光刻胶层进行曝光、显影；
以所述显影后的第二光刻胶层为掩膜，对形成的所述第二过孔的上部刻蚀结构图形对应的区域进行干法刻蚀工艺，形成第二过孔的图形；
对所述显影后的第二光刻胶层进行剥离。
6.如权利要求5所述的方法，其特征在于，所述第二掩膜版具有与所述第二过孔图形所在位置相对应的第三透光区域。
7.一种阵列基板的制作方法，所述阵列基板包括开关TFT和驱动TFT，其特征在于，包括：
在衬底基板上依次同时形成所述开关TFT和驱动TFT的栅极、栅极绝缘层和氧化物半导体层的图形；
在形成有所述开关TFT和驱动TFT的氧化物半导体层图形的衬底基板上形成刻蚀阻挡层薄膜；
采用第三掩膜版对所述刻蚀阻挡层薄膜进行构图工艺，同时形成第三过孔、第四过孔的上部刻蚀结构和第五过孔的图形；所述第三过孔用于将所述开关TFT的氧化物半导体层分别连接待形成的开关TFT的源极和漏极；所述第四过孔用于将所述驱动TFT的栅极连接待形成的开关TFT的漏极；所述第五过孔用于将所述驱动TFT的氧化物半导体层分别连接待形成的驱动TFT的源极和漏极；
采用第四掩膜版对形成的所述第四过孔的上部刻蚀结构图形对应的区域进行构图工艺，形成所述第四过孔的图形。
8.如权利要求7所述的方法，其特征在于，所述第四过孔的深度均大于所述第三过孔和第五过孔的深度。
9.如权利要求7所述的方法，其特征在于，采用第三掩膜版对所述刻蚀阻挡层薄膜进行构图工艺，同时形成第三过孔、第四过孔的上部刻蚀结构和第五过孔的图形，具体包括：
在所述刻蚀阻挡层薄膜上形成第三光刻胶层；
采用第三掩膜版对所述第三光刻胶层进行曝光、显影；
以所述显影后的第三光刻胶层为掩膜，对所述刻蚀阻挡层薄膜进行干法刻蚀工艺同时形成第三过孔图形，以及所述第四过孔的上部刻蚀结构和第五过孔的图形，以露出所述开关TFT和驱动TFT的氧化物半导体层；
对所述显影后的第三光刻胶层进行剥离。
10.如权利要求9所述的方法，其特征在于，所述第三掩膜版具有与所述第三过孔图形所在位置相对应的第四透光区域、与所述第四过孔图形所在位置相对应的第五透光区域，以及与所述第五过孔图形所在位置相对应的第六透光区域。
11.如权利要求9所述的方法，其特征在于，采用第四掩膜版对形成的所述第四过孔的上部刻蚀结构图形对应的区域进行构图工艺，形成所述第四过孔的图形，具体包括：
在形成有所述第四过孔的上部刻蚀结构图形的衬底基板上形成第四光刻胶层；
采用第四掩膜版对所述第四光刻胶层进行曝光、显影；
以所述显影后的第四光刻胶层为掩膜，对形成的所述第四过孔的上部刻蚀结构图形对应的区域进行干法刻蚀工艺，形成第四过孔的图形，以露出所述驱动TFT的栅极；
对所述显影后的第四光刻胶层进行剥离。
12.如权利要求11所述的方法，其特征在于，所述第四掩膜版具有与所述第四过孔图形所在位置相对应的第七透光区域。
13.如权利要求7所述的方法，其特征在于，还包括：
在形成有第三过孔、第四过孔和第五过孔图形的衬底基板上同时形成所述开关TFT和驱动TFT的源极和漏极的图形，以及与所述开关TFT和驱动TFT的栅极、源极和漏极连接的图形。
14.一种阵列基板，其特征在于，所述阵列基板采用如权利要求7-13任一项的制作方法制作。
15.一种显示装置，其特征在于，包括如权利要求14所述的阵列基板。
CN201610266177.5A 2016-04-26 2016-04-26 过孔的制作方法、阵列基板及其制作方法、显示装置 Pending CN105789115A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610266177.5A CN105789115A (zh) 2016-04-26 2016-04-26 过孔的制作方法、阵列基板及其制作方法、显示装置
PCT/CN2017/077646 WO2017185921A1 (zh) 2016-04-26 2017-03-22 形成过孔的方法、阵列基板及其形成方法、显示装置
US15/569,759 US10204802B2 (en) 2016-04-26 2017-03-22 Method of forming via hole, array substrate and method of forming the same and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610266177.5A CN105789115A (zh) 2016-04-26 2016-04-26 过孔的制作方法、阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN105789115A true CN105789115A (zh) 2016-07-20

Family

ID=56398603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610266177.5A Pending CN105789115A (zh) 2016-04-26 2016-04-26 过孔的制作方法、阵列基板及其制作方法、显示装置

Country Status (3)

Country Link
US (1) US10204802B2 (zh)
CN (1) CN105789115A (zh)
WO (1) WO2017185921A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170787A (zh) * 2017-06-06 2017-09-15 武汉华星光电技术有限公司 一种用于显示装置的过孔成形方法
WO2017185921A1 (zh) * 2016-04-26 2017-11-02 京东方科技集团股份有限公司 形成过孔的方法、阵列基板及其形成方法、显示装置
CN107507807A (zh) * 2017-08-25 2017-12-22 京东方科技集团股份有限公司 基板及其制备方法、显示面板
CN107622976A (zh) * 2017-09-25 2018-01-23 京东方科技集团股份有限公司 一种过孔的制备方法及显示基板的制备方法
CN111863894A (zh) * 2020-07-15 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法
CN112289191A (zh) * 2020-10-29 2021-01-29 维沃移动通信有限公司 显示屏、显示屏的制作方法及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783508A (zh) * 2004-11-30 2006-06-07 Lg.菲利浦Lcd株式会社 有机电致显示器件及其制造方法
CN101452163A (zh) * 2007-12-07 2009-06-10 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制造方法
US20110108840A1 (en) * 2009-11-10 2011-05-12 Samsung Mobile Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
CN102420175A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 设置顶部刻蚀阻挡层以增加接触孔刻蚀制程窗口的方法
CN102751241A (zh) * 2012-06-29 2012-10-24 京东方科技集团股份有限公司 一种阵列基板过孔的制作方法及阵列基板制作工艺
CN104022079A (zh) * 2014-06-19 2014-09-03 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
CN104867942A (zh) * 2015-04-29 2015-08-26 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4314190B2 (ja) 2004-12-28 2009-08-12 Ｎｅｃ液晶テクノロジー株式会社 エッチング方法及びこれを使用したコンタクトホールの形成方法
WO2013101028A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Avd hardmask for damascene patterning
CN103337507B (zh) * 2013-06-27 2017-04-26 上海华虹宏力半导体制造有限公司 图像传感器及其形成方法
CN103337475B (zh) * 2013-06-27 2016-01-27 上海华力微电子有限公司 双结构接触孔同步刻蚀工艺
CN103489786B (zh) * 2013-09-18 2015-11-25 京东方科技集团股份有限公司 一种阵列基板的制作方法
US9276050B2 (en) * 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
US10083990B2 (en) * 2014-08-29 2018-09-25 Lg Display Co., Ltd. Thin film transistor substrate and display device using the same
CN105789115A (zh) * 2016-04-26 2016-07-20 京东方科技集团股份有限公司 过孔的制作方法、阵列基板及其制作方法、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1783508A (zh) * 2004-11-30 2006-06-07 Lg.菲利浦Lcd株式会社 有机电致显示器件及其制造方法
CN101452163A (zh) * 2007-12-07 2009-06-10 北京京东方光电科技有限公司 Tft-lcd阵列基板结构及其制造方法
US20110108840A1 (en) * 2009-11-10 2011-05-12 Samsung Mobile Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
CN102420175A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 设置顶部刻蚀阻挡层以增加接触孔刻蚀制程窗口的方法
CN102751241A (zh) * 2012-06-29 2012-10-24 京东方科技集团股份有限公司 一种阵列基板过孔的制作方法及阵列基板制作工艺
CN104022079A (zh) * 2014-06-19 2014-09-03 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
CN104867942A (zh) * 2015-04-29 2015-08-26 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017185921A1 (zh) * 2016-04-26 2017-11-02 京东方科技集团股份有限公司 形成过孔的方法、阵列基板及其形成方法、显示装置
US10204802B2 (en) 2016-04-26 2019-02-12 Boe Technology Group Co., Ltd. Method of forming via hole, array substrate and method of forming the same and display device
CN107170787A (zh) * 2017-06-06 2017-09-15 武汉华星光电技术有限公司 一种用于显示装置的过孔成形方法
CN107170787B (zh) * 2017-06-06 2020-05-19 武汉华星光电技术有限公司 一种用于显示装置的过孔成形方法
CN107507807A (zh) * 2017-08-25 2017-12-22 京东方科技集团股份有限公司 基板及其制备方法、显示面板
CN107507807B (zh) * 2017-08-25 2020-01-07 京东方科技集团股份有限公司 基板及其制备方法、显示面板
CN107622976A (zh) * 2017-09-25 2018-01-23 京东方科技集团股份有限公司 一种过孔的制备方法及显示基板的制备方法
CN111863894A (zh) * 2020-07-15 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法
CN111863894B (zh) * 2020-07-15 2022-07-12 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法
CN112289191A (zh) * 2020-10-29 2021-01-29 维沃移动通信有限公司 显示屏、显示屏的制作方法及电子设备

Also Published As

Publication number Publication date
US20180233379A1 (en) 2018-08-16
WO2017185921A1 (zh) 2017-11-02
US10204802B2 (en) 2019-02-12

Similar Documents

Publication Publication Date Title
CN105789115A (zh) 过孔的制作方法、阵列基板及其制作方法、显示装置
CN102280452B (zh) 薄膜晶体管基板、其制造方法及具有该基板的平板显示器
CN104409514A (zh) 一种薄膜晶体管结构、其制作方法及相关装置
CN106847704B (zh) 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
CN103094354A (zh) 阵列基板及其制造方法、显示装置
CN106098699A (zh) 一种阵列基板、其制作方法、显示面板及其制作方法
CN105097845A (zh) 一种阵列基板、其制作方法及显示装置
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN103489874B (zh) 阵列基板及其制备方法、显示装置
CN105870169A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104157696A (zh) 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
CN103824862A (zh) 薄膜晶体管基板与显示器
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN104638016A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN105304559A (zh) 阵列基板的制造方法、阵列基板和显示装置
CN105679775B (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN105655295A (zh) 一种阵列基板、其制作方法及显示装置
CN109728002B (zh) 显示基板、显示装置和显示基板的制造方法
CN103913944A (zh) 半色调掩膜版、阵列基板及其制作方法、显示装置
CN109212920B (zh) 显示基板及其对位标记的制作方法、显示面板和显示装置
WO2017049885A1 (zh) 阵列基板的制备方法、阵列基板和显示装置
CN104979217A (zh) 阵列基板及其制作方法以及显示装置
CN104795400A (zh) 阵列基板制造方法、阵列基板和显示装置
CN106449654B (zh) 一种基板及其制备方法、显示装置
CN105161454A (zh) 一种阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160720

RJ01 Rejection of invention patent application after publication