CN105679775B - 一种阵列基板及其制作方法、显示面板和显示装置 - Google Patents

一种阵列基板及其制作方法、显示面板和显示装置 Download PDF

Info

Publication number
CN105679775B
CN105679775B CN201610252274.9A CN201610252274A CN105679775B CN 105679775 B CN105679775 B CN 105679775B CN 201610252274 A CN201610252274 A CN 201610252274A CN 105679775 B CN105679775 B CN 105679775B
Authority
CN
China
Prior art keywords
electrode
active layer
thin film
tft
contact zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610252274.9A
Other languages
English (en)
Other versions
CN105679775A (zh
Inventor
韩帅
田宏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610252274.9A priority Critical patent/CN105679775B/zh
Publication of CN105679775A publication Critical patent/CN105679775A/zh
Application granted granted Critical
Publication of CN105679775B publication Critical patent/CN105679775B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种阵列基板及其制作方法、显示面板和显示装置。该阵列基板包括：薄膜晶体管和存储电容，所述存储电容包括相对设置的第一电极和第二电极，所述第一电极采用金属材料制成，与所述薄膜晶体管的有源层同层设置。由于存储电容的其中一个电极与薄膜晶体管的有源层同层设置，因而，可以减小阵列基板的厚度，同时，该电极采用金属材料制成，不是由用于制作有源层的半导体材料经离子掺杂而制成，从而不会因离子掺杂工艺对位于半导体材料上方的栅绝缘层产生损伤，确保了栅绝缘层的介电常数，从而保证了薄膜晶体管和存储电容的性能。

Description

一种阵列基板及其制作方法、显示面板和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板和显示装置。
背景技术
有机发光二极管(OLED)阵列基板中，通常包括薄膜晶体管和存储电容。现有技术中，在形成包括薄膜晶体管和存储电容的阵列基板时，为减小阵列基板的厚度，可以在形成有源层的图形的同时，形成半导体图形，然后再对该半导体图形进行离子掺杂(Doping)，使其成为导体，作为存储电容的其中一个电极。即，存储电容的一个电极与有源层位于同一层，从而减小了阵列基板的厚度。然而，离子掺杂工艺会对位于该半导体图形上方的栅绝缘层产生损伤，从而难以确保栅绝缘层的介电常数，影响薄膜晶体管和存储电容的性能。
发明内容
有鉴于此，本发明提供一种阵列基板及其制作方法、显示面板和显示装置，在减小阵列基板厚度的同时，也不影响薄膜晶体管和存储电容的性能。
为解决上述技术问题，本发明提供一种阵列基板，包括：薄膜晶体管和存储电容，所述存储电容包括相对设置的第一电极和第二电极，所述第一电极采用金属材料制成，与所述薄膜晶体管的有源层同层设置。
优选地，所述第二电极采用金属材料制成，与所述薄膜晶体管的栅电极同层设置，或者与所述薄膜晶体管的源电极和漏电极同层设置。
优选地，所述有源层包括源电极接触区和漏电极接触区，所述源电极接触区和所述漏电极接触区均覆盖有金属图形，所述金属图形与所述第一电极采用同一金属薄膜形成。
优选地，所述有源层的源电极接触区和漏电极接触区设置有接触孔，所述金属图形填充于所述接触孔中。
本发明还提供一种阵列基板的制作方法，包括形成薄膜晶体管和存储电容的步骤，其中，所述存储电容包括相对设置的第一电极和第二电极，所述第一电极采用金属材料制成，与所述薄膜晶体管的有源层同层设置。
优选地，所述第二电极与所述薄膜晶体管的栅电极采用同一金属薄膜通过一次构图工艺形成，或者与所述薄膜晶体管的源电极和漏电极采用同一金属薄膜通过一次构图工艺形成。
优选地，所述形成薄膜晶体管和存储电容的步骤包括：
形成薄膜晶体管的有源层的图形；
在所述有源层上形成金属薄膜；
对所述金属薄膜进行构图，形成第一电极的图形和金属图形，其中，所述第一电极与所述有源层同层设置，所述金属图形覆盖所述有源层的源电极接触区和漏电极接触区。
优选地，所述形成薄膜晶体管的有源层的图形的步骤包括：
形成半导体材料薄膜；
在所述半导体材料薄膜上涂覆光刻胶；
采用一掩膜版，对所述光刻胶进行曝光并显影，形成光刻胶完全保留区域和光刻胶完全去除区域，所述光刻胶完全保留区域对应有源层所在区域，所述光刻胶完全去除区域对应所述有源层的源电极接触区和漏电极接触区以及其他区域；
对所述光刻胶完全去除区域的半导体材料进行刻蚀；
剥离所述光刻胶完全保留区域的光刻胶，露出有源层的图形，所述有源层的源电极接触区和漏电极接触区形成有接触孔。
本发明还提供一种显示面板，其特征在于，包括上述阵列基板。
本发明还提供一种显示装置，包括上述显示面板。
本发明的上述技术方案的有益效果如下：
由于存储电容的其中一个电极与薄膜晶体管的有源层同层设置，因而，可以减小阵列基板的厚度，同时，该电极采用金属材料制成，不是由用于制作有源层的半导体材料经离子掺杂而制成，从而不会因离子掺杂工艺对位于半导体材料上方的栅绝缘层产生损伤，确保了栅绝缘层的介电常数，从而保证了薄膜晶体管和存储电容的性能。
附图说明
图1为本发明实施例一的阵列基板的结构示意图。
图2-图5为本发明实施例一的阵列基板的制作方法示意图。
附图标记说明：
101衬底基板；102缓冲层；103有源层；1041第一电极；1042金属图形；105栅绝缘层；1061栅电极；1062第二电极；107绝缘层；108源电极；109漏电极；110接触孔；111过孔。
具体实施方式
本发明实施例提供一种阵列基板，包括：薄膜晶体管和存储电容，所述存储电容包括相对设置的第一电极和第二电极，所述第一电极采用金属材料制成，与所述薄膜晶体管的有源层同层设置。
由于存储电容的其中一个电极与薄膜晶体管的有源层同层设置，因而，可以减小阵列基板的厚度，同时，该电极采用金属材料制成，不是由用于制作有源层的半导体材料经离子掺杂而制成，从而不会因离子掺杂工艺对位于半导体材料上方的栅绝缘层产生损伤，确保了栅绝缘层的介电常数，从而保证了薄膜晶体管和存储电容的性能。
为进一步减小阵列基板厚度，优选地，本发明实施例的存储电容的第二电极采用金属材料制成，与所述薄膜晶体管的栅电极同层设置，或者与所述薄膜晶体管的源电极和漏电极同层设置。
当存储电容的第二电极与薄膜晶体管的栅电极同层设置时，进一步优选地，所述第二电极与所述栅电极采用同一金属薄膜通过一次构图工艺形成，以减少一个掩膜版，降低阵列基板的制作成本。
当存储电容的第二电极与薄膜晶体管的源电极和漏电极同层设置时，进一步优选地，所述第二电极与所述源电极和漏电极采用同一金属薄膜通过一次构图工艺形成，以减少一个掩膜版，降低阵列基板的制作成本。
在有些实施例中，薄膜晶体管的有源层可能会采用多晶硅(Poly-silicon)等易被氧化的半导体材料制成，在制作源电极和漏电极之前，还需要对有源层的表面进行处理，清洗掉有源层表面的氧化物，从而不影响有源层与源电极和漏电极的接触。现有技术中，当有源层为多晶硅有源层时，通常采用HF(氢氟酸)与NH4F(氟化铵)的混合溶液对多晶硅有源层进行清洗。由于增加了清洗过程，会增加阵列基板的制作时间，同时增加了制作成本。
为解决上述问题，本发明实施例中，可以在有源层的源电极接触区和漏电极接触区均覆盖一金属图形，由于金属材料不会被氧化，从而在形成源电极和漏电极之前，无需对有源层进行清洗，降低了阵列基板的制作时间，同时，降低了制作成本。优选地，所述金属图形与所述存储电容的第一电极采用同一金属薄膜形成。也就是说，所述金属图形与存储电容的第一电极通过一次构图工艺形成，从而进一步降低了阵列基板的制作成本。
本发明实施例所述的有源层的源电极接触区是指有源层的用于与源电极接触的区域，漏电极接触区有源层的用于与漏电极接触的区域。
在本发明的一实施例中，所述有源层并不进行改变，所述金属图形可以直接形成在所述有源层的源电极接触区和漏电极接触区。
在本发明的另一实施例中，可以在有源层的源电极接触区和漏电极接触区设置接触孔，所述金属图形填充于所述接触孔中，从而可不增加阵列基板的厚度。
下面将结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
请参考图1，图1为本发明实施例一的阵列基板的结构示意图，本实施例中的阵列基板包括：衬底基板101，缓冲层102，有源层103，第一电极1041，金属图形1042，栅绝缘层105，栅电极1061，第二电极1062，绝缘层107，源电极108和漏电极109。
其中，第一电极1041和第二电极1042分别为存储电容的两相对的电极，第一电极1041采用金属材料制成，并与有源层103同层设置，从而减小了阵列基板的厚度，同时，第一电极1041采用金属材料制成，不是由用于制作有源层的半导体材料经离子掺杂而制成，从而不会因离子掺杂工艺对栅绝缘层105产生损伤，确保了栅绝缘层105的介电常数，从而保证了薄膜晶体管和存储电容的性能。
此外，第二电极1042与栅电极1061同层设置，进一步减小了阵列基板的厚度。且，优选地，第二电极1042与栅电极1061通过一次构图工艺形成，以减少一个掩膜版，降低阵列基板的制作成本。
有源层103的源电极接触区和漏电极接触区设置有接触孔，且接触孔上覆盖有金属图形1042，避免有源层103的源电极接触区和漏电极接触区被氧化。优选地，金属图形1042与第一电极1041采用同一金属薄膜制成，即通过一次构图工艺形成，以减少一个掩膜版，降低阵列基板的制作成本。
所述源电极108和漏电极109通过贯穿所述绝缘层107和栅绝缘层105的过孔与所述金属图形1042接触。
上述实施例中，薄膜晶体管为顶栅型薄膜晶体管，在本发明的其他一些实施例中，薄膜晶体管也可以为底栅型薄膜晶体管。
上述实施例中的阵列基板可以为OLED阵列基板，也可以为LCD(液晶显示器)阵列基板。
本发明实施例还提供一种显示面板，包括上述任一实施例中的阵列基板。所述显示面板可以为：液晶面板、电子纸、OLED面板等。
本发明实施例还提供一种显示装置，包括上述显示面板。所述显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明实施例还提供一种阵列基板的制作方法，包括形成薄膜晶体管和存储电容的步骤，其中，所述存储电容包括相对设置的第一电极和第二电极，所述第一电极采用金属材料制成，与所述薄膜晶体管的有源层同层设置。
上述方法制作的阵列基板，由于存储电容的其中一个电极与薄膜晶体管的有源层同层设置，因而，可以减小阵列基板的厚度，同时，该电极采用金属材料制成，不是由用于制作有源层的半导体材料经离子掺杂而制成，从而不会因离子掺杂工艺对位于半导体材料上方的栅绝缘层产生损伤，确保了栅绝缘层的介电常数，从而保证了薄膜晶体管和存储电容的性能。
优选地，所述第二电极采用金属材料制成，与所述薄膜晶体管的栅电极同层设置，或者与所述薄膜晶体管的源电极和漏电极同层设置，从而进一步减小阵列基板的厚度。
当存储电容的第二电极与薄膜晶体管的栅电极同层设置时，进一步优选地，所述第二电极与所述栅电极通过一次构图工艺形成，以减少一个掩膜版，降低阵列基板的制作成本。
当存储电容的第二电极与薄膜晶体管的源电极和漏电极同层设置时，进一步优选地，所述第二电极与所述源电极和漏电极通过一次构图工艺形成，以减少一个掩膜版，降低阵列基板的制作成本。
在本发明的一实施例中，所述形成薄膜晶体管和存储电容的步骤包括：
形成薄膜晶体管的有源层的图形；
在所述有源层上形成金属薄膜；
对所述金属薄膜进行构图，形成第一电极的图形和金属图形，其中，所述第一电极与所述有源层同层设置，所述金属图形覆盖所述有源层的源电极接触区和漏电极接触区。
上述方法制作的阵列基板中，由于金属图形覆盖所述有源层的源电极接触区和漏电极接触区，从而可避免有源层的源电极接触区和漏电极接触区被氧化，在形成源电极和漏电极之前，无需对有源层进行清洗，降低了阵列基板的制作时间，同时，降低了制作成本。
同时，所述金属图形与所述存储电容的第一电极采用同一金属薄膜形成。也就是说，所述金属图形与存储电容的第一电极通过一次构图工艺形成，从而进一步降低了阵列基板的制作成本。
在本发明的另一实施例中，所述形成薄膜晶体管的有源层的图形的步骤包括：
形成半导体材料薄膜；
在所述半导体材料薄膜上涂覆光刻胶；
采用一掩膜版，对所述光刻胶进行曝光并显影，形成光刻胶完全保留区域和光刻胶完全去除区域，所述光刻胶完全保留区域对应有源层所在区域，所述光刻胶完全去除区域对应所述有源层的源电极接触区和漏电极接触区以及其他区域；
对所述光刻胶完全去除区域的半导体材料进行刻蚀；
剥离所述光刻胶完全保留区域的光刻胶，露出有源层的图形，所述有源层的源电极接触区和漏电极接触区形成有接触孔。
通过上述方法形成的阵列基板，所述金属图形填充于所述接触孔中，从而可不增加阵列基板的厚度。
在本发明的一些实施例中，所述形成第一电极的图形和金属图形的步骤之后还包括：
形成绝缘层的图形，所述绝缘层的对应于所述有源层的源电极接触区和漏电极接触区的位置处形成有过孔；以及
形成源电极和漏电极的图形，所述源电极和漏电极通过所述过孔与所述金属图形接触。
请参考图2-图5，图2-图5为本发明实施例一的阵列基板的制作方法示意图，所述方法包括以下步骤：
步骤S21：请参考图2，在衬底基板101上形成缓冲层102，并在缓冲层102上形成有源层103的图形，其中，所述有源层103的有源层接触区和漏电极接触区形成有接触孔110。
步骤S22：请参考图3，通过一次构图工艺，形成存储电容的第一电极1041的图形和金属图形1042，其中，所述第一电极1041与所述有源层103同层设置，所述金属图形1042填充于所述接触孔110中。
通常情况下，在沉积用于形成第一电极1041和金属图形1042的金属薄膜之前，还需要采用氢氟酸对有源层103进行清洗。
步骤S23：请参考图4，形成栅绝缘层105，并通过一次构图工艺，形成栅电极1061和存储电容的第二电极1062的图形。
步骤S24：请参考图5，形成绝缘层107，并形成贯通所述绝缘层107和栅绝缘层105的过孔111。
步骤S25：形成源电极108和漏电极109的图形，其中，源电极108和漏电极109通过过孔111与金属图形1042接触，形成的阵列基板如图1所示。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种阵列基板，包括：薄膜晶体管和存储电容，其特征在于，所述存储电容包括相对设置的第一电极和第二电极，所述第一电极采用金属材料制成，与所述薄膜晶体管的有源层同层设置；
所述有源层包括源电极接触区和漏电极接触区，所述源电极接触区和所述漏电极接触区均覆盖有金属图形，所述金属图形与所述第一电极采用同一金属薄膜形成；所述有源层的源电极接触区和漏电极接触区设置有接触孔，所述金属图形填充于所述接触孔中。
2.根据权利要求1所述的阵列基板，其特征在于，所述第二电极采用金属材料制成，与所述薄膜晶体管的栅电极同层设置，或者与所述薄膜晶体管的源电极和漏电极同层设置。
3.一种阵列基板的制作方法，其特征在于，包括形成薄膜晶体管和存储电容的步骤，其中，所述存储电容包括相对设置的第一电极和第二电极，所述第一电极采用金属材料制成，与所述薄膜晶体管的有源层同层设置；
所述有源层包括源电极接触区和漏电极接触区，所述源电极接触区和所述漏电极接触区均覆盖有金属图形，所述金属图形与所述第一电极采用同一金属薄膜形成；所述有源层的源电极接触区和漏电极接触区设置有接触孔，所述金属图形填充于所述接触孔中。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述第二电极与所述薄膜晶体管的栅电极采用同一金属薄膜通过一次构图工艺形成，或者与所述薄膜晶体管的源电极和漏电极采用同一金属薄膜通过一次构图工艺形成。
5.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述形成薄膜晶体管和存储电容的步骤包括：
形成薄膜晶体管的有源层的图形；
在所述有源层上形成金属薄膜；
对所述金属薄膜进行构图，形成第一电极的图形和金属图形，其中，所述第一电极与所述有源层同层设置，所述金属图形覆盖所述有源层的源电极接触区和漏电极接触区。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述形成薄膜晶体管的有源层的图形的步骤包括：
形成半导体材料薄膜；
在所述半导体材料薄膜上涂覆光刻胶；
采用一掩膜版，对所述光刻胶进行曝光并显影，形成光刻胶完全保留区域和光刻胶完全去除区域，所述光刻胶完全保留区域对应有源层所在区域，所述光刻胶完全去除区域对应所述有源层的源电极接触区和漏电极接触区以及其他区域；
对所述光刻胶完全去除区域的半导体材料进行刻蚀；
剥离所述光刻胶完全保留区域的光刻胶，露出有源层的图形，所述有源层的源电极接触区和漏电极接触区形成有接触孔。
7.一种显示面板，其特征在于，包括如权利要求1或2所述的阵列基板。
8.一种显示装置，其特征在于，包括如权利要求7所述的显示面板。
CN201610252274.9A 2016-04-21 2016-04-21 一种阵列基板及其制作方法、显示面板和显示装置 Active CN105679775B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610252274.9A CN105679775B (zh) 2016-04-21 2016-04-21 一种阵列基板及其制作方法、显示面板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610252274.9A CN105679775B (zh) 2016-04-21 2016-04-21 一种阵列基板及其制作方法、显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN105679775A CN105679775A (zh) 2016-06-15
CN105679775B true CN105679775B (zh) 2019-04-23

Family

ID=56215578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610252274.9A Active CN105679775B (zh) 2016-04-21 2016-04-21 一种阵列基板及其制作方法、显示面板和显示装置

Country Status (1)

Country Link
CN (1) CN105679775B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107579083A (zh) * 2017-09-30 2018-01-12 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN108598089B (zh) * 2018-04-27 2020-09-29 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN110707101A (zh) * 2019-10-16 2020-01-17 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN111312728A (zh) * 2020-02-27 2020-06-19 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405805A (zh) * 2001-09-13 2003-03-26 精工爱普生株式会社 电容器、半导体装置和其制造方法、电光装置及电子机器
CN102420183A (zh) * 2011-12-07 2012-04-18 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板
CN103700706A (zh) * 2013-12-16 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置
CN104362125A (zh) * 2014-09-25 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105223749A (zh) * 2015-10-10 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405805A (zh) * 2001-09-13 2003-03-26 精工爱普生株式会社 电容器、半导体装置和其制造方法、电光装置及电子机器
CN102420183A (zh) * 2011-12-07 2012-04-18 深圳市华星光电技术有限公司 Tft阵列基板的制作方法及tft阵列基板
CN103700706A (zh) * 2013-12-16 2014-04-02 京东方科技集团股份有限公司 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置
CN104362125A (zh) * 2014-09-25 2015-02-18 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105223749A (zh) * 2015-10-10 2016-01-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN105679775A (zh) 2016-06-15

Similar Documents

Publication Publication Date Title
JP6437574B2 (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
CN105679775B (zh) 一种阵列基板及其制作方法、显示面板和显示装置
US20190181161A1 (en) Array substrate and preparation method therefor, and display device
JP6521534B2 (ja) 薄膜トランジスタとその作製方法、アレイ基板及び表示装置
US10656478B2 (en) Array substrate and manufacturing method thereof, and display panel
WO2017071233A1 (zh) 制作阵列基板的方法和阵列基板
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
CN106847704B (zh) 对金属层表面粗糙化处理的方法、薄膜晶体管及制作方法
CN107452808A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
EP2709159B1 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
JP2019537282A (ja) アレイ基板とその製造方法及び表示装置
JP6966331B2 (ja) 画素ユニット、アレイ基板、表示装置、およびその製造方法
US20180151591A1 (en) Array substrate, manufacturing method thereof, display panel and display device
JP5788259B2 (ja) 薄膜トランジスタ表示板の製造方法
WO2022027741A1 (zh) 阵列基板、其制备方法以及显示面板
US20160358944A1 (en) Oxide Semiconductor TFT Array Substrate and Method for Manufacturing the Same
WO2020077861A1 (zh) 一种阵列基板及其制备方法
KR102080482B1 (ko) 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법
WO2014117444A1 (zh) 阵列基板及其制作方法、显示装置
KR100744404B1 (ko) 액정표시장치의 어레이 기판 제조방법
KR20120119266A (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
KR101813719B1 (ko) 박막트랜지스터 어레이 기판의 제조 방법
US7749821B2 (en) Method of fabricating pixel structure
JP5707725B2 (ja) 薄膜のパターニング方法及び表示パネルの製造方法
JP4504335B2 (ja) ピクセル構造を作製するための方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant