CN111312728A - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN111312728A
CN111312728A CN202010126043.XA CN202010126043A CN111312728A CN 111312728 A CN111312728 A CN 111312728A CN 202010126043 A CN202010126043 A CN 202010126043A CN 111312728 A CN111312728 A CN 111312728A
Authority
CN
China
Prior art keywords
layer
capacitor
electrode
substrate
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010126043.XA
Other languages
English (en)
Inventor
刘旭阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010126043.XA priority Critical patent/CN111312728A/zh
Publication of CN111312728A publication Critical patent/CN111312728A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

公开了一种阵列基板及其制作方法。显示面板包括阵列基板，阵列基板包括基底、有源层、电容第一电极、栅极绝缘层、栅极金属层以及电容第二电极。有源层设于基底上且位于显示区；电容第一电极设于基底上并位于电容区；栅极绝缘层设于基底上且包覆有源层、电容第一电极；栅极金属层设于栅极绝缘层上且对应于有源层；电容第二电极设于栅极绝缘层上且对应于电容第一电极。本发明通过去除现有阵列基板上的第二绝缘层和第二金属层，利用掺杂之后的有源层半导体材料作为电容第一电极，源漏电极金属层作为电容第二电极，以达到节省掩膜板的目的，同时制作工艺简单，降低了生产成本。

Description

阵列基板及其制作方法
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法。
背景技术
有机电致发光显示装置(OLED)以其低功耗、高饱和度、快响应时间及宽视角等独特优势逐渐成为显示领域的主流技术，未来在车载、手机、平板、电脑及电视产品上具有广阔的应用空间。
在中小尺寸的柔性显示屏的制造过程中，阵列基板的设计大多采用低温多晶硅(LTPS)技术，在柔性背板中一般包括薄膜晶体管(TFT)、电容、邦定区(Padbonding)等重要组成部分。
目前市场上的柔性背板技术大多采用7T(TFT)1C(电容)的设计，该结构设计是由三星设计而出，如图1所示，为现有的一种阵列基板的结构示意图，阵列基板90包括显示区901和邦定区902，在显示区901内设有薄膜晶体管单元，所述显示区901包括从下至上依次层叠设置的衬底基板91、阻挡层92、缓冲层93、薄膜晶体管单元结构层94、平坦层95、阳极层96、像素定义层97以及支撑层98，其中所述薄膜晶体管单元结构层94包括从下至上依次层叠设置的有源层941、第一绝缘层942、第一金属层943、第二绝缘层944、第二金属层945、层间绝缘层946以及源漏电极金属层947，第一金属层943作为栅极，在第一金属层943与第二金属层945之间形成电容。
由图1所示的阵列基板结构可知，整个薄膜晶体管单元的制造最少需要10几道掩膜板，整体的工艺流程较长，难度较大，成本较高，而如何在其基础上保证阵列性能不变的同时减少掩膜板的数量是后续OLED生产降本的重要方向之一。
因此，确有必要来开发一种新型的阵列基板及其制作方法，来克服现有技术中的缺陷。
发明内容
本发明的目的在于，提供一种阵列基板及其制作方法，通过去除现有阵列基板上的第二绝缘层和第二金属层，利用掺杂之后的有源层半导体材料作为电容第一电极，源漏电极金属层作为电容第二电极，以达到节省掩膜板的目的，同时制作工艺简单，降低了生产成本。
为了实现上述目的，本发明其中一实施例中提供一种阵列基板，设有显示区、围绕所述显示区的电容区以及围绕所述电容区的非显示区，所述阵列基板包括基底、有源层、电容第一电极、栅极绝缘层、栅极金属层以及电容第二电极。具体地讲，所述有源层设于所述基底上且位于所述显示区；所述电容第一电极设于所述基底上并位于所述电容区；所述栅极绝缘层设于所述基底上且包覆所述有源层、所述电容第一电极；所述栅极金属层设于所述栅极绝缘层上且对应于所述有源层；所述电容第二电极设于所述栅极绝缘层上且对应于所述电容第一电极。
进一步地，所述电容第一电极与所述有源层的材质相同，并掺杂处理；所述电容第二电极与所述源漏电极金属层的材质相同。
进一步地，位于所述电容区的所述层间绝缘层还设有一凹槽，所述凹槽与所述电容第一电极对应设置；所述凹槽的深度与所述电容第二电极及所述电容第一电极之间的电容量呈负相关。
进一步地，所述基底包括从下至上依次层叠设置的衬底层、阻隔层以及缓冲层；所述阻隔层设于所述衬底层上；所述缓冲层设于所述阻隔层上；所述有源层设于所述缓冲层上。
进一步地，所述阵列基板还包括层间绝缘层、源漏电极金属层、平坦层、阳极层以及像素定义层；所述层间绝缘层设于所述栅极金属层及所述栅极绝缘层上；所述源漏电极金属层设于所述层间绝缘层上；所述平坦层设于所述层间绝缘层及所述源漏电极金属层上；所述阳极层设于所述平坦层上；所述像素定义层设于所述阳极层上。
进一步地，在所述非显示区还设有一缓冲槽，所述缓冲槽包括第一过孔以及第二过孔；所述第一过孔依次贯穿所述层间绝缘层、所述栅极绝缘层以及所述缓冲层，所述第一过孔的孔底为所述阻隔层；所述第二过孔位于所述第一过孔内，设于所述阻隔层上，所述第二过孔的孔径小于所述第一过孔的孔径；其中，在所述第二过孔内设有金属线，所述平坦层填充所述第一过孔及所述第二过孔。
本发明还提供一种阵列基板的制作方法，所述阵列基板设有显示区、电容区以及非显示区，其包括步骤：
提供一基底，在所述基底上制作半导体层；
同时在所述显示区的所述基底上形成有源层以及在所述电容区的所述基底上形成电容第一电极；
在所述基底上形成包覆所述有源层及所述电容第一电极的栅极绝缘层；
在所述栅极绝缘层上制作栅极金属层，并通过第二光阻掩膜板对所述栅极金属层进行图案化处理，并利用所述栅极金属层自对准工艺进行离子注入工艺重掺杂；以及
在所述栅极绝缘层上制作电容第二电极，所述电容第二电极对应于所述电容第一电极。
进一步地，在形成所述有源层和所述电容第一电极步骤中，包括用准分子激光晶化技术对所述半导体层实现所述半导体层的多晶硅化，并通过第一光阻掩膜板对所述半导体层进行图案化处理；在制作所述栅极金属层步骤中，包括通过第二光阻掩膜板对所述栅极金属层进行图案化处理，并利用所述栅极金属层自对准工艺进行离子注入工艺重掺杂。
进一步地，在制作所述栅极金属层步骤之后还包括：在所述栅极金属层及所述栅极绝缘层上制作层间绝缘层，并通过第三光阻掩膜板对所述层间绝缘层进行图案化处理，刻蚀出连接孔，所述连接孔与所述有源层的掺杂区对应设置；
制作所述电容第二电极步骤包括：在所述层间绝缘层上制作源漏电极金属层，所述源漏电极金属层填充所述连接孔与所述有源层电连接，并通过第五光阻掩膜板对所述源漏电极金属层进行图案化处理，刻蚀出源漏电极及电容第二电极，所述电容第二电极与所述电容第一电极对应设置；
在制作所述电容第二电极步骤之后还包括：在所述源漏电极金属层上涂布有机胶填充所述凹槽、所述第一过孔和所述第二过孔制作平坦层，并通过第六光阻掩膜板对所述平坦层进行图案化处理；
在所述平坦层上制作阳极层，并通过第七光阻掩膜板对所述阳极层进行图案化处理；以及
在所述阳极层上通过涂布曝光显影工艺制作像素定义层。
进一步地，在所述通过第三光阻掩膜板对所述层间绝缘层进行图案化处理步骤中，还刻蚀出第一过孔，所述第一过孔位于所述非显示区；在所述通过第三光阻掩膜板对所述层间绝缘层进行图案化处理步骤之后，还包括通过第四光阻掩膜板对所述第一过孔内的所述阻隔层进行图案化处理，刻蚀出第二过孔以及一凹槽，所述凹槽与所述电容第一电极对应设置；在所述通过第五光阻掩膜板对所述源漏电极金属层进行图案化处理步骤中，还刻蚀出金属线，所述金属线位于所述第二过孔内。
本发明的有益效果在于，提供一种阵列基板及其制作方法，通过去除现有阵列基板上的第二绝缘层和第二金属层，利用掺杂之后的有源层半导体材料作为电容第一电极，源漏电极金属层作为电容第二电极，以达到节省掩膜板的目的，同时制作工艺简单，降低了生产成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的一种阵列基板的结构示意图；
图2为本发明实施例中一种阵列基板的结构示意图；
图3为本发明实施例中制作完成所述半导体层后的结构示意图；
图4为制作完成所述栅极金属层后的结构示意图；
图5为制作完成所述源漏电极金属层后的结构示意图。
图中部件标识如下：
1、基底，2、有源层，3、栅极绝缘层，4、栅极金属层，
5、层间绝缘层，6、源漏电极金属层，7、平坦层，8、阳极层，
9、像素定义层，10、支撑层，11、衬底层，12、阻隔层，
13、缓冲层，20、凹槽，21、电容第一电极，22、电容第二电极，
30、缓冲槽，31、第一过孔，32、第二过孔，40、半导体层，
71、连接孔，81、金属线，100、阵列基板，101、显示区，
102、电容区，103、非显示区。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图2所示，本发明实施例中提供一种阵列基板100，设有显示区101、围绕所述显示区101的电容区102以及围绕所述电容区102的非显示区103，所述阵列基板100包括层叠设置的基底1、有源层2、电容第一电极21、栅极绝缘层3、栅极金属层4以及电容第二电极22。具体地讲，所述有源层2设于所述基底1上且位于所述显示区101；所述电容第一电极21设于所述基底1上并位于所述电容区102；所述栅极绝缘层3设于所述基底1上且包覆所述有源层2、所述电容第一电极21；所述栅极金属层4设于所述栅极绝缘层3上且对应于所述有源层2；所述电容第二电极22设于所述栅极绝缘层3上且对应于所述电容第一电极21。
所述基底1包括从下至上依次层叠设置的衬底层11、阻隔层12以及缓冲层13；所述阻隔层12设于所述衬底层11上；所述缓冲层13设于所述阻隔层上；所述有源层2设于所述缓冲层13上。
本实施例中，所述阵列基板100还包括层间绝缘层5、源漏电极金属层6、平坦层7、阳极层8以及像素定义层9；所述层间绝缘层5设于所述栅极金属层4及所述栅极绝缘层3上；所述源漏电极金属层6设于所述层间绝缘层5上；所述平坦层7设于所述层间绝缘层5及所述源漏电极金属层6上；所述阳极层8设于所述平坦层7上；所述像素定义层9设于所述阳极层8上。
可以理解的是，在所述像素定义层9上还包括支撑层10，所述支撑层10可与所述像素定义层9一体化设置。
本实施例中，所述电容第一电极21与所述有源层2的材质相同，并掺杂处理，形成导体，便于接通电路形成电容。
本实施例中，所述电容第二电极22与所述源漏电极金属层6的材质相同，这样可以简化制作步骤，降低生产成本。
本实施例通过去除图1所示现有阵列基板上的第二绝缘层和第二金属层，利用掺杂之后的有源层2半导体材料作为电容第一电极21，源漏电极金属层6作为电容第二电极22，达到了节省掩膜板的目的，同时制作工艺简单，降低了生产成本。
本实施例中，位于所述电容区102的所述层间绝缘层5还设有一凹槽20，所述凹槽20与所述电容第一电极21对应设置。所述电容第二电极22位于所述凹槽20内，从而使得所述电容第二电极22与所述电容第一电极21相对设置，在所述电容第二电极22与所述电容第一电极21之间形成电容。
本实施例中，所述凹槽20的深度与所述电容第二电极22及所述电容第一电极21之间的电容量呈负相关，通过控制所述凹槽20的深度，即可控制所述电容第二电极22与所述电容第一电极21之间的距离，从而影响所述电容第二电极22及所述电容第一电极21之间的电容的大小。
本实施例中，在所述非显示区103还设有一缓冲槽30，用于缓冲所述非显示区103在弯折时的应力，所述缓冲槽30包括第一过孔31以及第二过孔32；所述第一过孔31依次贯穿所述层间绝缘层5、所述栅极绝缘层3以及所述缓冲层13，所述第一过孔31的孔底为所述阻隔层12；所述第二过孔32位于所述第一过孔31内，设于所述阻隔层12上，所述第二过孔32的孔径小于所述第一过孔31的孔径；所述第二过孔32的深度在3000埃-5000埃；其中，在所述第二过孔32内设有金属线81，所述平坦层7填充所述第一过孔31及所述第二过孔32。
本发明还提供一种阵列基板100的制作方法，所述阵列基板100设有显示区101、电容区102以及非显示区103，其包括步骤：
提供一基底1，在所述基底1上制作半导体层40；其中所述基底1包括从下至上依次制作衬底层11、阻隔层12和缓冲层13，所述阻隔层12设于所述衬底层11上，所述缓冲层13设于所述阻隔层12上，所述半导体层40设于所述缓冲层13上；
同时在所述显示区101的所述基底1上形成有源层2以及在所述电容区102的所述基底1上形成电容第一电极21；在形成所述有源层2和所述电容第一电极21步骤中，包括用准分子激光晶化技术对所述半导体层40实现所述半导体层40的多晶硅化，并通过第一光阻掩膜板对所述半导体层40进行图案化处理；如图3所示，为制作完成所述半导体层40后的结构示意图；
在所述基底1上形成包覆所述有源层2及所述电容第一电极21的栅极绝缘层3，所述栅极绝缘层3设于所述基底1上且包覆所述有源层2、所述电容第一电极21；在制作栅极金属层4中，包括通过第二光阻掩膜板对所述栅极金属层4进行图案化处理，并利用所述栅极金属层4自对准工艺进行离子注入工艺(IMP)重掺杂；如图4所示，为制作完成所述栅极金属层4后的结构示意图；
在所述栅极金属层4及所述栅极绝缘层3上制作层间绝缘层5，并通过第三光阻掩膜板对所述层间绝缘层5进行图案化处理，刻蚀出连接孔71和第一过孔31，所述连接孔71与所述有源层2的掺杂区对应设置；所述第一过孔31位于所述非显示区103；
再通过第四光阻掩膜板对所述第一过孔31内的所述阻隔层12进行图案化处理，刻蚀出第二过孔32以及一凹槽20，所述凹槽20与所述电容第一电极21对应设置，所述凹槽20的深度与所述电容第二电极22及所述电容第一电极21之间的电容量呈负相关，通过控制所述凹槽20的深度，即可控制所述电容第二电极22与所述电容第一电极21之间的距离，从而影响所述电容第二电极22及所述电容第一电极21之间的电容的大小；
在所述层间绝缘层5上制作源漏电极金属层6，所述源漏电极金属层6填充所述连接孔71与所述有源层2电连接，并通过第五光阻掩膜板对所述源漏电极金属层6进行图案化处理，刻蚀出源漏电极、电容第二电极22及金属线81，所述电容第二电极21与所述电容第一电极21对应设置，所述金属线81位于所述第二过孔32内；如图5所示，为制作完成所述源漏电极金属层6后的结构示意图；
在所述源漏电极金属层6上涂布有机胶填充所述凹槽20、所述第一过孔31和所述第二过孔32制作平坦层7，并通过第六光阻掩膜板对所述平坦层7进行图案化处理；
在所述平坦层7上制作阳极层8，并通过第七光阻掩膜板对所述阳极层8进行图案化处理；以及
在所述阳极层8上通过涂布曝光显影工艺制作像素定义层9。可以理解的是，在所述像素定义层9上还包括支撑层10，所述支撑层10可与所述像素定义层9一体化设置。
如图2所示，为制作完成所述阵列基板100后的结构示意图。
本实施例通过去除图1所示现有阵列基板上的第二绝缘层和第二金属层，利用掺杂之后的有源层2半导体材料作为电容第一电极21，源漏电极金属层6作为电容第二电极22，达到了节省掩膜板的目的，同时制作工艺简单，降低了生产成本。
基于同样的发明构思，本发明其中一实施例中提供一种显示面板，包括上述任一种所述的阵列基板100。本实施例中的显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例提供的显示面板的工作原理，与前述阵列基板100的实施例工作原理一致，具体结构关系及工作原理参见前述阵列基板100实施例，此处不再赘述。
本发明的有益效果在于，提供一种阵列基板100及其制作方法、显示面板，通过去除现有阵列基板上的第二绝缘层和第二金属层，利用掺杂之后的有源层2半导体材料作为电容第一电极21，源漏电极金属层6作为电容第二电极22，以达到节省掩膜板的目的，同时制作工艺简单，降低了生产成本。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种阵列基板，其特征在于，设有显示区、围绕所述显示区的电容区以及围绕所述电容区的非显示区，所述阵列基板包括：
基底；
有源层，设于所述基底上且位于所述显示区；
电容第一电极，设于所述基底上并位于所述电容区；
栅极绝缘层，设于所述基底上且包覆所述有源层、所述电容第一电极；
栅极金属层，设于所述栅极绝缘层上且对应于所述有源层；以及
电容第二电极，设于所述栅极绝缘层上且对应于所述电容第一电极。
2.根据权利要求1所述的阵列基板，其特征在于，所述电容第一电极与所述有源层的材质相同，并掺杂处理；所述电容第二电极与所述源漏电极金属层的材质相同。
3.根据权利要求1所述的阵列基板，其特征在于，在所述栅极绝缘层上还设有层间绝缘层，位于所述电容区的所述层间绝缘层还设有一凹槽，所述凹槽与所述电容第一电极对应设置；所述凹槽的深度与所述电容第二电极及所述电容第一电极之间的电容量呈负相关。
4.根据权利要求1所述的阵列基板，其特征在于，所述基底包括：
衬底层；
阻隔层，设于所述衬底层上；以及
缓冲层，设于所述阻隔层上；
所述有源层设于所述缓冲层上。
5.根据权利要求4所述的阵列基板，其特征在于，还包括：
层间绝缘层，设于所述栅极金属层及所述栅极绝缘层上；
源漏电极金属层，设于所述层间绝缘层上；
平坦层，设于所述层间绝缘层及所述源漏电极金属层上；
阳极层，设于所述平坦层上；以及
像素定义层，设于所述阳极层上。
6.根据权利要求5所述的阵列基板，其特征在于，在所述非显示区还设有一缓冲槽，所述缓冲槽包括：
第一过孔，依次贯穿所述层间绝缘层、所述栅极绝缘层以及所述缓冲层，所述第一过孔的孔底为所述阻隔层；以及
第二过孔，位于所述第一过孔内，设于所述阻隔层上，所述第二过孔的孔径小于所述第一过孔的孔径；
其中，在所述第二过孔内设有金属线，所述平坦层填充所述第一过孔及所述第二过孔。
7.一种阵列基板的制作方法，所述阵列基板设有显示区、电容区以及非显示区，其特征在于，包括步骤：
提供一基底，在所述基底上制作半导体层；
同时在所述显示区的所述基底上形成有源层以及在所述电容区的所述基底上形成电容第一电极；
在所述基底上形成包覆所述有源层及所述电容第一电极的栅极绝缘层；
在所述栅极绝缘层上制作栅极金属层；以及
在所述栅极绝缘层上制作电容第二电极，所述电容第二电极对应于所述电容第一电极。
8.据权利要求7所述的显示面板的制作方法，其特征在于，
在形成所述有源层和所述电容第一电极步骤中，包括
利用准分子激光晶化技术对所述半导体层实现所述半导体层的多晶硅化，并通过第一光阻掩膜板对所述半导体层进行图案化处理；
在制作所述栅极金属层步骤中，包括
通过第二光阻掩膜板对所述栅极金属层进行图案化处理，并利用所述栅极金属层自对准工艺进行离子注入工艺重掺杂。
9.据权利要求7所述的显示面板的制作方法，其特征在于，
在制作所述栅极金属层步骤之后还包括：
在所述栅极金属层及所述栅极绝缘层上制作层间绝缘层，并通过第三光阻掩膜板对所述层间绝缘层进行图案化处理，刻蚀出连接孔，所述连接孔与所述有源层的掺杂区对应设置；
制作所述电容第二电极步骤包括：
在所述层间绝缘层上制作源漏电极金属层，所述源漏电极金属层填充所述连接孔与所述有源层电连接，并通过第五光阻掩膜板对所述源漏电极金属层进行图案化处理，刻蚀出源漏电极及所述电容第二电极，所述电容第二电极与所述电容第一电极对应设置；
在制作所述电容第二电极步骤之后还包括：
在所述源漏电极金属层上涂布有机胶填充所述凹槽、所述第一过孔和所述第二过孔制作平坦层，并通过第六光阻掩膜板对所述平坦层进行图案化处理；
在所述平坦层上制作阳极层，并通过第七光阻掩膜板对所述阳极层进行图案化处理；以及
在所述阳极层上通过涂布曝光显影工艺制作像素定义层。
10.据权利要求9所述的显示面板的制作方法，其特征在于，
在所述通过第三光阻掩膜板对所述层间绝缘层进行图案化处理步骤中，还刻蚀出第一过孔，所述第一过孔位于所述非显示区；
在所述通过第三光阻掩膜板对所述层间绝缘层进行图案化处理步骤之后，还包括通过第四光阻掩膜板对所述第一过孔内的所述阻隔层进行图案化处理，刻蚀出第二过孔以及一凹槽，所述凹槽与所述电容第一电极对应设置；
在所述通过第五光阻掩膜板对所述源漏电极金属层进行图案化处理步骤中，还刻蚀出金属线，所述金属线位于所述第二过孔内。
CN202010126043.XA 2020-02-27 2020-02-27 阵列基板及其制作方法 Pending CN111312728A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010126043.XA CN111312728A (zh) 2020-02-27 2020-02-27 阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010126043.XA CN111312728A (zh) 2020-02-27 2020-02-27 阵列基板及其制作方法

Publications (1)

Publication Number Publication Date
CN111312728A true CN111312728A (zh) 2020-06-19

Family

ID=71148489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010126043.XA Pending CN111312728A (zh) 2020-02-27 2020-02-27 阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN111312728A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863894A (zh) * 2020-07-15 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法
WO2024040706A1 (zh) * 2022-08-25 2024-02-29 昆山国显光电有限公司 阵列基板及其制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700709A (zh) * 2013-12-27 2014-04-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示器
US20150171147A1 (en) * 2013-12-17 2015-06-18 Samsung Display Co., Ltd. Organic light emitting display and manufacturing method thereof
CN105679775A (zh) * 2016-04-21 2016-06-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN106549022A (zh) * 2016-12-26 2017-03-29 上海天马微电子有限公司 一种阵列基板及其制造方法、显示面板、电子设备
CN107039465A (zh) * 2017-04-28 2017-08-11 京东方科技集团股份有限公司 一种阵列基板及制备方法、显示面板和显示装置
CN107785404A (zh) * 2017-10-31 2018-03-09 京东方科技集团股份有限公司 显示背板及其制作方法、显示面板和显示装置
CN107808895A (zh) * 2017-10-24 2018-03-16 深圳市华星光电半导体显示技术有限公司 透明oled显示器及其制作方法
CN108376672A (zh) * 2018-03-15 2018-08-07 京东方科技集团股份有限公司 阵列基板及其制备方法，以及显示装置
CN109473448A (zh) * 2018-11-06 2019-03-15 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、液晶显示面板、显示装置
US20190123121A1 (en) * 2017-10-24 2019-04-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. A transparent oled display and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150171147A1 (en) * 2013-12-17 2015-06-18 Samsung Display Co., Ltd. Organic light emitting display and manufacturing method thereof
CN103700709A (zh) * 2013-12-27 2014-04-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示器
CN105679775A (zh) * 2016-04-21 2016-06-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN106549022A (zh) * 2016-12-26 2017-03-29 上海天马微电子有限公司 一种阵列基板及其制造方法、显示面板、电子设备
CN107039465A (zh) * 2017-04-28 2017-08-11 京东方科技集团股份有限公司 一种阵列基板及制备方法、显示面板和显示装置
CN107808895A (zh) * 2017-10-24 2018-03-16 深圳市华星光电半导体显示技术有限公司 透明oled显示器及其制作方法
US20190123121A1 (en) * 2017-10-24 2019-04-25 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. A transparent oled display and manufacturing method thereof
CN107785404A (zh) * 2017-10-31 2018-03-09 京东方科技集团股份有限公司 显示背板及其制作方法、显示面板和显示装置
CN108376672A (zh) * 2018-03-15 2018-08-07 京东方科技集团股份有限公司 阵列基板及其制备方法，以及显示装置
CN109473448A (zh) * 2018-11-06 2019-03-15 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、液晶显示面板、显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863894A (zh) * 2020-07-15 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法
CN111863894B (zh) * 2020-07-15 2022-07-12 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法
WO2024040706A1 (zh) * 2022-08-25 2024-02-29 昆山国显光电有限公司 阵列基板及其制备方法

Similar Documents

Publication Publication Date Title
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN108054192B (zh) 柔性amoled基板及其制作方法
CN109065616B (zh) 柔性显示面板及制造方法
CN102655175B (zh) Tft、阵列基板及显示装置、制备该tft的掩模板
US10720484B2 (en) Pixel structure, method for fabricating the same, and display device
WO2019218623A1 (zh) 阵列基板及制作方法、显示面板及制作方法、显示装置
US20160307978A1 (en) Manufacturing method of array substrate, array substrate and display device
US10396209B2 (en) Thin film transistor comprising light shielding layers, array substrate and manufacturing processes of them
CN108962948B (zh) 一种阵列基板及其制作方法
US11367741B2 (en) Array substrate, manufacturing method thereof, display panel, and electronic device
CN109671722B (zh) 有机发光二极管阵列基板及其制造方法
CN109309115A (zh) 阵列基板及显示装置
CN111312728A (zh) 阵列基板及其制作方法
CN107946173B (zh) 低温多晶硅薄膜及晶体管的制造方法
CN107919268B (zh) 低温多晶硅薄膜及晶体管的制造方法
JP2007052390A (ja) Ａｍｏｌｅｄパネルの製作方法
WO2019041954A1 (zh) 显示面板及其制备方法、显示装置
CN108400139B (zh) 阵列基板及其制作方法以及显示装置
CN105679775A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
CN110504164B (zh) 薄膜晶体管及其制造方法和显示装置
KR102066623B1 (ko) 표시 기판 및 표시 기판의 제조 방법
CN110600482B (zh) 一种阵列基板及其制作方法、显示面板
US7923312B2 (en) Fabricating method of thin film transistor
US10797089B2 (en) Display device having compensating capacitor and method of manufacturing the same
US20160358993A1 (en) Pixel structure and manufacturing method thereof, array substrate, display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200619