CN108376672A - 阵列基板及其制备方法，以及显示装置 - Google Patents

阵列基板及其制备方法，以及显示装置 Download PDF

Info

Publication number
CN108376672A
CN108376672A CN201810215915.2A CN201810215915A CN108376672A CN 108376672 A CN108376672 A CN 108376672A CN 201810215915 A CN201810215915 A CN 201810215915A CN 108376672 A CN108376672 A CN 108376672A
Authority
CN
China
Prior art keywords
groove
source
drain electrode
substrate
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810215915.2A
Other languages
English (en)
Other versions
CN108376672B (zh
Inventor
杨维
卢鑫泓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810215915.2A priority Critical patent/CN108376672B/zh
Publication of CN108376672A publication Critical patent/CN108376672A/zh
Priority to US16/486,990 priority patent/US11043514B2/en
Priority to PCT/CN2018/120250 priority patent/WO2019174333A1/zh
Application granted granted Critical
Publication of CN108376672B publication Critical patent/CN108376672B/zh
Priority to US17/328,393 priority patent/US11646327B2/en
Priority to US18/189,569 priority patent/US11923382B2/en
Priority to US18/522,510 priority patent/US20240096910A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了阵列基板及其制备方法，以及显示装置。阵列基板的衬底上设置有第一薄膜晶体管以及第二薄膜晶体管，和位于走线区的凹槽，所述凹槽包括第一子凹槽以及第二子凹槽，所述方法包括：采用同一次构图工艺形成所述第一过孔和位于所述第一子凹槽；以及采用同一次构图工艺形成所述第二过孔和所述第二子凹槽。由此可以避免同步形成两个过孔时，由于两个过孔深度不同而导致的有源层过刻问题，且不会造成生产制程的延长。

Description

阵列基板及其制备方法，以及显示装置
技术领域
本发明涉及显示技术领域，具体地，涉及阵列基板及其制备方法，以及显示装置。
背景技术
目前，随着半导体制造技术以及显示技术的发展，显示领域竞争的日益激烈，用户对于显示装置的性能要求也随之提高，高清晰度、高对比度以及高开口率的显示装置越来越受到用户的欢迎。此外柔性屏幕、全面屏无边框显示产品等新型显示装置，也显示出了巨大的市场前景。阵列基板，如有机发光显示装置的背板，是影响显示装置性能的重要组件。薄膜晶体管是阵列基板中重要的开关控制器件，近年来，低温多晶硅薄膜晶体管和氧化物半导体晶体管在显示行业备受关注。低温多晶硅(LTPS)薄膜晶体管具有载流子迁移率高、充电快的优势，而氧化物(Oxide)薄膜晶体管则具有漏电流低的优点。因此，出现了将氧化物薄膜晶体管以及低温多晶硅薄膜晶体管相结合(LTPO)的阵列基板。
然而，目前涉及LTPO的阵列基板及其制备方法，以及显示装置，仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
目前集合了多个薄膜晶体管，如包括低温多晶硅薄膜晶体管和氧化物薄膜晶体管的阵列基板，普遍存在工艺稳定性较差、生产周期长、流程复杂、工艺成本高等问题。发明人发现，这主要是由于低温多晶硅薄膜晶体管和氧化物薄膜晶体管的制备工艺存在兼容性差的问题而导致的。此外，如要求阵列基板满足窄边框甚至无边框产品，或者柔性显示产品的需求，则将进一步造成生产成本的提升。如果能够设计一种新的制备方法，解决低温多晶硅薄膜晶体管和氧化物薄膜晶体管的兼容性问题，并同时满足其他类型显示产品(如无边框或者柔性显示)的需求，则将大幅改善上述问题。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种制备阵列基板的方法。所述阵列基板的衬底上设置有第一薄膜晶体管以及第二薄膜晶体管，和位于走线区的凹槽，所述凹槽包括第一子凹槽以及第二子凹槽，所述第一薄膜晶体管包括第一有源层、第一栅极、第一源漏极，所述第一源漏极通过第一过孔与所述第一有源层相连，所述第二薄膜晶体管包括第二有源层、第二栅极、第二源漏极，所述第二源漏极通过第二过孔与所述第二有源层相连，所述方法包括：采用同一次构图工艺形成所述第一过孔和位于所述第一子凹槽；以及采用同一次构图工艺形成所述第二过孔和所述第二子凹槽。分步形成第一过孔以及第二过孔，可以避免同步形成两个过孔时，由于两个过孔深度不同而导致的有源层(如氧化物半导体层)过刻问题，且由于上述两个过孔是与其他结构同步形成的，因此也不会造成生产制程的延长。
根据本发明的实施例，所述第一子凹槽和所述第二子凹槽在所述衬底上的投影至少部分重叠，所述第一子凹槽和所述第二子凹槽构成台阶状凹槽结构。由此，可以进一步提高利用该方法制备的阵列基板的性能。
根据本发明的实施例，所述第一薄膜晶体管为氧化物薄膜晶体管，所述第二薄膜晶体管为低温多晶硅薄膜晶体管。由此，该方法制备的阵列基板可以兼具两种薄膜晶体管的优点，进而有利于进一步提高该阵列基板的性能。
根据本发明的实施例，形成所述第一子凹槽之后，形成所述第二子凹槽之前，所述方法进一步包括：形成所述第一源漏极，所述第一源漏极通过所述第一过孔与所述第一有源层连接。由此，可以在形成第二过孔之前，利用第一源漏极对过孔处暴露的第一有源层(氧化物半导体层)进行保护，从而可以防止损伤有源层。
根据本发明的实施例，形成所述第一源漏极之后，形成所述第二子凹槽之前，所述方法进一步包括：形成设置在所述第二薄膜晶体管远离所述衬底一侧的钝化层，采用同一次构图工艺，形成贯穿所述钝化层的所述第二过孔、所述第二子凹槽以及第三过孔，所述第三过孔贯穿所述钝化层并延伸至所述第一源漏极表面。由此，可以进一步节省生产流程，降低生产成本。
根据本发明的实施例，形成所述第二子凹槽、所述第二过孔以及所述第三过孔之后，进一步包括：采用同一次构图工艺形成所述第二源漏极、连接线以及位于所述凹槽内的走线，所述连接线与所述第二源漏极相连，且通过所述第三过孔与所述第一源漏极连接。同步形成走线区的金属走线，还有利于进一步简化生产工艺。
根据本发明的实施例，形成所述第二子凹槽之后，进一步包括：采用同一次构图工艺形成所述第二源漏极以及连接线，所述连接线连接所述第一源漏极和所述第二源漏极。由此，有利于进一步简化生产工艺。
根据本发明的实施例，形成所述第二源漏极之后，所述方法包括：形成第一平坦化层，所述第一平坦化层设置在所述第二薄膜晶体管远离所述衬底的一侧，并填充至所述凹槽内；形成贯穿所述第一平坦化层的第四过孔，所述第四过孔延伸至所述第二源漏极表面；通过同一次构图工艺形成第二连接线，以及位于所述凹槽中的走线，所述第二连接线通过所述第四过孔与所述第二源漏极连接。由此，可以利用平坦化层填充走线区的凹槽，进而可以提升阵列基板的柔性，节省生产工艺。
根据本发明的实施例，形成所述第二源漏极以及所述连接线进一步包括：在与所述第二薄膜晶体管对应区域，同步形成第一辅助电极，形成所述第二连接线以及所述走线进一步包括：同步形成第二辅助电极，所述第二辅助电极在所述衬底上的投影，与所述第一辅助电极在所述衬底上的投影之间具有重叠区域。由此，可以同步形成电容结构，与补偿电路相连后，即可增大像素电容，提升该阵列基板的电压补偿能力。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，所述阵列基板包括：衬底，所述衬底包括走线区，所述走线区中设置有凹槽；第一薄膜晶体管以及第二薄膜晶体管，所述第一薄膜晶体管包括第一有源层、第一栅极、第一源漏极，所述第一源漏极通过第一过孔与所述第一有源层相连，所述第二薄膜晶体管包括第二有源层、第二栅极、第二源漏极，所述第二源漏极通过第二过孔与所述第二有源层相连，其中，所述凹槽包括第一子凹槽以及第二子凹槽。由此，该阵列基板可以兼具低温多晶硅薄膜晶体管以及氧化物薄膜晶体管的优点，且制备工艺简单，产品良率较高。
根据本发明的实施例，在垂直于所述衬底的方向上，所述第一过孔与所述第一子凹槽的深度相等；所述衬底为柔性衬底，所述衬底以及所述第二有源层之间具有缓冲层，所述第二子凹槽贯穿所述缓冲层并延伸至所述衬底朝向所述第二有源层一侧的表面上。由此，可进一步提高该阵列基板的生产良率以及产品性能。
根据本发明的实施例，该阵列基板进一步包括钝化层，所述钝化层设置在所述第二薄膜晶体管远离所述衬底一侧，所述第二源漏极设置在所述钝化层远离所述衬底的一侧，并通过贯穿所述钝化层的所述第二过孔与所述第二有源层相连，以及走线，所述走线设置在所述凹槽中，其中，所述第二源漏极以及所述走线同层同材料设置。由此，可进一步提高该阵列基板的生产良率以及产品性能。
根据本发明的实施例，该阵列基板进一步包括：连接线，所述连接线连接所述第一源漏极以及所述第二源漏极；第一辅助电极，所述第一辅助电极以及所述第二源漏极、所述连接线同层同材料设置；绝缘层，所述绝缘层设置在所述第二源漏极远离所述衬底的一侧；第二连接线、走线以及第二辅助电极，所述第二连接线、走线以及第二辅助电极均设置在所述绝缘层远离所述衬底的一侧，所述第二连接线通过贯穿所述绝缘层的过孔与所述第二源漏极相连，所述走线设置在凹槽中，所述第二连接线、所述走线以及所述第二辅助电极同层同材料设置，其中，所述第一辅助电极以及所述第二辅助电极在所述衬底上的投影之间具有重叠区域，且所述重叠区域位于所述第二有源层在所述衬底上的投影区域内。由此，可以进一步提高像素电容，提升电压补偿能力。
在本发明的又一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板。由此，该显示装置具有前面所述的阵列基板的全部特征以及优点，在此不再赘述。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的制备阵列基板的方法的流程图；
图2显示了现有技术的阵列基板的结构示意图；
图3显示了根据本发明一个实施例的阵列基板的部分结构示意图；
图4显示了根据本发明一个实施例的制备阵列基板的方法的流程图；
图5显示了根据本发明一个实施例的阵列基板的部分结构示意图；
图6显示了根据本发明一个实施例的制备阵列基板的方法的流程图；
图7显示了根据本发明另一个实施例的制备阵列基板的方法的流程图；
图8显示了根据本发明又一个实施例的制备阵列基板的方法的流程图；
图9显示了根据本发明又一个实施例的制备阵列基板的方法的流程图；
图10显示了根据本发明一个实施例的阵列基板的结构示意图；以及
图11显示了根据本发明又一个实施例的阵列基板的结构示意图。
附图标记说明：
100：衬底；110：玻璃基板；200：缓冲层；310：第二有源层；320：第二栅绝缘层；330：第二栅极；340：第二源漏极；350：第二层间绝缘层；410：第一缓冲层；420：第一有源层；430：第一栅极；440：第一源漏极；450：第一栅绝缘层；460：第一层间绝缘层；10：凹槽；11：第一子凹槽；12：第二子凹槽；20：第一过孔；30：第二过孔；44：第三过孔；500：钝化层；40：走线；50：连接线；60：第二连接线；600：第一平坦化层；700：第二平坦化层；1：第三辅助电极；2：第一辅助电极；3：第二辅助电极；800：阳极。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种制备阵列基板的方法。具体地，该方法制备的阵列基板可以为具有多个薄膜晶体管的阵列基板。更具体地，该方法可以用于制备多个薄膜晶体管的有源层深度不一致的阵列基板。例如，根据本发明的具体实施例，该阵列基板可以包括低温多晶硅薄膜晶体管以及氧化物薄膜晶体管的阵列基板，该阵列基板的衬底的显示区以及走线区，走线区中具有凹槽。衬底上还具有相串连的低温多晶硅薄膜晶体管以及氧化物薄膜晶体管。低温多晶硅薄膜晶体管以及氧化物薄膜晶体管可以位于显示区，也可以为位于走线区中的控制电路中的开关。更具体地，该阵列基板可以为有机发光显示装置的背板，例如，可以为基于有机发光显示器件的无边框全面屏或是柔性屏的背板。本领域技术人员能够理解的是，当该阵列基板为用于柔性显示器件的背板时，阵列基板的衬底可以为柔性衬底，例如，可以为聚酰亚胺(PI)形成的衬底。根据本发明的实施例，参考图1，该方法包括：
S100：同步形成第一过孔以及第一子凹槽
根据本发明的实施例，在该步骤中，同步形成用于连接第一有源层的第一过孔，以及位于走线区的第一子凹槽。由此，可以避免同步形成两种类型的薄膜晶体管过孔时，由于两个过孔深度不同而导致的有源层(如氧化物半导体层)过刻问题。
为了方便理解，下面首先以包括氧化物薄膜晶体管、低温多晶硅薄膜晶体管两种薄膜晶体管的阵列基板为例，对氧化物薄膜晶体管、低温多晶硅薄膜晶体管的结构、制备工艺，以及两种制备工艺难以兼容的原理进行简单说明。在下文中，如无特殊说明，第一薄膜晶体管可以为氧化物薄膜晶体管，第二薄膜晶体管可以为低温多晶硅薄膜晶体管。本领域技术人员能够理解的是，下述实施例仅为了解释本发明，而不应理解为对本发明的限制。即第一薄膜晶体管和第二薄膜晶体管的具体类型不受特别限制：
参考图2，目前涉及低温多晶硅薄膜晶体管以及氧化物薄膜晶体管的阵列基板，多为两种晶体管的源漏极(如图中所示出的第二源漏极340以及第一源漏极440)同层设置。同层设置的两个薄膜晶体管的源漏极，通过过孔，与各自的有源层(第二有源层310以及第一有源层420)相连。由于有源层材料的需求，低温多晶硅薄膜晶体管(低温多晶硅构成)上方的绝缘层(如图中所示出的第二层间绝缘层350、第一缓冲层410以及第一层间绝缘层460)厚度，要比氧化物薄膜晶体管(氧化物半导体材料构成)上方的第一层间绝缘层460的厚度厚。因此，刻蚀过孔时，氧化物薄膜晶体管的过孔首先接触到有源层，而此时低温多晶硅薄膜晶体管的过孔，还需要刻蚀一定深度才能够达到多晶硅有源层。由此，容易使氧化物薄膜晶体管的有源层受到影响，进而影响氧化物薄膜晶体管的开关特性。此外，低温多晶硅薄膜晶体管在形成有源层之前，需要采用氢氟酸对暴露的低温多晶硅膜层表面进行清洁处理，以去除表面氧化层，与后续形成的源漏极形成良好的欧姆接触。而该过程，会腐蚀氧化物半导体层，从而影响氧化物薄膜晶体管的开关特性。因此，造成低温多晶硅薄膜晶体管和氧化物薄膜晶体管的制程难以兼容。
根据本发明的实施例，将深度不同的的第一过孔，以及第二过孔分两步刻蚀形成，则可以解决上述制程难以兼容的问题：一方面，可解决由于两个过孔深度不同，而导致的损伤位置较浅的有源层(氧化物半导体层)；另一方面，由于两个过孔分两步形成，则可以在形成第二过孔之前，预先对第一过孔处暴露的有源层进行保护，防止清洗处理腐蚀氧化物半导体材料。然而，如仅将形成第一过孔以及形成第二过孔的步骤分为两次构图工艺来实现，则将增加工艺流程，延长制备时间。发明人发现，目前的显示装置，特别是有机发光柔性显示装置，为了提高显示面板的可弯折性能，多会将走线区的多层无机结构(如层间绝缘层、钝化层等)刻蚀掉，以去除容易在弯折过程中发生断裂、产生裂纹的脆性无机层。而出于保证刻蚀精度以及产品良率的考量，上述刻蚀无机结构的处理通常分为两步进行。因此，如将上述两步刻蚀去除无机结构的处理，与分步形成第一过孔和第二过孔的处理相结合，则既可以解决两种薄膜晶体管的制程不兼容问题，还可以保证走线区刻蚀精度，又不会显著增加生产流程。
根据本发明的实施例，形成有第一过孔以及第一子凹槽的结构可以为如图3所示的。上述第一过孔20以及第一子凹槽11可以是通过同一次构图工艺而形成的。更具体地，可以在形成覆盖有源层等结构的层间绝缘层之后，通过设置掩模并刻蚀的方式，同步形成上述第一过孔以及第一子凹槽。该构图工艺的具体参数不受特别限制，例如，可以为干法刻蚀，也可以为湿法刻蚀。
根据本发明一个优选的实施例，第一子凹槽以及第一过孔，在垂直于衬底100方向上的深度一致。由此，可以防止在形成第一子凹槽和第一过孔时，损伤第一过孔下方的第一有源层。即：在形成第一子凹槽11和第一过孔20的构图工艺中，第一子凹槽11和第一过孔20处的刻蚀深度一致。具体的，参考图3，第一子凹槽11的上表面(如图中所示出的第一层间绝缘层460的上表面)到第一子凹槽的底面之间的距离，可以和第一过孔20的顶部(如也可以为第一层间绝缘层460的上表面)，到第一过孔20的底部(即第一有源层)之间的距离相等：如图中所示出的H。本领域技术人员能够理解的是，在该步骤中，第一层间绝缘层460的上表面不一定为图3中所示出的平面。当第一子凹槽11和第一过孔20在垂直方向上的深度一致，即第一子凹槽11和第一过孔20处的刻蚀深度一致，则可以防止由于形成深度过深的第一子凹槽11时，损伤同步形成的第一过孔20下方的有源层材料。
本领域技术人员能够理解的是，由于该阵列基板的衬底100可以为柔性材料(如前所述的PI)构成的，因此，上述制程可以是将衬底100置于在玻璃基板110上进行的。该阵列基板还可以包括缓冲层200、第二薄膜晶体管的第二栅绝缘层320、第二栅极330、第二层间绝缘层350；以及第一薄膜晶体管的第一缓冲层410、第一栅极430等结构。上述结构的具体位置以及构成材料均不受特别限制，本领域技术人员可以根据实际情况进行选择。例如，缓冲层200可以为一层，也可以为多层。其余诸如层间绝缘层、栅绝缘层、栅极等，可以根据有源层的具体材料，以及不同产品对于阵列基板的具体要求进行选择。
S200：同步形成第二过孔以及第二子凹槽
根据本发明的实施例，在该步骤中，同步形成用于连接第二有源层(例如可以由低温多晶硅构成)的第二过孔，以及第二子凹槽。由此，可以避免同步形成两个过孔时，由于两个过孔深度不同而导致的有源层层过刻问题，且由于上述两个过孔是与其他结构同步形成的，因此也不会造成生产制程的延长。
根据本发明的实施，上述形成第二过孔以及第二子凹槽也可以是通过同一次构图工艺而形成的，具体形成方式不受特别限制，只要能够形成第二过孔以及第二子凹槽即可。例如，第二过孔以及第二子凹槽也可以是通过与形成第一过孔以及第一子凹槽类似的构图工艺而形成的，如可以通过干法刻蚀，或是湿法刻蚀的方式形成。如前所述，形成第一子凹槽以及第二子凹槽是为了去除走线区边缘的无机层结构，形成凹槽以提高该阵列基板的机械性能，并避免一次刻蚀形成深度较深的凹槽，难以控制刻蚀精度，导致产品良率受到影响。因此，第一子凹槽以及第二子凹槽的具体形状以及位置均不受特别限制，只要能够实现上述效果即可。例如，根据本发明的具体实施例，第二子凹槽可以是对第一子凹槽的底面进行刻蚀而形成的。第一子凹槽的宽度和第二子凹槽的宽度可以相等，即第一子凹槽和第二子凹槽可构成一个不同深度处宽度均一的凹槽。或者，参可以不对第一子凹槽和第二子凹槽的宽度进行特别限制，通过刻蚀，形成侧壁自然倾斜的第一子凹槽，在形成第二子凹槽时，由于是基于第一子凹槽的底面进行刻蚀的(如图7中的(b)所示出的第二过孔30以及第二子凹槽12)，即：第一子凹槽11和第二子凹槽12构成一台阶状凹槽结构。第二子凹槽延伸的具体深度，即凹槽底面延伸的具体深度不受特别限制，本领域技术人员可以根据实际情况进行调整，只要不贯穿柔性的衬底100即可。
根据本发明一个优选的实施例，第二子凹槽12可以延伸至衬底100朝向第二有源层一侧的表面。即：第二有源层和衬底之间，可以具有多层的缓冲层(可以由无机材料构成)等结构，优选第二子凹槽12贯穿上述缓冲层，但不刻蚀衬底100。由此，可以利用衬底100的柔性，提升走线区的机械性能，还可以防止走线区的无机结构，在弯折等过程中发生断裂或是产生裂痕。
根据本发明的实施例，为了进一步提高利用该方法制备的阵列基板的性能，根据本发明实施例，在第一子凹槽之后，形成第二子凹槽之前，参考图4，该方法还可以进一步包括以下步骤：
S10：形成第一源漏极
可以首先形成第一源漏极。形成有第一源漏极后的结构如图5所示，由此，可以利用第一源漏极440，覆盖第一过孔，以便对第一过孔处暴露的氧化物进行保护。
根据本发明的一个实施例，可以在形成第一源漏极之后，对第一薄膜晶体管和第二薄晶体管之上的绝缘层进行刻蚀，同步形成第二子凹槽以及第二过孔。在形成所述第二过孔之后，可以进一步包括：
S20：对第二过孔处进行清洁处理
根据本发明的实施例，在该步骤中，对第二过孔处暴露的第二有源层进行清洁处理。由此，可以在不对氧化物薄膜晶体管的性能造成影响的前提下，去除低温多晶硅表面的氧化物。具体的，可以在形成第二过孔之后，采用氢氟酸等对暴露的多晶硅层进行清洁，而无需担心氢氟酸会对氧化物半导体层造成负面影响。
随后，可以继续进行诸如沉积金属层，形成第二源漏极等处理。由此，可以在不显著增加生产工艺流程的前提下，解决低温多晶硅薄膜晶体管以及氧化物薄膜晶体管之间的制备工艺兼容性差的问题。
S300：形成第二源漏极以及连接线
根据本发明实施例，在该步骤中，可以同步形成第二源漏极以及连接线。具体的，可以在上述形成有第二子凹槽、第二过孔的结构上沉积金属层，随后通过构图工艺，形成第二源漏极和连接线，第二源漏极通过第二过孔与第二有源层连接，连接线的一端，通过第三过孔与第一源漏极相连，另一端与同层同材料形成的第二源漏极相连。由此，可以进一步节省生产流程，降低生产成本。根据本发明的另一些实施例，在形成第二源漏极以及连接线时，还可以同步形成位于凹槽中的走线，如背板的周边引线。由此，可以进一步节省生产流程，提高生产效率。
需要说明的是，上述第一源漏极以及第二源漏极应做广义理解。本领域技术人员能够理解的是，薄膜晶体管为一个三级的开关器件，其包括一个控制极(即栅极)以及一个源极和一个漏极。源、漏极以及流经源漏极的电流的方向，由薄膜晶体管中载流子的类型(电子或空穴)决定。因此，不同类型的有源层材料构成的薄膜晶体管中，源漏极之间电流的流向也不相同。即在将薄膜晶体管与电路或是其他电子元件进行连接时，需要参考有源层材料以及载流子类型，决定进行连接的是薄膜晶体管的源极还是漏极。即：第一源漏极，为第一薄膜晶体管的源极或者漏极。类似地，第二源漏极为第二薄膜晶体管的源极或者漏极。以第一薄膜晶体管为氧化物薄膜晶体管、第二薄膜晶体管为低温多晶硅薄膜晶体管为例，两个薄膜晶体管之间需要串联起来。也即是说：只要信号线中的电压信号，可以从一个薄膜晶体管的源极和漏极中的一个输入，从该薄膜晶体管没有连接信号线的源漏极输出，并连接至另一个薄膜晶体管的源极或漏极即可。
根据本发明的另一些实施例，参考图6以及图7，在形成第一源漏极之后、形成第二过孔以及第二子凹槽之前，还可以进一步包括：
S30：形成钝化层
根据本发明的实施例，在该步骤中，可以在氧化物薄膜晶体管所在区域的形成钝化层(如图7中的(a)所示出的钝化层500)。根据本发明的实施例，构成钝化层500的具体材料不受特别限制，只要可以起到保护薄膜晶体管的作用即可，本领域技术人员可以选择熟悉的材料构成根据本发明实施例的钝化层。由此，可以在不显著增加操作步骤的前提下，形成用于保护薄膜晶体管的钝化层。
根据本发明的实施例，形成钝化层500之后，如图7中的(b)，可以进行如前所述的形成第二子凹槽12以及第二过孔30的操作。此时，第二过孔30贯穿该步骤形成的钝化层500，以及前面所述的多层绝缘层，延伸至第二有源层。此时，由于钝化层500覆盖了已形成的第一源漏极，因此可以在形成第二子凹槽12以及第二过孔30时，可利用同一次构图工艺，同步形成贯穿钝化层500且延伸至第一源漏极的第三过孔44。本领域技术人员能够理解的是，在形成第二过孔30之后，也可以包括如前所述的清洁处理的步骤。由此，可以在不影响第一薄膜晶体管性能的前提下，去除第二有源层表面的氧化物。在该实施例中，参考图7中的(c)，仅需在上述形成有第二子凹槽12、第二过孔30以及第三过孔44的钝化层500上沉积金属层，随后通过构图工艺，即可形成第二源漏极340和连接线50(连接第二源漏极340和第一源漏极440)，连接线50的一端，通过第三过孔与第一源漏极440(图中未示出)相连，另一端与和连接线50同层同材料形成的第二源漏极340相连即可。类似地，在形成第二源漏极以及连接线时，还可以同步形成位于凹槽中的走线40，如背板的周边引线。由此，可以进一步节省生产流程，提高生产效率。
或者，参考图8以及图9，根据本发明的另一些实施例，该方法在形成第一源漏极之后，形成所述第二子凹槽之前，还可以暂不进行沉积钝化层的处理，而首先形成第一源漏极440，(如图9中的(a)所示)，然后形成第二子凹槽12，再形成第二源漏极340以及连接线50(如图9中的(b)所示)。随后，可以进行形成钝化层500的操作。在该实施例中，钝化层500的形成方式、构成钝化层的材料均不受特别限制，可以采用本发明上述其他实施例中形成钝化层的工艺以及材料，也可以根据实际需要，选择本领域技术人员熟悉的工艺以及材料构成钝化层500，只要能够起到保护薄膜晶体管的作用即可。
具体的，形成钝化层500之后，该方法还可以进一步包括：
S400：形成第一平坦化层
根据本发明的实施例，参考图9中的(c)，在该步骤中，形成第一平坦化层600。具体的，该步骤中形成的第一平坦化层600可设置在薄膜晶体管远离衬底100的一侧，例如可以覆盖前面形成的钝化层500，并填充至凹槽内。形成第一平坦化层600的具体材料以及工艺均不受特别限制，本领域技术人员可以根据实际情况进行选择。具体地，该步骤中形成的第一平坦化层600，可以是由透明有机材料构成的。由此，不仅可以利用该第一平坦化层600为后续工艺提供平整的表面，且由于第一平坦化层600填充至凹槽内部，进而还可以增强最终形成的阵列基板的机械性能，提高走线区的柔性。根据本发明的实施例，在该步骤中形成的第一平坦化层600可以具有均一的厚度(图中未示出该情况)，即：覆盖薄膜晶体管(第一薄膜晶体管以及第二薄膜晶体管)上方的第一平坦化层的厚度，以及填充在凹槽内处的第一平坦化层的厚度可以一致。或者，填充在凹槽处的第一平坦化层600的厚度，可以稍厚于位于其他区域的第一平坦化层600。由此，可以进一步提高凹槽位置处基板的机械性能。根据本发明的具体实施例，凹槽处的第一平坦化层的厚度可以和凹槽的深度相等，也可以略小于凹槽的深度。也即是说，形成第一平坦化层后，凹槽处可以被第一平坦化层填平，也可以不被第一平坦化层填平(如图9中的(c)所示)。
S500：形成第二连接线以及走线
根据本发明的实施例，在该步骤中，同步形成第二连接线(如图9中的(c)所示出的60A)，以及位于走线区的凹槽中的走线40。具体的，在该步骤中，首先形成贯穿钝化层500以及第一平坦化层600的第四过孔(图中未示出)，该第二连接线通过第四过孔和第二源漏极相连：可通过沉积金属层，并通过同一次构图工艺，同步形成连接第二源漏极的第二连接线60(如图中所示出的60A)，以及位于凹槽中的走线40。由此，一方面可以简化制备工艺，减少一次构图工艺。
根据本发明的实施例，第二连接线60的另一端所连接的结构不受特别限制，只要能够实现信号的传输，发挥第二薄膜晶体管的作用即可。如前所述，第二薄膜晶体管的源漏极中的一个，可以与第一薄膜晶体管进行串联。此时当第二连接线60的另一端为信号线或是诸如OLED的阳极等结构时，第二连接线60所连接的，应当是第二薄膜晶体管未与第一薄膜晶体管相连的源漏极。此外，本领域技术人员能够理解的是，如图9中示出的仅为该阵列基板在一个截面处的结构示意图，因此图9中并未示出第一薄膜晶体管的源漏极以及第二薄膜晶体管的源漏极相连的连接线处的情况。为了节约生产成本，在形成第二凹槽时，可以同步形成两个第四过孔，即：不论第二薄膜晶体管和第一薄膜晶体管相连的布线情况如何，在制备布线情况不同的阵列基板时，均可以采用相同的光罩形成第二凹槽和第四过孔。在形成第二连接线60时，再根据不同的布线情况，设计第二连接线60的具体连接情况。根据本发明的另一些实施例，第二连接线60还可以充当数据线，如电源线VSS或是与控制电路相连的GOA走线等结构。由此，可以利用不和第二源漏极、连接线同层设置的第二连接线，将原本位于同一层的、延伸方向一致的多跟数据线，改为在垂直于衬底方向上上下交叠的结构，从而有利于减小走线区所占据的面积，可实现窄边框化甚至获得无边框的全面屏。
根据本发明一个具体的实施例，该阵列基板可以为OLED的背板，参考图10，第二连接线60(如图中示出的60B)可以用于连接OLED的阳极。本领域技术人员能够理解的是，此时未与第二连接线60B连接的一侧的第二源漏极，可以通过连接线(图中未示出)与第一薄膜晶体管的一个源漏极相连。
发明人发现，在上述实施例中，还可以同步形成补偿能力较强的补偿电容结构。本领域技术人员能够理解的是，在显示装置的阵列基板，特别是OLED的背板中，为了提高对薄膜晶体管的控制能力，通常会设置补偿电路，通过加设补偿电容等元件的方式，维持薄膜晶体管的实际工作栅电压，能够与预设的栅电压保持基本一致。由于通常情况下，阵列基板中的结构均是通过整层沉积材料，然后进行构图工艺(刻蚀)而形成的，因此，上述补偿电容等元件通常是和其他结构同步制备的：在形成某一层金属结构(包括电极、各类走线、连接线等结构)时，在进行构图工艺时在预定位置预留一块孤岛金属；金属结构上方的绝缘层(如层间绝缘层、钝化层、平坦化层等等)则可以充当电容元件的绝缘介质；在形成上层金属结构时，仅需在相同的位置也预留一块孤岛金属结构，并将孤岛金属结构与电路进行连接即可形成补偿电容。例如，具体地，在前面所述的实施例中，参考图11，可以在在形成第一栅极时，同步形成第三辅助电极1。在形成第二源漏极和连接线的同时，形成第一辅助电极2，最后在形成走线40的同时，形成第二辅助电极3。上述3个辅助电极之间，均间隔有绝缘材料，进而可以简便的形成多个电容并联的补偿电容，即可增大像素电容，从而可以大幅提升补偿电路对于栅电压的控制能力。
本领域技术人员能够理解的是，上述实施例仅为根据本发明实施例的阵列基板的一个特定结构，类似的，当该阵列基板具有多层不同层设置的金属线、金属电极的结构时，均可以在例如上述实施例所示出的位置处形成辅助电极。即：辅助电极的具体数量，以及并联的补偿电容的具体数量，可以多于上述图11中所示出的数量。类似的，在本申请的其他实施例中，也可以在类似的位置，利用形成诸如栅极、像素电极、公共电极等金属导电结构构图公益，同步形成辅助电极。
S600：形成第二平坦化层
根据本发明的实施，参考图11，在该步骤中，形成第二平坦化层700。第二平坦化层700的具体位置不受特别限制，例如，第二平坦化层700可以设置在显示区以及走线区(图中未示出)上方。由此，可以利用第二平坦化层700进一步填充走线区的凹槽结构，进而可以提升阵列基板的柔性，节省生产工艺。
需要说明的是，本发明的上述实施例，在本发明的范围内可以进行变化、修改、替换和变型。例如，凹槽中可以填充平坦化层，也可以不进行填充；位于凹槽中的走线，可以是和连接线同步形成的，也可以是在和其他走线结构(如图11中所示出的第二连接线)同步形成的。本领域技术人员能够理解的是，在一些仅设置有一个薄膜晶体管(如只具有低温多晶硅薄膜晶体管)的阵列基板中，也可以利用上述实施例所示出的步骤，以达到简易化制备工艺的目的：在走线区中形成凹槽之后，可以不进行填充柔性材料的步骤。在形成与薄膜晶体管源漏极的同时，可以同步形成与其相连的一个数据线。随后，在源漏极以及数据线远离衬底侧设置平坦化层，此时利用用于绝缘的平坦化层填充凹槽，提升走线区的机械性能；最后，在平坦化层远离衬底的一侧，形成与数据线延伸方向一致，且在衬底上投影重合的另一根数据线。平坦化层上方的数据线，可通过过孔与源漏极相连。由此，可以将原本同层设置且并行的两根数据线(如电源线VSS和与控制电路相连的GOA走线)改为纵向交叠设置的方式，进而可以窄化产品的边框(类似图11中的第二连接线和连接线)。上述结构可称为双SD技术(双源漏极，即源漏极和同层同材料的一根数据线为SD1，另一根设置在上层的数据线为SD2)。由于两个金属走线之间需设置绝缘层，进而可采用类似本申请的第一平坦化层的结构，充当绝缘介质，同时可以填充凹槽，提升走线区的机械性能。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该列基板是由前面所述的方法制备的。由此，该阵列基板具有前面描述的方法获得的阵列基板所具有的全部特征以及优点，在此不再赘述。
在本发明的又一方面，本发明提出了一种阵列基板。该阵列基板可以具有利用前面所述的方法制备的阵列基板相同的结构。具体地，根据本发明的实施例，该阵列基板的衬底上具有显示区以及走线区，走线区中具有凹槽。衬底上还设置有第一薄膜晶体管以及第二薄膜晶体管。例如，根据本发明的具体实施例，第一薄膜晶体管可以为氧化物薄膜晶体管，第二薄膜晶体管可以为低温多晶硅薄膜晶体管。低温多晶硅薄膜晶体管的源漏极以及氧化物薄膜晶体管的源漏极通过连接线相连。凹槽可以包括第一子凹槽以及第二子凹槽。第一子凹槽以及第二子凹槽可以具有和前面描述的方法制备的阵列基板中的第一子凹槽和第二子凹槽相类似的结构。具体的，第二子凹槽靠近衬底设置，第一子凹槽形成在第二凹槽远离衬底的一侧。由此，该阵列基板可以兼具低温多晶硅薄膜晶体管以及氧化物薄膜晶体管的优点，且制备工艺简单，产品良率较高。
根据本发明的实施例，第一过孔可以是和第一子凹槽利用同一构图工艺形成的。为了防止在形成第一过孔可以是和第一子凹槽时，造成第一过孔处的过度刻蚀，损伤第一过孔下方的有源层，在垂直于衬底的方向上，第一过孔与第一子凹槽的深度可以相等。衬底可以为柔性衬底，衬底以及第二有源层之间可以具有缓冲层。第二过孔和第二子凹槽也可以是利用同一构图工艺而形成的。第二子凹槽可以贯穿上述缓冲层并延伸至衬底朝向第二有源层一侧的表面上。由此，可去除走线区的无机缓冲层结构，从而进一步提高该阵列基板的生产良率以及产品性能。第一过孔、第一子凹槽、第二过孔和第二子凹槽可以具有如图3以及图7中的(b)所示出的结构。
根据本发明的实施例，该阵列基板进一步包括钝化层。钝化层可以设置在第二薄膜晶体管远离衬底的一侧，第二源漏极设置在钝化层远离所述衬底的一侧，并通过贯穿钝化层的第二过孔与第二有源层相连。凹槽中可以设置有走线。第二源漏极以及走线同层同材料设置。由此，可进一步提高该阵列基板的生产良率以及产品性能。上述结构可以为如图7所示出的。
根据本发明的实施例，该阵列基板还可以进一步包括第一辅助电极以及第二辅助电极。具体的，该阵列基板具有如图11所示出的结构：第二源漏极、连接线和第一辅助电极2同层同材料设置，第二连接线、走线40以及第二辅助电极3同层同材料设置。第一辅助电极2和第二辅助电极3之间设置有绝缘层(如图中所示出的钝化层500和第一平坦化层600)。第一辅助电极以及第二辅助电极在衬底100上的投影之间具有重叠区域，且重叠区域位于第二有源层在衬底上的投影区域内。由此，可以进一步提高像素电容，提升电压补偿能力。如前所述，该结构可以形成三个相互并联的电容，进而可以增大电压补偿能力。关于辅助电极形成补偿电容的具体情况，前面已经进行了详细的描述，在此不再赘述。
根据本发明的实施例，上述结构，与具有同样结构的、利用前面所述的方法制备的阵列基板所具有的有益效果相一致。关于前述结构的有益效果，前面已经进行了详细描述，在此不再赘述。
在本发明的又一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板。由此，该显示装置具有前面所述的阵列基板的全部特征以及优点，在此不再赘述。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (14)

1.一种制备阵列基板的方法，其特征在于，所述阵列基板的衬底上设置有第一薄膜晶体管以及第二薄膜晶体管，和位于走线区的凹槽，所述凹槽包括第一子凹槽以及第二子凹槽，所述第一薄膜晶体管包括第一有源层、第一栅极、第一源漏极，所述第一源漏极通过第一过孔与所述第一有源层相连，所述第二薄膜晶体管包括第二有源层、第二栅极、第二源漏极，所述第二源漏极通过第二过孔与所述第二有源层相连，
所述方法包括：
采用同一次构图工艺形成所述第一过孔和所述第一子凹槽；以及
采用同一次构图工艺形成所述第二过孔和所述第二子凹槽。
2.根据权利要求1所述的方法，其特征在于，所述第一子凹槽和所述第二子凹槽在所述衬底上的投影至少部分重叠，所述第一子凹槽和所述第二子凹槽构成台阶状凹槽结构。
3.根据权利要求1所述的方法，其特征在于，所述第一薄膜晶体管为氧化物薄膜晶体管，所述第二薄膜晶体管为低温多晶硅薄膜晶体管。
4.根据权利要求1-3任一项所述的方法，其特征在于，形成所述第一子凹槽之后，形成所述第二子凹槽之前，所述方法进一步包括：形成所述第一源漏极，所述第一源漏极通过所述第一过孔与所述第一有源层连接。
5.根据权利要求4所述的方法，其特征在于，形成所述第一源漏极之后，形成所述第二子凹槽之前，所述方法进一步包括：形成设置在所述第二薄膜晶体管远离所述衬底一侧的钝化层，
采用同一次构图工艺，形成贯穿所述钝化层的所述第二过孔、所述第二子凹槽以及第三过孔，所述第三过孔贯穿所述钝化层并延伸至所述第一源漏极表面。
6.根据权利要求5所述的方法，其特征在于，形成所述第二子凹槽、所述第二过孔以及所述第三过孔之后，进一步包括：
采用同一次构图工艺形成所述第二源漏极、连接线以及位于所述凹槽内的走线，所述连接线与所述第二源漏极相连，且通过所述第三过孔与所述第一源漏极连接。
7.根据权利要求4所述的方法，其特征在于，形成所述第二子凹槽之后，进一步包括：
采用同一次构图工艺形成所述第二源漏极以及连接线，所述连接线连接所述第一源漏极和所述第二源漏极。
8.根据权利要求7所述的方法，其特征在于，形成所述第二源漏极之后，所述方法包括：
形成第一平坦化层，所述第一平坦化层设置在所述第二薄膜晶体管远离所述衬底的一侧，并填充至所述凹槽内；
形成贯穿所述第一平坦化层的第四过孔，所述第四过孔延伸至所述第二源漏极表面；
通过同一次构图工艺形成第二连接线，以及位于所述凹槽中的走线，所述第二连接线通过所述第四过孔与所述第二源漏极连接。
9.根据权利要求8所述的方法，其特征在于，形成所述第二源漏极以及所述连接线进一步包括：在与所述第二薄膜晶体管对应区域，同步形成第一辅助电极，
形成所述第二连接线以及所述走线进一步包括：同步形成第二辅助电极，所述第二辅助电极在所述衬底上的投影，与所述第一辅助电极在所述衬底上的投影之间具有重叠区域。
10.一种阵列基板，其特征在于，所述阵列基板包括：
衬底，所述衬底包括走线区，所述走线区中设置有凹槽；
第一薄膜晶体管以及第二薄膜晶体管，所述第一薄膜晶体管包括第一有源层、第一栅极、第一源漏极，所述第一源漏极通过第一过孔与所述第一有源层相连，所述第二薄膜晶体管包括第二有源层、第二栅极、第二源漏极，所述第二源漏极通过第二过孔与所述第二有源层相连，
其中，所述凹槽包括第一子凹槽以及第二子凹槽。
11.根据权利要求10所述的阵列基板，其特征在于，在垂直于所述衬底的方向上，所述第一过孔的深度与所述第一子凹槽的深度相等；
所述衬底为柔性衬底，所述衬底以及所述第二有源层之间具有缓冲层，所述第二子凹槽贯穿所述缓冲层并延伸至所述衬底朝向所述第二有源层一侧的表面上。
12.根据权利要求10所述的阵列基板，其特征在于，进一步包括：
钝化层，所述钝化层设置在所述第二薄膜晶体管远离所述衬底一侧，所述第二源漏极设置在所述钝化层远离所述衬底的一侧，并通过贯穿所述钝化层的所述第二过孔与所述第二有源层相连，以及
走线，所述走线设置在所述凹槽中，
其中，所述第二源漏极以及所述走线同层同材料设置。
13.根据权利要求10所述的阵列基板，其特征在于，进一步包括：
连接线，所述连接线连接所述第一源漏极以及所述第二源漏极；
第一辅助电极，所述第一辅助电极以及所述第二源漏极、所述连接线同层同材料设置；
绝缘层，所述绝缘层设置在所述第二源漏极远离所述衬底的一侧；
第二连接线、走线以及第二辅助电极，所述第二连接线、走线以及第二辅助电极均设置在所述绝缘层远离所述衬底的一侧，所述第二连接线通过贯穿所述绝缘层的过孔与所述第二源漏极相连，所述走线设置在凹槽中，所述第二连接线、所述走线以及所述第二辅助电极同层同材料设置，
其中，所述第一辅助电极以及所述第二辅助电极在所述衬底上的投影之间具有重叠区域，且所述重叠区域位于所述第二有源层在所述衬底上的投影区域内。
14.一种显示装置，其特征在于，包括权利要求10-13任一项所述的阵列基板。
CN201810215915.2A 2018-03-15 2018-03-15 阵列基板及其制备方法，以及显示装置 Active CN108376672B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201810215915.2A CN108376672B (zh) 2018-03-15 2018-03-15 阵列基板及其制备方法，以及显示装置
US16/486,990 US11043514B2 (en) 2018-03-15 2018-12-11 Method of fabricating array substrate, array substrate and display device
PCT/CN2018/120250 WO2019174333A1 (zh) 2018-03-15 2018-12-11 制作阵列基板的方法、阵列基板和显示装置
US17/328,393 US11646327B2 (en) 2018-03-15 2021-05-24 Method of fabricating array substrate, array substrate and display device
US18/189,569 US11923382B2 (en) 2018-03-15 2023-03-24 Method of fabricating array substrate, array substrate and display device
US18/522,510 US20240096910A1 (en) 2018-03-15 2023-11-29 Method of fabricating array substrate, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810215915.2A CN108376672B (zh) 2018-03-15 2018-03-15 阵列基板及其制备方法，以及显示装置

Publications (2)

Publication Number Publication Date
CN108376672A true CN108376672A (zh) 2018-08-07
CN108376672B CN108376672B (zh) 2020-12-04

Family

ID=63018808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810215915.2A Active CN108376672B (zh) 2018-03-15 2018-03-15 阵列基板及其制备方法，以及显示装置

Country Status (3)

Country Link
US (4) US11043514B2 (zh)
CN (1) CN108376672B (zh)
WO (1) WO2019174333A1 (zh)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300840A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109686758A (zh) * 2018-12-04 2019-04-26 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
CN109860196A (zh) * 2019-02-14 2019-06-07 长江存储科技有限责任公司 3d nand存储器的形成方法
CN110211974A (zh) * 2019-06-12 2019-09-06 厦门天马微电子有限公司 一种阵列基板、显示面板及阵列基板的制造方法
WO2019174333A1 (zh) * 2018-03-15 2019-09-19 京东方科技集团股份有限公司 制作阵列基板的方法、阵列基板和显示装置
CN110783275A (zh) * 2019-11-07 2020-02-11 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111081716A (zh) * 2019-12-06 2020-04-28 武汉华星光电半导体显示技术有限公司 阵列基板、阵列基板的制备方法及显示面板
CN111312728A (zh) * 2020-02-27 2020-06-19 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN111725279A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 阵列基板及oled显示面板
CN111863838A (zh) * 2020-07-21 2020-10-30 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN111883482A (zh) * 2020-07-16 2020-11-03 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板及显示装置
CN112116872A (zh) * 2020-09-23 2020-12-22 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN112309990A (zh) * 2020-10-30 2021-02-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112542499A (zh) * 2020-12-03 2021-03-23 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN112542471A (zh) * 2020-12-04 2021-03-23 武汉华星光电半导体显示技术有限公司 阵列基板的制备方法、阵列基板及显示面板
CN112687703A (zh) * 2020-12-24 2021-04-20 武汉华星光电半导体显示技术有限公司 显示面板
CN113745305A (zh) * 2021-09-07 2021-12-03 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2022188204A1 (zh) * 2021-03-08 2022-09-15 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023137801A1 (zh) * 2022-01-21 2023-07-27 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109509775A (zh) * 2018-11-19 2019-03-22 云谷（固安）科技有限公司 一种有机电致发光显示面板及制作方法、显示装置
KR20210022808A (ko) * 2019-08-20 2021-03-04 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN110570764A (zh) * 2019-08-23 2019-12-13 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN112259555A (zh) * 2020-10-13 2021-01-22 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080297711A1 (en) * 2005-03-28 2008-12-04 Au Optronics Corporation Liquid crystal display device and its manufacturing method
CN101436608A (zh) * 2007-11-16 2009-05-20 三星移动显示器株式会社 有机发光显示设备
CN106876412A (zh) * 2017-03-15 2017-06-20 厦门天马微电子有限公司 一种阵列基板以及制作方法
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7230271B2 (en) * 2002-06-11 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP6751613B2 (ja) * 2016-07-15 2020-09-09 株式会社ジャパンディスプレイ 表示装置
CN106298648A (zh) 2016-09-12 2017-01-04 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN107026178B (zh) * 2017-04-28 2019-03-15 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
CN107731858B (zh) * 2017-10-27 2020-05-12 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示面板
CN108376672B (zh) * 2018-03-15 2020-12-04 京东方科技集团股份有限公司 阵列基板及其制备方法，以及显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080297711A1 (en) * 2005-03-28 2008-12-04 Au Optronics Corporation Liquid crystal display device and its manufacturing method
CN101436608A (zh) * 2007-11-16 2009-05-20 三星移动显示器株式会社 有机发光显示设备
CN106876412A (zh) * 2017-03-15 2017-06-20 厦门天马微电子有限公司 一种阵列基板以及制作方法
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019174333A1 (zh) * 2018-03-15 2019-09-19 京东方科技集团股份有限公司 制作阵列基板的方法、阵列基板和显示装置
US11923382B2 (en) 2018-03-15 2024-03-05 Boe Technology Group Co., Ltd. Method of fabricating array substrate, array substrate and display device
CN109300840A (zh) * 2018-09-30 2019-02-01 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
US10868263B2 (en) 2018-12-04 2020-12-15 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Flexible display panel and method for manufacturing same
WO2020113776A1 (zh) * 2018-12-04 2020-06-11 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
CN109686758A (zh) * 2018-12-04 2019-04-26 武汉华星光电半导体显示技术有限公司 一种柔性显示面板及其制备方法
CN109860196A (zh) * 2019-02-14 2019-06-07 长江存储科技有限责任公司 3d nand存储器的形成方法
CN110211974A (zh) * 2019-06-12 2019-09-06 厦门天马微电子有限公司 一种阵列基板、显示面板及阵列基板的制造方法
CN110783275A (zh) * 2019-11-07 2020-02-11 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110783275B (zh) * 2019-11-07 2022-12-09 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111081716A (zh) * 2019-12-06 2020-04-28 武汉华星光电半导体显示技术有限公司 阵列基板、阵列基板的制备方法及显示面板
CN111312728A (zh) * 2020-02-27 2020-06-19 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法
CN111725279A (zh) * 2020-06-11 2020-09-29 武汉华星光电半导体显示技术有限公司 阵列基板及oled显示面板
WO2021248553A1 (zh) * 2020-06-11 2021-12-16 武汉华星光电半导体显示技术有限公司 阵列基板及oled显示面板
US11984459B2 (en) 2020-06-11 2024-05-14 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and OLED display panel
CN111883482A (zh) * 2020-07-16 2020-11-03 京东方科技集团股份有限公司 一种显示基板的制作方法、显示基板及显示装置
CN111863838A (zh) * 2020-07-21 2020-10-30 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
US11997878B2 (en) 2020-07-21 2024-05-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
CN112116872A (zh) * 2020-09-23 2020-12-22 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN112116872B (zh) * 2020-09-23 2022-12-06 京东方科技集团股份有限公司 显示面板及其制备方法、显示装置
CN112309990A (zh) * 2020-10-30 2021-02-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2022088365A1 (zh) * 2020-10-30 2022-05-05 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112542499A (zh) * 2020-12-03 2021-03-23 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN112542471A (zh) * 2020-12-04 2021-03-23 武汉华星光电半导体显示技术有限公司 阵列基板的制备方法、阵列基板及显示面板
CN112687703B (zh) * 2020-12-24 2023-04-07 武汉华星光电半导体显示技术有限公司 显示面板
CN112687703A (zh) * 2020-12-24 2021-04-20 武汉华星光电半导体显示技术有限公司 显示面板
WO2022188204A1 (zh) * 2021-03-08 2022-09-15 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN113745305B (zh) * 2021-09-07 2022-09-27 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN113745305A (zh) * 2021-09-07 2021-12-03 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2023137801A1 (zh) * 2022-01-21 2023-07-27 武汉华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法

Also Published As

Publication number Publication date
US11923382B2 (en) 2024-03-05
CN108376672B (zh) 2020-12-04
US20230230983A1 (en) 2023-07-20
WO2019174333A1 (zh) 2019-09-19
US20200357829A1 (en) 2020-11-12
US11043514B2 (en) 2021-06-22
US20240096910A1 (en) 2024-03-21
US20210280615A1 (en) 2021-09-09
US11646327B2 (en) 2023-05-09

Similar Documents

Publication Publication Date Title
CN108376672A (zh) 阵列基板及其制备方法，以及显示装置
CN108493198A (zh) 阵列基板及其制作方法、有机发光二极管显示装置
CN102270656B (zh) 有机发光二极管显示器及其制造方法
CN108538890A (zh) 一种有机发光显示装置
CN104347677B (zh) 有机发光二极管显示器及其制造方法
CN103066212B (zh) 有机发光显示装置及其制造方法
CN103946742B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN109560088A (zh) 柔性显示基板及其制作方法
CN108122958A (zh) 显示装置
CN103887239B (zh) 薄膜晶体管阵列基板及其制造方法
CN108281468A (zh) 一种显示基板的制造方法、显示基板、显示装置
CN104218019B (zh) 薄膜晶体管阵列基板及其制造方法
CN109326609A (zh) 一种阵列基板及其制作方法
CN105097839B (zh) 一种绝缘层、阵列基板及其制作方法、显示装置
CN105914229B (zh) 一种amoled显示基板及其制作方法、显示装置
CN108107637A (zh) 一种薄膜晶体管液晶显示器阵列基板及其制作方法
CN105810691B (zh) 像素结构与其制造方法
WO2020258634A1 (zh) 一种显示基板、其制备方法及其显示装置
CN109300912A (zh) 基于电致发光器件的显示基板及其制备方法、显示装置
CN108231839A (zh) 柔性显示面板的弯折区结构及其制作方法
CN101546077A (zh) 薄膜晶体管液晶显示器像素结构及制作方法
CN109742158A (zh) 低温多晶硅薄膜晶体管、阵列基板及制备方法、显示装置
CN110473983A (zh) 显示面板母板和显示面板母板的制备方法
CN111463243A (zh) 阵列基板及其制备方法
WO2022088365A1 (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant