CN108288621A - 阵列基板的制造方法、阵列基板及显示面板 - Google Patents

阵列基板的制造方法、阵列基板及显示面板 Download PDF

Info

Publication number
CN108288621A
CN108288621A CN201810194059.7A CN201810194059A CN108288621A CN 108288621 A CN108288621 A CN 108288621A CN 201810194059 A CN201810194059 A CN 201810194059A CN 108288621 A CN108288621 A CN 108288621A
Authority
CN
China
Prior art keywords
electrode
layer
grid
conductive pattern
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810194059.7A
Other languages
English (en)
Other versions
CN108288621B (zh
Inventor
卢鑫泓
王珂
胡合合
宁策
杨维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810194059.7A priority Critical patent/CN108288621B/zh
Publication of CN108288621A publication Critical patent/CN108288621A/zh
Priority to PCT/CN2018/105012 priority patent/WO2019169848A1/en
Priority to US16/330,719 priority patent/US11532686B2/en
Application granted granted Critical
Publication of CN108288621B publication Critical patent/CN108288621B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种阵列基板的制造方法、阵列基板及显示面板，属于显示技术领域。该方法包括：在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管；其中，第一薄膜晶体管包括：第一有源层图形、第一栅极、第一源极和第一漏极，第二薄膜晶体管包括：第二有源层图形、第二栅极、第二源极和第二漏极，第一源极、第一漏极与第二栅极采用一次构图工艺形成，第二源极与第二漏极采用一次构图工艺形成。通过第一源极、第一漏极与第二栅极采用一次构图工艺形成，第二源极与第二漏极采用一次构图工艺形成，在不增加构图工艺的情况下，降低了阵列基板的整体制造难度。

Description

阵列基板的制造方法、阵列基板及显示面板
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板的制造方法、阵列基板及显示面板。
背景技术
目前，有源矩阵有机发光二极管(英文：Active-matrix organic light emittingdiode；简称：AMOLED)显示器是市面上新型的显示器，该AMOLED显示器中的像素驱动电路通常包括两个薄膜晶体管(英文：Thin Film Transistor；简称：TFT)和一个存储电容，该两个TFT分别为：开关TFT(英文：Switching TFT)和驱动TFT(英文：Driving TFT)。该两个TFT均可以包括：栅极、有源层图形和源漏极。
在扫描线开启时，开关TFT的栅极上施加一定电压，电流从开关TFT的源极流向漏极，传输至驱动TFT，使驱动TFT导通，电流从驱动TFT的源极流向漏极，该驱动TFT与存储电容连接，从而为存储电容充电，当扫描线关闭时，存储电容中的电压仍能保持驱动TFT处于导通状态，进而避免了驱动TFT的栅极电压出现漂移现象。但是，目前的AMOLED显示器中的阵列基板的制造工艺较为复杂。
发明内容
本申请提供了一种阵列基板的制造方法、阵列基板及显示面板，可以解决现有的阵列基板的整体制造难度较高问题。所述技术方案如下：
第一方面，提供了一种阵列基板的制造方法，所述方法包括：
在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管；
其中，所述第一薄膜晶体管包括：第一有源层图形、第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括：第二有源层图形、第二栅极、第二源极和第二漏极，
所述第一源极、所述第一漏极与所述第二栅极采用一次构图工艺形成，所述第二源极与所述第二漏极采用一次构图工艺形成。
可选的，所述在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管，包括：
在所述衬底基板上形成所述第一薄膜晶体管、第一辅助电极和所述第二薄膜晶体管，所述第一辅助电极与所述第一栅极之间设置有一层绝缘层；
其中，所述第一辅助电极、所述一层绝缘层与所述第一栅极构成存储电容。
可选的，所述在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管，包括：
在所述衬底基板上形成所述第一薄膜晶体管、所述第二薄膜晶体管和导电电极，所述第一源极与所述第一漏极中的一个和所述导电电极电连接；
其中，所述第二源极、所述第二漏极与所述导电电极采用一次构图工艺形成。
可选的，所述在所述衬底基板上形成所述第一薄膜晶体管、第一辅助电极和所述第二薄膜晶体管，包括：
在所述衬底基板上依次形成所述第一有源层图形、第一栅绝缘层和第一导电图形，所述第一导电图形包括：所述第一栅极；
在所述第一导电图形上依次形成第二栅绝缘层和第二导电图形，所述第二导电图形包括：所述第一辅助电极；
在所述第二导电图形上依次形成第一层间介电层、第二有源层图形、第三栅绝缘层和第三导电图形，所述第三导电图形包括：所述第一源极、所述第一漏极与所述第二栅极；
在所述第三导电图形上依次形成第二层间介电层、钝化层和第四导电图形，所述第四导电图形包括：所述第二源极和所述第二漏极。
可选的，所述在所述第二导电图形上依次形成第一层间介电层、第二有源层图形、第三栅绝缘层和第三导电图形，包括：
在所述第二导电图形上依次形成所述第一层间介电层和所述第二有源层图形；
在所述第二有源层图形上形成栅绝缘薄膜；
对形成有所述栅绝缘薄膜的衬底基板执行一次构图工艺，以形成带有第一过孔的衬底基板，所述第一过孔依次贯穿所述栅绝缘薄膜、所述第一层间介电层、所述第二栅绝缘层和所述第一栅绝缘层；
对所述带有第一过孔的衬底基板进行清洗处理；
在清洗处理后的衬底基板上形成所述第三导电图形；
对形成有所述第三导电图形的衬底基板进行刻蚀处理，以形成所述第三栅绝缘层；
其中，所述第三导电图形中的第一源极与第一漏极均通过所述第一过孔与所述第一有源层图形电连接。
可选的，所述阵列基板具有显示区域和引线区域，所述第一薄膜晶体管与所述第二薄膜晶体管均位于所述显示区域中，
所述在所述第三导电图形上依次形成第二层间介电层、钝化层和第四导电图形，包括：
在所述第三导电图形上依次形成所述第二层间介电层和所述钝化层；
对形成有所述钝化层的衬底基板执行两次构图工艺，以在所述引线区域内形成第二过孔；
在所述第二过孔中形成有机填充物；
在形成有所述有机填充物的衬底基板上形成所述第四导电图形。
可选的，所述在所述衬底基板上形成所述第一薄膜晶体管、第一辅助电极和所述第二薄膜晶体管，包括：
在所述衬底基板上形成所述第一薄膜晶体管、所述第一辅助电极、第二辅助电极和所述第二薄膜晶体管，所述第二辅助电极与所述第一栅极采用一次构图工艺形成，或者，所述第二辅助电极与所述第一辅助电极采用一次构图工艺形成；
其中，所述第二辅助电极用于与所述第二栅极构成双栅型结构，所述第二辅助电极与所述第二栅极分别位于所述第二有源层图形的相对的两侧。
第二方面，提供了一种阵列基板，包括：
衬底基板；
在所述衬底基板上设置有第一薄膜晶体管和第二薄膜晶体管；
其中，所述第一薄膜晶体管包括：第一有源层图形、第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括：第二有源层图形、第二栅极、第二源极和第二漏极，
所述第一源极、所述第一漏极与所述第二栅极同层设置，所述第二源极与所述第二漏极同层设置。
可选的，所述衬底基板上还设置有第一辅助电极，所述第一辅助电极与所述第一栅极之间设置有一层绝缘层；
其中，所述第一辅助电极、所述一层绝缘层与所述第一栅极构成存储电容。
可选的，所述衬底基板上还设置有导电电极，所述第一源极与所述第一漏极中的一个和所述导电电极电连接；
其中，所述第二源极、所述第二漏极和所述导电电极同层设置。
可选的，所述衬底基板上依次设置有第一有源层图形、第一栅绝缘层、第一导电图形、第二栅绝缘层、第二导电图形、第一层间介电层、第二有源层图形、第三栅极绝缘层、第三导电图形、第二层间介电层、钝化层和第四导电图形；
其中，所述第一导电图形包括：所述第一栅极，所述第二导电图形包括：所述第一辅助电极，所述第三导电图形包括：所述第一源极、所述第一漏极与所述第二栅极，所述第四导电图形包括：所述第二源极和所述第二漏极。
可选的，所述第三导电图形中的第一源极与第一漏极均通过第一过孔与所述第一有源层图形电连接，所述第一过孔依次贯穿所述第三栅极绝缘层、所述第一层间介电层、所述第二栅绝缘层和所述第一栅绝缘层。
可选的，所述阵列基板具有显示区域和引线区域，所述第一薄膜晶体管与所述第二薄膜晶体管均位于所述显示区域中，
所述衬底基板中的引线区域中设置有第二过孔，所述第二过孔中设置有有机填充物。
可选的，所述衬底基板上还设置有第二辅助电极，所述第二辅助电极与所述第一栅极同层设置，或者，所述第二辅助电极与所述第一辅助电极同层设置；
其中，所述第二辅助电极用于与所述第二栅极构成双栅型结构，所述第二辅助电极与所述第二栅极分别位于所述第二有源层图形的相对的两侧。
第三方面，提供了一种显示面板，包括：第二方面所述的阵列基板。
本发明实施例提供的技术方案带来的有益效果是：
本发明实施例提供的阵列基板的制造方法、阵列基板及显示面板，在不增加构图工艺的情况下，避免了出现两个TFT的源漏极采用一次构图工艺形成，导致过孔的深度较深的问题，从而降低了过孔的制造难度，进而有效的降低了阵列基板的整体制造难度，且避免了该阵列基板中的TFT容易出现导电不良等现象。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1A是相关技术提供的一种AMOLED显示器中阵列基板的结构示意图；
图1B是相关技术提供的在形成源漏极图形前在衬底基板行形成的过孔结构的示意图；
图2是本发明实施例提供的一种阵列基板的结构示意图；
图3是本发明实施例提供的一种阵列基板的制造方法的流程图；
图4A是本发明实施例提供的一种形成第一缓冲层和第一有源层图形的示意图；
图4B是本发明实施例提供的一种形成第一栅绝缘层和第一导电图形的示意图；
图4C是本发明实施例提供的一种形成第二辅助电极的示意图；
图5A是本发明实施例提供的一种形成第二栅绝缘层和第二导电图形的示意图；
图5B是本发明实施例提供的另一种形成第二辅助电极的示意图；
图6A是本发明实施例提供的一种形成第一层间介电层和第二缓冲层的示意图；
图6B是本发明实施例提供的一种形成第二有源层图形的示意图；
图6C是本发明实施例提供的一种形成栅绝缘薄膜的示意图；
图6D是本发明实施例提供的一种形成带有第一过孔的衬底基板的示意图；
图6E是本发明实施例提供的一种形成第三导电图形的示意图；
图6F是本发明实施例提供的一种形成第三栅绝缘层的示意图；
图7A是本发明实施例提供的一种形成第二层间介电层与钝化层的示意图；
图7B是本发明实施例提供的一种在引线区域内形成第二过孔的示意图；
图7C是本发明实施例提供的一种形成有机填充物的示意图；
图7D是本发明实施例提供的一种形成带有第三过孔与第四过孔的衬底基板的示意图；
图7E是本发明实施例提供的一种形成第四导电图形的示意图；
图8是本发明实施例提供的另一种阵列基板的结构示意图；
图9是本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
请参考图1A，图1A是相关技术提供的一种AMOLED显示器中阵列基板的结构示意图，该阵列基板可以包括：衬底基板01，在衬底基板01上依次设置有：第一缓冲层02、第一有源层图形03、第一栅极绝缘层04、第一栅极图形05、第二栅极绝缘层06、第一层间介电层07、第二缓冲层08、第二有源层图形09、第三栅绝缘层010、第二栅极图形011、第二层间介电层012、源漏极图形013、钝化层014和平坦层图形015。其中，第一栅极图形05包括：第一栅极05a；第二栅极图形011包括：第二栅极011b；源漏极图形013包括：第一源漏极013a和第二源漏极013b。第一栅极05a、第一源漏极013a与第一有源层图形05构成驱动TFT；第二栅极011b、第二源漏极013b和第二有源层图形09构成开关TFT。通常情况下，为了简化构图工艺，该第一源漏极013a与第二源漏极013b采用一次构图工艺形成。
该AMOLED显示器中的驱动TFT通常为低温多晶硅薄膜晶体管(英文：LowTemperature Poly-Silicon Thin Film Transistor；简称：LTPS TFT)，该驱动TFT中的第一有源层图形05的材质可以为多晶硅；该AMOLED显示器中的开关TFT通常为氧化物TFT，该开关TFT中第二有源层图形09的材质可以为氧化物半导体材质。
发明人发现，上述相关技术存在以下技术问题：若驱动TFT中源漏极与开关TFT中的源漏极采用一次构图工艺形成，则两个TFT中通常存在一个TFT中源漏极通过过孔与有源层图形电连接，由于两个TFT的源漏极采用一次构图工艺形成，导致该过孔的深度较深，例如，如图1A所示，第一源漏极013a需要通过深度较深的过孔001才能够与第一有源层图形05电连接，而较深的过孔的制造难度较高，并且在刻蚀该较深的过孔的过程中，可能会损伤另一个TFT中的有源层图形，因此，阵列基板的整体制造难度较高，且该阵列基板中的TFT容易出现导电不良等现象。
本发明实施例提供了一种阵列基板的制造方法，该方法可以包括：
在衬底基板上形成第一TFT和第二TFT。
其中，第一TFT包括：第一有源层图形、第一栅极、第一源极和第一漏极，第二TFT包括：第二有源层图形、第二栅极、第二源极和第二漏极。
第一源极、第一漏极与第二栅极采用一次构图工艺形成，第二源极与第二漏极采用一次构图工艺形成。
综上所述，本发明实施例提供的阵列基板的制造方法，由于第一源极、第一漏极与第二栅极采用一次构图工艺形成，第二源极与第二漏极采用一次构图工艺形成，因此在不增加构图工艺的情况下，避免了出现两个TFT的源漏极采用一次构图工艺形成，导致过孔的深度较深的问题，从而降低了过孔的制造难度，进而有效的降低了阵列基板的整体制造难度，并且避免了该阵列基板中的TFT容易出现导电不良等现象。
可选的，在衬底基板上形成第一TFT和第二TFT的过程，可以包括：
在衬底基板上形成第一TFT、第一辅助电极和第二TFT，第一辅助电极与第一栅极之间设置有一层绝缘层。其中，该第一辅助电极、一层绝缘层与第一栅极构成存储电容。
示例的，如图2所示，图2是本发明实施例提供的一种阵列基板的结构示意图，在衬底基板10上所形成的第一TFT可以包括：第一有源层图形12、第一栅极14a、第一源极111a和第一漏极111b，所形成的第二TFT可以包括：第二有源层19、第二栅极111c、第二源极115b和第二漏极115c。该第二源极115b、第二漏极115c是采用一次构图工艺形成的；第一源极111a、第一漏极111b与第二栅极111c是采用一次构图工艺形成的。该衬底基板10上还形成有第一辅助电极16a，该第一辅助电极16a与第一栅极14a之间设置有一层绝缘层，该一层绝缘层可以为第二栅绝缘层15，该第一辅助电极16a、第二栅绝缘层15与第一栅极14a构成存储电容。
可选的，在衬底基板上形成第一TFT和第二TFT的过程，可以包括：
在衬底基板上形成第一TFT、第二TFT和导电电极，第一源极与第一漏极中的一个和导电电极电连接；其中，第二源极、第二漏极与导电电极采用一次构图工艺形成。
示例的，如图2所示，在衬底基板10还形成有导电电极115a，第一源极111a与第一漏极111b中的一个与该导电电极115a电连接，为了简化构图工艺，该导电电极115a、第二源极115b与第二漏极115c是采用一次构图工艺形成的。此时，在该阵列基板后续形成阴极图形和阳极图形后，该阴极图形和阳极图形中的一个与导电电极016电连接，从而可以实现该阴极图形和阳极图形中的一个与第一TFT中的源漏极电连接。由于第一TFT中的源漏极(也即第一源极111a和第一漏极111b)与第二TFT中的源漏极(也即第二源极115b和第二漏极115c)并不是采用一次构图工艺形成的，因此该第一TFT中的源漏极与第二TFT中的源漏极之间会存在绝缘层，此时，第一TFT中的源漏极与第二TFT中的源漏极的金属走线可以采用该绝缘层绝缘，进而有效的简化了该阵列基板中的金属布线。
在相关技术中，如图1A所示，在钝化层015上还设置有导电电极016，该导电电极016与第一源漏极013a电连接，在后续形成阴极图形和阳极图形后，该阴极图形和阳极图形中的一个与导电电极016电连接，又由于该导电电极016与驱动TFT中的第一源漏极013a电连接，因此可以将第一源漏极013a与第二源漏极013b对应的金属走线采用钝化层014绝缘，此时，能够有效的简化AMOLED显示器中的金属布线。第二栅极图形011还可以包括：辅助电极011a，该辅助电极011a用于与第一栅极05a构成存储电容，为了简化构图工艺，该辅助电极011a与第二栅极011b采用一次构图工艺形成，此时，第一栅极05a通过一次沟通工艺形成，辅助电极011a与第二栅极011b通过一次构图工艺形成，第一源漏极013a和第二源漏极013b通过一次构图工艺形成，导电电极16通过一次构图工艺形成，因此需要4次构图工艺形成该阵列基板中所有的导电图形。但是，该第一栅极05a与辅助电极011a之间设置有至少两层绝缘层，导致第一栅极05a与辅助电极011a之间的距离较大，进而导致存储电容的电容量较低，若通过增大第一栅极05a和辅助电极011a的面积来提高存储电容的电容量，会降低阵列基板的每英寸的像素个数(英文：Pixels Per Inch；简称：PPI)。
而在本发明实施例中，如图2所示，由于第一栅极14a采用一次构图工形成，第一辅助电极16a采用一次构图工艺形成，第一源极111a、第一漏极111b与第二栅极111c采用一次构图工艺形成，第二源极115b、第二漏极115c与导电电极151a采用一次构图工艺形成，因此，在保证采用4次构图工艺形成该阵列基板中所有的导电图形的情况下，第一栅极14a与第一辅助电极16a之间仅存在一层绝缘层，进而有效降低了第一栅极与第一辅助电极之间的距离，从而提高了存储电容的电容量。进一步的，可以在保证存储电容电容量的情况下，适当的减小第一栅极14a与第一辅助电极16a的面积，从而有效的提高了该阵列基板的PPI。
可选的，如图2所示，该阵列基板具有显示区域0a和引线区域0b，该引线区域0b设置在显示区域0a的外围，第一TFT与第二TFT均位于显示区域0a中。通常情况下，引线区域0b中的膜层的材质均为无机物材质，而无机物材质的弯折应力较大，不利于弯折，为了便于对该引线区域0b进行弯折，可以在引线区域中设置第二过孔b，该第二过孔b贯穿引线区域中所有的膜层结构，并在该第二过孔b中形成有机填充物114，该有机填充物114的弯折应力较小，进而便于实现对引线区域进行弯折。
实际应用中，本发明实施例中的阵列基板中的第一TFT与第二TFT均可以顶栅型TFT与底栅型TFT中的一个，由于在制造顶栅型TFT中的有源层图形时，对该有源层图形的损伤较小，该顶栅型TFT的稳定性较好，因此本发明实施例以第一TFT与第二TFT均为顶栅型TFT为例，对该阵列基板的制造方法进行示意性说明，请参考图3，图3是本发明实施例提供的一种阵列基板的制造方法的流程图，该方法可以包括：
步骤301、在衬底基板上依次形成第一有源层图形、第一栅绝缘层和第一导电图形。该第一导电图形可以包括：第一栅极。
在本发明实施例中，在衬底基板上依次形成第一有源层图形、第一栅绝缘层和第一导电图形，可以包括如下几个步骤：
步骤A1、在衬底基板上依次形成第一缓冲层和第一有源层图形。
可选的，该第一缓冲层的材质可以为二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料。该第一有源层图形的材质可以为多晶硅。
示例的，请参考图4A，图4A是本发明实施例提供的一种形成第一缓冲层和第一有源层图形的示意图，可以在衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成第一缓冲层11。再在形成有第一缓冲层11的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成非晶硅层，对形成有非晶硅层的衬底基板进行激光退火处理后，可以将非晶硅层转换为多晶硅层，然后对该多晶硅层执行一次构图工艺形成第一有源层图形12，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤B1、在形成有第一有源层图形的衬底基板上形成第一栅绝缘层。
可选的，该第一栅绝缘层的材质可以为二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料。
示例的，可以在形成有第一有源层图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成第一栅绝缘层。
步骤C1、在形成有第一栅绝缘层的衬底基板上形成第一导电图形。
可选的，该第一导电图形的材质可以由金属钼(简称：Mo)、金属铜(简称：Cu)、金属铝(简称：Al)或合金等材料制造而成。
示例的，请参考图4B，图4B是本发明实施例提供的一种形成第一栅绝缘层和第一导电图形的示意图，可以在形成有第一栅绝缘层13的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成导电薄膜，然后对该导电薄膜执行一次构图工艺形成第一导电图形14，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。该第一导电图形14可以包括：第一栅极14a.
实际应用中，在导电薄膜执行构图工艺形成的第一导电图形还可以包括：第二辅助电极，例如，请参考图4C，图4C是本发明实施例提供的一种形成第二辅助电极的示意图，该第二辅助电极14b与第一栅极14a采用一次构图工艺形成，该第二辅助电极14b用于与后续形成的第二栅极构成双栅型结构。
步骤302、在第一导电图形上依次形成第二栅绝缘层和第二导电图形。该第二导电图形包括：第一辅助电极。
在本发明实施例中，在第一导电图形上依次形成第二栅绝缘层和第二导电图形，可以包括如下几个步骤：
步骤A2、在形成有第一导电图形的衬底基板形成第二栅绝缘层。
可选的，该第二栅绝缘层的材质可以为二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料。
示例的，可以在形成有第一导电图形的衬底基板上通过沉积、涂敷、溅射等多种方式中的任一种形成第二栅绝缘层。
步骤B2、在形成有第二栅绝缘层的衬底基板上形成第二导电图形。
可选的，该第一导电图形的材质可以由金属Mo、金属Cu、金属Al或合金等材料制造而成。
示例的，请参考图5A，图5A是本发明实施例提供的一种形成第二栅绝缘层和第二导电图形的示意图，可以在形成有第二栅绝缘层15的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成导电薄膜，然后对该导电薄膜执行一次构图工艺形成第二导电图形16，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。该第二导电图形16可以包括：第一辅助电极16a。该第一辅助电极16a用于与第一栅极14a构成存储电容。
在相关技术中，如图1A所述，该阵列基板中的存储电容中第一栅极05a与辅助电极011a之间存在有第二栅极绝缘层06、第一层间介电层07、第二缓冲层08和第三栅绝缘层010。
而在本发明实施例中，存储电容中第一栅极14a与第一辅助电极16a之间仅存在一层第二栅绝缘层15，因此，本发明实施例可以有效的提高存储电容的电容量，进一步的，可以在保证存储电容电容量的情况下，适当的减小第一栅极14a与第一辅助电极16a的面积，从而有效的提高了该阵列基板的PPI。
实际应用中，可以不在步骤301中形成第二辅助电极，而在步骤302中形成第二辅助电极，此时，第二导电图形还可以包括：第二辅助电极，例如，请参考图5B，图5B是本发明实施例提供的另一种形成第二辅助电极的示意图，在形成第一导电图形14时，不行成第二辅助电极14b，该第二辅助电极14b与第一辅助电极16a采用一次构图工艺形成，也即是，在形成第二导电电极16时，形成第二辅助电极14b。
步骤303、在第二导电图形上依次形成第一层间介电层、第二有源层图形、第三栅绝缘层和第三导电图形。该第三导电图形包括：第一源极、第一漏极与第二栅极。
在本发明实施例中，在第二导电图形上依次形成第一层间介电层、第二有源层图形、第三栅绝缘层和第三导电图形，可以包括如下几个步骤：
步骤A3、在形成有第二导电图形的衬底基板上依次形成第一层间介电层和第二缓冲层。
可选的，该第一层间介电层与第二缓冲层的材质均可以为一氧化硅或者，一氧化硅和氮化硅的混合材料，该第二缓冲层的厚度大于或等于2000埃。
示例的，请参考图6A，图6A是本发明实施例提供的一种形成第一层间介电层和第二缓冲层的示意图，可以在形成有第二导电图形16的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成第一层间介电层17；再在第一层间介电层17上通过沉积、涂敷、溅射等多种方式中的任一种形成第二缓冲层18。
步骤B3、在形成有第二缓冲层的衬底基板上形成第二有源层图形。
可选的，该第二有源层图形的材质可以为铟镓锌氧化物(英文：indium galliumzinc oxide；简称：IGZO)或铟锡锌氧化物(英文：indium-Tin-zinc-Oxide；简称：ITZO)等氧化物半导体材质。
示例的，请参考图6B，图6B是本发明实施例提供的一种形成第二有源层图形的示意图，可以在形成有第二缓冲层18的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成氧化物半导体薄膜，然后对该氧化物半导体薄膜执行一次构图工艺形成第二有源层图形19，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤C3、在形成有第二有源层图形的衬底基板上形成栅绝缘薄膜。
可选的，该栅绝缘薄膜的材质可以为一氧化硅或者一氧化硅和氮化硅的混合材料，该栅绝缘薄膜的厚度为1000～2500埃。
示例的，请参考图6C，图6C是本发明实施例提供的一种形成栅绝缘薄膜的示意图，可以在形成有第二有源层图形19的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成栅绝缘薄膜110a。
步骤D3、对形成有栅绝缘薄膜的衬底基板执行一次构图工艺，以形成带有第一过孔的衬底基板。
示例的，请参考图6D，图6D是本发明实施例提供的一种形成带有第一过孔的衬底基板的示意图，可以对形成有栅绝缘薄膜110a的衬底基板执行一次构图工艺，以形成带有第一过孔a的衬底基板10，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
在相关技术中，如图1B所示，图1B是相关技术提供的在形成源漏极图形前在衬底基板行形成的过孔结构的示意图，一方面，第一源漏极与第一有源层图形05的通过过孔001电连接时，该过孔001需要依次穿过第二层间介电层012、第二缓冲层08、第一层间介电层07、第二栅极绝缘层06和第一栅极图形05，该过孔的深度大约为14000埃，远超过了通过湿法刻蚀时采用的光刻胶的承受范围，此时，需要先进行湿法刻蚀再进行干法刻蚀才可以完整对该过孔的加工，因此，加工该过孔的复杂度较大。另一方面，过孔002先于过孔001形成，若过孔002形成后，在加工过孔001的过程中，刻蚀处理采用的刻蚀液或刻蚀气体可能会损伤第二有源层图形09，导致后续形成的开关TFT容易出现导电不良等现象。
而在本发明实施例中，如图6D所示，第一过孔a的依次穿过栅绝缘薄膜110a、第二缓冲层18、第一层间介电层17、第二栅绝缘层15和第一栅绝缘层13，该第一过孔a的深度大约为10000埃，因此，该第一过孔a的深度较小，进而有效的降低了度第一过孔a加工的难度。又由于第二有源层图形19上方有栅绝缘薄膜110a，该栅绝缘薄膜110a可以避免蚀液或刻蚀气体对第二有源层图形19的损失，因此，有效的避免了后续形成的第二TFT出现导电不良等现象。
步骤E3、对带有第一过孔的衬底基板进行清洗处理。
在本发明实施例中，在形成带有第一过孔的衬底基板后，需要对该带有第一过孔的衬底基板进行清洗处理，从而去除与该第一过孔接触的第一有源层图形表面的硅氧键，进而可以增强后续形成的第一源极与第一有源层图形之间的欧姆接触，以及增强后续形成的第一漏极与第一有源层图形之间的欧姆接触，从而保证后续形成的第一TFT的开态电流较高。
可选的，可以通过氢氟酸对该形成有第一过孔的衬底基板进行清洗处理。
在相关技术中，如图1B所示，当采用氢氟酸对形成有过孔001与过孔002的衬底基板01进行清洗处理时，由于第二有源层图形09的材质为氧化物半导体材质，因此该氢氟酸会腐蚀该第二有源层图形09，导致后续形成的开关TFT失效。
而在本发明实施例中，如图6D所示，栅绝缘薄膜110a会对第二有源层图形19起到保护作用，有效的避免了氢氟酸腐蚀第二有源层图形19，导致后续形成的第二TFT失效的问题。通常情况下，采用氢氟酸清洗时，栅绝缘薄膜110a会被刻蚀500埃，而该栅绝缘薄膜110a的厚度约为1000～2500埃，因此该栅绝缘薄膜110a可以有效的对第二有源层图形19起到保护作用。
步骤F3、在清洗处理后的衬底基板上形成第三导电图形。
其中，第三导电图形中的第一源极与第一漏极均通过第一过孔与第一有源层图形电连接。
可选的，该第三导电图形的材质可以为依次叠加的金属钛、金属铝和金属钛的所形成的金属材质。
示例的，请参考图6E，图6E是本发明实施例提供的一种形成第三导电图形的示意图，可以在清洗处理后的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成导电薄膜，然后对该导电薄膜执行一次构图工艺形成第三导电图形111，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。该第三导电图形111可以包括：第一源极111a、第一漏极111b和第二栅极111c，该第一源极111a与第一漏极111b均通过第一过孔a与第一有源层图形12电连接。
步骤G3、对形成有所述第三导电图形的衬底基板进行刻蚀处理，以形成第三栅绝缘层。
示例的，请参考图6F，图6F是本发明实施例提供的一种形成第三栅绝缘层的示意图，可以对形成有第三导电图形111的衬底基板10进行刻蚀处理，可以将未被第三导电图形111覆盖的栅绝缘薄膜去除掉，进而可以形成第三栅绝缘层110。
需要说明的是，经过清洗处理后的栅绝缘薄膜的厚度仅为500～2000埃，在对其刻蚀处理时，不会产生横向刻蚀，也不会对第三导电图形产生任何影响。
步骤304、在第三导电图形上依次形成第二层间介电层、钝化层和第四导电图形。该第四导电图形包括：第二源极、第二漏极和导电电极。
在本发明实施例中，在第三导电图形上依次形成第二层间介电层、钝化层和第四导电图形，可以包括如下几个步骤：
步骤A4、在形成有第三导电图形与第三栅绝缘层的衬底基板上依次形成第二层间介电层和钝化层。
可选的，该第二层间介电层与钝化层的材质均可以为一氧化硅或者一氧化硅和氮化硅的混合材料，该二层间介电层的厚度大于或等于2000埃。
示例的，请参考图7A，图7A是本发明实施例提供的一种形成第二层间介电层与钝化层的示意图，在形成有第三导电图形111的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成第二层间介电层112；再在形成有第二层间介电层112的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成钝化层113。
步骤B4、对形成有钝化层的衬底基板执行两次构图工艺，以在引线区域内形成第二过孔。
示例的，请参考图7B，图7B是本发明实施例提供的一种在引线区域内形成第二过孔的示意图，由于第二过孔b需要依次穿过钝化层113、第二层间介电层112、第二缓冲层18、第一层间介电层17、第二栅绝缘层15、第一栅绝缘层13和第一缓冲层11，该第二过孔b的深度较深，因此通常需要对形成有钝化层113的衬底基板10执行两次构图工艺，才可以在引线区域内形成第二过孔b。该两次构图工艺均可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤C4、在第二过孔中形成有机填充物。
可选的，该有机填充物可以为丙烯酸树脂或者环氧树脂等。
示例的，请参考图7C，图7C是本发明实施例提供的一种形成有机填充物的示意图，可以在形成第二过孔b的衬底基板10上形成有机物薄膜，对该有机物薄膜执行一次构图工艺以在第二过孔b中形成有机填充物114，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
在本发明实施例中，在引线区域中膜层的材质均为无机物材质，而无机物材质的弯折应力较大，不利于弯折，为了便于对该引线区域进行弯折，可以在引线区域中设置第一过孔，该第一过孔贯穿引线区域中所有的膜层结构，并在该第一过孔中形成有机填充物，该有机填充物的弯折应力较小，进而便于实现对引线区域进行弯折。
步骤D4、对形成有有机填充物的衬底基板执行一次构图工艺，以形成带有第三过孔与第四过孔的衬底基板。
示例的，请参考图7D，图7D是本发明实施例提供的一种形成带有第三过孔与第四过孔的衬底基板的示意图，对形成有有机填充物114的衬底基板10执行一次构图工艺，以形成第三过孔c和第四过孔d，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤E4、在带有第三过孔与两个第四过孔的衬底基板上形成第四导电图形。
可选的，该第四导电图形的材质可以为依次叠加的金属钛、金属铝和金属钛的所形成的金属材质。
示例的，请参考图7E，图7E是本发明实施例提供的一种形成第四导电图形的示意图，可以在形成有第三过孔c与第四过孔d的衬底基板10上形成导电薄膜，然后对该导电薄膜执行一次构图工艺形成第四导电图形115，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。该第四导电图形115可以包括：导电电极115a、第二源极115b和第二漏极115c，该导电电极115a通过第三过孔c与第一源极111a和第一漏极111b中的一个电连接，第二源极115b和第二漏极115c均通过第四过孔d与第二有源层图形19电连接。
实际应用中，如图7E所示，该第四导电图形115还可以包括引线115d，该引线115d位于引线区域中，通常设置在有机填充物114上。
在相关技术中，如图1A所示，通常在形成导电电极016是通过干法刻蚀形成的，导电电极016的材质通常为依次叠加的金属钛、金属铝和金属钛的所形成的金属材质，干法刻蚀后为了防止氯离子对金属铝的腐蚀，需要采用四氟化碳、六氟化硫与氧气的混合气体对氯离子进行置换反应，但是，在置换反应的过程中，该混合气体会腐蚀平坦层图形015这种有机物材质。为了避免腐蚀该平坦层图形015，需要对干法刻蚀时采用的干刻设备进行改造。
而在本发明实施例中，如图7E所示，当采用四氟化碳、六氟化硫与氧气的混合气体对干法刻蚀后遗留的氯离子进行置换反应时，由于有机填充物114仅在引线区域中，显示区域中第四导电图形115下方为钝化层，该混合气体不会腐蚀钝化层这种无机物，避免了对干刻设备进行改造，从而简化了制造工艺。
在本发明实施例中，通过上述步骤301至步骤304可以制造出两个TFT均为顶栅的阵列基板，如果该阵列基板上形成了第二辅助电极，且该第二辅助电极是与第一辅助电极通过一次构图工艺形成的，请参考图8，图8是本发明实施例提供的另一种阵列基板的结构示意图，第二辅助电极14b与第一辅助电极16a通过一次构图工艺形成，该第二辅助电极14b用于与第二栅极111c构成双栅型结构，且该第二辅助电极14b与第二栅极111c分别位于第二有源层图形19的相对的两侧，通过第二辅助电极14b与第二栅极111c驱动第二有源层图形19，比较容易控制阈值电压，并且还可以大幅度提升载流子迁移率。
需要说明的是，根据上述骤301至步骤304中的记载可知，该阵列基板需要采用11次构图工艺形成。该11次构图工艺分别用于：形成第一有源层12；形成第一导电图形14；形成第二导电图形16；形成第二有源层图形19；形成第二过孔b；形成第三导电图形111；形成第一过孔a；形成有机填充物114；形成第三过孔c和第四过孔d；形成第四导电图形115。其中，形成第一过孔a需要两次构图工艺。
而为了制造出图1A示出的阵列基板同样也需要11次构图工艺形成，该11次构图工艺分别为：形成第一有源层图形03；形成第一栅极图形05；形成第二有源层图形09；形成第二栅极图形011；形成过孔001；形成源漏极图形013；形成过孔003；形成平坦层图形015；形成过孔004；形成导电电极016。其中，形成过孔003需要采用两次构图工艺。
综上所述，本发明实施例提供的阵列基板的制造方法，在不增加构图工艺的情况下，避免了出现两个TFT的源漏极采用一次构图工艺形成，导致过孔的深度较深的问题，从而降低了过孔的制造难度，进而有效的降低了阵列基板的整体制造难度，且避免了该阵列基板中的TFT容易出现导电不良等现象；同时，降低了第一栅极与第一辅助电极之间的距离，从而提高了存储电容的电容量，进一步的，可以在保证存储电容电容量的情况下，适当的减小第一栅极与第一辅助电极的面积，从而有效的提高了该阵列基板的PPI；并且，避免了清洗处理时对第二有源层图形的腐蚀，且不需要对干刻设备进行改造，从而进一步的简化了制造工艺。
本发明实施例还提供了一种阵列基板，包括：
衬底基板。
在衬底基板上设置有第一薄膜晶体管和第二薄膜晶体管。
其中，第一薄膜晶体管包括：第一有源层图形、第一栅极、第一源极和第一漏极，第二薄膜晶体管包括：第二有源层图形、第二栅极、第二源极和第二漏极，第一源极、第一漏极与第二栅极同层设置，第二源极与第二漏极同层设置。
可选的，衬底基板上还设置有第一辅助电极，第一辅助电极与第一栅极之间设置有一层绝缘层。其中，第一辅助电极、一层绝缘层与第一栅极构成存储电容。
可选的，衬底基板上还设置有导电电极，第一源极与第一漏极中的一个和导电电极电连接。其中，第二源极、第二漏极和导电电极同层设置。
可选的，衬底基板上依次设置有第一有源层图形、第一栅绝缘层、第一导电图形、第二栅绝缘层、第二导电图形、第一层间介电层、第二有源层图形、第三栅极绝缘层、第三导电图形、第二层间介电层、钝化层和第四导电图形。其中，第一导电图形包括：第一栅极，第二导电图形包括：第一辅助电极，第三导电图形包括：第一源极、第一漏极与第二栅极，第四导电图形包括：第二源极和第二漏极。
可选的，第三导电图形中的第一源极与第一漏极均通过第一过孔与第一有源层图形电连接，第一过孔依次贯穿第三栅极绝缘层、第一层间介电层、第二栅绝缘层和第一栅绝缘层。
可选的，阵列基板具有显示区域和引线区域，第一薄膜晶体管与第二薄膜晶体管均位于显示区域中，衬底基板中的引线区域中设置有第二过孔，第二过孔依次穿过钝化层、第二层间介电层、第一层间介电层、第二栅绝缘层和第一栅绝缘层，第二过孔中设置有有机填充物。
可选的，衬底基板上还设置有第二辅助电极，该第二辅助电极与第一栅极同层设置，或者，第二辅助电极与第一辅助电极同层设置；其中，第二辅助电极用于与第二栅极构成双栅型结构，第二辅助电极与第二栅极分别位于第二有源层图形的相对的两侧。
需要说明的是，该阵列基板的结构可以参考图2或图8示出的阵列基板，该阵列基板的原理以及制造方法可以参考前述对阵列基板的制造方法的响应内容，在此不再赘述。还需要说明的是，本发明实施例中的同层设置是指通过一次构图工艺形成的，例如，第一源极、第一漏极与第二栅极同层设置是指：第一源极、第一漏极与第二栅极通过一次构图工艺形成。
综上所述，本发明实施例提供的阵列基板，在不增加构图工艺的情况下，避免了出现两个TFT的源漏极采用一次构图工艺形成，导致过孔的深度较深的问题，从而降低了过孔的制造难度，进而有效的降低了阵列基板的整体制造难度，且避免了该阵列基板中的TFT容易出现导电不良等现象；同时，降低了第一栅极与第一辅助电极之间的距离，从而提高了存储电容的电容量，进一步的，可以在保证存储电容电容量的情况下，适当的减小第一栅极与第一辅助电极的面积，从而有效的提高了该阵列基板的PPI；并且，避免了清洗处理时对第二有源层图形的腐蚀，且不需要对干刻设备进行改造，从而进一步的简化了制造工艺。
本发明实施例提供了一种显示面板，该显示面板可以包括图2或图8示出的阵列基板。
可选的，如图9所述，图9是本发明实施例提供的一种显示面板的结构示意图，该显示面板还可以包括：在导电电极115a上依次叠加设置的平坦层20、第一电极层30、像素限定层40、有机发光层50和第二电极层60。其中，该第一电极层30与导电电极115a电连接，第一电极层30与第二电极层60分别为阳极和阴极中的一个。
本发明实施例还提供了一种显示面板的制造方法，该方法用于制造图9示出的显示面板，该方法可以包括：
步骤A5、在导电电极上形成平坦层。
可选的，该平坦层的材质可以为丙烯酸树脂或者环氧树脂等有机物材质。
示例的，可以在导电电极上通过沉积、涂敷、溅射等多种方式中的任一种形成平坦层，然后对该平坦层执行一次构图工艺形成带有第五过孔的平坦层。该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤B5、在平坦层上形成第一电极层。
可选的，该第一电极层上的材质可以为金属Al、金属Cu、金属Mo或合金材料等。
示例的，可以在带有第五过孔的平坦层上通过沉积、涂敷、溅射等多种方式中的任一种形成电极薄膜，然后对该电极薄膜执行一次构图工艺形成第一电极层。该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
步骤C5、在第一电极层上形成像素限定层。
可选的，该像素界定层的材料可以为有机物材料，例如，氟化聚酰亚胺、氟化聚甲基丙烯酸甲酯或聚硅氧烷。
示例的，可以在第一电极层上涂覆一层具有一定厚度的有机物材料，得到像素界定层薄膜，然后通过半色调掩膜版对像素界定层薄膜进行曝光、显影和烘烤等处理得到具有一定图案的像素界定层。
步骤D5、在像素限定层上形成有机发光层。
可选的，可以采用喷墨打印技术在像素界定层上形成有机发光层。
步骤E5、在有机发光层上形成第二电极层。
可选的，该第二电极层的材料可以为具有导电性能的透明材料，例如，可以为氧化铟锡(英文：Indium tin oxide；简称：ITO)。
示例的，可以在有机发光层上通过沉积、涂敷、溅射等多种方式中的任一种形成电极薄膜，然后对该电极薄膜执行一次构图工艺形成第二电极层。该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
本发明实施例还提供了一种显示装置，其包括上述实施例中的显示面板，该显示面板可以为图9示出的显示面板。该显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种阵列基板的制造方法，其特征在于，所述方法包括：
在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管；
其中，所述第一薄膜晶体管包括：第一有源层图形、第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括：第二有源层图形、第二栅极、第二源极和第二漏极，
所述第一源极、所述第一漏极与所述第二栅极采用一次构图工艺形成，所述第二源极与所述第二漏极采用一次构图工艺形成。
2.根据权利要求1所述的方法，其特征在于，
所述在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管，包括：
在所述衬底基板上形成所述第一薄膜晶体管、第一辅助电极和所述第二薄膜晶体管，所述第一辅助电极与所述第一栅极之间设置有一层绝缘层；
其中，所述第一辅助电极、所述一层绝缘层与所述第一栅极构成存储电容。
3.根据权利要求1所述的方法，其特征在于，
所述在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管，包括：
在所述衬底基板上形成所述第一薄膜晶体管、所述第二薄膜晶体管和导电电极，所述第一源极与所述第一漏极中的一个和所述导电电极电连接；
其中，所述第二源极、所述第二漏极与所述导电电极采用一次构图工艺形成。
4.根据权利要求2所述的方法，其特征在于，
所述在所述衬底基板上形成所述第一薄膜晶体管、第一辅助电极和所述第二薄膜晶体管，包括：
在所述衬底基板上依次形成所述第一有源层图形、第一栅绝缘层和第一导电图形，所述第一导电图形包括：所述第一栅极；
在所述第一导电图形上依次形成第二栅绝缘层和第二导电图形，所述第二导电图形包括：所述第一辅助电极；
在所述第二导电图形上依次形成第一层间介电层、第二有源层图形、第三栅绝缘层和第三导电图形，所述第三导电图形包括：所述第一源极、所述第一漏极与所述第二栅极；
在所述第三导电图形上依次形成第二层间介电层、钝化层和第四导电图形，所述第四导电图形包括：所述第二源极和所述第二漏极。
5.根据权利要求4所述的方法，其特征在于，
所述在所述第二导电图形上依次形成第一层间介电层、第二有源层图形、第三栅绝缘层和第三导电图形，包括：
在所述第二导电图形上依次形成所述第一层间介电层和所述第二有源层图形；
在所述第二有源层图形上形成栅绝缘薄膜；
对形成有所述栅绝缘薄膜的衬底基板执行一次构图工艺，以形成带有第一过孔的衬底基板，所述第一过孔依次贯穿所述栅绝缘薄膜、所述第一层间介电层、所述第二栅绝缘层和所述第一栅绝缘层；
对所述带有第一过孔的衬底基板进行清洗处理；
在清洗处理后的衬底基板上形成所述第三导电图形；
对形成有所述第三导电图形的衬底基板进行刻蚀处理，以形成所述第三栅绝缘层；
其中，所述第三导电图形中的第一源极与第一漏极均通过所述第一过孔与所述第一有源层图形电连接。
6.根据权利要求4所述的方法，其特征在于，所述阵列基板具有显示区域和引线区域，所述第一薄膜晶体管与所述第二薄膜晶体管均位于所述显示区域中，
所述在所述第三导电图形上依次形成第二层间介电层、钝化层和第四导电图形，包括：
在所述第三导电图形上依次形成所述第二层间介电层和所述钝化层；
对形成有所述钝化层的衬底基板执行两次构图工艺，以在所述引线区域内形成第二过孔；
在所述第二过孔中形成有机填充物；
在形成有所述有机填充物的衬底基板上形成所述第四导电图形。
7.根据权利要求2所述的方法，其特征在于，
所述在所述衬底基板上形成所述第一薄膜晶体管、第一辅助电极和所述第二薄膜晶体管，包括：
在所述衬底基板上形成所述第一薄膜晶体管、所述第一辅助电极、第二辅助电极和所述第二薄膜晶体管，所述第二辅助电极与所述第一栅极采用一次构图工艺形成，或者，所述第二辅助电极与所述第一辅助电极采用一次构图工艺形成；
其中，所述第二辅助电极用于与所述第二栅极构成双栅型结构，所述第二辅助电极与所述第二栅极分别位于所述第二有源层图形的相对的两侧。
8.一种阵列基板，其特征在于，包括：
衬底基板；
在所述衬底基板上设置有第一薄膜晶体管和第二薄膜晶体管；
其中，所述第一薄膜晶体管包括：第一有源层图形、第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括：第二有源层图形、第二栅极、第二源极和第二漏极，
所述第一源极、所述第一漏极与所述第二栅极同层设置，所述第二源极与所述第二漏极同层设置。
9.根据权利要求8所述的阵列基板，其特征在于，
所述衬底基板上还设置有第一辅助电极，所述第一辅助电极与所述第一栅极之间设置有一层绝缘层；
其中，所述第一辅助电极、所述一层绝缘层与所述第一栅极构成存储电容。
10.根据权利要求8所述的阵列基板，其特征在于，
所述衬底基板上还设置有导电电极，所述第一源极与所述第一漏极中的一个和所述导电电极电连接；
其中，所述第二源极、所述第二漏极和所述导电电极同层设置。
11.根据权利要求9所述的阵列基板，其特征在于，
所述衬底基板上依次设置有第一有源层图形、第一栅绝缘层、第一导电图形、第二栅绝缘层、第二导电图形、第一层间介电层、第二有源层图形、第三栅极绝缘层、第三导电图形、第二层间介电层、钝化层和第四导电图形；
其中，所述第一导电图形包括：所述第一栅极，所述第二导电图形包括：所述第一辅助电极，所述第三导电图形包括：所述第一源极、所述第一漏极与所述第二栅极，所述第四导电图形包括：所述第二源极和所述第二漏极。
12.根据权利要求11所述的阵列基板，其特征在于，
所述第三导电图形中的第一源极与第一漏极均通过第一过孔与所述第一有源层图形电连接，所述第一过孔依次贯穿所述第三栅极绝缘层、所述第一层间介电层、所述第二栅绝缘层和所述第一栅绝缘层。
13.根据权利要求11所述的阵列基板，其特征在于，所述阵列基板具有显示区域和引线区域，所述第一薄膜晶体管与所述第二薄膜晶体管均位于所述显示区域中，
所述衬底基板中的引线区域中设置有第二过孔，所述第二过孔中设置有有机填充物。
14.根据权利要求9所述阵列基板，其特征在于，
所述衬底基板上还设置有第二辅助电极，所述第二辅助电极与所述第一栅极同层设置，或者，所述第二辅助电极与所述第一辅助电极同层设置；
其中，所述第二辅助电极用于与所述第二栅极构成双栅型结构，所述第二辅助电极与所述第二栅极分别位于所述第二有源层图形的相对的两侧。
15.一种显示面板，其特征在于，包括：权利要求8至14任一所述的阵列基板。
CN201810194059.7A 2018-03-09 2018-03-09 阵列基板的制造方法、阵列基板及显示面板 Active CN108288621B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810194059.7A CN108288621B (zh) 2018-03-09 2018-03-09 阵列基板的制造方法、阵列基板及显示面板
PCT/CN2018/105012 WO2019169848A1 (en) 2018-03-09 2018-09-11 Array substrate, display apparatus, and method of fabricating array substrate
US16/330,719 US11532686B2 (en) 2018-03-09 2018-09-11 Array substrate, display apparatus, and method of fabricating array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810194059.7A CN108288621B (zh) 2018-03-09 2018-03-09 阵列基板的制造方法、阵列基板及显示面板

Publications (2)

Publication Number Publication Date
CN108288621A true CN108288621A (zh) 2018-07-17
CN108288621B CN108288621B (zh) 2021-01-26

Family

ID=62833421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810194059.7A Active CN108288621B (zh) 2018-03-09 2018-03-09 阵列基板的制造方法、阵列基板及显示面板

Country Status (3)

Country Link
US (1) US11532686B2 (zh)
CN (1) CN108288621B (zh)
WO (1) WO2019169848A1 (zh)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108376672A (zh) * 2018-03-15 2018-08-07 京东方科技集团股份有限公司 阵列基板及其制备方法，以及显示装置
CN108899334A (zh) * 2018-07-20 2018-11-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109166880A (zh) * 2018-07-25 2019-01-08 武汉华星光电半导体显示技术有限公司 柔性oled显示面板及其制备方法
CN109273409A (zh) * 2018-08-24 2019-01-25 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
CN109309122A (zh) * 2018-09-17 2019-02-05 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109378318A (zh) * 2018-10-15 2019-02-22 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN109390359A (zh) * 2018-10-25 2019-02-26 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN109449165A (zh) * 2018-10-19 2019-03-08 京东方科技集团股份有限公司 柔性阵列基板及其制备方法、显示面板
CN109659323A (zh) * 2018-12-18 2019-04-19 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN109671721A (zh) * 2018-12-10 2019-04-23 武汉华星光电半导体显示技术有限公司 显示装置及其制造方法
CN109671720A (zh) * 2018-12-07 2019-04-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2019169848A1 (en) * 2018-03-09 2019-09-12 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
CN110364426A (zh) * 2019-07-29 2019-10-22 昆山国显光电有限公司 显示面板母板及其制备方法
CN110416227A (zh) * 2019-07-30 2019-11-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110610947A (zh) * 2019-08-22 2019-12-24 武汉华星光电半导体显示技术有限公司 Tft阵列基板及oled面板
CN110634793A (zh) * 2019-09-26 2019-12-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110707106A (zh) * 2019-10-29 2020-01-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示装置
CN110783275A (zh) * 2019-11-07 2020-02-11 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110858596A (zh) * 2018-08-23 2020-03-03 三星显示有限公司 显示装置及其制造方法
CN111129027A (zh) * 2019-12-03 2020-05-08 武汉华星光电半导体显示技术有限公司 柔性显示器的结构及其制作方法
CN111179742A (zh) * 2020-02-12 2020-05-19 武汉华星光电技术有限公司 一种显示面板、栅极驱动电路及电子装置
CN111370427A (zh) * 2020-03-18 2020-07-03 武汉华星光电半导体显示技术有限公司 阵列基板
CN111403419A (zh) * 2018-12-26 2020-07-10 乐金显示有限公司 包括不同类型的薄膜晶体管的显示装置及其制造方法
CN111627937A (zh) * 2020-06-24 2020-09-04 京东方科技集团股份有限公司 一种tft基板、显示面板和显示装置
WO2020200168A1 (zh) * 2019-04-03 2020-10-08 维沃移动通信有限公司 Amoled显示屏、显示设备及移动终端
CN112289744A (zh) * 2020-11-13 2021-01-29 武汉华星光电技术有限公司 阵列基板及其制作方法
CN112310122A (zh) * 2020-10-23 2021-02-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112309990A (zh) * 2020-10-30 2021-02-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112542499A (zh) * 2020-12-03 2021-03-23 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN112542471A (zh) * 2020-12-04 2021-03-23 武汉华星光电半导体显示技术有限公司 阵列基板的制备方法、阵列基板及显示面板
CN113097234A (zh) * 2021-04-02 2021-07-09 江苏集萃有机光电技术研究所有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN113192990A (zh) * 2021-06-03 2021-07-30 合肥维信诺科技有限公司 阵列基板及其制作方法、显示面板
CN113284910A (zh) * 2021-04-29 2021-08-20 合肥鑫晟光电科技有限公司 显示背板、制作方法以及显示装置
WO2021195972A1 (zh) * 2020-03-31 2021-10-07 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
WO2023221172A1 (zh) * 2022-05-19 2023-11-23 广州华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111367108B (zh) * 2019-07-30 2023-07-25 友达光电股份有限公司 电子装置及其制造方法
KR20220019880A (ko) 2020-08-10 2022-02-18 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN112599571B (zh) * 2020-12-08 2022-11-25 武汉华星光电半导体显示技术有限公司 显示面板
EP4123707A4 (en) * 2021-01-26 2023-09-06 BOE Technology Group Co., Ltd. DISPLAY SUBSTRATE AND PRODUCTION METHOD THEREOF AND DISPLAY DEVICE
KR20220131436A (ko) * 2021-03-18 2022-09-28 삼성디스플레이 주식회사 표시 장치
US20230131235A1 (en) * 2021-10-25 2023-04-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106991944A (zh) * 2015-09-30 2017-07-28 乐金显示有限公司 显示装置以及驱动该显示装置的方法
CN107665909A (zh) * 2016-07-27 2018-02-06 乐金显示有限公司 混合型薄膜晶体管以及使用其的有机发光显示装置
CN107731858A (zh) * 2017-10-27 2018-02-23 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示面板
CN107818991A (zh) * 2017-10-23 2018-03-20 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2290693A4 (en) * 2008-05-29 2013-02-27 Sharp Kk SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP5653611B2 (ja) * 2009-12-09 2015-01-14 富士フイルム株式会社 放射線センサおよび放射線画像撮影装置
KR102367216B1 (ko) * 2015-09-25 2022-02-25 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR102554963B1 (ko) * 2015-10-29 2023-07-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102595919B1 (ko) * 2016-05-09 2023-10-31 삼성디스플레이 주식회사 디스플레이 장치
KR20180071538A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
CN108288621B (zh) * 2018-03-09 2021-01-26 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106991944A (zh) * 2015-09-30 2017-07-28 乐金显示有限公司 显示装置以及驱动该显示装置的方法
CN107665909A (zh) * 2016-07-27 2018-02-06 乐金显示有限公司 混合型薄膜晶体管以及使用其的有机发光显示装置
CN107818991A (zh) * 2017-10-23 2018-03-20 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN107731858A (zh) * 2017-10-27 2018-02-23 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示面板

Cited By (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019169848A1 (en) * 2018-03-09 2019-09-12 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
CN108376672B (zh) * 2018-03-15 2020-12-04 京东方科技集团股份有限公司 阵列基板及其制备方法，以及显示装置
US11043514B2 (en) 2018-03-15 2021-06-22 Boe Technology Group Co., Ltd. Method of fabricating array substrate, array substrate and display device
CN108376672A (zh) * 2018-03-15 2018-08-07 京东方科技集团股份有限公司 阵列基板及其制备方法，以及显示装置
US11646327B2 (en) 2018-03-15 2023-05-09 Boe Technology Group Co., Ltd. Method of fabricating array substrate, array substrate and display device
US11923382B2 (en) 2018-03-15 2024-03-05 Boe Technology Group Co., Ltd. Method of fabricating array substrate, array substrate and display device
US11244969B2 (en) 2018-07-20 2022-02-08 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, display substrate, and display device
CN108899334A (zh) * 2018-07-20 2018-11-27 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN108899334B (zh) * 2018-07-20 2021-03-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109166880A (zh) * 2018-07-25 2019-01-08 武汉华星光电半导体显示技术有限公司 柔性oled显示面板及其制备方法
CN110858596A (zh) * 2018-08-23 2020-03-03 三星显示有限公司 显示装置及其制造方法
CN109273409A (zh) * 2018-08-24 2019-01-25 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
US11257849B2 (en) 2018-08-24 2022-02-22 Boe Technology Group Co., Ltd. Display panel and method for fabricating the same
CN109309122B (zh) * 2018-09-17 2022-02-01 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109309122A (zh) * 2018-09-17 2019-02-05 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN109378318A (zh) * 2018-10-15 2019-02-22 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN109378318B (zh) * 2018-10-15 2020-10-16 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN109449165B (zh) * 2018-10-19 2021-03-23 京东方科技集团股份有限公司 柔性阵列基板及其制备方法、显示面板
CN109449165A (zh) * 2018-10-19 2019-03-08 京东方科技集团股份有限公司 柔性阵列基板及其制备方法、显示面板
CN109390359B (zh) * 2018-10-25 2021-02-09 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN109390359A (zh) * 2018-10-25 2019-02-26 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN109671720A (zh) * 2018-12-07 2019-04-23 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US11362114B2 (en) 2018-12-07 2022-06-14 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same and display device
CN109671720B (zh) * 2018-12-07 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN109671721A (zh) * 2018-12-10 2019-04-23 武汉华星光电半导体显示技术有限公司 显示装置及其制造方法
CN109659323A (zh) * 2018-12-18 2019-04-19 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN109659323B (zh) * 2018-12-18 2020-12-25 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN111403419B (zh) * 2018-12-26 2023-09-22 乐金显示有限公司 包括不同类型的薄膜晶体管的显示装置及其制造方法
US11658189B2 (en) 2018-12-26 2023-05-23 Lg Display Co., Ltd. Display apparatus comprising different types of thin film transistors and method for manufacturing the same
CN111403419A (zh) * 2018-12-26 2020-07-10 乐金显示有限公司 包括不同类型的薄膜晶体管的显示装置及其制造方法
WO2020200168A1 (zh) * 2019-04-03 2020-10-08 维沃移动通信有限公司 Amoled显示屏、显示设备及移动终端
CN110364426A (zh) * 2019-07-29 2019-10-22 昆山国显光电有限公司 显示面板母板及其制备方法
CN110364426B (zh) * 2019-07-29 2021-06-25 昆山国显光电有限公司 显示面板母板及其制备方法
CN110416227A (zh) * 2019-07-30 2019-11-05 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110610947A (zh) * 2019-08-22 2019-12-24 武汉华星光电半导体显示技术有限公司 Tft阵列基板及oled面板
CN110634793A (zh) * 2019-09-26 2019-12-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN110707106A (zh) * 2019-10-29 2020-01-17 京东方科技集团股份有限公司 薄膜晶体管及制备方法、显示装置
CN110783275A (zh) * 2019-11-07 2020-02-11 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN111129027A (zh) * 2019-12-03 2020-05-08 武汉华星光电半导体显示技术有限公司 柔性显示器的结构及其制作方法
US11404446B2 (en) 2020-02-12 2022-08-02 Wuhan China Star Optoelectronics Technology Co., Ltd. Display panel, gate electrode driving circuit, and electronic device
CN111179742A (zh) * 2020-02-12 2020-05-19 武汉华星光电技术有限公司 一种显示面板、栅极驱动电路及电子装置
CN111370427A (zh) * 2020-03-18 2020-07-03 武汉华星光电半导体显示技术有限公司 阵列基板
WO2021195972A1 (zh) * 2020-03-31 2021-10-07 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN111627937A (zh) * 2020-06-24 2020-09-04 京东方科技集团股份有限公司 一种tft基板、显示面板和显示装置
CN111627937B (zh) * 2020-06-24 2023-11-28 京东方科技集团股份有限公司 一种tft基板、显示面板和显示装置
CN112310122A (zh) * 2020-10-23 2021-02-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
US11923380B2 (en) 2020-10-23 2024-03-05 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel with LTPO TFT having top-gate oxide TFT and manufacturing method thereof
WO2022082901A1 (zh) * 2020-10-23 2022-04-28 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112310122B (zh) * 2020-10-23 2024-01-30 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112309990A (zh) * 2020-10-30 2021-02-02 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112289744A (zh) * 2020-11-13 2021-01-29 武汉华星光电技术有限公司 阵列基板及其制作方法
CN112542499A (zh) * 2020-12-03 2021-03-23 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN112542471A (zh) * 2020-12-04 2021-03-23 武汉华星光电半导体显示技术有限公司 阵列基板的制备方法、阵列基板及显示面板
CN113097234A (zh) * 2021-04-02 2021-07-09 江苏集萃有机光电技术研究所有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN113284910A (zh) * 2021-04-29 2021-08-20 合肥鑫晟光电科技有限公司 显示背板、制作方法以及显示装置
CN113284910B (zh) * 2021-04-29 2023-09-19 合肥鑫晟光电科技有限公司 显示背板、制作方法以及显示装置
CN113192990A (zh) * 2021-06-03 2021-07-30 合肥维信诺科技有限公司 阵列基板及其制作方法、显示面板
WO2023221172A1 (zh) * 2022-05-19 2023-11-23 广州华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法

Also Published As

Publication number Publication date
CN108288621B (zh) 2021-01-26
US11532686B2 (en) 2022-12-20
US20210359063A1 (en) 2021-11-18
WO2019169848A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
CN108288621A (zh) 阵列基板的制造方法、阵列基板及显示面板
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN104218041B (zh) 阵列基板及制备方法和显示装置
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
CN101750825B (zh) 用于显示设备的阵列基板及其制造方法
US20110183463A1 (en) Thin film transitor substrate and method of manufacturing the same
KR101128333B1 (ko) 어레이 기판 및 이의 제조방법
CN103872060B (zh) 阵列基板及其制造方法
CN100517734C (zh) Tft阵列衬底的制造方法
KR20100075026A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN100458534C (zh) 液晶显示器件的制作方法
CN103941505B (zh) 一种阵列基板及其制备方法和显示装置
CN109300840A (zh) 显示基板及其制造方法、显示装置
KR20100025837A (ko) 액정 표시 장치 및 그 제조 방법
JP2016519847A (ja) 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ
CN110148601B (zh) 一种阵列基板、其制作方法及显示装置
CN102456619B (zh) 阵列基板及其制造方法和液晶显示器
CN108598089A (zh) Tft基板的制作方法及tft基板
CN104091810A (zh) 阵列基板及其制作方法、显示装置
CN106935658A (zh) 一种薄膜晶体管及其制备方法、阵列基板
CN105529301A (zh) 阵列基板的制造方法、阵列基板和显示装置
CN109309122A (zh) 阵列基板及其制造方法、显示装置
CN106847830A (zh) 阵列基板及其制作方法、显示面板
KR20120099009A (ko) Ｍｏｆｅｔ을 위한 마스크 레벨 감소
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant