CN112289744A - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN112289744A
CN112289744A CN202011269016.4A CN202011269016A CN112289744A CN 112289744 A CN112289744 A CN 112289744A CN 202011269016 A CN202011269016 A CN 202011269016A CN 112289744 A CN112289744 A CN 112289744A
Authority
CN
China
Prior art keywords
layer
photoresist
active component
active
photoresist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011269016.4A
Other languages
English (en)
Other versions
CN112289744B (zh
Inventor
罗成志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202011269016.4A priority Critical patent/CN112289744B/zh
Publication of CN112289744A publication Critical patent/CN112289744A/zh
Application granted granted Critical
Publication of CN112289744B publication Critical patent/CN112289744B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请公开了一种阵列基板及其制作方法。该阵列基板的制作方法包括：在衬底上形成第一有源材料层及第一光阻层；利用一多段式掩膜版对该第一有源材料层及该第一光阻层图案化处理，形成第一驱动电路层的第一有源构件以及第一光阻图案，该第一光阻图案在该第一有源构件上的正投影位于该第一有源构件内；利用预设工艺对该第一光阻图案及未被该第一光阻图案覆盖的该第一有源构件处理，形成保护构件以及形成第一降阻部；在该衬底上形成与该第一降阻部电连接的第一源漏极层。本申请通过在第一有源构件上设置保护构件，在邻近膜层蚀刻过程中，避免了第一有源构件被损坏，提高了阵列基板的良率。

Description

阵列基板及其制作方法
技术领域
本申请涉及显示领域，具体涉及一种阵列基板及其制作方法。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是显示面板的主要驱动元件，利用低温多晶硅TFT作栅极驱动与利用金属氧化物TFT作显示像素驱动的混合TFT既能提高栅极驱动电路中的驱动电流，又可以降低显示像素驱动时的漏电流，是工厂研发的重要方向。
目前，金属氧化物TFT通常采用背沟道蚀刻结构，在邻近膜层进行刻蚀，尤其是干法刻蚀时，容易损伤氧化物半导体，造成阵列基板电性异常。
因此，亟需一种阵列基板及其制作方法以解决上述技术问题。
发明内容
本申请提供了一种阵列基板及其制作方法，以解决目前在邻近膜层进行刻蚀时，容易损伤金属氧化物TFT的氧化物半导体，造成电性异常的技术问题。
为解决上述问题，本申请提供的技术方案如下：
一种阵列基板的制作方法，包括：
在衬底上形成第一有源材料层及第一光阻层；
利用一多段式掩膜版对所述第一有源材料层及所述第一光阻层图案化处理，以使所述第一有源材料层形成第一驱动电路层的第一有源构件，以及使所述第一光阻层形成第一光阻图案，所述第一光阻图案在所述第一有源构件上的正投影位于所述第一有源构件内；
利用预设工艺对所述第一光阻图案及未被所述第一光阻图案覆盖的所述第一有源构件处理，使所述第一光阻图案形成保护构件以及使未被所述第一光阻图案覆盖的所述第一有源构件形成第一降阻部；
在所述衬底上形成与所述第一降阻部电连接的第一源漏极层。
在本申请的阵列基板的制作方法中，所述利用一多段式掩膜版对所述第一有源材料层及所述第一光阻层图案化处理，以使所述第一有源材料层形成第一驱动电路层的第一有源构件，以及使所述第一光阻层形成第一光阻图案的步骤，包括：
将一所述多段式掩膜版置于所述第一光阻层的一侧；
利用所述多段式掩膜版对所述第一光阻层的材料图案化处理，以在所述第一光阻层上形成不同厚度的第一光阻单元、第二光阻单元、第三光阻单元以及第一过孔；
对所述第一光阻单元、所述第二光阻单元以及所述第三光阻单元进行第一灰化工艺，去除所述第一光阻单元以及降低所述第二光阻单元与所述第三光阻单元的厚度，以形成第二光阻图案；
对所述第二光阻图案进行第二灰化工艺，去除所述第二光阻单元以及降低所述第三光阻单元的厚度，以形成所述第一光阻图案。
在本申请的阵列基板的制作方法中，所述多段式掩膜版包括第一透光区、第二透光区、第三透光区以及第四透光区，所述第一透光区与所述第一过孔对应，所述第二透光区与所述第一光阻单元对应，所述第三透光区与所述第二光阻单元对应，所述第四透光区与所述第三光阻单元对应。
在本申请的阵列基板的制作方法中，所述利用预设工艺对所述第一光阻图案及未被所述第一光阻图案覆盖的所述第一有源构件处理，使所述第一光阻图案形成保护构件以及使未被所述第一光阻图案覆盖的所述第一有源构件形成第一降阻部的步骤，包括：
对所述第一光阻图案及未被所述第一光阻图案覆盖的所述第一有源构件进行等离子体处理，使所述第一光阻图案中的光阻材料碳化以形成所述保护构件，以及使未被所述第一光阻图案覆盖的所述第一有源构件导体化以形成所述第一降阻部。
在本申请的阵列基板的制作方法中，在所述在衬底上形成第一有源材料层的步骤之前，还包括：
在衬底上形成第二有源构件；
在所述第二有源构件上形成第二绝缘层；
在所述第二绝缘层上形成第二栅极层；
在所述第二栅极层上形成第三绝缘层；
在所述第三绝缘层上形成第二源漏极材料层；
对所述第二源漏极材料层进行图案化处理，以形成第二源漏极层以及与所述第二源漏极层同层设置的所述第一驱动电路层的第一栅极层；
在所述第一栅极层及所述第二源漏极层上形成第一绝缘层；
其中，所述第一有源构件包括金属氧化物，所述第二有源构件包括低温多晶硅，所述第二有源构件、所述第二绝缘层、所述第二栅极层、所述第三绝缘层、所述第二源漏极层以及所述第一绝缘层构成第二驱动电路层。
在本申请的阵列基板的制作方法中，所述对所述第一光阻单元、所述第二光阻单元以及所述第三光阻单元进行第一灰化工艺的步骤之前，所述利用所述多段式掩膜版对所述第一光阻层的材料图案化处理的步骤，还包括：
在未被所述第一光阻单元、所述第二光阻单元以及所述第三光阻单元覆盖的所述第一有源材料层上形成与所述第一过孔对应的第二过孔；
在未被所述第一有源材料层覆盖的所述第一绝缘层上形成与所述第二过孔对应的第三过孔，所述第三过孔使所述第二源漏极层裸露。
在本申请的阵列基板的制作方法中，在所述对所述第二光阻图案进行第二灰化工艺之前，所述利用一多段式掩膜版对所述第一有源材料层及所述第一光阻层图案化处理的步骤，还包括：
对未被所述第二光阻单元以及所述第三光阻单元覆盖的所述第一有源材料层进行蚀刻处理，以形成第一有源构件。
在本申请的阵列基板的制作方法中，所述在所述衬底上形成与所述第一降阻部电连接的第一源漏极层的步骤，包括：
在所述第一有源构件以及第一降阻部所述第一绝缘层上形成一第一源漏极材料层；
对所述第一源漏极材料层图案化处理，以形成与所述第一降阻部电连接的第一源漏极层以及与所述第二源漏极层电连接的引线单元；
其中，所述引线单元通过所述第三过孔与所述第二源漏极层电连接。
本申请还提供了一种阵列基板，包括衬底、位于所述衬底上的第一驱动电路层以及位于所述第一驱动电路层与所述衬底之间的第二驱动电路层，所述第一驱动电路层包括多个第一薄膜晶体管，所述第二驱动电路层包括多个第二薄膜晶体管，所述第一薄膜晶体管与所述第二薄膜晶体管的结构不同；
其中，所述第一薄膜晶体管包括位于所述第二驱动电路层上的第一有源构件、位于所述第一有源构件上的保护构件及第一源漏极层，所述第一有源构件包括被所述保护构件覆盖的第一沟道部及位于所述第一沟道部两侧的第一降阻部，所述第一源漏极层与所述第一降阻部电连接。
在本申请的阵列基板中，所述第二驱动电路层包括位于所述衬底上的第二有源构件、位于所述第二有源构件上的第二绝缘层、位于所述第二绝缘层上的第二源漏极层以及位于所述第二源漏极层上的第一绝缘层，所述第一绝缘层包括多个第三过孔；
所述阵列基板还包括与所述第一源漏极层同层设置的引线单元，所述引线单元通过所述第三过孔与所述第二源漏极层电连接。
有益效果：本申请通过在第一有源构件上设置保护构件，在邻近膜层蚀刻过程中，避免了第一有源构件被损坏，提高了阵列基板的良率。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请阵列基板的第一种结构的结构示意图；
图2为本申请阵列基板的第二种结构的局部结构示意图；
图3为本申请阵列基板的第三种结构的局部结构示意图；
图4为本申请阵列基板的制作方法的步骤流程图；
图5～图11为本申请阵列基板的制作方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
目前，金属氧化物TFT通常采用背沟道蚀刻结构，在邻近膜层进行刻蚀，尤其是干法刻蚀时，容易损伤氧化物半导体，造成阵列基板电性异常。
请参阅图1～图3，本申请公开了一种阵列基板100包括衬底200、位于所述衬底200上的第一驱动电路层400以及位于所述第一驱动电路层400与所述衬底200之间的第二驱动电路层300，所述第一驱动电路层400包括多个第一薄膜晶体管，所述第二驱动电路层300包括多个第二薄膜晶体管，所述第一薄膜晶体管与所述第二薄膜晶体管的结构不同。
其中，所述第一薄膜晶体管包括位于所述第二驱动电路层300上的第一有源构件420、位于所述第一有源构件420上的保护构件500及第一源漏极层430，所述第一有源构件420包括被所述保护构件500覆盖的第一沟道部422及位于所述第一沟道部422两侧的第一降阻部421，所述第一源漏极层430与所述第一降阻部421电连接。
本申请通过在第一有源构件上设置保护构件，在邻近膜层蚀刻过程中，避免了第一有源构件被损坏，提高了阵列基板的良率。
现结合具体实施例对本申请的技术方案进行描述。
所述阵列基板100包括衬底200、位于所述衬底200上的第一驱动电路层400以及位于所述第一驱动电路层400与所述衬底200之间的第二驱动电路层300，所述第一驱动电路层400包括多个第一薄膜晶体管，所述第二驱动电路层300包括多个第二薄膜晶体管，所述第一薄膜晶体管与所述第二薄膜晶体管的结构不同。其中，所述第一薄膜晶体管包括位于所述第二驱动电路层300上的第一有源构件420、位于所述第一有源构件420上的保护构件500及第一源漏极层430，所述第一有源构件420包括被所述保护构件500覆盖的第一沟道部422及位于所述第一沟道部422两侧的第一降阻部421，所述第一源漏极层430与所述第一降阻部421电连接，具体请参阅图1。
本实施例中，所述第一驱动电路层400还包括与所述第二源漏极层350同层设置的第一栅极层410。
本实施例中，所述第二驱动电路层300包括位于所述衬底200上的第二有源构件310、位于所述第二有源构件310上的第二绝缘层320、位于所述第二绝缘层320上的第二栅极层330、位于所述第二栅极层330上的第三绝缘层340、位于所述第三绝缘层340上的第二源漏极层350以及位于所述第二源漏极层350上的第一绝缘层301，所述第一绝缘层301包括多个第三过孔630。所述阵列基板100还包括与所述第一源漏极层430同层设置的引线单元440，所述引线单元440通过所述第三过孔630与所述第二源漏极层350电连接，具体请参阅图1。
本实施例中，所述阵列基板100还包括位于所述衬底200与所述第二驱动电路层300之间的缓冲层。
本实施例中，所述第一有源构件420的材料为金属氧化物材料。所述第二有源构件310的材料为低温多晶硅材料。所述金属氧化物材料为氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)中任意一种或多种的组合。
本实施例中，所述保护构件500为光阻材料。
本实施例中，所述保护构件500为碳化的光阻材料。在阵列基板100制作过程中，利用等离子体轰击所述保护构件500以及所述第一有源构件420，一方面使保护构件500的光阻材料碳化，更好地保护所述第一沟道部422，另一方面利用等离子体轰击所述第一有源构件420，使部分所述第一有源构件420导体化，将未被所述保护构件500覆盖的所述第一有源构件420中的氧原子析出，形成富含金属的第一降阻部421，有利于降低所述第一有源构件420与所述第一源漏极层430的接触电阻，所述等离子体包括氦气、三氯化硼等。
本实施例中，所述第一源漏极层430包括第一源极431及第一漏极432，所述第一有源构件420位于所述第一源极431与所述第一漏极432之间，所述第一有源构件420与所述第一源极431的侧面以及所述第一漏极432的侧面电连接，具体请参阅图2。本实施例中的结构可先形成所述第一源漏极层430，再形成所述第一有源构件420，刻蚀所述第一源漏极层430时，减少了对所述第一有源构件420的损坏。
本实施例中，所述第一源极431包括第一坡体433，所述第一漏极432包括第二坡体434，所述第一坡体433与所述第二坡体434相对设置，所述第一有源构件420搭接在所述第一坡体433及所述第二坡体434上，具体请参阅图3。将所述第一源漏极层430与所述第一有源构件420接触面设置为斜坡状，减少所述第一有源构件420断裂风险，同时增大所述第一有源构件420与所述第一源漏极层430的接触面积，减小接触电阻。
本实施例中，所述阵列基板100还包括与所述第二栅极层330同层设置的多个第一遮光单元450，具体请参阅图1。所述第一遮光单元450用于对所述第一有源构件420的遮光。所述第一遮光单元450可以与所述第二栅极层330一同形成，所述第一遮光单元450与所述第二栅极层330的材料相同。
本实施例中，所述第三绝缘层340包括多个第四过孔640以及多个第五过孔650。所述第四过孔640贯穿所述第三绝缘层340以及使所述第二有源构件310裸露，所述第二源漏极层350通过所述第四过孔640与所述第二有源构件310电连接，具体请参阅图1。所述第五过孔650使所述第一遮光单元450裸露，所述第一栅极层410通过所述第五过孔650与所述第一遮光单元450电连接，具体请参阅图1。
本申请通过在第一有源构件上设置保护构件，在邻近膜层蚀刻过程中，避免了第一有源构件被损坏，提高了阵列基板的良率。
请参阅图1～图11本申请还公开了一种阵列基板100的制作方法，包括：
S100、在衬底200上形成第一有源材料层423及第一光阻层501。
S200、利用一多段式掩膜版700对所述第一有源材料层423及所述第一光阻层501图案化处理，以使所述第一有源材料层423形成第一驱动电路层400的第一有源构件420，以及使所述第一光阻层501形成第一光阻图案5001，所述第一光阻图案5001在所述第一有源构件420上的正投影位于所述第一有源构件420内。
S300、利用预设工艺对所述第一光阻图案5001及未被所述第一光阻图案5001覆盖的所述第一有源构件420处理，使所述第一光阻图案5001形成保护构件500以及使未被所述第一光阻图案5001覆盖的所述第一有源构件420形成第一降阻部421。
S400、在所述衬底200上形成与所述第一降阻部421电连接的第一源漏极层430。
本申请通过在第一有源构件上设置保护构件，在邻近膜层蚀刻过程中，避免了第一有源构件被损坏，提高了阵列基板的良率。
现结合具体实施例对本申请的技术方案进行描述。
所述阵列基板100的制作方法，包括：
S100、在衬底200上形成第一有源材料层423及第一光阻层501，具体请参阅图1、图5。
本实施例中，步骤S100之前，还包括：
S91、在所述衬底200上形成缓冲层。
本实施例中，所述缓冲层易于被理解，在图中没有画出。
S92、在所述缓冲层上形成第二有源构件310，具体请参阅图1、图5。
本实施例中，所述第二有源构件310的材料为低温多晶硅材料。所述第二有源构件310可以直接形成在所述衬底200上。
S93、在所述第二有源构件310上形成第二绝缘层320，具体请参阅图1、图5。
S94、在所述第二绝缘层320上形成第二栅极层330，具体请参阅图1、图5。
本实施例中，步骤S94包括：
S94a、在所述第二绝缘层320上形成一第二栅极材料层，具体请参阅图1、图5。
S94b、对所述第二栅极材料层进行图案化处理，形成第二栅极层330以及与所述第二栅极层330同层设置的多个第一遮光单元450，具体请参阅图1、图5。
本实施例中，所述第一遮光单元450与所述第二栅极层330的材料相同。
S95、在所述第二栅极层330上形成第三绝缘层340，具体请参阅图1、图5。
本实施例中，步骤S95包括：
S95a、所述第二栅极层330及所述第一遮光单元450上形成第三绝缘层340，具体请参阅图1、图5。
S95b、在所述第三绝缘层340上形成多个第四过孔640以及多个第五过孔650，具体请参阅图1、图5。
本实施例中，所述第四过孔640贯穿所述第三绝缘层340以及使所述第二有源构件310裸露，所述第五过孔650使所述第一遮光单元450裸露，具体请参阅图1、图5。
S96、在所述第三绝缘层340上形成第二源漏极层350以及与所述第二源漏极层350同层设置的第一栅极层410，具体请参阅图1、图5。
本实施例中，步骤S96包括：
S96a、在所述第三绝缘层340上形成第二源漏极材料层，具体请参阅图1、图5。
S96b、对所述第二源漏极材料层进行图案化处理，以形成第二源漏极层350以及与所述第二源漏极层350同层设置的所述第一驱动电路层400的第一栅极层410，具体请参阅图1、图5。
本实施例中，所述第一栅极层410通过所述第五过孔650与所述第一遮光单元450电连接。所述第二源漏极层350通过所述第四过孔640与所述第二有源构件310电连接，具体请参阅图1、图5。
S97、在所述第二源漏极层350及所述第一栅极层410上形成第一绝缘层301，具体请参阅图1、图5。
本实施例中，所述第二有源构件310、所述第二绝缘层320、所述第二栅极层330、所述第三绝缘层340、所述第二源漏极层350以及所述第一绝缘层301构成第二驱动电路层300，具体请参阅图1、图5。
S200、利用一多段式掩膜版700对所述第一有源材料层423及所述第一光阻层501图案化处理，以使所述第一有源材料层423形成第一驱动电路层400的第一有源构件420，以及使所述第一光阻层501形成第一光阻图案5001，所述第一光阻图案5001在所述第一有源构件420上的正投影位于所述第一有源构件420内，具体请参阅图5、图6、图8～图11。
本实施例中，步骤S200，包括：
S210、将一所述多段式掩膜版700置于所述第一光阻层501的一侧，具体请参阅图8。
S220、利用所述多段式掩膜版700对所述第一光阻层501的材料图案化处理，以在所述第一光阻层501上形成不同厚度的第一光阻单元510、第二光阻单元520、第三光阻单元530以及第一过孔610，具体请参阅图8。
本实施例中，所述多段式掩膜版700包括第一透光区710、第二透光区720、第三透光区730以及第四透光区730，所述第一透光区710与所述第一过孔610对应，所述第二透光区720与所述第一光阻单元510对应，所述第三透光区730与所述第二光阻单元520对应，所述第四透光区730与所述第三光阻单元530对应。所述第一透光区710为全透光，所述第二透光区720为高透光性，所述第三透光区730为低透光性，所述第四透光区730为不透光。所述第二透光区720以及所述第三透光区730的具体透光率可以根据工艺条件具体设置，在此不做限制，具体请参阅图8。
本实施例中，步骤S220包括：
S221、利用所述多段式掩膜版700对所述第一光阻层501的材料图案化处理，以在所述第一光阻层501上形成不同厚度的第一光阻单元510、第二光阻单元520、第三光阻单元530以及第一过孔610。
S222、在未被所述第一光阻单元510、所述第二光阻单元520以及所述第三光阻单元530覆盖的所述第一有源材料层423上形成与所述第一过孔610对应的第二过孔620，具体请参阅图9。
S223、在未被所述第一有源材料层423覆盖的所述第一绝缘层301上形成与所述第二过孔620对应的第三过孔630，所述第三过孔630使所述第二源漏极层350裸露，具体请参阅图9。
本实施例中，步骤S223采用干刻方法。
本实施例中，所述第三过孔630为后续步骤的引线单元440与所述第二源漏极层350电连接做准备。
S230、对所述第一光阻单元510、所述第二光阻单元520以及所述第三光阻单元530进行第一灰化工艺，去除所述第一光阻单元510以及降低所述第二光阻单元520与所述第三光阻单元530的厚度，以形成第二光阻图案5002，具体请参阅图10。
本实施例中，步骤S230包括：
S231、对所述第一光阻单元510、所述第二光阻单元520以及所述第三光阻单元530进行第一灰化工艺，去除所述第一光阻单元510以及降低所述第二光阻单元520与所述第三光阻单元530的厚度，以形成第二光阻图案5002，具体请参阅图10。
S232、对未被所述第二光阻单元520以及所述第三光阻单元530覆盖的所述第一有源材料层423进行蚀刻处理，以形成第一有源构件420，具体请参阅图11。
本实施例中，步骤S232采用湿刻方法。
S240、对所述第二光阻图案5002进行第二灰化工艺，去除所述第二光阻单元520以及降低所述第三光阻单元530的厚度，以形成所述第一光阻图案5001，具体请参阅图10、图11、图6。
本实施例中，所述第一有源构件420的材料为金属氧化物材料。所述第二有源构件310的材料为低温多晶硅材料。所述金属氧化物材料为氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)中任意一种或多种的组合。
S300、利用预设工艺对所述第一光阻图案5001及未被所述第一光阻图案5001覆盖的所述第一有源构件420处理，使所述第一光阻图案5001形成保护构件500以及使未被所述第一光阻图案5001覆盖的所述第一有源构件420形成第一降阻部421，具体请参阅图6、图7。
本实施例中，步骤S300包括：
S310、对所述第一光阻图案5001及未被所述第一光阻图案5001覆盖的所述第一有源构件420进行等离子体处理，使所述第一光阻图案5001中的光阻材料碳化以形成所述保护构件500，以及使未被所述第一光阻图案5001覆盖的所述第一有源构件420导体化以形成所述第一降阻部421，具体请参阅图6、图7。
本实施例中，所述保护构件500为碳化的光阻材料。在阵列基板100制作过程中，利用等离子体轰击所述保护构件500以及所述第一有源构件420，一方面使保护构件500的光阻材料碳化，更好地保护所述第一沟道部422，另一方面利用等离子体轰击所述第一有源构件420，使部分所述第一有源构件420导体化，将未被所述保护构件500覆盖的所述第一有源构件420中的氧原子析出，形成富含金属的第一降阻部421，有利于降低所述第一有源构件420与所述第一源漏极层430的接触电阻，所述等离子体包括氦气、三氯化硼等。
本实施例中，所述第一有源构件420包括被所述保护构件500覆盖的第一沟道部422及位于所述第一沟道部422两侧的第一降阻部421，所述第一源漏极层430与所述第一降阻部421电连接，具体请参阅图7。
S320、剥离所述第一光阻图案5001。
本实施例中，所述保护构件500已经碳化，无法剥离去除，所述保护构件500可以在步骤S423时以及后续膜层的刻蚀时，保护所述第一有源构件420。同时所述保护构件500可以隔绝水氧入侵。
S400、在所述衬底200上形成与所述第一降阻部421电连接的第一源漏极层430，具体请参阅图1。
本实施例中，步骤S400包括：
S410、在所述第一有源构件420以及所述第一绝缘层301上形成一第一源漏极材料层。
S420、对所述第一源漏极材料层图案化处理，以形成与所述第一降阻部421电连接的第一源漏极层430以及与所述第二源漏极层350电连接的引线单元440，具体请参阅图6。
本实施例中，所述引线单元440通过所述第三过孔630与所述第二源漏极层350电连接，具体请参阅图1。
本实施例中，步骤S420包括：
S421、在所述第一源漏极材料层上形成一第二光阻层。
S422、对所述第二光阻层进行图案化处理，以形成第三光阻图案，所述第三光阻图案覆盖所述第一降阻部421以及向远离所述第一有源构件420件的方向延伸，所述第一光阻图案5001在所述衬底200上的正投影位于所述第三光阻图案在所述衬底200上的正投影之外，所述第三光阻图案还覆盖对应所述第三过孔630的所述第一源漏极材料层。
本实施例中，所述第三光阻图案不覆盖所述保护构件500上的所述第一源漏极材料层。
本实施例中，通过所述多段式掩膜版700此一道光罩即形成了所述第一有源构件420以及包括多个所述第三过孔630的所述第一绝缘层301，节省了光罩数量，简化了制程。
S423、对未被所述第三光阻图案覆盖的所述第一源漏极材料层进行蚀刻处理，以形成第一源漏极层430以及引线单元440。
本实施例中，所述第一源漏极材料层可以为钼、铝、铜、钛中的任意一种或多种的组合。所述第一源漏极材料层可以为多层材料，在此不做限制。
本申请通过在第一有源构件上设置保护构件，在邻近膜层蚀刻过程中，避免了第一有源构件被损坏，提高了阵列基板的良率。
本申请还公开了一种显示面板，所述显示面板包括如任一上述的阵列基板100。
所述显示面板的所述阵列基板100的结构可以参阅任一上述阵列基板100的实施例以及图1～图3，在此不再赘述。
所述显示面板可以为液晶(LCD)显示面板，也可以为有机发光半导体(OLED)显示面板，也可以为Mini LED显示面板，也可以为Micro LED显示面板，在此不做限制。
本申请公开了一种阵列基板及其制作方法。该阵列基板的制作方法包括：在衬底上形成第一有源材料层及第一光阻层；利用一多段式掩膜版对该第一有源材料层及该第一光阻层图案化处理，形成第一驱动电路层的第一有源构件以及第一光阻图案，该第一光阻图案在该第一有源构件上的正投影位于该第一有源构件内；利用预设工艺对该第一光阻图案及未被该第一光阻图案覆盖的该第一有源构件处理，形成保护构件以及形成第一降阻部；在该衬底上形成与该第一降阻部电连接的第一源漏极层。本申请通过在第一有源构件上设置保护构件，在邻近膜层蚀刻过程中，避免了第一有源构件被损坏，提高了阵列基板的良率。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
在衬底上形成第一有源材料层及第一光阻层；
利用一多段式掩膜版对所述第一有源材料层及所述第一光阻层图案化处理，以使所述第一有源材料层形成第一驱动电路层的第一有源构件，以及使所述第一光阻层形成第一光阻图案，所述第一光阻图案在所述第一有源构件上的正投影位于所述第一有源构件内；
利用预设工艺对所述第一光阻图案及未被所述第一光阻图案覆盖的所述第一有源构件处理，使所述第一光阻图案形成保护构件以及使未被所述第一光阻图案覆盖的所述第一有源构件形成第一降阻部；
在所述衬底上形成与所述第一降阻部电连接的第一源漏极层。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述利用一多段式掩膜版对所述第一有源材料层及所述第一光阻层图案化处理，以使所述第一有源材料层形成第一驱动电路层的第一有源构件，以及使所述第一光阻层形成第一光阻图案的步骤，包括：
将一所述多段式掩膜版置于所述第一光阻层的一侧；
利用所述多段式掩膜版对所述第一光阻层的材料图案化处理，以在所述第一光阻层上形成不同厚度的第一光阻单元、第二光阻单元、第三光阻单元以及第一过孔；
对所述第一光阻单元、所述第二光阻单元以及所述第三光阻单元进行第一灰化工艺，去除所述第一光阻单元以及降低所述第二光阻单元与所述第三光阻单元的厚度，以形成第二光阻图案；
对所述第二光阻图案进行第二灰化工艺，去除所述第二光阻单元以及降低所述第三光阻单元的厚度，以形成所述第一光阻图案。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述多段式掩膜版包括第一透光区、第二透光区、第三透光区以及第四透光区，所述第一透光区与所述第一过孔对应，所述第二透光区与所述第一光阻单元对应，所述第三透光区与所述第二光阻单元对应，所述第四透光区与所述第三光阻单元对应。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述利用预设工艺对所述第一光阻图案及未被所述第一光阻图案覆盖的所述第一有源构件处理，使所述第一光阻图案形成保护构件以及使未被所述第一光阻图案覆盖的所述第一有源构件形成第一降阻部的步骤，包括：
对所述第一光阻图案及未被所述第一光阻图案覆盖的所述第一有源构件进行等离子体处理，使所述第一光阻图案中的光阻材料碳化以形成所述保护构件，以及使未被所述第一光阻图案覆盖的所述第一有源构件导体化以形成所述第一降阻部。
5.根据权利要求1～4中任一项所述的阵列基板的制作方法，其特征在于，在所述在衬底上形成第一有源材料层的步骤之前，还包括：
在衬底上形成第二有源构件；
在所述第二有源构件上形成第二绝缘层；
在所述第二绝缘层上形成第二栅极层；
在所述第二栅极层上形成第三绝缘层；
在所述第三绝缘层上形成第二源漏极材料层；
对所述第二源漏极材料层进行图案化处理，以形成第二源漏极层以及与所述第二源漏极层同层设置的所述第一驱动电路层的第一栅极层；
在所述第一栅极层及所述第二源漏极层上形成第一绝缘层；
其中，所述第一有源构件包括金属氧化物，所述第二有源构件包括低温多晶硅，所述第二有源构件、所述第二绝缘层、所述第二栅极层、所述第三绝缘层、所述第二源漏极层以及所述第一绝缘层构成第二驱动电路层。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，所述对所述第一光阻单元、所述第二光阻单元以及所述第三光阻单元进行第一灰化工艺的步骤之前，所述利用所述多段式掩膜版对所述第一光阻层的材料图案化处理的步骤，还包括：
在未被所述第一光阻单元、所述第二光阻单元以及所述第三光阻单元覆盖的所述第一有源材料层上形成与所述第一过孔对应的第二过孔，所述第二过孔贯穿所述第一有源材料层；
在未被所述第一有源材料层覆盖的所述第一绝缘层上形成与所述第二过孔对应的第三过孔，所述第三过孔使所述第二源漏极层裸露。
7.根据权利要求6所述的阵列基板的制作方法，其特征在于，在所述对所述第二光阻图案进行第二灰化工艺之前，所述利用一多段式掩膜版对所述第一有源材料层及所述第一光阻层图案化处理的步骤，还包括：
对未被所述第二光阻单元以及所述第三光阻单元覆盖的所述第一有源材料层进行蚀刻处理，以形成第一有源构件。
8.根据权利要求6所述的阵列基板的制作方法，其特征在于，所述在所述衬底上形成与所述第一降阻部电连接的第一源漏极层的步骤，包括：
在所述第一有源构件以及所述第一绝缘层上形成一第一源漏极材料层；
对所述第一源漏极材料层图案化处理，以形成与所述第一降阻部电连接的第一源漏极层以及与所述第二源漏极层电连接的引线单元；
其中，所述引线单元通过所述第三过孔与所述第二源漏极层电连接。
9.一种阵列基板，其特征在于，包括衬底、位于所述衬底上的第一驱动电路层以及位于所述第一驱动电路层与所述衬底之间的第二驱动电路层，所述第一驱动电路层包括多个第一薄膜晶体管，所述第二驱动电路层包括多个第二薄膜晶体管，所述第一薄膜晶体管与所述第二薄膜晶体管的结构不同；
其中，所述第一薄膜晶体管包括位于所述第二驱动电路层上的第一有源构件、位于所述第一有源构件上的保护构件及第一源漏极层，所述第一有源构件包括被所述保护构件覆盖的第一沟道部及位于所述第一沟道部两侧的第一降阻部，所述第一源漏极层与所述第一降阻部电连接。
10.根据权利要求9所述的阵列基板，其特征在于，所述第二驱动电路层包括位于所述衬底上的第二有源构件、位于所述第二有源构件上的第二绝缘层、位于所述第二绝缘层上的第二源漏极层以及位于所述第二源漏极层上的第一绝缘层，所述第一绝缘层包括多个第三过孔；
所述阵列基板还包括与所述第一源漏极层同层设置的引线单元，所述引线单元通过所述第三过孔与所述第二源漏极层电连接。
CN202011269016.4A 2020-11-13 2020-11-13 阵列基板及其制作方法 Active CN112289744B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011269016.4A CN112289744B (zh) 2020-11-13 2020-11-13 阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011269016.4A CN112289744B (zh) 2020-11-13 2020-11-13 阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN112289744A true CN112289744A (zh) 2021-01-29
CN112289744B CN112289744B (zh) 2022-09-09

Family

ID=74399745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011269016.4A Active CN112289744B (zh) 2020-11-13 2020-11-13 阵列基板及其制作方法

Country Status (1)

Country Link
CN (1) CN112289744B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022190984A1 (ja) * 2021-03-08 2022-09-15 キヤノン株式会社 半導体装置および機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545378A (zh) * 2013-11-05 2014-01-29 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
CN104377167A (zh) * 2014-11-13 2015-02-25 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制作方法、显示面板和显示装置
CN106783953A (zh) * 2016-12-26 2017-05-31 武汉华星光电技术有限公司 薄膜晶体管及其制作方法
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板
CN110349858A (zh) * 2019-06-20 2019-10-18 深圳市华星光电技术有限公司 阵列基板的制备方法和制备系统
CN110620119A (zh) * 2019-08-26 2019-12-27 武汉华星光电技术有限公司 阵列基板及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545378A (zh) * 2013-11-05 2014-01-29 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置
CN104377167A (zh) * 2014-11-13 2015-02-25 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制作方法、显示面板和显示装置
CN106783953A (zh) * 2016-12-26 2017-05-31 武汉华星光电技术有限公司 薄膜晶体管及其制作方法
CN108288621A (zh) * 2018-03-09 2018-07-17 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板及显示面板
CN110349858A (zh) * 2019-06-20 2019-10-18 深圳市华星光电技术有限公司 阵列基板的制备方法和制备系统
CN110620119A (zh) * 2019-08-26 2019-12-27 武汉华星光电技术有限公司 阵列基板及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022190984A1 (ja) * 2021-03-08 2022-09-15 キヤノン株式会社 半導体装置および機器

Also Published As

Publication number Publication date
CN112289744B (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
CN108470717B (zh) 阵列基板及其制备方法、显示面板及显示装置
KR101640293B1 (ko) 반도체 장치, 표시 장치, 및 반도체 장치 및 표시 장치의 제조 방법
US10559698B2 (en) Oxide thin film transistor, manufacturing method thereof, array substrate and display device
CN108807421B (zh) Tft阵列基板的制作方法及tft阵列基板
WO2016061940A1 (zh) 薄膜晶体管阵列基板及其制作方法、显示装置
CN105161519B (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
EP3664137B1 (en) Array substrate and manufacturing method thereof, and display device
US9490271B2 (en) Array substrate having jump wire connecting first and second wirings
EP2808893A1 (en) Thin film transistor array substrate and method of manufacturing the same
CN111682034A (zh) 阵列基板及其制备方法、显示装置
EP3712931A1 (en) Tft substrate and manufacturing method therefor
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
WO2012011258A1 (ja) 基板及びその製造方法、表示装置
WO2017195699A1 (ja) アクティブマトリクス基板、その製造方法および表示装置
CN112289744B (zh) 阵列基板及其制作方法
KR20120043404A (ko) 표시장치 및 이의 제조방법
US9741861B2 (en) Display device and method for manufacturing the same
KR102449066B1 (ko) 표시장치용 어레이기판 및 그 제조방법
KR20150066690A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN114823914A (zh) 阵列基板及其制作方法、显示面板
WO2022148260A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示面板
CN112582342B (zh) 阵列基板的制作方法
KR20140082368A (ko) 표시장치용 어레이 기판 및 그의 제조 방법
CN113433747A (zh) 阵列基板及制作方法、移动终端
TWI476934B (zh) 薄膜電晶體基板、其顯示器及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant