CN113433747A - 阵列基板及制作方法、移动终端 - Google Patents

阵列基板及制作方法、移动终端 Download PDF

Info

Publication number
CN113433747A
CN113433747A CN202110782275.5A CN202110782275A CN113433747A CN 113433747 A CN113433747 A CN 113433747A CN 202110782275 A CN202110782275 A CN 202110782275A CN 113433747 A CN113433747 A CN 113433747A
Authority
CN
China
Prior art keywords
layer
electrode
thin film
common electrode
bridging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110782275.5A
Other languages
English (en)
Other versions
CN113433747B (zh
Inventor
艾飞
罗成志
尹国恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202110782275.5A priority Critical patent/CN113433747B/zh
Publication of CN113433747A publication Critical patent/CN113433747A/zh
Application granted granted Critical
Publication of CN113433747B publication Critical patent/CN113433747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提出了一种阵列基板及制作方法、移动终端；阵列基板包括衬底、位于衬底上的阵列驱动层、位于阵列驱动层中的公共电极层、位于阵列驱动层上的像素电极层和位于像素电极层上的降阻件，像素电极层包括绝缘设置的像素电极和桥接电极，桥接电极连接有与公共电极层异层设置的恒压传输端，降阻件位于桥接电极上，公共电极层与桥接电极电连接，像素电极与薄膜晶体管电连接；本申请通过桥接电极连接公共电极层和恒压传输端，以减少或在阵列驱动层的多个膜层中逐层形成过孔时所需的光罩次数，从而简化了混合TFT基板的制程工艺。

Description

阵列基板及制作方法、移动终端
技术领域
本申请涉及显示面板领域，具体涉及一种阵列基板及制作方法、移动终端。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是LCD(Liquid Crystal Display，液晶显示装置)中的主要驱动元件，依据有源层材料的不同，TFT分为非晶硅(a-Si)TFT、低温多晶硅(Low Temperature Poly-silicon，LTPS)TFT、及金属氧化物(Metal Oxide)TFT。
现阶段多采用混合TFT进行驱动以改善显示效果，目前常用的混合TFT有LTPS与铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)TFT，但是由于LTPS与IGZO不在同一平面，因而在制备LTPS与IGZO混合TFT时需要增加多张光罩，使得曝光、显影、刻蚀、光阻剥离等次数增加，最终导致制程复杂度及成本较高的技术问题。
发明内容
本申请提供一种阵列基板及制作方法、移动终端，以改善现阶段混合TFT的制程复杂度较为复杂的技术问题。
为解决上述技术问题，本申请提供的技术方案如下：
本申请提供一种阵列基板，包括：
衬底；
阵列驱动层，位于所述衬底上，所述阵列驱动层包括多个薄膜晶体管；
公共电极层，位于所述阵列驱动层中；
像素电极层，位于所述阵列驱动层上，所述像素电极层包括绝缘设置的像素电极和桥接电极，所述桥接电极连接有与所述公共电极层异层设置的恒压传输端，所述公共电极层与所述桥接电极电连接，所述像素电极与所述薄膜晶体管电连接；以及
降阻件，位于所述桥接电极上，所述桥接电极与所述降阻件电连接。
在本申请的阵列基板中，所述阵列驱动层包括间隔设置的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括多晶硅半导体层，所述第二薄膜晶体管包括氧化物半导体层；
其中，所述像素电极与所述第二薄膜晶体管电连接。
在本申请的阵列基板中，所述恒压传输端包括公共电极引线，所述公共电极引线与所述恒压传输端电连接；
其中，所述公共电极层位于所述像素电极层与所述公共电极引线之间，所述桥接电极包括第一桥接部，所述第一桥接部将所述公共电极层与所述公共电极引线电连接。
在本申请的阵列基板中，所述第一薄膜晶体管还包括第一栅极层和位于所述第一栅极层上的第一源漏极层，所述第一栅极层位于所述多晶硅半导体层与所述第一源漏极层之间；
其中，所述公共电极引线与所述第一源漏极层同层设置。
在本申请的阵列基板中，所述第二薄膜晶体管还包括第二栅极层和位于所述第二栅极层上的第二源漏极层，所述第二栅极层与所述第一源漏极层同层设置，所述第二源漏极层与所述氧化物半导体层同层设置；
其中，所述像素电极与所述第二源漏极层电性连接。
在本申请的阵列基板中，所述阵列基板还包括金属导通层，所述金属导通层与所述第一栅极层同层设置，所述第二栅极层与所述金属导通层电性连接。
在本申请的阵列基板中，所述阵列基板包括显示区和非显示区，所述桥接电极还包括第二桥接部；
其中，所述第一桥接部位于所述显示区内，所述第二桥接部位于所述非显示区内；
所述显示区内设置有第一导通柱和第二导通柱，所述第一导通柱连接所述第一桥接部和所述公共电极层，所述第二导通柱连接所述第一桥接部和所述公共电极引线；
所述非显示区内设置有第三导通柱和第四导通柱，所述第三导通柱连接所述第二桥接部和所述第二源漏极层，所述第四导通柱连接所述第二桥接部和所述第二栅极层。
本申请还提供一种阵列基板的制作方法，其包括：
在衬底上形成包括公共电极层和多个薄膜晶体管的阵列驱动层；
在所述阵列驱动层上形成包括绝缘设置的像素电极和桥接电极的像素电极层，其中，所述像素电极与所述薄膜晶体管电性连接，所述桥接电极与所述公共电极层及恒压传输端电连接；
在所述桥接电极上形成与所述桥接电极电连接的降阻件。
在本申请的阵列基板中，所述在衬底上形成包括公共电极层和多个薄膜晶体管的阵列驱动层的步骤包括：
在衬底上制作第一薄膜晶体管，在第一薄膜晶体管上制作恒压传输端，再在恒压传输端上制作第二薄膜晶体管；
在所述第二薄膜晶体管上形成公共电极层。
本申请还提出了一种移动终端，包括终端主体和上述阵列基板，所述终端主体与所述阵列基板组合为一体。
有益效果：本申请通过将公共电极层和恒压传输端异层设置在阵列驱动层中，将包括有像素电极和桥接电极的像素电极层设置在阵列驱动层上，并借助桥接电极连接公共电极层和恒压传输端，使公共电极层与恒压传输端之间的连接结构由传统的直接连接转变成通过桥接电极进行桥接，由此减少或省去在阵列驱动层的多个膜层中逐层形成过孔时所需的光罩及曝光、刻蚀、光阻剥离等制程次数，从而降低混合TFT基板的制程复杂度与成本；而且，为了解决由于设置桥接电极所带来的阻抗增大的问题，本申请同时在桥接电极上设置了与桥接电极电连接的降阻件，从而通过降阻件降低桥接电极的阻抗，在降低制程复杂度与成本的同时也保证良好的显示效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请所述阵列基板的剖视结构图；
图2是本申请中制作所述第一薄膜晶体管的工艺流程图；
图3是本申请中制作所述公共电极引线的结构示意图；
图4是本申请中制作所述第二薄膜晶体管的工艺流程图；
图5是本申请中制作所述公共电极层的工艺流程图；
图6是本申请中制作第二钝化层的结构示意图；
图7是本申请中制作所述像素电极层的工艺流程图。
附图标记说明：衬底100、显示区101、第一过孔1011、第二过孔1012、第一导通柱1013、第二导通柱1014、第五过孔1015、非显示区102、第三过孔1021、第四过孔1022、第三导通柱1023、第四导通柱1024、阵列驱动层200、缓冲层210、第一栅绝缘层220、第一平坦层230、第二栅绝缘层240、第一钝化层250、第二平坦层260、第二钝化层270、第一薄膜晶体管280、多晶硅半导体层281、第一栅极层282、第一源漏极层283、第二薄膜晶体管290、氧化物半导体层291、第二栅极层292、第二源漏极层293、公共电极层300、像素电极层400、像素电极410、桥接电极420、第一桥接部421、第二桥接部422、降阻件500、公共电极引线600、金属导通层700。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请实施例提供一种阵列基板及制作方法、移动终端。以下分别进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
随着显示技术的发展，LCD等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
薄膜晶体管是LCD显示装置中的主要驱动元件，直接关系到高性能平板显示装置的发展方向。显示装置所用TFT需要考虑均一性、漏电流、有效驱动长度、面积效率、及滞后作用等多方面的因素。依据有源层材料的不同，TFT分为非晶硅TFT、低温多晶硅(LowTemperature Poly-silicon，LTPS)TFT、及金属氧化物TFT。其中LTPS TFT具有迁移率高，尺寸较小，充电快开关速度快等优点，用于栅极驱动时具有很好的效果；而金属氧化物TFT具有均一性良好及漏电流低的优点，可用于显示像素驱动。
因此，现阶段多采用以LTPS TFT做栅极驱动和以金属氧化物TFT做显示像素驱动的混合TFT，这样既能提高LCD栅极驱动电路中的驱动电流，并且降低LCD显示像素驱动时的漏电流。目前常用的混合TFT有LTPS TFT与IGZO TFT，但是由于LTPS与IGZO不在同一平面，因此在制备LTPS与IGZO混合TFT时都需要增加多张光罩，导致制程复杂度增加，提高成本。本申请基于上述技术问题提出了以下方案。
请参阅图1至图7，本申请提供一种阵列基板，包括衬底100、设置于所述衬底100上的阵列驱动层200、设置于所述阵列驱动层200中的公共电极层300和恒压传输端、设置于所述阵列驱动层200上的像素电极层400。
在本实施例中，所述衬底100可以由玻璃、石英或者聚酰亚胺等材料制备。
在本实施例中，所述阵列驱动层200包括多个薄膜晶体管，多个薄膜晶体管可以由LTPS TFT和IGZO TFT构成。所述像素电极层400包括像素电极410和桥接电极420，所述像素电极410与所述薄膜晶体管电连接，所述桥接电极420将所述公共电极层300与恒压传输端电连接。
在本实施例中，所述公共电极层300、所述像素电极层400可以由透明导电薄膜如氧化铟锡(ITO)等材料制备。
为了降低桥接电极420连接公共电极层300与恒压传输端的电阻阻抗，所述桥接电极420上还设置有降阻件500，降阻件500与所述桥接电极420电连接。在本实施例中，所述降阻件500可以由电阻率低的导电材料如金属Cu、Au、Ag等材料制备。
本实施例通过桥接电极420将阵列驱动层200中异层设置的公共电极层300和恒压传输端进行连接，使公共电极层300与恒压传输端之间的连接结构由传统的过孔直接连接转变成通过桥接电极420进行桥接，由此减少层间过孔的制作次数，进而减少逐层形成过孔时所需的光罩及曝光、刻蚀、光阻剥离等制程次数，从而降低混合TFT基板的制程复杂度与成本。
现结合具体实施例对本申请的技术方案进行描述。
在本申请的阵列基板中，请参阅图1，图1为所述阵列基板的剖视结构图，所述阵列驱动层200还包括设置在所述衬底100上的缓冲层210、设置在所述缓冲层210上的第一栅绝缘层220、设置于所述第一栅绝缘层220上的第一平坦层230、设置于所述第一平坦层230上的第二栅绝缘层240、设置于所述第二栅绝缘层240上的第一钝化层250、设置于所述第一钝化层250上的第二平坦层260及设置于所述第二平坦层260上的第二钝化层270。
在本实施例中，所述公共电极层300设置于所述第二平坦层260上，且所述公共电极层300与所述第二钝化层270同层设置，所述第二钝化层270覆盖所述公共电极层300。
在本实施例中，所述缓冲层210、第一栅绝缘层220和所述第二栅绝缘层240可以为氧化硅(SiOx)或氮化硅(SiNx)及其他高介电常数的绝缘材料制备。所述第一平坦层230可以由层间介质材料制备，如二氧化硅材料等。所述第二平坦层260可以由氮化硅(SiNx)或有机高分子膜(polymerfilmonarray，PFA)等材料制备。所述第一钝化层250和所述第二钝化层270可以由氧化硅(SiOx)或氮化硅(SiNx)等绝缘材料制备。
在本实施例中，所述薄膜晶体管可以包括第一薄膜晶体管280和第二薄膜晶体管290。
在本实施例中，所述第一薄膜晶体管280包括多晶硅半导体层281、第一栅极层282和第一源漏极层283。所述多晶硅半导体层281设置在所述缓冲层210上，且所述多晶硅半导体层281与所述第一栅绝缘层220同层设置，所述第一栅绝缘层220覆盖所述多晶硅半导体层281。所述第一栅极层282设置在所述第一栅绝缘层220上，且所述第一栅极层282与所述第一平坦层230同层设置，所述第一平坦层230覆盖所述第一栅极层282。所述第一源漏极层283设置在所述第一平坦层230上，且所述第一源漏极层283与所述第二栅绝缘层240同层设置，所述第二栅绝缘层240覆盖所述第一源漏极层283。
在本实施例中，所述第二薄膜晶体管290包括氧化物半导体层291、第二栅极层292和第二源漏极层293。所述氧化物半导体层291和所述第二源漏极层293设置在所述第二栅绝缘层240上，且所述氧化物半导体层291、所述第二源漏极层293与所述第一钝化层250同层设置，所述第一钝化层250覆盖所述氧化物半导体层291和所述第二源漏极层293。所述第二栅极层292设置在所述第一平坦层230上，且所述第二栅极层292与所述第二栅绝缘层240同层设置，所述第二栅绝缘层240覆盖所述第二栅极层292。
在本实施例中，所述桥接电极420和所述像素电极410设置于所述第二钝化层270上。所述像素电极410与所述第二薄膜晶体管290的源漏极层电连接，以通过所述第二薄膜晶体管290控制所述像素电极410上的电位高低，不仅可以正常控制液晶显示器中的液晶转向，实现画面显示控制的功能，还具有均一性良好、漏电流低的优点。
在本申请的阵列基板中，请参阅图1，所述恒压传输端包括公共电极引线600，所述公共电极引线600可以由电阻率小的导电金属材料如Cu、Au等制备，所述公共电极引线600与恒压传输端连接。
在本实施例中，所述阵列基板包括显示区101和位于所述显示区101至少一侧的非显示区102。所述桥接电极420包括第一桥接部421和第二桥接部422，所述第一桥接部421位于所述显示区101中，所述第二桥接部422位于所述非显示区102中。所述第一桥接部421电连接所述公共电极层300与所述恒压传输端，所述第二桥接部422电连接所述第二栅极层292和所述第二源漏极层293。
本实施例通过将在阵列驱动层200中设置公共电极引线600，并将所述公共电极引线600与所述恒压传输端电连接，可以使公共电极层300与恒压传输端之间的电连接更加方便，公共电极层300与恒压传输端的桥接结构的制程难度更低，成本更小。
在本申请的阵列基板中，所述公共电极引线600与所述第一源漏极层283同层设置，以使所述公共电极引线600与所述第一源漏极层283可以在同一制程中进行制作，简化制程工艺。而且公共电极引线600位于所述阵列驱动层200的中间层结构内，可以得到较好的保护而不易断线，耐用性更强。
在本申请的阵列基板中，所述阵列基板还包括金属导通层700，所述金属导通层700可以由低电阻率的金属材料制作成横纵交错的金属网，如Cu、Au、Ag等。在本实施例中，所述金属导通层700与所述第一栅极层282同层设置且所述金属导通层700与所述第一栅极层282电连接，所述第二栅极层292与所述金属导通层700电性连接，以使第一薄膜晶体管280即LTPS TFT作为混合TFT的栅极驱动开关，从而具有迁移率高，尺寸较小，充电快、开关速度快等优点。
在本申请的阵列基板中，所述显示区101内沿垂直于所述衬底100的方向设置有第一过孔1011和第二过孔1012，所述第一过孔1011内设置有第一导通柱1013，所述第二过孔1012内设置有第二导通柱1014。所述第一导通柱1013的第一端电连接所述第一桥接部421，所述第一导通柱1013的第二端电连接所述公共电极层300。所述第二导通柱1014的第一端电连接所述第一桥接部421，所述第二导通柱1014的第二端电连接所述公共电极引线600。
所述非显示区102内沿垂直于所述衬底100的方向设置有第三过孔1021和第四过孔1022，所述第三过孔1021内设置有第三导通柱1023，所述第四过孔1022内设置有第四导通柱1024。所述第三导通柱1023的第一端电连接所述第二桥接部422，所述第三导通柱1023的第二端电连接所述第二源漏极层293。所述第四导通柱1024的第一端电连接所述第二桥接部422，所述第四导通柱1024的第二端电连接所述第二栅极层292。
在本实施例中，所述显示区101内沿垂直于所述衬底100的方向还设置有第五过孔1015，所述像素电极410设置在所述第五过孔1015位置处的第二钝化层270上。所述像素电极410通过导电材料流延至所述第五过孔1015内实现与所述第二源漏极层293的电连接。
在本实施例中，所述第一导通柱1013、第二导通柱1014、第三导通柱1023、第四导通柱1024可以由与所述像素电极层400相同的材料如氧化铟锡(ITO)等材料制备。
本实施例根据上述设置，可以在保留第二栅绝缘层240和第一钝化层250的前提下省去与之对应的光罩及曝光、刻蚀、光阻剥离等制程，即在进行第二栅绝缘层240和第一钝化层250制程时仅进行成膜，而在进行第二钝化层270制程时还同时进行第二栅绝缘层240、第一钝化层250和第二钝化层270内的第一过孔1011、第二过孔1012、第三过孔1021、第四过孔1022及第五过孔1015的过孔制程，最后在进行像素电极层400制程时，同时形成桥接电极420与第一导通柱1013、第二导通柱1014、第三导通柱1023和第四导通柱1024。由此可见，本实施例通过桥接电极420将公共电极层300与公共电极引线600、第二源漏极层293与第二栅极层292进行桥接，可以省去在第二栅绝缘层240和第一钝化层250上的光罩及曝光、刻蚀、光阻剥离等制程，进而达到降低制程难度及生产成本的效果。
在本实施例中，所述降阻件500可以由所述第一桥接部421向所述第一导通柱1013、第二导通柱1014延伸至与所述公共电极层300、所述公共电极引线600连接。与此对应地，所述降阻件500也可以由所述第二桥接部422向所述第三导通柱1023、第四导通柱1024延伸至与所述第二源漏极层293与所述第二栅极层292连接。
本实施例通过将降阻件500延伸至与公共电极层300、公共电极引线600、第二源漏极层293、第二栅极层292连接，可以使电学信号始终通过降阻件500进行传导，更低电阻率的降阻件500功耗更小，发热更低，有利于高质量显示。
本申请实施例还提供一种阵列基板的制作方法，请参阅图2至图7，图2至图7为所述阵列基板的制作工艺流程图，所述阵列基板的制作方法包括：
在衬底100上形成缓冲层210；
在缓冲层210上形成包括公共电极层300和多个薄膜晶体管的阵列驱动层200；
在所述阵列驱动层200上形成包括绝缘设置的像素电极410和桥接电极420的像素电极层400，并将所述像素电极410与所述薄膜晶体管电性连接，以及，将所述桥接电极420与所述公共电极层300及恒压传输端电连接；
在所述桥接电极420上形成与所述桥接电极420电连接的降阻件500。
本实施例通过先形成内部设置有公共电极层300和多个薄膜晶体管的阵列驱动层200，再在阵列驱动层200上形成像素电极410和桥接电极420，并使桥接电极420与公共电极层300及恒压传输端连接，可以省去或减少在形成阵列驱动层200的制程中需要设置的光罩次数及曝光、刻蚀、光阻剥离等制程次数，达到降低制程复杂度及生产成本的效果。
在本申请的阵列基板的制作方法中,所述在衬底100上形成包括公共电极层300和多个薄膜晶体管的阵列驱动层200的步骤包括：
在衬底100上形成缓冲层210；
请参阅图2，在所述缓冲层210上制作第一薄膜晶体管280，包括：
在缓冲层210上制作多晶硅半导体层281，如图2(a)所示；
在多晶硅半导体层281上形成第一栅绝缘层220并使第一栅绝缘层220覆盖所述多晶硅半导体层281，如图2(b)所示；
在所述第一栅绝缘层220上制作第一栅极层282和金属导通层700，并将所述金属导通层700与恒压传输端连接，如图2(c)所示；
在所述第一栅绝缘层220和所述金属导通层700上形成第一平坦层230，如图2(d)所示；
在所述第一平坦层230上制作第一源漏极层283，完成第一薄膜晶体管280的制作，如图2(e)所示；
请参阅图3，在所述第一薄膜晶体管280上制作恒压传输端，包括：
在所述第一平坦层230上制作公共电极引线600，并将公共电极引线600作为恒压传输端与一恒压电源连接(图中未示出)；
请参阅图4，在所述恒压传输端上制作第二薄膜晶体管290，包括：
在所述第一平坦层230上制作第二栅极层292，如图4(b)所示；
在所述第一源漏极层283、公共电极引线600和第二栅极层292上形成第二栅绝缘层240，如图4(c)所示；
在所述第二栅绝缘层240上制作氧化物半导体层291，在所述氧化物半导体层291上制作第二源漏极层293，完成第二薄膜晶体管290的制作，如图4(d)所示；
请参阅图5，在所述第二薄膜晶体管290上形成公共电极层300，包括：
在所述第二源漏极层293上形成第一钝化层250，在所述第一钝化层250形成第二平坦层260，如图5(b)所示；
在所述第二平坦层260上制作公共电极层300，如图5(c)所示；
请参阅图6，在所述公共电极层300上形成第二钝化层270，完成所述阵列驱动层200的制作。
本实施例通过上述步骤制作阵列驱动层200，可以使第一薄膜晶体管280、第二薄膜晶体管290，公共电极层300与恒压传输端之间便于通过桥接电极420进行连接，降低制程难度和生产成本。
在本实施例中，请参阅图7，所述在阵列驱动层200上形成包括绝缘设置的像素电极410和桥接电极420的像素电极层400，并将所述像素电极410与所述薄膜晶体管电性连接，以及，将所述桥接电极420与所述公共电极层300及恒压传输端电连接的步骤包括：
在所述第二钝化层270表面设置光罩，进行曝光、刻蚀、光阻剥离等制程，以在所述显示区101内形成第一过孔1011和第二过孔1012，在所述非显示区102内形成第三过孔1021、第四过孔1022和第五过孔1015，如图7(a)所示；
请参阅图7(b)，在所述显示区101的第二钝化层270上形成第一桥接部421，并使第一桥接部421的材料流延至第一过孔1011和第二过孔1012内形成第一导通柱1013和第二导通柱1014，第一导通柱1013连接所述公共电极层300与所述第一桥接部421，第二导通柱1014连接所述公共电极引线600与所述第一桥接部421；
在所述非显示区102的第二钝化层270上形成第二桥接部422，并使第二桥接部422的材料流延至所述第三过孔1021和第四过孔1022内形成第三导通柱1023和第四导通柱1024，所述第三导通柱1023连接所述第二源漏极层293与所述第二桥接部422，所述第四导通柱1024连接所述第二栅极层292与所述第二桥接部422；
所述第一桥接部421与所述第二桥接部422构成所述桥接电极420；
在所述显示区101内的所述第五过孔1015位置制作像素电极410，所述像素电极410材料流延至所述第五过孔1015内形成第五导通柱，所述第五导通柱连接所述像素电极410与所述第二源漏极层293；
所述像素电极410与所述桥接电极420构成所述像素电极层400，完成所述像素电极层400的制作。
本实施例通过上述步骤可以使第一过孔1011穿过多个膜层，但是只需要进行使用一次光罩和进行一次曝光、刻蚀、光阻剥离等制程，相较于传统阵列基板的过孔制程，省去了在第二栅绝缘层240和第一钝化层250上的光罩及曝光、刻蚀、光阻剥离等制程。与此同理地，第二过孔1012、第三过孔1021、第四过孔1022及第五过孔1015的制作也可省去在第二栅绝缘层240和第一钝化层250上的光罩及曝光、刻蚀、光阻剥离等制程，最终实现降低阵列基板的制程复杂度，降低生产成本。
在本实施例中，请参阅图7(c)，形成所述第一桥接部421、第二桥接部422与像素电极410的主要具体步骤包括：
在所述第二钝化层270表面形成一层透明导电薄膜(ITO)，透明导电薄膜(ITO)流延至第一过孔1011、第二过孔1012、第三过孔1021、第四过孔1022分别形成第一导通柱1013、第二导通柱1014、第三导通柱1023、第四导通柱1024，透明导电薄膜(ITO)流延至第五过孔1015中形成第五导通柱，以实现与第二源漏极层293的电连接；
在透明导电薄膜(ITO)表面形成一层降阻膜层，降阻膜层流延至第一过孔1011、第二过孔1012、第三过孔1021、第四过孔1022和第五过孔1015内；
在降阻膜层表面形成一层光阻膜层；
在光阻膜层表面设置光罩，进行曝光和显影已进行图案化处理，去除桥接电极420、像素电极410之外位置处的光阻；
在桥接电极420和像素电极410之外的区域进行刻蚀以在去除裸露在外的降阻膜层，然后进行退火和灰化处理以去除像素电极410上的光阻膜层；
在剩余覆盖在桥接电极420上的光阻膜层进行刻蚀和光阻剥离，以去除第一桥接部421和第二桥接部422上的光阻膜层及第五过孔1015内的降阻膜层，完成所述阵列基板的制作。
本实施例通过以上步骤，可以在最后将降阻件500与桥接电极420较好地组合为一体，降阻件500起到降低桥接电极420、第一导通柱1013、第二导通柱1014、第三导通柱1023、第四导通柱1024上的阻抗的作用，从而解决由于桥接结构所引起的阻抗增加问题。
本申请通过将公共电极层和恒压传输端异层设置在阵列驱动层中，将包括有像素电极和桥接电极的像素电极层设置在阵列驱动层上，并借助桥接电极连接公共电极层和恒压传输端，使公共电极层与恒压传输端之间的连接结构由传统的直接连接转变成通过桥接电极进行桥接，由此减少或省去在阵列驱动层的多个膜层中逐层形成过孔时所需的光罩及曝光、刻蚀、光阻剥离等制程次数，从而达到降低混合TFT基板的制程复杂度与成本的效果。
以上对本申请实施例所提供的一种阵列基板及制作方法、移动终端进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底；
阵列驱动层，位于所述衬底上，所述阵列驱动层包括多个薄膜晶体管；
公共电极层，位于所述阵列驱动层中；
像素电极层，位于所述阵列驱动层上，所述像素电极层包括绝缘设置的像素电极和桥接电极，所述桥接电极连接有与所述公共电极层异层设置的恒压传输端，所述公共电极层与所述桥接电极电连接，所述像素电极与所述薄膜晶体管电连接；以及
降阻件，位于所述桥接电极上，所述桥接电极与所述降阻件电连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列驱动层包括间隔设置的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括多晶硅半导体层，所述第二薄膜晶体管包括氧化物半导体层；
其中，所述像素电极与所述第二薄膜晶体管电连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述恒压传输端包括公共电极引线，所述公共电极引线与所述恒压传输端电连接；
其中，所述公共电极层位于所述像素电极层与所述公共电极引线之间，所述桥接电极包括第一桥接部，所述第一桥接部将所述公共电极层与所述公共电极引线电连接。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一薄膜晶体管还包括第一栅极层和位于所述第一栅极层上的第一源漏极层，所述第一栅极层位于所述多晶硅半导体层与所述第一源漏极层之间；
其中，所述公共电极引线与所述第一源漏极层同层设置。
5.根据权利要求4所述的阵列基板，其特征在于，所述第二薄膜晶体管还包括第二栅极层和位于所述第二栅极层上的第二源漏极层，所述第二栅极层与所述第一源漏极层同层设置，所述第二源漏极层与所述氧化物半导体层同层设置；
其中，所述像素电极与所述第二源漏极层电性连接。
6.根据权利要求5所述的阵列基板，其特征在于，所述阵列基板还包括金属导通层，所述金属导通层与所述第一栅极层同层设置，所述第二栅极层与所述金属导通层电性连接。
7.根据权利要求5或6所述的阵列基板，其特征在于，所述阵列基板包括显示区和非显示区，所述桥接电极还包括第二桥接部；
其中，所述第一桥接部位于所述显示区内，所述第二桥接部位于所述非显示区内；
所述显示区内设置有第一导通柱和第二导通柱，所述第一导通柱连接所述第一桥接部和所述公共电极层，所述第二导通柱连接所述第一桥接部和所述公共电极引线；
所述非显示区内设置有第三导通柱和第四导通柱，所述第三导通柱连接所述第二桥接部和所述第二源漏极层，所述第四导通柱连接所述第二桥接部和所述第二栅极层。
8.一种阵列基板的制作方法，其特征在于，包括：
在衬底上形成包括公共电极层和多个薄膜晶体管的阵列驱动层；
在所述阵列驱动层上形成包括绝缘设置的像素电极和桥接电极的像素电极层，其中，所述像素电极与所述薄膜晶体管电性连接，所述桥接电极与所述公共电极层及恒压传输端电连接；
在所述桥接电极上形成与所述桥接电极电连接的降阻件。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述在衬底上形成包括公共电极层和多个薄膜晶体管的阵列驱动层的步骤包括：
在衬底上制作第一薄膜晶体管，在第一薄膜晶体管上制作恒压传输端，再在恒压传输端上制作第二薄膜晶体管；
在所述第二薄膜晶体管上形成公共电极层。
10.一种移动终端，其特征在于，包括终端主体和如权利要求1至7任一项所述的阵列基板，所述终端主体与所述阵列基板组合为一体。
CN202110782275.5A 2021-07-12 2021-07-12 阵列基板及制作方法、移动终端 Active CN113433747B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110782275.5A CN113433747B (zh) 2021-07-12 2021-07-12 阵列基板及制作方法、移动终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110782275.5A CN113433747B (zh) 2021-07-12 2021-07-12 阵列基板及制作方法、移动终端

Publications (2)

Publication Number Publication Date
CN113433747A true CN113433747A (zh) 2021-09-24
CN113433747B CN113433747B (zh) 2023-06-27

Family

ID=77759938

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110782275.5A Active CN113433747B (zh) 2021-07-12 2021-07-12 阵列基板及制作方法、移动终端

Country Status (1)

Country Link
CN (1) CN113433747B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023102990A1 (zh) * 2021-12-10 2023-06-15 武汉华星光电技术有限公司 显示面板及显示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1020332A (ja) * 1996-07-04 1998-01-23 Toshiba Corp 液晶表示装置およびその製造方法
KR20080048606A (ko) * 2006-11-29 2008-06-03 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20110134055A1 (en) * 2009-12-09 2011-06-09 Jung Gang-Seob Touch panel and liquid crystal display device including the same
CN103151304A (zh) * 2012-11-02 2013-06-12 友达光电股份有限公司 显示面板的阵列基板及其制作方法
CN204166512U (zh) * 2012-02-10 2015-02-18 阿尔卑斯电气株式会社 输入装置
CN107316839A (zh) * 2017-06-30 2017-11-03 上海天马微电子有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN110690227A (zh) * 2019-09-05 2020-01-14 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN111029346A (zh) * 2019-11-27 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法及电子设备
CN111223815A (zh) * 2019-12-03 2020-06-02 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法
CN111929954A (zh) * 2020-08-19 2020-11-13 惠科股份有限公司 显示装置
US20210200008A1 (en) * 2019-12-26 2021-07-01 Sharp Kabushiki Kaisha Liquid crystal display device and manufacturing method of the same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1020332A (ja) * 1996-07-04 1998-01-23 Toshiba Corp 液晶表示装置およびその製造方法
KR20080048606A (ko) * 2006-11-29 2008-06-03 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US20110134055A1 (en) * 2009-12-09 2011-06-09 Jung Gang-Seob Touch panel and liquid crystal display device including the same
CN204166512U (zh) * 2012-02-10 2015-02-18 阿尔卑斯电气株式会社 输入装置
CN103151304A (zh) * 2012-11-02 2013-06-12 友达光电股份有限公司 显示面板的阵列基板及其制作方法
CN107316839A (zh) * 2017-06-30 2017-11-03 上海天马微电子有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN110690227A (zh) * 2019-09-05 2020-01-14 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN111029346A (zh) * 2019-11-27 2020-04-17 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法及电子设备
CN111223815A (zh) * 2019-12-03 2020-06-02 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及其制作方法
US20210200008A1 (en) * 2019-12-26 2021-07-01 Sharp Kabushiki Kaisha Liquid crystal display device and manufacturing method of the same
CN111929954A (zh) * 2020-08-19 2020-11-13 惠科股份有限公司 显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023102990A1 (zh) * 2021-12-10 2023-06-15 武汉华星光电技术有限公司 显示面板及显示装置

Also Published As

Publication number Publication date
CN113433747B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
CN108231795B (zh) 阵列基板、制作方法、显示面板及显示装置
US10964790B1 (en) TFT substrate and manufacturing method thereof
US8362526B2 (en) Liquid crystal display device and fabricating method thereof
JP4967631B2 (ja) 表示装置
US8304778B2 (en) Thin film transistor and pixel structure having the thin film transistor
US20210126022A1 (en) Array substrate and method for manufacturing same
WO2021190159A1 (zh) 阵列基板及显示装置
US7674658B2 (en) Semiconductor device and manufacturing method thereof
US9553176B2 (en) Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same
KR102318054B1 (ko) Tft 기판 및 이의 제조 방법
US10957713B2 (en) LTPS TFT substrate and manufacturing method thereof
US10134765B2 (en) Oxide semiconductor TFT array substrate and method for manufacturing the same
CN113433747B (zh) 阵列基板及制作方法、移动终端
US10714514B2 (en) Back-channel-etched TFT substrate
CN113467145B (zh) 阵列基板及制作方法、显示面板
US8835206B2 (en) Pixel structure, array substrate and method of fabricating the same
WO2023197363A1 (zh) 阵列基板及其制作方法、显示面板
JP6262477B2 (ja) 薄膜トランジスタ、表示装置用電極基板およびそれらの製造方法
CN112331680A (zh) 阵列基板及其制备方法
CN113299666B (zh) 显示面板及其驱动方法、显示装置
CN113571531B (zh) 阵列基底及其制作方法
KR101331803B1 (ko) 액정표시장치 및 그 제조방법
KR950011024B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법
KR20050035789A (ko) 박막트랜지스터의 제조방법
KR20050105577A (ko) 액정표시장치용 어레이기판 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant