KR20050035789A - 박막트랜지스터의 제조방법 - Google Patents

박막트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20050035789A
KR20050035789A KR1020030071572A KR20030071572A KR20050035789A KR 20050035789 A KR20050035789 A KR 20050035789A KR 1020030071572 A KR1020030071572 A KR 1020030071572A KR 20030071572 A KR20030071572 A KR 20030071572A KR 20050035789 A KR20050035789 A KR 20050035789A
Authority
KR
South Korea
Prior art keywords
substrate
forming
layer
active layer
insulating film
Prior art date
Application number
KR1020030071572A
Other languages
English (en)
Inventor
박찬일
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030071572A priority Critical patent/KR20050035789A/ko
Publication of KR20050035789A publication Critical patent/KR20050035789A/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 자연산화막을 효과적으로 제거하여 소자의 특성을 향상시킬 수 있는 박막트랜지스터의 제조방법에 관한 것으로, 투명한 기판을 제공하는 단계; 상기 기판 상에 액티브층을 형성하는 단계; 상기 기판을 복수의 챔버들이 구비된 증착장비로 투입하는 단계; 상기 기판을 열처리하는 단계; 상기 액티브층 표면에 형성된 자연산화막을 제거하는 단계; 상기 액티브층 위에 게이트절연막을 형성하는 단계; 및 상기 게이트절연막 상에 게이트전극 및 소스/드레인전극을 형성하는 단계를 포함하여 이루어진다.

Description

박막트랜지스터의 제조방법{METHOD FOR FABRICATING A THIN FILM TRANSISTOR DEVICE}
본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 특히 게이트절연막과 액티브층 사이의 계면특성을 향상시킬 수 있는 박막트랜지스터의 제조방법에 관한 것이다.
근래, 핸드폰(Mobile Phone), PDA, 노트북컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 경박단소용의 평판표시장치(Flat Panel Display Device)에 대한 요구가 점차 증대되고 있다. 이러한 평판표시장치로는 LCD(Liquid Crystal Display), PDP(Plasma Display Panel), FED(Field Emission Display), VFD(Vacuum Fluorescent Display) 등이 활발히 연구되고 있지만, 양산화 기술, 구동수단의 용이성, 고화질의 구현이라는 이유로 인해 현재에는 액정표시소자(LCD)가 각광을 받고 있다.
도 1은 일반적인 액정표시소자의 개략적으로 나타낸 사시도이다. 도면에 도시된 바와 같이,액정표시소자는 블랙매트릭스(6)와 서브컬러필터(적, 녹, 청)(8)를 포함한 컬러필터(7)와 컬러필터 상에 투명한 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자(T)를 포함한 어레이배선이 형성된 하부기판(22)으로 구성되며, 상기 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(19)은 어레이기판이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이다. 상기 화소영역(P)상에 형성되는 화소전극(17)은 인듐- 틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명도전성 금속을 사용한다.
상기와 같이 구성된 액정표시소자는 상기 화소전극(17)상에 위치한 액정층(14)이 상기 박막트랜지스터(T)를 통하여 상기 화소전극(17)에 인가된 전압과 공통전극(18)의 전압에 의한 전계에 의해 반응하고, 상기 액정층의 반응정도에 따라 상기 액정층(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
상기 게이트배선(13)은 상기 박막트랜지스터(T)의 제 1 전극인 게이트전극을 구동하는 펄스전압을 전달하며, 상기 데이터배선(15)은 상기 박막트랜지스터(T)를 경유하여 제 2 전극인 소스전극과 연결된 화소전극(17)에 신호전압을 전달하는 수단이다.
이러한 신호는 상기 드레인전극을 지나 화소전극을 통해 액정에 인가되며, 액정은 인가된 신호에 따라 제어되어 하부 백라이트로부터 입사되는 빛의 양을 조절하여 외부로 출사하도록 함으로써 화상을 표시 할 수 있다.
이와 같이 구성되는 어레이기판의 구성 중 상기 스위칭소자의 동작특성에 가장 영향을 미치는 부분은 액티브채널이며, 이러한 액티브채널은 비정질 실리콘(amorphous silicon) 특히, 수소를 포함한 비정질실리콘(a-Si:H) 또는 다결정성실리콘(poly silicon)으로 구성할 수 있다.
그러나, 수소화된 비정질실리콘은 원자 배열이 무질서하기 때문에 약한 결합(weak Si-Si bond) 및 댕글링 본드(dangling bond)가 존재하여 빛 조사나 전기장 인가시 준 안정상태로 변화되어 스위칭소자로 활용시 안정성이 문제로 대두되고 있다. 특히 비정질실리콘은 빛조사에 의해 특성이 저하되는 문제점이 있고, 전기적 특성(낮은 전계효과 이동도 : 0.1∼1.0㎠/V·s)과 신뢰성 저하로 인해 구동회로에 쓰기 어렵다. 즉, 비정질실리콘 박막트랜지스터기판은 TCP(Tape Carrier Package) 구동 IC(Integrated Circuit)를 이용하여 절연기판과 PCB(Printed Circuit Board)를 연결하며, 구동 IC 및 실장비용이 원가에 많은 부분을 차지한다. 더욱이, 액정표시장치용 액정패널의 해상도가 높아지면, 박막트랜지스터 기판의 게이트배선 및 데이터배선을 상기 TCP와 연결하는 기판 외부의 패드 피치(Pitch)가 짧아져 TCP 본딩 자체가 어려워진다.
그러나, 다결정 상태의 다결정 실리콘은 비정질실리콘에 비하여 전계효과 이동도가 크기 때문에 기판 위에 구동회로를 만들 수 있어, 다결정실리콘으로 기판에 직접 구동회로를 만들면 구동 IC 비용도 줄일 수 있고 실장도 간단해진다.
또한, 다결정실리콘은 비정질실리콘보다 전계효과 이동도가 높아 고해상도 패널의 스위칭소자로 유리하고, 비정질실리콘에 비하여 광전류가 적어 빛이 많이 쬐이는 디스플레이(display) 장치에도 적용할 수 있다.
도 2는 다결정실리콘 박막트랜지스터의 공정순서를 간략하게 나타낸 블럭도이다. 도면에 도시된 바와 같이, 기판을 준비한 다음, 그 상부에 비정질실리콘을 증착한 후, 레이져결정화를 통해 다결정실리콘층을 형성한다(S1). 이어서, 상기 다결정실리콘층 표면에 형성된 자연산화막을 제거한다. 이때, 자연산화막을 제거하는 방법은 HF와 같은 산용액이 포함된 식각용액을 이용한 습식식각(wet etching)을 사용한다(S2). 그 다음, 상기 다결정실리콘 표면에 남아있는 물기를 제거하고, 증착전 기판의 온도를 올려주기기 위해 열처리를 실시한 후(S3), 자연산화막이 제거된 다결정실리콘층 위에 CVD(Chemical Vapor Deposition)장비를 사용하여 SiO2 또는 SiN2과 같은 무기물을 증착함으로써, 절연막을 형성한다(S4). 이때, 사용되는 증착장비는 클러스터 타입으로써, 도 3에 도시된 바와 같이, 복수의 챔버들이 원형을 그리며 배치되어 있으며, 상기 챔버내로 들어오기 위해 기판이 대기하고 있는 로더부(L)와, 게이트절연막 형성공정을 마친 기판이 다른 공정장비로 이동하기 위한 언로더부(U/L)가 별도로 마련되어 있다.
그리고, 절연막을 증착하기 전, 기판의 열처리는 상기 증착장비 내에서 이루어진다. 따라서, 자연산화막이 제거된 기판은 바로 상기 증착장비(20)내로 들어와 열처리를 위해 열처리챔버(21)로 투입된 후, 열처리공정을 마치면, 증착챔버(25)로 이동하여 게이트절연막 형성을 위한 절연막을 증착하게 된다. 그리고, 절연막 증착을 마친 후, 다시 언로딩부(U/L)를 통해 다른공정장비로 이동하게 된다. 도면에 표기된 화살방향은 공정순서에 따른 기판의 이동경로를 나타낸 것이다.
상기와 같은 방법을 통해, 열처리 및 절연막 증착이 완료된 기판은 다른 공정장비로 이동되어 게이트전극, 소스/드레인전극, 보호막 및 화소전극 형성 공정을 통해 박막트랜지스터가 완성된다(S5).
그러나, 상기와 같은 박막트랜지스터 제조방법은 다결정실리콘 형성 후, 자연산화막을 제거하기 위한 세정장비를 별도로 구비해야하기 때문에 생산비가 증가하는 문제점이 있었다.
또한, 자연산화막 제거후, 절연막을 형성하기 위해 기판이 CVD 장비에 대기하는 동안, 자연산화막이 재생성되어, 반도체층과 게이트절연막 사이의 계면특성이 저하되어 소자의 특성이 떨어지는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제를 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 액티브층과 게이트절연막 사이의 계면특성을 개선하여 소자의 특성을 향상시킬 수 있는 액정표시소자의 박막트랜지스터 제조방법을 제공하는데 있다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
상기한 목적을 달성하기 위한 본 발명의 박막트랜지스터 제조방법은 투명한 기판을 제공하는 단계; 상기 기판 상에 액티브층을 형성하는 단계; 상기 기판을 복수의 챔버들이 구비된 증착장비로 투입하는 단계; 상기 기판을 열처리하는 단계; 상기 액티브층 표면에 형성된 자연산화막을 제거하는 단계; 상기 액티브층 위에 게이트절연막을 형성하는 단계; 및 상기 게이트절연막 상에 게이트전극 및 소스/드레인전극을 형성하는 단계를 포함하여 이루어진다.
그리고, 상기 기판을 열처리하는 단계와, 상기 액티브층 표면에 형성된 자연산화막을 제거하는 단계 및 상기 액티브층 위에 게이트절연막을 형성하는 단계는 모두 동일한 장비내에서 이루어진다.
그리고, 상기 액티브층을 형성하는 단계는, 상기 투명한 기판 상에 제1절연막 및 비정질실리콘층을 형성하는 단계; 상기 비정질실리콘층에 레이져빔을 조사하여 결정화하는 단계; 및 상기 결정화된 다결정실리콘층을 패터닝하여 액티브층을 형성하는 단계를 포함하여 이루어진다.
또한, 상기 자연산화막을 제거하는 단계는 건식식각(dry eteching)을 통해 이루어지며, 이때 사용되는 식각가스(etching gas)는 플르오르계 가스이며, 특히, N3F를 사용할 수 있다.
아울러, 상기 액티브층 영역의 양쪽 가장자리를 도핑하는 단계; 상기 소스/드레인전극을 포함하는 기판 전면에 보호막을 형성하는 단계; 및 상기 보호막 상에 상기 드레인전극과 접속하는 화소전극을 형성하는 단계를 추가로 포함하여 이루어진다.
이하, 참조한 도면을 통하여 상기한 바와 같은 본 발명에 대하여 상세히 설명하도록 한다.
도 4는 본 발명에 따른 박막트랜지스터의 공정순서를 나타내는 순서도로써, 도면에 도시된 바와같이, 기판을 준비한 다음, 그 상부에 비정질실리콘을 증착한 후, 레이져결정화를 통해 다결정실리콘층을 형성한다(S100). 이어서, 상기 기판을 증착장비에 투입하여 열처리를 시행한다(200). 그 다음, 건식식각을 통해 상기 다결정실리콘의 표면에 형성된 자연산화막을 제거한 후(S300), 상기 자연산화막이 제거된 다결정실리콘층 위에 SiO2 또는 SiN2과 같은 무기물을 증착하여 게이트절연막을 형성한다(S4). 계속해서, 상기 게이트절연막 상에 게이트전극 및 소스/드레인전극을 형성하여 박막트랜지스터를 제작한다(S500).
상기한 바와 같이, 본 발명은 다결정실리콘이 형성된 기판을 증착장비로 보내어 열처리, 자연산화막 제거 및 게이트절연막 형성을 연속적으로 진행하기 때문에, 상기 다결정실리콘의 표면에 생성된 자연산화막을 효과적으로 제거할 수 있다. 다시말해, 종래에는 타장비에서 자연산화막을 제거한 후, 열처리 및 게이트절연막 형성을 위해 증착장비로 기판을 들여오기 때문에, 상기 타장비에서 증착장비로 기판이 이동하는 동안 상기 다결정실리콘 표면에 자연산화막이 재생성되는 문제가 있었다. 그러나, 본 발명에서는 열처리, 자연산화막제거 및 게이트절연막 형성이 동일장비 내에서 이루어지기 때문에, 상기 다결정실리콘 표면에 자연산화막이 재생성되는 것을 효과적으로 방지할 수 있다.
도 5a ∼ 도 5g에 도시된 공정단면도를 통해 본 발명에 의한 박막트랜지스터의 제조방법 및 그 효과에 대하여 좀더 상세히 설명하도록 한다.
먼저, 도 5a에 도시된 바와 같이, 투명한 절연기판(119)을 준비한 다음, 상기 기판(119)상에 제1절연물질(102)과 비정질실리콘(104)을 순차적으로 증착한다. 이때, 상기 제1절연막(102)은 추후 공정에서 기판(119) 내부의 알칼리 물질이 용출되는 것을 방지하기 위해 형성하는 것이다. 이어서, 상기 비정질실리콘층(104)에 레이저 빔을 조사하여 비정질 실리콘을 결정화시킴으로써, 다결정실리콘층을 형성한다.
이후, 도 5b에 도시된 바와 같이, 상기 다결정실리콘층 위에 포토레지스트(photoresist;미도시)를 도포한 다음, 사진식각(photolithograpy)공정을 통해 상기 다결정실리콘층을 패터닝하여 액티브층(109)을 형성한다. 이때, 상기 다결정실리콘으로 이루어진 액티브패턴(109)을 형성하는 동안이나, 이후 공정을 위해 타공정장비로 기판이 이동하는 동안 상기 액티브층(109)의 실리콘분자가 공기중의 산소와 결합하여 그 표면에 의도하지 않은 산화막(109')이 생성되는데, 이를 자연산화막이라 한다. 이때, 생성된 자연산화막(109')은 박막트랜지스터 완성 이후에 소자의 특성을 열화시키기 때문에 이후 공정에서 제거되어야 한다.
이어서, 세정공정을 통해 기판 표면에 잔존하는 이물질들을 제거한 후, 이를 증착장비 내부로 들여와 열처리챔버에 넣어 열처리를 실시한다. 이때, 열처리 목적은 전단계 즉, 세정단계에서 기판에 남아있는 수분을 완전히 제거하고, 다음공정을 위해 기판을 예열시키기 위한 것이다. 상기 열처리공정을 거쳐 예열된 기판을 동일장비 내에 마련된 식각챔버로 이동시켜 상기 자연산화막(109')을 제거함으로써, 도 5c에 도시된 바와 같이, 기판(119) 위에 액티브층(109)만을 남겨둔다. 이때, 산화막 제거방법은 플르오르계 가스를 이용한 건식식각방법을 사용한다. 상기 식각가스로는 NF3를 사용할 수 있다.
이어서, 도 5d에 도시된 바와 같이, 상기 기판은 동일장비내에 마련된 증착챔버로 이동시킨 후, 상기 액티브층(109)을 포함하는 기판(119) 전면에 SiO2 또는 SiN2와 같은 무기물질을 증착하여 제2절연물질(111)을 형성한다.
도 6은 열처리, 자연산화막 제거 및 제2절연막 형성공정이 순차적으로 진행되는 증착장비 및 증착장비 내에서 기판의 이동경로를 나타낸 것으로, 화살표방향은 기판의 이동경로를 타나낸다.
도면에 도시된 바와 같이, 증착장비(200)는 복수의 챔버로 구성되어 있으며, 상기 챔버들은 각각 그 기능에 따라 열처리챔버(221), 식각챔버(223) 및 증착챔버(225)로 구분되고, 기판이 장비내로 들어오기 위한 로더부(L)와 타공정장비로 이동하기 위한 언로더부(U/L)가 마련되어 있다. 그리고, 상기 로더부(L)를 통해 장비내부로 들어온 기판은 열처리챔버(221)에서 열처리를 마친 후, 식각챔버(223)로 이동되어 자연산화막(109')을 제거한 다음, 증착챔버(225)로 들어와 제2절연막(111)을 형성하게 된다.
이어서, 도 5e에 도시된 바와 같이, 상기 제2절연막(111) 상에 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스텐(W), 몰리브덴(Mo)등의 도전성금속을 증착한 다음, 패터닝하여 게이트절연막(110) 및 게이트전극(112)을 형성한다. 이때, 상기 액티브층(109)은 두 개의 영역으로 구분될 수 있으며, 제1액티브 영역(121)은 순수실리콘영역이고, 제2액티브영역(116,123)은 불순물영역으로 이는 상기 제1액티브영역(116,123)의 양가장자리에 위치한다. 그리고, 상기 게이트절연막(110) 및 게이트전극(112)은 상기 제1액티브영역(121) 상에 형성된다. 상기 게이트전극(112)과 게이트절연막(110)은 마스크의 수를 절감하기 위해 동일 패턴으로 형성된다.
그리고, 상기 게이트전극(112) 형성 후에 상기 제2액티브영역(116,123)에 저항성 접촉층을 형성하기 위해 이온도핑을 한다. 이 때, 상기 게이트전극(112)은 상기 제1액티브영역(121)에 도펀트가 침투하는 것을 방지하는 이온스토퍼(Ion-stopper)의 역할을 하게 된다. 상기 이온도핑 시 도펀트의 종류에 따라 상기 액티브층(109)의 전기적 특성이 바뀌게 되며, 상기 도펀트가 B2H6 등의 3족 원소가 도핑이 되면 P-형 반도체로, PH3 등의 5족 원소가 도핑이 되면 N-형 반도체로서 동작을 하게 된다. 상기 도펀트는 반도체 소자의 사용 용도에 따라 적절한 선택이 요구된다. 상기 이온 도핑 공정 후에 상기 도펀트를 활성화하는 공정으로 진행된다.
이어서, 도 5f에 도시된 바와 같이, 상기 게이트전극(112)과 제2액티브영역(116,123) 및 제1절연층(102)의 전면에 걸쳐 제3절연층인 층간절연막(Inter layer insulator ; 125')을 증착한 다음, 이를 패터닝하여 상기 제2액티브영역(116,123)에 각각 소스/드레인콘택홀(116',123')을 형성한다.
그 다음, 도 5g에 도시된 바와 같이, 상기 소스/드레인콘택홀(116', 123')을 통해 제2액티브영역(116,123)과 각각 접촉하는 소스전극(125) 및 드레인전극(127)을 형성한다. 이후, 상기 전극들(125,127) 및 기판(119)의 전면에 걸쳐 보호층(126)을 증착하고 패터닝하여 상기 드레인전극(127)을 노출시키는 콘택홀(129)을 형성한다. 그리고, ITO 또는 IZO와 같은 투명한 전도성물질로 이루어진 투명전극을 증착한 후, 이를 패터닝하여 상기 드레인전극(127) 상에 형성된 콘택홀(129)을 통해 상기 드레인전극(127)과 전기적으로 접촉하는 화소전극(130)을 형성함으로써, 박막트랜지스터소자를 완성한다.
상기한 바와 같이, 본 발명은 박막트랜지스터의 제조방법을 제공한다. 특히, 본 발명은 비정질실리콘 증착 후, 결정화공정을 통해 형성된 다결정실리콘층 상에 자연적으로 생성되는 자연산화막을 효과적으로 제거하는 방법을 제공하는 것으로, 세정단계에서 자연산화막을 제거하지 않고, 게이트절연막을 형성을 위한 증착장비 내에서 절연막을 증착하기 직전에 건식식각을 통해 상기 자연산화막을 제거함으로써, 절연막 증착을 위해 기판이 대기하는 시간을 최대한 줄여 자연산화막이 재생성되는 것을 막을 수가 있다.
상술한 바와 같이, 본 발명은 절연막 증착 직전에 건식식각을 통해 자연산화막을 제거함으로써, 자연산화막의 재생성을 막아 소자의 특성을 더욱 향상시킬 수 있다.
또한, 상기 자연산화막을 제거하기 위해 별도의 세정장비를 갖출 필요가 없기 때문에 생산비용을 줄일 수 있는 효과가 있다.
도 1은 일반적인 액정표시소자를 개략적으로 나타낸 사시도.
도 2는 종래 박막트랜지스터 제조공정을 간략하게 나타낸 공정순서도.
도 3은 종래 증착장비 내에서 기판의 이동경로를 나타낸 도면.
도 4는 본 발명의 의한 박막트랜지스터 제조공정을 간략하게 나타낸 공정순서도.
도 5a∼도5g는 본 발명의한 박막트랜지스터의 제조방법을 나타낸 공정단면도.
도 6은 증착장비 내에서 기판의 이동경로를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명 *
119: 기판 102: 제1절연막
109: 액티브층 109': 자연산화막
110: 게이트절연막 112: 게이트전극
125: 소스전극 127: 드레인전극
125': 제3절연막 126: 보호층
129: 콘택홀 130: 화소전극
200: 증착장비 221: 열처리챔버
223: 식각챔버 225: 증착챔버

Claims (7)

  1. 투명한 기판을 제공하는 단계;
    상기 기판 상에 액티브층을 형성하는 단계;
    상기 기판을 복수의 챔버들이 구비된 증착장비로 투입하는 단계;
    상기 기판을 열처리하는 단계;
    상기 액티브층 표면에 형성된 자연산화막을 제거하는 단계;
    상기 액티브층 위에 게이트절연막을 형성하는 단계; 및
    상기 게이트절연막 상에 게이트전극 및 소스/드레인전극을 형성하는 단계를 포함하여 이루어지는 박막트랜지스터의 제조방법.
  2. 제1항에 있어서,
    상기 기판을 열처리하는 단계와, 상기 액티브층 표면에 형성된 자연산화막을 제거하는 단계 및 상기 액티브층 위에 게이트절연막을 형성하는 단계는 동일한 장비내에서 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 액티브층을 형성하는 단계는,
    상기 투명한 기판 상에 제1절연막 및 비정질실리콘층을 형성하는 단계;
    상기 비정질실리콘층에 레이져빔을 조사하여 결정화하는 단계; 및
    상기 결정화된 다결정실리콘층을 패터닝하여 액티브층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  4. 제1항에 있어서, 상기 자연산화막을 제거하는 단계는 건식식각(dry eteching)을 통해 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  5. 제4항에 있어서, 상기 자연산화막을 제거하기 위해 사용되는 식각가스(etching gas)는 플로오르계 가스인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  6. 제5항에 있어서, 상기 플로오르계 가스는 NF3인 것을 특징으로 하는 박막트랜지스터의 제조방법.
  7. 제1항에 있어서,
    상기 액티브층 영역의 양쪽 가장자리를 도핑하는 단계;
    상기 소스/드레인전극을 포함하는 기판 전면에 보호막을 형성하는 단계; 및
    상기 보호막 상에 상기 드레인전극과 접속하는 화소전극을 형성하는 단계를 추가로 포함하여 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조방법.
KR1020030071572A 2003-10-14 2003-10-14 박막트랜지스터의 제조방법 KR20050035789A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030071572A KR20050035789A (ko) 2003-10-14 2003-10-14 박막트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030071572A KR20050035789A (ko) 2003-10-14 2003-10-14 박막트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR20050035789A true KR20050035789A (ko) 2005-04-19

Family

ID=37239140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030071572A KR20050035789A (ko) 2003-10-14 2003-10-14 박막트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR20050035789A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700011B1 (ko) * 2004-11-24 2007-03-26 삼성에스디아이 주식회사 박막트랜지스터의 제조방법 및 그에 의해 제조된박막트랜지스터를 구비하는 평판표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700011B1 (ko) * 2004-11-24 2007-03-26 삼성에스디아이 주식회사 박막트랜지스터의 제조방법 및 그에 의해 제조된박막트랜지스터를 구비하는 평판표시장치

Similar Documents

Publication Publication Date Title
US20100133541A1 (en) Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
CN107799466B (zh) Tft基板及其制作方法
GB2530223B (en) Method for manufacturing thin-film transistor array substrate
KR100928490B1 (ko) 액정표시패널 및 그 제조 방법
JP5563787B2 (ja) 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板及び表示装置
KR101013715B1 (ko) 액정표시소자 및 그 제조방법
KR101146522B1 (ko) 액정표시장치용 어레이기판 제조방법
CN114089571A (zh) 阵列基板及制作方法和显示面板
US7923725B2 (en) Semiconductor device and a method of manufacturing the same
US20050167634A1 (en) Etchant for nickel silicide
JP5324758B2 (ja) 薄膜トランジスタ、表示装置、およびその製造方法
JP5221082B2 (ja) Ｔｆｔ基板
CN110993613A (zh) 阵列基板及其制造方法
KR20050068164A (ko) 폴리실리콘 액정표시소자 제조방법
US8329517B2 (en) Pixel structure and method for manufacturing the same
KR100525436B1 (ko) 다결정화 방법과 이를 이용한 액정표시장치 제조방법
CN113433747A (zh) 阵列基板及制作方法、移动终端
KR20050035789A (ko) 박막트랜지스터의 제조방법
KR100539583B1 (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
KR20060127645A (ko) Ｃｍｏｓ-ｔｆｔ 어레이 기판 및 그 제조방법
KR20040050768A (ko) 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법
JPH0653509A (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
JP2009210681A (ja) 表示装置及びその製造方法
KR20040077160A (ko) 구동회로 일체형 액정표시장치용 구동소자 및 스위칭소자의 제조방법
KR100978256B1 (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination