KR100700011B1 - 박막트랜지스터의 제조방법 및 그에 의해 제조된박막트랜지스터를 구비하는 평판표시장치 - Google Patents
박막트랜지스터의 제조방법 및 그에 의해 제조된박막트랜지스터를 구비하는 평판표시장치 Download PDFInfo
- Publication number
- KR100700011B1 KR100700011B1 KR1020040097178A KR20040097178A KR100700011B1 KR 100700011 B1 KR100700011 B1 KR 100700011B1 KR 1020040097178 A KR1020040097178 A KR 1020040097178A KR 20040097178 A KR20040097178 A KR 20040097178A KR 100700011 B1 KR100700011 B1 KR 100700011B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- amorphous silicon
- thin film
- silicon film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 25
- 239000010408 film Substances 0.000 claims abstract description 76
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 230000001678 irradiating effect Effects 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 3
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 3
- 239000010703 silicon Substances 0.000 claims abstract description 3
- 238000004140 cleaning Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 claims description 2
- 238000002425 crystallisation Methods 0.000 abstract description 5
- 230000008025 crystallization Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 230000008569 process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000009420 retrofitting Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
박막트랜지스터의 제조방법 및 그에 의해 제조된 박막트랜지스터를 구비하는 평판표시장치에 대한 것이다. 기판 상에 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막 상에 자연산화막을 형성하는 단계; 상기 자연산화막을 구비한 기판의 하부에 레이저를 조사하여 상기 비정질 실리콘막을 결정화하는 단계; 및 상기 결정화된 실리콘막을 패터닝하여 반도체층을 형성하는 단계를 포함하는 박막트랜지스터의 제조방법 및 그에 의해 제조된 박막트랜지스터를 구비하는 평판표시장치를 제공한다.
자연산화막, 결정화, ELA
Description
도 1 내지 도 3은 본 발명의 실시예에 따른 박막트랜지스터의 제조방법을 나타낸 단면도들,
도 4는 본 발명의 실시예에 따라 제조된 박막트랜지스터를 이용한 유기전계발광표시장치의 단위화소에 대한 단면도이다.
* 도면의 주요 부분에 대한 도면 부호의 설명 *
100 ; 기판, 110 ; 버퍼층,
120 ; 비정질 실리콘막, 123 ; 반도체층,
125 ; 자연산화막, 130 ; 게이트 절연막,
135 ; 게이트 전극, 170 ; 유기층,
160; 화소전극, 175 ; 대향전극
본 발명은 박막트랜지스터의 제조방법 및 그에 의해 제조된 박막트랜지스터를 구비하는 평판표시장치에 관한 것으로서, 보다 상세하게는 자연산화막을 이용하 여 결정화된 표면의 거칠기를 감소시킨 다결정 실리콘막을 반도체층으로 형성하는 박막트랜지스터의 제조방법 및 그에 의해 제조된 박막트랜지스터를 구비하는 평판표시장치에 대한 것이다.
평판 표시 장치 중 유기 전계 발광 표시 장치는 응답속도가 1ms 이하로서 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 장치의 크기에 상관없이 동화상 표시 매체로서 장점이 있다. 또한, 저온 제작이 가능하고, 기존의 반도체 공정 기술을 바탕으로 제조 공정이 간단하므로 향후 차세대 평판 표시 장치로 주목받고 있다.
유기 전계 발광 표시 장치는 구동 방법에 따라 수동 구동(passive matrix)방식과 능동 구동(active matrix)방식으로 나뉜다. 수동 구동방식은 양극의 버스선과 음극의 버스선이 서로 교차되는 부분에 유기발광소자가 놓이며, 순차 펄스 구동(line by line scanning)방식으로 구동한다. 그러나 배선의 저항문제, 소비 전력 문제, 구동 전압의 문제로 인해 현재까지는 대화면의 표시 장치에는 부적합하다. 능동 구동방식은 한 유기발광소자 당 한 개 이상의 박막 트랜지스터를 사용하여 각 단위화소 별로 On/Off를 조절하며 저장용량을 이용하여 정보를 저장하기 때문에 수동 구동방식에 비해 소비전력이 작아진다. 또한, 단위화소 형성 공정이 수동 구동방식에 비해 간단하고, 고해상도의 패널을 제작할 수 있는 장점이 있다.
상기 박막 트랜지스터에 있어서, 반도체층은 비정질 실리콘막을 증착한 후 결정화하고, 다결정 실리콘막을 형성한 후 패터닝함으로써 형성된다.
그러나 상기 비정질 실리콘막을 결정화하여 형성한 반도체층의 표면에는 결 정화로 인한 표면 거칠기(roughness)가 발생하여 소자의 안정성에 문제가 발생할 수 있다. 즉, 결정화 과정에서 비정질 실리콘막이 액상으로 용융되었다가 고상으로 상변이를 일으킬 때 다결정 실리콘막의 내부와 외부 경계 사이의 결정화 속도에 따라 결정립의 경계에서 돌기가 발생하게 된다. 상기 돌기는 반도체층과 게이트 절연막 계면에 존재하여 박막트랜지스터의 특성에 영향을 미칠 수 있으며, 이로 인해 게이트 절연막의 두께에 제약이 따르게 되고, 그로 인해 박막 트랜지스터의 특성도 한계를 가지게 된다. 따라서, 비정질 실리콘막의 결정화 과정 시 표면 거칠기를 줄일 수 있는 공정의 개선이 필요하다.
본 발명이 이루고자 하는 기술적 과제는, 기판 하부에서 레이저 빔을 조사하여 기판과 다결정 실리콘막 사이에 돌기가 형성되게 함으로써 게이트 절연막과 반도체층 사이의 계면특성을 향상시키는 박막트랜지스터의 제조방법 및 그에 의해 제조된 박막트랜지스터를 구비하는 평판표시장치를 제공하는 것에 목적이 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 기판 상에 비정질 실리콘막을 형성하는 단계; 상기 비정질 실리콘막 상에 자연산화막을 형성하는 단계; 상기 자연산화막을 구비한 기판의 하부에 레이저를 조사하여 상기 비정질 실리콘막을 결정화하는 단계; 및 상기 결정화된 실리콘막을 패터닝하여 반도체층을 형성하는 단계를 포함하는 박막트랜지스터의 제조방법을 제공한다.
상기 반도체층을 세정하여 자연산화막을 제거하는 단계를 더욱 포함할 수 있 다.
상기 자연산화막을 제거된 반도체층 상에 게이트 절연막을 형성하는 것을 더욱 포함할 수 있다.
상기 반도체층을 세정하는 것은 HF 용액을 이용하여 수행하는 것일 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 3은 본 발명의 실시예에 따른 박막트랜지스터의 제조방법을 나타낸 단면도들이다.
도 1을 참조하면, 기판(100) 상에 비정질 실리콘막(120)을 형성한다.
상기 비정질 실리콘막(120)을 형성하기 전에 버퍼층(110)을 형성하는 것이 바람직하다. 상기 버퍼층(110)은 실리콘질화막, 실리콘산화막, 또는 실리콘질화산화막으로 이루어진 군에서 선택된 하나 이상의 것을 사용하여 형성할 수 있다. 상기 버퍼층(110)은 박막트랜지스터의 제조과정 중 발생하는 기판으로 부터의 불순물이 상기 박막트랜지스터의 내부로 유입되는 것을 방지한다.
상기 비정질 실리콘막(120)은 화학기상증착법을 사용하여 형성할 수 있다.
상기 비정질 실리콘막(120)을 형성한 후 대기 중에 방치하면, 그 상부 표면 에 자연산화막(125)이 형성된다. 또는 좀더 빠른 속도로 상기 자연산화막(125)을 형성하기 위해서 상기 비정질 실리콘막(120)을 물세정할 수 있다.
상기 자연산화막(125)이 형성된 기판(100)의 하부로부터 레이저(10)를 이동시키며 빔을 조사한다. 상기 레이저 빔에 의해 상기 비정질 실리콘막(120)은 용융되고, 다시 결정화됨으로써 다결정 실리콘막이 형성된다.
도 2를 참조하면, 상기 다결정 실리콘막은 상기 레이저가 조사된 기판을 향하는 방향으로 돌기가 형성된다. 따라서, 상기 다결정 실리콘막의 상부 표면은 거칠기가 낮은 상태로 형성되고, 이로 인해 이후 형성되는 반도체층과 게이트 절연막의 계면특성은 향상될 수 있다.
상기 결정화된 다결정 실리콘막을 패터닝하여 반도체층(123)을 형성한다. 그리고, 상기 반도체층(123)을 세정함으로써 상기 자연산화막(125)을 제거할 수 있다. 상기 반도체층을 세정하는 것은 HF 용액을 이용하여 세정하는 것일 수 있다. 만약 상기 자연산화막(125)이 불순물이 거의 존재하지 않는 진공의 챔버 내에서 형성된 것이라면 제거하지 않아도 된다.
따라서, 다결정실리콘막의 표면 균일도 향상을 위해 추가적인 막의 형성이나 식각의 과정이 없어도, 다결정실리콘막의 표면의 거칠기는 낮아질 수 있으며, 간단한 세정 공정으로도 상기 자연산화막을 쉽게 제거할 수 있는 장점이 있다.
도 3을 참조하면, 상기 반도체층(123) 상에 게이트 절연막(130)을 형성한다.
상기 게이트 절연막은 실리콘산화막일 수 있다. 상기 게이트 절연막(130) 상에 도전막을 적층 후 패터닝하여 게이트 전극(135)을 형성한다. 그리고, 상기 게이 트 전극(135) 상에 층간 절연막(140)을 형성한다.
상기 반도체층(123)이 노출되도록 상기 층간 절연막(140) 및 상기 게이트 절연막(130)내에 콘택홀을 형성한다. 그리고, 그 상부에 도전막을 적층 후 패터닝하여 소스 전극(145a) 및 드레인 전극(145b)을 형성함으로써 박막트랜지스터가 완성된다.
상기 표면특성이 향상된 반도체층(123)으로 인해 상기 게이트 절연막(130)과 상기 반도체층(123) 사이의 계면특성이 향상되어 박막트랜지스터의 전기적 특성이 향상될 수 있다.
나아가서 본 발명은 상기의 제조 방법으로 제조된 박막트랜지스터를 사용하는 평판표시장치를 제공할 수 있다. 상기 평판표시장치는 유기전계발광표시소자 또는 액정표시소자를 구비하는 것일 수 있다.
예를 들면, 도 4는 본 발명의 실시예에 따라 제조된 박막트랜지스터를 이용한 유기전계발광표시장치의 단위화소에 대한 단면도이다.
도 4를 참조하면, 상기 도 3의 박막트랜지스터 상에 절연막을 형성한다. 상기 절연막은 무기막, 유기막, 또는 그들의 이중층으로 형성할 수 있다. 예를 들면 상기 박막트랜지스터 상에 무기보호막(150)을 형성한다. 상기 무기보호막(150)은 상기 반도체층의 패시베이션의 효과를 가질 수 있다. 또한 상기 무기보호막(150) 상에 평탄화막(155)을 형성하여, 하부 구조로 인한 굴곡을 완만하게 하도록 한다.
상기 절연막(150, 155) 내에 비아홀을 형성하여 하부의 드레인 전극을 노출하고, 상기 절연막 상에 도전층을 적층 후 패터닝하여 화소전극(160)을 형성한다. 상기 화소전극(160) 상에는 상기 화소전극(160)을 일부분 노출하는 화소 정의막(165)을 형성할 수도 있다. 그리고, 상기 노출된 화소전극(160) 상에는 발광층을 포함한 유기층(170)을 형성한 후 대향 전극(175)을 형성하여 유기전계발광표시장치를 완성한다.
상기의 유기전계발광표시장치는 반도체층의 계면특성 향상으로 인해 전기적 특성이 개선된 박막트랜지스터를 구비함으로써 표시장치의 전류 구동 능력과 개조표시 능력이 향상될 수 있다.
본 발명에 따른 박막트랜지스터의 제조방법은 기판 하부에서 레이저 빔을 조사하여 기판과 다결정 실리콘막 사이에 돌기가 형성되게 함으로써 게이트 절연막과 반도체층 사이의 계면특성을 향상시킬 수 있는 효과가 있다.
또한, 추가적인 막의 형성이나 식각의 공정없이, 반도체층의 표면을 균일도 있게 형성함으로써 공정이 개선되는 효과도 있다.
그리고, 본 발명의 실시예에 의해 제조된 박막트랜지스터를 구비함으로써 전류구동 능력과 개조표시 능력이 향상되는 표시장치를 제공할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (8)
- 기판 상에 비정질 실리콘막을 형성하는 단계;상기 비정질 실리콘막 상에 자연산화막을 형성하는 단계;상기 자연산화막을 구비한 기판의 하부에 레이저를 조사하여 상기 비정질 실리콘막을 결정화하는 단계; 및상기 결정화된 실리콘막을 패터닝하여 반도체층을 형성하는 단계를 포함하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 반도체층을 세정하여 자연산화막을 제거하는 단계를 더욱 포함하는 박막트랜지스터의 제조방법.
- 제 2 항에 있어서,상기 자연산화막을 제거된 반도체층 상에 게이트 절연막을 형성하는 것을 더욱 포함하는 박막트랜지스터의 제조방법.
- 제 2 항에 있어서,상기 반도체층을 세정하는 것은 HF 용액을 이용하여 수행하는 것인 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 비정질 실리콘막을 형성하기 전에 상기 기판 상에 버퍼층을 형성하는 것을 더욱 포함하는 박막트랜지스터의 제조방법.
- 제 1 항에 있어서,상기 비정질 실리콘막은 화학기상증착법을 사용하여 형성하는 것인 박막트랜지스터의 제조방법.
- 상기 제 1 항의 방법으로 제조된 박막트랜지스터를 구비하는 평판표시장치.
- 제 7 항에 있어서,상기 평판표시장치는 유기전계발광표시소자 또는 액정표시소자를 구비하는 것인 평판표시장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040097178A KR100700011B1 (ko) | 2004-11-24 | 2004-11-24 | 박막트랜지스터의 제조방법 및 그에 의해 제조된박막트랜지스터를 구비하는 평판표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040097178A KR100700011B1 (ko) | 2004-11-24 | 2004-11-24 | 박막트랜지스터의 제조방법 및 그에 의해 제조된박막트랜지스터를 구비하는 평판표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060057973A KR20060057973A (ko) | 2006-05-29 |
| KR100700011B1 true KR100700011B1 (ko) | 2007-03-26 |
Family
ID=37153209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040097178A KR100700011B1 (ko) | 2004-11-24 | 2004-11-24 | 박막트랜지스터의 제조방법 및 그에 의해 제조된박막트랜지스터를 구비하는 평판표시장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100700011B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108933080A (zh) * | 2018-07-25 | 2018-12-04 | 武汉华星光电技术有限公司 | 一种多晶硅薄膜和薄膜晶体管的制备方法 |
| US10679851B2 (en) | 2018-07-25 | 2020-06-09 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Poly-silicon thin film and preparation method of thin film transistor |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0917729A (ja) * | 1995-06-29 | 1997-01-17 | Sharp Corp | 半導体装置の製造方法 |
| KR19990018394A (ko) * | 1997-08-27 | 1999-03-15 | 윤종용 | 다결정 실리콘 박막 트랜지스터의 제조 방법 |
| KR20030044111A (ko) * | 2001-11-28 | 2003-06-09 | 삼성에스디아이 주식회사 | 비정질실리콘의 결정화 방법, 이를 이용하여 제조된박막트랜지스터 및 평판표시장치 |
| KR20050035789A (ko) * | 2003-10-14 | 2005-04-19 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의 제조방법 |
| KR20050122895A (ko) * | 2004-06-25 | 2005-12-29 | 삼성에스디아이 주식회사 | 반도체 소자 및 그 형성 방법 |
-
2004
- 2004-11-24 KR KR1020040097178A patent/KR100700011B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0917729A (ja) * | 1995-06-29 | 1997-01-17 | Sharp Corp | 半導体装置の製造方法 |
| KR19990018394A (ko) * | 1997-08-27 | 1999-03-15 | 윤종용 | 다결정 실리콘 박막 트랜지스터의 제조 방법 |
| KR20030044111A (ko) * | 2001-11-28 | 2003-06-09 | 삼성에스디아이 주식회사 | 비정질실리콘의 결정화 방법, 이를 이용하여 제조된박막트랜지스터 및 평판표시장치 |
| KR20050035789A (ko) * | 2003-10-14 | 2005-04-19 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터의 제조방법 |
| KR20050122895A (ko) * | 2004-06-25 | 2005-12-29 | 삼성에스디아이 주식회사 | 반도체 소자 및 그 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060057973A (ko) | 2006-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8525182B2 (en) | Thin film transistor, method for manufacturing same, display device, and method for manufacturing same | |
| TWI433320B (zh) | 薄膜電晶體、其製造方法及含此之有機發光二極體顯示裝置 | |
| KR101117642B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101233348B1 (ko) | 표시 장치 및 그 제조 방법 | |
| KR101065412B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR101084273B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| JP2004304140A (ja) | 薄膜トランジスタとその製造方法 | |
| JP2010161327A (ja) | 有機電界発光表示装置及びその製造方法 | |
| WO2013170574A1 (zh) | 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| US20110186847A1 (en) | Organic light emitting diode display and fabricating method of the same | |
| US20080142808A1 (en) | Thin film transistor and fabrication method thereof | |
| KR20090089940A (ko) | 유기 발광 장치 및 그 제조 방법 | |
| CN102738171A (zh) | 显示面板及其制造方法 | |
| TWI239790B (en) | Organic light-emitting device and fabrication method thereof | |
| JP2005123571A (ja) | トランジスタ基板、表示装置及びそれらの製造方法 | |
| KR101375846B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR101257927B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| US9224988B2 (en) | Method for manufacturing display device | |
| KR20080095538A (ko) | 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 | |
| KR100700011B1 (ko) | 박막트랜지스터의 제조방법 및 그에 의해 제조된박막트랜지스터를 구비하는 평판표시장치 | |
| KR20080097056A (ko) | 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 | |
| KR20080095540A (ko) | 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치 | |
| KR20080102665A (ko) | 박막 트랜지스터 및 이를 포함하는 표시장치 | |
| KR100579196B1 (ko) | 유기 전계 발광 소자 및 그 제조 방법 | |
| KR20090016993A (ko) | 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180302 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190304 Year of fee payment: 13 |