KR20050122895A - 반도체 소자 및 그 형성 방법 - Google Patents

반도체 소자 및 그 형성 방법 Download PDF

Info

Publication number
KR20050122895A
KR20050122895A KR1020040048553A KR20040048553A KR20050122895A KR 20050122895 A KR20050122895 A KR 20050122895A KR 1020040048553 A KR1020040048553 A KR 1020040048553A KR 20040048553 A KR20040048553 A KR 20040048553A KR 20050122895 A KR20050122895 A KR 20050122895A
Authority
KR
South Korea
Prior art keywords
layer
silicon layer
substrate
polycrystalline silicon
amorphous silicon
Prior art date
Application number
KR1020040048553A
Other languages
English (en)
Other versions
KR100579176B1 (ko
Inventor
천필근
이홍로
장근호
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040048553A priority Critical patent/KR100579176B1/ko
Publication of KR20050122895A publication Critical patent/KR20050122895A/ko
Application granted granted Critical
Publication of KR100579176B1 publication Critical patent/KR100579176B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 종래의 비정질 실리콘층을 ELA법으로 결정화할 때, 다결정 실리콘층의 표면에 발생한 돌기가 이후 반도체층과 게이트 절연막층의 계면 특성을 불균일하게 하여 박막트랜지스터의 신뢰성을 저하시키는 문제점을 일으키는데, 이러한 문제점을 해결하기 위해 본 발명은 ELA법으로 결정화시, 기판을 뒤집어서 레이져 빔을 조사하거나, 기판의 하부에서 레이져 빔을 조사하여 상기 돌기가 다결정 실리콘층과 버퍼층의 계면에 형성되도록 하는 반도체 소자 및 그 형성 방법에 관한 것이다.
본 발명의 반도체 소자 및 그 형성 방법은 절연 기판; 및 상기 절연 기판상에 형성된 버퍼층, 다결정 실리콘층 및 절연막층을 포함하며, 상기 절연막층과 다결정 실리콘층의 계면에는 형성되지 않고, 다결정 실리콘층과 버퍼층의 계면에 형성되고, 상기 버퍼층 방향으로 형성된 돌기를 포함하여 이루어진 반도체 소자 및 그 형성 방법에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자 및 그 형성 방법은 ELA법으로 결정화시 기판을 뒤집어서 레이져 빔을 조사하거나, 기판의 하부에서 레이져 빔을 조사하여 돌기가 다결정 실리콘층과 버퍼층의 계면에 형성되도록 함으로서, 상기 다결정 실리콘층으로 형성된 박막트랜지스터의 반도체층과 게이트 절연막 사이에 계면 특성이 우수하고 균일도가 증가하여 박막트랜지스터의 특성이 우수해지는 효과가 있다.

Description

반도체 소자 및 그 형성 방법{Semiconductor device and method fabricating thereof}
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 보다 자세하게는 절연 기판상에 버퍼층, 비정질 실리콘층 및 절연막층을 순차적으로 형성하고, 상기 기판을 뒤집은 후, 상부에서 레이져 빔을 조사하거나, 상기 기판 하부에서 레이져 빔을 조사하는 ELA법으로 결정화함으로서, 다결정 실리콘층과 버퍼층의 계면에 버퍼층 방향으로 돌기가 형성되도록하는 반도체 소자 및 그 형성 방법에 관한 것이다.
유기 전계 발광 장치(Organic Electroluminescene Display Device) 또는 액정 표시 장치(Liquid Crystal Display Device) 등과 같은 평판형 표시 소자(Flat Plane Display)에는 스위칭(Switching) 소자 또는 구동(Driving) 소자로서, 박막트랜지스터(Thin Film Transistor)가 이용된다.
이때, 상기 박막트랜지스터는 소오스/드레인 영역을 포함하는 반도체층, 게이트 절연막, 게이트 전극, 층간절연막 및 소오스/드레인 전극 등과 같은 소자로 형성되어 있다. 상기 박막트랜지스터를 구성하는 여러 소자들 중에서 상기 반도체층은 전자 또는 정공의 움직임에 가장 큰 영향을 미치는 소자이다. 상기 반도체층이 비정질 실리콘층으로 형성되어 있을 경우에는 전자 또는 정공의 이동도가 낮아 상기 평판형 표시 소자의 대형화가 어려울 뿐만 아니라, 박막트랜지스터의 크기가 커지게 되어 표시 소자의 개구율이 낮아지는 문제점을 발생시킨다. 따라서, 많은 연구자들 또는 발명자들은 상기 비정질 실리콘층을 다결정 실리콘층으로 형성하는 방법에 대해 많은 연구를 진행하고 있다.
상기 비정질 실리콘층을 다결정 실리콘층으로 결정화 방법은 다음과 같이 크게 세가지로 분류될 수 있다.
첫 번째 방법, 레이저 열처리(laser annealing) 방법은 비정질 실리콘 박막이 증착된 기판에 레이저를 가해서 다결정 실리콘층을 성장하는 방법.
두 번째 방법, 고상 결정화(solid phase crystallization) 방법은 비정질 실리콘을 고온에서 장시간 열처리하여 다결정 실리콘층을 형성하는 방법.
세 번째 방법, 금속유도 결정화(metal induced crystallization) 방법은 비정질 실리콘 상에 금속을 증착하여 다결정 실리콘층을 형성하는 방법.
첫 번째 방법인 레이저 열처리는 현재 널리 연구되고 있는 다결정 실리콘층 형성 방법으로 비정질 실리콘층이 증착된 기판에 레이져 에너지를 공급하여 상기 비정질 실리콘층을 용융 상태로 만든 후 냉각에 의해 다결정 실리콘층을 형성하는 방법이다.
두 번째 방법인 고상 결정화는 600도 이상의 고온을 견딜 수 있는 석영기판에 불순물의 확산을 방지하기 위해 소정의 두께로 버퍼층(buffer layer)을 형성하고, 상기 버퍼층 상에 비정질 실리콘층을 증착한 후, 퍼니스(furance)에서 고온 장시간 열처리 하여 다결정 실리콘층을 얻는 방법으로, 전술한 바와 같이 상기 고상 결정화는 고온에서 장시간 수행되므로 원하는 다결정 실리콘 상(phase)을 얻을 수 없으며, 결정 성장 방향성이 불규칙하여 박막트랜지스터로의 응용시 다결정 실리콘층과 접속될 게이트 절연막이 불규칙하게 성장되어 소자의 항복 전압이 낮아지는 문제점이 있고, 다결정 실리콘의 결정립(grain)의 크기가 심하게 불균일하여 소자의 전기적 특성을 저하시킬뿐만 아니라, 고가의 석영기판을 사용해야 하는 문제점이 있다.
세 번째 방법인 금속 유도 결정화는 저가의 대면적 유리기판을 사용하여 다결정 실리콘층을 형성할 수 있으나, 상기 다결정 실리콘층 내부의 네트워크(network) 속에 금속의 잔류물이 존재할 가능성이 많기 때문에 막질의 신뢰성을 보장하기 힘들다는 문제점이 있다.
도 1a 및 도 1b는 종래 기술의 ELA법에 의한 결정화 공정의 단면도이다.
먼저, 도 1a는 종래 기술의 ELA법에 의한 결정화 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(11)상에 실리콘 산화막 또는 실리콘 질화막으로 형성된 버퍼층(12) 및 비정질 실리콘층(13)을 순차적으로 형성한다. 이때 상기 버퍼층 및 비정질 실리콘층은 PECVD(Plasma Enhanced Chemical Vapor Deposition)과 같은 증착 장치로 형성한다.
다음, 도 1b는 상기 비정질 실리콘층이 형성된 기판을 ELA법을 결정화하는 단계의 단면도이다. 도에서 보는 바와 같이 상기 비정질 실리콘층이 형성된 기판의 상부에 상기 비정질 실리콘층에 레이져 빔(14)을 조사하여 결정화한다. 이때 상기 레이져 빔은 일정한 방향(15)으로 이동하면서 진행하게 되는데, 레이져 빔이 조사된 비정질 실리콘층은 다결정 실리콘층(16)으로 결정화되고, 레이져 빔이 연속적으로 이동하면서 결정화되지 않은 비정질 실리콘층(17)을 결정화하게 된다.
그러나, 상기의 종래의 ELA법에 의해 비정질 실리콘층을 다결정 실리콘층으로 결정화하게 되면, 도 2에서 보는 바와 같이 다결정 실리콘의 표면에 돌기(Protrusion)(18)가 발생하게 되는데, 상기 돌기는 레이져 빔이 조사된 비정질 실리콘층이 액상으로 용융되었다가 고상으로 상변이를 일으킬 때 결정립계(Grain Boundary)에서 발생하게 된다. 상기 돌기는 이후 다결정 실리콘층 및 게이트 절연막의 계면에 존재하면서, 특성의 불균일을 유발하게 되고, 상기 특성의 불균일을 보상하기 위해 보상 회로 또는 보상 박막트랜지스터를 쓰게 하는 등의 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 기판상에 형성된 비정질 실리콘층을 ELA법으로 결정화시, 기판을 뒤집어서 레이져 빔을 조사하거나, 기판의 하부에서 레이져 빔을 조사하여 상기 돌기가 다결정 실리콘층과 버퍼층의 계면에 형성되도록 하고, 상기 돌기가 버퍼층 방향으로 형성되도록하는 반도체 소자 및 그 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 절연 기판; 및 상기 절연 기판상에 형성된 버퍼층, 다결정 실리콘층 및 절연막층을 포함하며, 상기 절연막층과 다결정 실리콘층의 계면에는 형성되지 않고, 다결정 실리콘층과 버퍼층의 계면에 형성되고, 상기 버퍼층 방향으로 형성된 돌기로 이루어진 반도체 소자에 의해 달성된다.
또한, 본 발명의 상기 목적은 절연 기판을 준비하는 단계; 상기 기판의 일측 표면상에 버퍼층, 비정질 실리콘층 및 절연막층을 형성하는 단계; 상기 기판의 타측 표면의 상부에서 레이져 빔을 조사하는 단계; 및 상기 조사된 레이져 빔에 의해 상기 비정질 실리콘층이, 상기 비정질 실리콘층과 버퍼층의 계면상에 형성되고, 상기 버퍼층 방향으로 형성된 돌기를 갖는 다결정 실리콘층으로 결정화하는 단계로 이루어진 반도체 소자 형성 방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 3a 내지 도 3c는 본 발명에 의한 ELA법으로 비정질 실리콘층을 결정화하는 공정의 단면도이다.
먼저, 도 3a는 절연 기판상에 버퍼층, 비정질 실리콘층 및 절연막층을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(101)상에 버퍼층(102), 비정질 실리콘층(103) 및 절연막층(104)을 순차적으로 형성한다.
상기 버퍼층은 산화막 또는 질화막과 같은 절연막으로 형성한다. 또한 레이져 빔이 손실없이 통과하는 투명도가 높은 것이 바람직하다.
이어서, 상기 버퍼층이 형성된 기판상에 PECVD, LPCVD(Low Pressure Chemical Vapor Deposition), APCVD(Atmospheric Pressure Chemical Vapor Deposition) 또는 ECR-CVD(Electron Cyclotron Resonance Chemical Vapor Deposition)등과 같은 화학적 증착 장치와 스퍼터링(Sputter)과 같은 물리적 증착 장치를 이용하여 비정질 실리콘층을 형성한다. 이때 일반적으로 상기 화학적 증착 장치를 이용하여 비정질 실리콘은 형성하는 것이 바람직하다.
상기 화학적 증착 장치로 형성된 비정질 실리콘층은 10 내지 20%의 수소를 함유하고 있고, 상기 물리적 증착 장치로 형성된 비정질 실리콘층의 경우에는 아르곤(Ar) 또는 헬륨(He) 가스 등과 같이 플라즈마를 발생시키는 소오스 가스가 함유된다. 상기 수소, 아르곤 또는 헬륨 가스 등의 비정질 실리콘층 내에 함유된 가스들은 상기 비정질 실리콘층을 ELA법으로 결정화할 때 표면의 거칠기, 다결정 실리콘의 결정립 크기 또는 품질에 나쁜 영향을 미칠 뿐만 아니라, 심한 경우에는 상기 결정화된 다결정 실리콘층이 박리되는 경우도 있다. 따라서, 상기 증착된 비정질 실리콘층은 탈수소처리 또는 탈가스처리를 진행하게 되는데, 상기 탈수소처리는 상기 화학적 증착 장치내에서 비정질 실리콘층을 형성한 후, 연속적으로 진행하거나, 비정질 실리콘층이 형성된 기판을 탈수소처리 장치로 이동시킨 후 진행할 수도 있다. 이때 상기 탈수소처리는 200 내지 500℃의 비교적 낮은 온도에서 30분 내지 120분 동안 진행하는 것이 바람직하다.
이어서, 상기 비정질 실리콘층이 형성된 절연 기판상에 절연막층을 형성한다. 상기 절연막층은 실리콘 산화막 또는 실리콘 질화막으로 형성된다. 또한 상기 절연막층은 이후 공정인 ELA법에 의한 결정화에서 시드층(Seed Layer)의 역활을 하게 된다. 즉, 레이져 빔에 의해 용융된 비정질 실리콘층이 다시 응고하면서 결정화하게 되는데 상기 시드층인 절연막층에서 결정 성장의 시작하여 상기 비정질 실리콘층이 결정화하게 된다.
다음, 도 3b는 상기 기판의 타측 표면의 상부에서 레이져 빔을 조사하는 공정의 단면도이다. 도에서 보는 바와 같이 버퍼층, 비정질 실리콘층 및 절연막층이 형성된 절연 기판의 일측 표면의 반대 편인 절연 기판의 타측 표면의 상부에서 ELA법의 레이져 빔(105)을 조사한다.
상기 레이져 빔을 조사하는 방법은 도 3b에서 보는 바와 같이 상기 버퍼층, 비정질 실리콘층 및 절연막층이 형성된 절연 기판을 뒤집은 후, 상기 절연 기판 상부에서 레이져 빔을 조사하는 방법과, 도에는 도시하지 않았지만, 도 3a에서 상기 버퍼층, 비정질 실리콘층 및 절연막층을 형성한 후, 기판의 하부에서 레이져 빔을 조사하는 방법이 있는데, 어느 방법을 사용하여도 무방하다.
이때 상기 ELA법의 레이져 빔은 30 내지 200 나노초(nano second)동안 레이져 빔이 "on"되어 상기 비정질 실리콘층을 순간적으로 용융(melting) 및 결정화(crystallization)함으로서, 다결정 실리콘층(106)으로 결정화시키게 된다. 또한 상기 레이져 빔은 일정한 방향(107)으로 이동하면서 상기 비정질 실리콘층 전체를 결정화하게 된다.
이때 상기 ELA법에 의한 결정화는 크게 세가지 메카니즘(mechanism)으로 구분할 수 있다.
첫 번째 메카니즘은 도 5a에서 보는 바와 같이 기판(201a)상에 형성된 비정질 실리콘층(202a)에 레이져 빔(203a)이 조사된 후(도 5a의 a), 상기 비정질 실리콘층의 온도는 순간적으로 고온으로 상승되기는 했지만, 비정질 실리콘층이 용융되지 않은 고체 상태(204)에서 결정화가 진행되어(도 5a의 b), 결정립의 크기가 미세한 다결정 실리콘층(205)을 형성하는 것이다(도 5a의 c).
두 번째 메카니즘은 도 5b에서 보는 바와 같이 기판(201b)상에 형성되 비정질 실리콘층(202b)에 레이져 빔(203b)이 조사된 후,(도 5b의 a) 상기 비정질 실리콘층의 하부는 용융되지 않는 고체 상태(206)이고, 상부는 용융되어 액체 상태(207)로 부분적으로 용융된 상태에서 결정화가 진행되어(도 5b의 b), 하부의 고체 상태에서 결정화된 경우에는 첫 번째 메카니즘과 같이 아주 결정립이 아주 미세한 다결정 실리콘층(208)을 형성하게 되고, 상부는 하부의 미세한 다결정 실리콘층이 시드층으로 작용하여 결정립의 크기가 작은 다결정 실리콘층(209)을 형성하는 것이다(도 5b의 c).
세 번째 메카니즘은 도 5c에서 보는 바와 같이 기판(201c)상에 형성되 비정질 실리콘층(202c)에 레이져 빔(203c)이 조사된 후(도 5c의 a), 상기 비정질 실리콘층이 완전히 용융되어 비정질 실리콘층의 전체가 액체 상태(210)에서 결정화가 진행되어(도 5c의 b), 결정립의 크기가 큰 다결정 실리콘층(211)을 형성하게 된다(도 5c의 c). 이때 상기 액체 상태에서 결정화가 진행될 때 상기 기판의 표면에는 결정 성장의 시작점인 핵(nuclear)(212a, 213b, 213c)이 존재하게 되고, 상기 핵을 중심으로 실리콘 원자들이 배열(213)하여 결정이 성장하게 된다. 이때 상기 핵은 고체 상태인 기판(도에는 도시하지 않았지만 기판과 비정질 실리콘층 사이에는 상기 핵이 생성되는 시드층이 존재한다)의 표면에서 형성되게 되는데 이러한 핵의 숫자가 적을 수록 큰 크기의 결정립을 갖는 다결정 실리콘층을 얻을 수 있다. 즉, 기판상에 핵이 단 하나만 존재하게 되면 비정질 실리콘층은 단결정 실리콘층으로 결정화할 수 있다.
그리고 상기 핵에서 성장한 결정립(214a, 214b, 214c)들은 각각의 핵(212a, 212b, 212c)에서 성장하고, 결정립들이 접촉하는 영역에 결정립계(215a, 215b)가 된다. 즉, 도 5c의 b에서 좌측에서 첫 번째 핵(212a)는 결정 성장에 의해 도 5c의 c에서 좌측에서 첫 번째 결정립(214a)을 형성하게 되는데, 도 5c의 b에서 두 번째 핵(212b)에서 성장한 도 5c의 c에서 두 번째 결정립이 서로 만나는 경계 영역이 첫 번째 결정립계(215a)가 되고, 두 번째 결정립(214b)와 세 번째 결정립(214c)의 경계 영역이 두 번째 결정립계(215b)가 된다.
상기와 같은 세가지 결정 메카니즘을 이용하여 ELA법은 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는데, 결정화 메카니즘은 결정립의 크기를 크게할 수 있는 세 번째 메카니즘이 가장 바람직하다.
이때, 상기 ELA법은 폭이 0.4㎛이고, 길이가 270mm인 레이져 빔 사이즈를 갖지고 있고, 에너지 밀도는 250 내지 1000mJ/㎤의 에너지 밀도로 조사되는 것이 바람직하다.
다음, 도 3c는 본 발명의 ELA법으로 비정질 실리콘층을 다결정 실리콘층으로 결정화한 뒤의 단면도이다. 도에서 보는 바와 같이 ELA법으로 결정화된 상기 다결정 실리콘층(106)과 버퍼층의 계면상에 버퍼층 방향으로 형성된 돌기(108)를 갖는 다결정 실리콘층이 형성된다.
상기 돌기는 ELA법으로 비정질 실리콘층을 상기 도 5a 내지 도 5c에서 설명한 바와 같은 메카니즘으로 결정화할 때 형성되는 것으로 특히, 도 5c의 세 번째 메카니즘에서 설명한 바와 같이 시드층인 절연막층상의 핵들에서 결정립들이 성장하기 시작하고(이때 상기 결정립들의 성장 방향은 절연막층과 다결정 실리콘층의 계면에서 다결정 실리콘층과 버퍼층의 계면 방향이다), 상기 용융된 비정질 실리콘층이 완전히 결정화되면서, 상기 결정립들이 서로 만나 형성된 결정립계들이 형성된다. 이때 상기 결정립계는 상기 용융되어 액체 상태인 비정질 실리콘층이 가장 늦게 고상화되어 고체 상태인 다결정 실리콘층이 되는 영역이다. 따라서 상기 결정립계는 가장 늦게 고상화되면서, 실리콘 원자들이 불규칙하게 또는 서로 다른 방향성을 가진 결정립들이 접촉하게 되면서 실리콘 원자들 일부가 다결정 실리콘층 표면으로 밀려 올라가게 되고 상기 밀려 올라간 실리콘들이 다결정 실리콘층과 버퍼층의 계면에서 버퍼층 방향으로 돌기를 형성하게 된다.
종래의 ELA법으로 결정화 공정을 진행하게 되면 상기 돌기는 도 2에서 보는 바와 같이 다결정 실리콘층의 표면에 형성된 이후, 상기 다결정층을 패터닝하여 반도체층을 형성하고, 게이트 절연막, 게이트 전극, 층간절연막 및 소오스/드레인 전극을 형성하여 박막트랜지스터를 형성하게 되면 상기 돌기가 다결정 실리콘층을 패터닝하여 형성된 반도체층과 게이트 절연막사이에 존재하게 되고, 이러한 돌기는 반도체층과 게이트 절연막의 계면 특성에 악영향을 주게된다. 그러나 본 발명에 의한 ELA법의 결정화 공정은 상기 돌기를 다결정 실리콘층과 버퍼층의 계면에 형성함으로서, 이후 박막트랜지스터를 형성한 후, 반도체층과 게이트 절연막의 계면에는 돌기가 존재하지 않아, 돌기가 존재함으로서 발생하는 문제점을 원천적으로 방지할 수 있게 된다.
도 4는 본 발명의 ELA법에 의해 결정화된 반도체층을 이용하여 형성된 박막트랜지스터의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(151)상에 버퍼층(152)을 형성하고, 상기 버퍼층상에 비정질 실리콘층 및 절연막층을 형성한 후, 도 3a 내지 도 3c에서 상술한 본 발명의 ELA법으로 상기 비정질 실리콘층을 결정화하여 다결정 실리콘층을 형성하고, 상기 다결정 실리콘층을 패터닝하여 반도체층(153)을 형성한다. 이때 상기 절연막층은 결정화한 후 식각하여 제거하거나, 패터닝 공정 이후에 식각하여 제거해도 무방하다.
이때 상기 반도체층에는 ELA법에 의한 결정화로 인해 돌기(154)가 생성되는데, 상기 돌기는 반도체층과 버퍼층의 계면에서 버퍼층 방향으로 형성된 것을 볼 수 있다.
이어서, 상기 반도체층이 형성된 기판상에 게이트 절연막(155)을 형성하고, 상기 게이트 절연막상에 게이트 전극 형성 물질을 증착한 후, 패터닝하여 게이트 전극(156)을 형성한다. 이때 상기 게이트 전극을 마스크로 이용하여 상기 반도체층의 소정의 영역에 불순물 주입을 진행하여 소오스/드레인 영역을 정의하는 공정을 진행할 수 있다.
상기 반도체층 및 게이트 절연막을 형성하는 다른 방법들으로는, 상기 퍼퍼층이 형성된 기판상에 비정질 실리콘층을 형성하고, 상기 비정질 실리콘층을 패터닝한 후, 절연막층을 형성하고, 본 발명의 ELA법으로 상기 패터닝된 비정질 실리콘층을 결정화하여 다결정 실리콘층으로 형성된 반도체층을 형성하고, 상기 절연막층은 식각하여 제거하지 않고, 게이트 절연막으로 이용하는 방법과 결정화 공정 이후, 절연막층을 식각하여 제거하지 않고, 절연막층과 다결정 실리콘층을 동시에 패터닝하여, 게이트 절연막과 반도체층을 동시에 형성하는 방법이 있을 수 있다.
이어서, 상기 게이트 전극이 형성된 기판 전면에 층간절연막(157)을 형성하고, 상기 층간절연막 및 게이트 절연막의 일부를 식각하여 상기 반도체층의 소오스/드레인 영역이 노출되는 콘택홀을 형성한 후, 소오스/드레인 전극 형성 물질을 기판상에 형성하고, 패터닝하여 소오스/드레인 전극(158)을 형성하여 박막트랜지스터를 형성한다.
상기와 같은 방법으로 형성된 박막트랜지스터는 종래의 ELA법으로 결정화된 반도체층과 게이트 절연막의 계면에 존재하는 돌기에 의한 악영향을 상기와 같이 반도체층과 버퍼층의 계면에서 버퍼층 방향으로 형성된 돌기로 형성하고, 반도체층과 게이트 절연막의 계면에서 존재하지 않게 함으로서, 돌기에 의한 악영향을 원천적으로 제거할 수 있게 된다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 반도체 소자 및 그 형성 방법은 ELA법으로 결정화시 기판을 뒤집어서 레이져 빔을 조사하거나, 기판의 하부에서 레이져 빔을 조사하여 돌기가 다결정 실리콘층과 버퍼층의 계면에 형성되도록 함으로서, 상기 다결정 실리콘층으로 형성된 박막트랜지스터의 반도체층과 게이트 절연막 사이에 계면 특성이 우수하고 균일도가 증가하여 박막트랜지스터의 특성이 우수해지는 효과가 있다.
도 1a 및 도 1b는 종래 기술의 ELA법에 의한 결정화 공정의 단면도.
도 2는 종래 기술의 ELA법에 의해 결정화된 다결정 실리콘 표면에 형성된 돌기의 사진.
도 3a 내지 도 3c는 본 발명에 의한 ELA법으로 비정질 실리콘층을 결정화하는 공정의 단면도.
도 4는 본 발명의 ELA법에 의해 결정화된 반도체층을 이용하여 형성된 박막트랜지스터의 단면도.
도 5a 내지 도 5c는 결정화 공정의 세 가지 메카니즘을 보여주는 단면도.
<도면의 주요부분에 대한 부호의 설명>
102 : 버퍼층 103 : 비정질 실리콘층
104 : 절연막층 105 : 레이져 빔
106 : 다결정 실리콘층 108 : 돌기

Claims (10)

  1. 절연 기판; 및
    상기 절연 기판상에 형성된 버퍼층, 다결정 실리콘층 및 절연막층을 포함하며,
    상기 다결정 실리콘층은 상기 절연막층과 다결정 실리콘층의 계면에는 형성되지 않고, 다결정 실리콘층과 버퍼층의 계면에 형성되고, 상기 버퍼층 방향으로 형성된 돌기
    를 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서,
    상기 절연막층은 실리콘 산화막 또는 실리콘 질화막임을 특징으로 하는 반도체 소자.
  3. 제 1항에 있어서,
    상기 절연막층은 박막트랜지스터의 게이트 절연막임을 특징으로 하는 반도체 소자.
  4. 제 1항에 있어서,
    상기 절연막층은 비정실 실리콘층이 다결정 실리콘층으로 결정화하게 하는 시드층임을 특징으로 하는 반도체 소자.
  5. 제 1항에 있어서,
    상기 다결정 실리콘층은 비정질 실리콘층을 ELA법으로 결정화한 것임을 특징으로 하는 반도체 소자.
  6. 제 1항에 있어서,
    상기 돌기는 ELA법에 의해 상기 비정질 실리콘층이 결정화될 때 형성된 것임을 특징으로 하는 반도체 소자.
  7. 절연 기판을 준비하는 단계;
    상기 기판의 일측 표면상에 버퍼층, 비정질 실리콘층 및 절연막층을 형성하는 단계;
    상기 기판의 타측 표면의 상부에서 레이져 빔을 조사하는 단계; 및
    상기 조사된 레이져 빔에 의해 상기 비정질 실리콘층이, 상기 비정질 실리콘층과 버퍼층의 계면상에 형성되고, 상기 버퍼층 방향으로 형성된 돌기를 갖는 다결정 실리콘층으로 결정화하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자 형성 방법.
  8. 제 7항에 있어서,
    상기 레이져 빔을 조사하여 결정화하는 단계는 ELA법으로 결정화하는 단계임을 특징으로 하는 반도체 소자 형성 방법.
  9. 제 7항에 있어서,
    상기 기판의 타측 표면의 상부에서 레이져 빔을 조사하는 단계는 상기 버퍼층, 비정질 실리콘층 및 절연막층이 형성된 기판을 뒤집은 후, 상부에서 레이져 빔을 조사하는 단계임을 특징으로 하는 반도체 소자 형성 방법.
  10. 제 7항에 있어서,
    상기 기판의 타측 표면의 상부에서 레이져 빔을 조사하는 단계는 상기 버퍼층, 비정질 실리콘층 및 절연막층이 형성된 기판의 하부에서 레이져 빔을 조사하는 단계임을 특징으로 하는 반도체 소자 형성 방법.
KR1020040048553A 2004-06-25 2004-06-25 반도체 소자 및 그 형성 방법 KR100579176B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040048553A KR100579176B1 (ko) 2004-06-25 2004-06-25 반도체 소자 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048553A KR100579176B1 (ko) 2004-06-25 2004-06-25 반도체 소자 및 그 형성 방법

Publications (2)

Publication Number Publication Date
KR20050122895A true KR20050122895A (ko) 2005-12-29
KR100579176B1 KR100579176B1 (ko) 2006-05-11

Family

ID=37294654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048553A KR100579176B1 (ko) 2004-06-25 2004-06-25 반도체 소자 및 그 형성 방법

Country Status (1)

Country Link
KR (1) KR100579176B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700011B1 (ko) * 2004-11-24 2007-03-26 삼성에스디아이 주식회사 박막트랜지스터의 제조방법 및 그에 의해 제조된박막트랜지스터를 구비하는 평판표시장치
US9982165B2 (en) 2015-11-20 2018-05-29 Samsung Display Co., Ltd. Polishing slurry for silicon, method of polishing polysilicon and method of manufacturing a thin film transistor substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955509A (ja) * 1995-08-11 1997-02-25 Sharp Corp 半導体装置の製造方法
JPH09330879A (ja) * 1996-06-10 1997-12-22 Sharp Corp 多結晶シリコンの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700011B1 (ko) * 2004-11-24 2007-03-26 삼성에스디아이 주식회사 박막트랜지스터의 제조방법 및 그에 의해 제조된박막트랜지스터를 구비하는 평판표시장치
US9982165B2 (en) 2015-11-20 2018-05-29 Samsung Display Co., Ltd. Polishing slurry for silicon, method of polishing polysilicon and method of manufacturing a thin film transistor substrate

Also Published As

Publication number Publication date
KR100579176B1 (ko) 2006-05-11

Similar Documents

Publication Publication Date Title
KR100561991B1 (ko) 박막트랜지스터를형성하기위한방법
KR100426210B1 (ko) 실리콘 박막 결정화 방법
US5569935A (en) Semiconductor device and process for fabricating the same
US7790521B2 (en) Thin film semiconductor device, method of manufacturing the same and display
US20060186415A1 (en) Thin film semiconductor device, method of manufacturing the same, and display
US20050095821A1 (en) Method of forming a polycrystalline silicon layer
JPH07221017A (ja) 半導体装置およびその作製方法
JPH1187242A (ja) アモルファス膜の結晶化方法および薄膜トランジスタ
TWI322446B (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
US6940143B2 (en) Semiconductor thin-film manufacturing method, semiconductor device manufacturing method, semiconductor device, integrated circuit, electro-optical device, and electronic appliance
JP4919546B2 (ja) 多結晶シリコン膜の形成方法
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
KR100623690B1 (ko) 평판 표시 장치 및 그의 제조 방법
KR100579176B1 (ko) 반도체 소자 및 그 형성 방법
KR20000038822A (ko) 박막트랜지스터 및 그 제조방법
WO2019037210A1 (zh) 低温多晶硅阵列基板及制作方法、显示面板
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
KR100669499B1 (ko) 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
JP2001127301A (ja) 半導体装置および半導体装置の製造方法
JPH09139502A (ja) 半導体装置およびその製造方法
KR101075261B1 (ko) 다결정 실리콘 박막의 제조방법
KR100709282B1 (ko) 박막 트랜지스터 및 제조 방법
KR0175389B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법
KR20020060113A (ko) 결정화된 폴리실리콘층 상에 보호막이 형성된 투명 기판을제공하는 방법, 그 폴리실리콘 활성층 형성 방법 및 이를이용한 폴리실리콘 박막 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 14