KR0175389B1 - 다결정 실리콘 박막 트랜지스터의 제조 방법 - Google Patents

다결정 실리콘 박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR0175389B1
KR0175389B1 KR1019950047982A KR19950047982A KR0175389B1 KR 0175389 B1 KR0175389 B1 KR 0175389B1 KR 1019950047982 A KR1019950047982 A KR 1019950047982A KR 19950047982 A KR19950047982 A KR 19950047982A KR 0175389 B1 KR0175389 B1 KR 0175389B1
Authority
KR
South Korea
Prior art keywords
film
amorphous silicon
silicon film
polycrystalline silicon
forming
Prior art date
Application number
KR1019950047982A
Other languages
English (en)
Other versions
KR970054260A (ko
Inventor
윤찬주
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950047982A priority Critical patent/KR0175389B1/ko
Publication of KR970054260A publication Critical patent/KR970054260A/ko
Application granted granted Critical
Publication of KR0175389B1 publication Critical patent/KR0175389B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것으로서, 더욱 상세하게는 다결정 실리콘층의 경정립의 크기를 다르게 형성하여 높은 이동도 및 균일도를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것이다. 기판 위에 비정질 실리콘막을 형성하고 비정질 실리콘막의 중앙 상부에 차단막을 형성하고 비정질 실리콘을 1차 다결정화시키고 비정질 실리콘막을 2차 다결정화하여 다결정 실리콘막으로 변화시키고 다결정 실리콘막 상부에 게이트 절연막을 형성하고 다결정 실리콘막 상부에 게이트를 형성하고 다결정 실리콘을 활성화하여 소스/드레인을 형성하고 소스/드레인 및 게이트에 전극을 형성한다. 따라서, 본 발명에 따른 다결정 실리콘 박막 트랜지스터는 넓은 에너지 영역에서 레이저 어닐링을 실시하므로 공정 수율을 높일 수 있고 게이트 하단부에 하나 또는 두 개의 결정립 경계면이 형성되므로 성능이 향상되고 균일도와 이동도를 좋게함으로서 대화면의 액정 패널 제작을 가능케 하는 효과가 있다.

Description

다결정 실리콘 박막 트랜지스터의 제조 방법
제1도 (a) 내지 (d)는 종래 기술에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
제2도 (a) 내지 (b)는 제1도에서 활성층의 상 변화를 나타낸 단면도이고,
제3도 (a) 내지 (d)는 본 발명의 실시예에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
제4도 (a) 내지 (d)는 제3도 (a) 내지 (d)에서 활성층의 상 변화를 나타낸 단면도이고,
제5 (a) 내지 (d)는 제4도 (a) 내지 (d)에서 활성층의 상 변화를 나타낸 평면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 활성층
3 : 게이트 절연막 4 : 게이트
5, 6, 7 : 금속층 10 : 차단막
본 발명은 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것으로, 더욱 상세하게는, 다결정 실리콘층의 결정립의 크기를 다르게 형성하여 높은 이동도 및 균일도를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법에 관한 것이다.
현재 각광받고 있는 판 패널 표시 장치 중의 하나는 액정 표시 장치이다. 액정 표시 장치용 막막 트랜지스터는 비정질 실리콘(amorphous silicon)을 사용하는 것과 다결정 실리콘(poly silicon)을 사용하는 것으로 나눌 수 있다.
먼저, 비정질 실리콘을 사용하는 박막 트랜지스터 액정 표시 장치는 공정 온도를 유리의 스트레인 포인트(strain point)보다 낮게 가져갈 수 있기 때문에 유리 기판 위에 스위칭 소자를 형성하여 동작을 시킬 수 있는 장점이 있다. 그러나 이동도가 낮아 소자의 특성이 떨어지므로 고속 동작을 요구하는 회로에는 응용이 될 수 없는 단점이 있다. 또한 구동 집적 호로를 기판 외부에 별도로 실장해야 하므로 수율이나 가격면에서 약점을 가지고 있다. 특히 제안된 기판 크기에서 화소의 수가 많아질수록 칩의 실장 문제는 더욱 커진다.
다음, 다결정 실리콘을 사용하는 다결정 실리콘 박막 트랜지스터 액정 표시 장치는 이동도가 아몰퍼스 실리콘보다 크므로 고정세가 가능하고 광측성도 안정한 장점이 있다. 또한 다결정 실리콘을 사용하는 다결정 실리콘 박막 트랜지스터 액정 표시 장치는 자기 정합 구조로 되어 있어 게이트 전극과 소스/드레인 전극 사이의 기생 용량이 작아 기생 용량이 큰 경우에 문제가 되는 레벨 시프트(level shift)를 줄일 수 있다. 또한 다결정 실리콘을 이용하면 기판에 직접 구동 회로를 내재할 수 있어 구동 회로가 별도로 필요하지 않은 장점이 있다. 이러한 다결정 실리콘 액정 표시 장치는 저온과 고온의 다결정 실리콘 액정 표시 장치로 나눌 수 있으며 고온 다결정 실리콘 액정 표시 장치는 다결정 실리콘 박막 트랜지스터 특성의 안정성 면에서 유리하나 고온에서 열처리해야 하므로 값비싼 석영 기판을 사용해야 하는 단점을 가지고 있는 저온 다결정 실리콘 액정 표시 장치는 유리 기판을 사용할 수 있으나 다결정 실리콘 박막 트랜지스터의 균일도나 누설 면에서 단점을 가지고 있다. 따라서 고온 다결정 실리콘 액정 표시 장치액정 표시 장치는 소화면, 고화질 표시에 그 목표를 두고 있으며 저온 다결정 실리콘 액정 표시 장치는 대화면, 고화질의 방향으로 나아가는 추세이다.
저온 다결정 실리콘 액정 표시 장치의 제조 방법에서 비정질 실리콘의 결정화 방법으로는 고상결정화(SPC : Solid Phase Crystallization), RTA(rapid thermal annealing) 및 레이저 어닐링(laser annealing) 등이 있는 데 그 중에서 레이저 어닐링은 결정립 경계의 결합이 작아서 아주 높은 이동도를 갖는 박막 트랜지스트의 제작을 가능하게 한다.
비정질 실리콘을 레이저로 결정화하면 그 조건에 따라 세 가지 영역으로 나눌 수 있다. 낮은 에너지 영역에서는 비정질 실리콘막의 일부만이 녹아서 작은 결정립 크기의 다결정 실리콘이 형성되고 적절한 에너지 영역에서는 기판과 비정질 실리콘의 계면에서 일부만 남고 전부 녹아서 그 부분을 중심으로 비교적 큰 결정립이 형성된다. 그리고 아주 높은 에너지 영역에서는 비정질 실리콘막 전체가 녹아서 등균질의 핵형성에 의하여 작은 결정립이 형성된다. 양질의 다결정 실리콘막을 얻기 위해서는 적절한 영역에서 결정화해야 하나 그 에너지 영역의 범위가 너무 협소하여 첫째와 셋째의 에너지 영역으로 벗어나기 쉽다.
그러면, 첨부한 도면을 참고로하여 다결정 실리콘 박막 트랜지스터의 제조 방법 장치에 대하여 더욱 상세하게 설명한다.
제1도 (a) 내지 (d)는 종래 기술에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고, 제2도 (a) 내지 (b)는 제1도에서 활성층의 상 변화를 나타낸 단면도이다.
제1도 (a)에 도시한 바와 같이, 종래의 다결정 실리콘 박막 트랜지스터의 제조 방법은 기판(1) 상부에 비정질 실리콘을 증착한 후 패터닝하여 비정질 실리콘막(2)을 형성하고, 레이저 어닐링하여 비정질 실리콘막을 다결정 실리콘막(2')으로 결정화시킨다.
다음 제1도 (b) 내지 (c)에서 보는 바와 같이, 다결정 실리콘막(2') 상부에 질화막 또는 산화막을 증착하여 게이트 절연막(3)을 형성하고 기판(1) 상부에 금속을 증착하고 게이트 패턴 마스크를 이용하여 패터닝하여 게이트 절연막(3)의 중앙에 게이트(4)를 형성한다. 기판(1) 상부에 불순물을 이온 주입하여 다결정 실리콘막(2')을 활성화하여 소스/드레인(2)을 형성한다.
그리고 기판(1) 위에 산화막 또는 질화막을 증착하고 식각하여 게이트(4) 상부에는 게이트(4)까지, 게이트(4)의 양쪽 상부에는 소스/드레인(2)까지 콘택홀를 형성한 후 기판(1) 상부에 금속을 적층하고 식각으로 패터닝하여 세 부분의 콘택홀에 금속층(5, 6, 7)을 형성한다. 여기서, 게이트 상부의 금속층(5)은 게이트 전극이고 활성층(2) 상부의 금속층(6, 7)은 소스/드레인 전극이다.
이러한 종래의 다결정 실리콘 박막 트랜지스터의 제조 방법에서는 제2도 (a)의 상태에서 제2도의 (b)와 같이 작은 결정립을 가지는 다결정 실리콘막의 활성층(4)을 형성하여 결정립 경계에 결함이 적어 아주 높은 이동도를 가지게 된다.
그러나, 이러한 종래의 다결정 실리콘 박막 트랜지스터는 요구되는 큰 결정립의 다결정 실리콘을 만들기 위해 적절한 에너지의 선택이 요구되나 그 범위가 너무 협소하여 실용적이지 못하므로 적절한 에너지로 어닐링하더라도 비교적 작은 결정립 및 큰 결정립이 만들어지므로 균일도가 좋지 않아서 좋은 패널의 제작에 어려움이 있다.
본 발명의 목적은 이러한 문제점을 해결하기 위한 것으로서, 비정질 실리콘을 다결정화 시키는 레이저 어닐링 공정에서 1차 및 2차 어닐링을 통하여 채널이 형성되는 게이트 하단부에 균일하면서 큰 결정립을 형성하는데 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 다결정 실리콘 박막 트랜지스터의 활성층 결정화 방법은, 기판 위에 비정질 실리콘막을 형성하는 제1단계, 상기 비정질 실리콘막의 중앙 상부에 차단막을 형성하는 제2단계, 상기 비정질 실리콘을 1차 다결정화시키는 제3단계, 상기 차광막을 제거하고 상기 비정질 실리콘막을 2차 다결정화하여 다결정 실리콘막으로 변화시키는 제4단계를 포함하고, 기판 위에 비정질 실리콘막을 형성하는 제1단계, 상기 비정질 실리콘막 상부에 게이트 절연막을 형성하는 제2단계, 상기 비정질 실리콘막의 중앙 상부에 차단막을 형성하는 제3단계, 상기 비정질 실리콘을 1차 다결정화시키는 제4단계, 상기 차단막을 제거하고 상기 비정질 실리콘막을 2차 다결정화하여 다결정 실리콘막으로 변화시키는 제5단계를 포함하고 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법은, 기판 위에 비정질 실리콘막을 형성하는 제1단계, 상기 비정질 실리콘막의 중앙 상부에 차단막을 형성하는 제2단계, 상기 비정질 실리콘을 1차 다결정화시키는 제3단계, 상기 차광막을 제거하고 상기 비정질 실리콘막을 2차 다결정화하여 다결정 실리콘막으로 변화시키는 제4단계, 상기 다결정 실리콘막 상부에 게이트 절연막을 형성하는 제5단계, 상기 다결정 실리콘막 상부에 게이트를 형성하는 제6단계, 상기 다결정 실리콘을 활성화하여 소스/드레인을 형성하는 제7단계, 상기 소스/드레인 및 게이트에 전극을 형성하는 제8단계를 포함하고 있고, 기판 위에 비정질 실리콘막을 형성하는 제1단계, 상기 비정질 실리콘막 상부에 게이트 절연막을 형성하는 제2단계, 상기 비정질 실리콘막의 중앙 상부에 차단막을 형성하는 제3단계, 상기 비정질 실리콘을 1차 다결정화시키는 제4단계, 상기 차단막을 제거하고 상기 비정질 실리콘막을 2차 다결정화하여 다결정 실리콘막으로 변화시키는 제5단계, 상기 게이트 절연막 상부에 게이트를 형성하는 제6단계, 상기 다결정 실리콘을 활성화하여 소스/드레인을 형성하는 제7단계, 상기 소스/드레인 및 게이트에 전극을 형성하는 제8단계를 포함하고 있다.
본 발명에 따른 이러한 상기 다결정 실리콘 박막 트랜지스터의 제조 방법에서는 1차 레이저 어닐링에서는 비정질 실리콘막의 중앙부를 제외한 부분만 결정립이 작은 다결정 실리콘막으로 변화된다. 그리고 2차 레이저 어닐링에서는 중앙부의 비정질 실리콘막은 전체가 녹게되나 다결정 실리콘은 비정질 실리콘보다 녹는 점이 높고 빛에 대한 흡수율이 낮으므로 1차에 형성된 다결정 실리콘막은 일부만 녹는다. 다라서 응고시 양쪽의 다결정 실리콘으로부터 결정이 옆으로 성장하여 중앙부분의 막비정질 실리콘은 결정립이 큰 다결정 실리콘막으로 변하게 되어 채널이 형성되는 게이트 하단부에는 균일하게 결정립이 큰 다결정 실리콘을 형성하게 된다.
그러면, 첨부한 도면을 참고로하여 본 발명에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법의 한 실시예를 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
제3도 (a) 내지 (d)는 본 발명의 실시예에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고, 제4도 (a) 내지 (d)는 제3도 (a) 내지 (d)에서 활성층의 상 변화를 나타낸 단면도이고, 제5 (a) 내지 (d)는 제4도 (a) 내지 (d)에서 활성층의 상 변화를 나타낸 평면도이다.
제3도 (a)에 도시한 바와 같이 본 발명의 실시예에 따른 다결정 실리콘 박막 트랜지스터의 제조 방법은 기판(1) 상부에 비정질 실리콘을 증착한 후 패터닝하여 비정질 실리콘막(2')을 형성하고, 비정질 실리콘막(2') 위에 레이저 차단막을 제작한 후, 박막 트랜지스터의 채널 영역이 될 비정질 실리콘막(2') 중앙 상부에 적절한 폭으로 패터닝하여 차단막(10)을 형성한다. 그리고 1차로 레이저 어닐링하여 비정질 실리콘막을 다결정 실리콘막(2')으로 결정화시킨다. 그러면 제4도 (a) 내지 (b) 및 제5도 (a) 내지 (b)에서 보는 바와같이 차단막(10)이 가려진 중앙 부분만을 제외한 양쪽 두 부분의 비정질 실리콘막(2)은 작은 결정립으로 이루어진 다결정 실리콘막(2')으로 변하게 되고 차단막(10)에 가려진 부분에는 비정질 실리콘막(2)으로 남게 된다. 여기서 차단막(10)은 반사율이 높은 물질(알루미늄 등)을 얇게 깔거나 레이저 빛을 흡수하는 물질을 사용할 경우 고온에서 잘 견디는 물질(크롬 등)을 써서 아래쪽에 비정질 실리콘막(2)에 영향을 주지 않을 정도로 두껍게 제작하여 사용한다.
이어 제3도 (b)에서 보는 바와 같이, 차단막(10)을 제거한 후, 다결정 실리콘막(2') 및 비정질 실리콘막(2)을 2차 레이저 어닐링시킨다. 그러면 2차 레이저 어닐링에서는 중앙부의 비정질 실리콘막(2)은 전체가 녹게되나 다결정 실리콘은 비정질 실리콘보다 녹는 점이 높고 빛에 대한 흡수율이 낮으므로 1차에 형성된 다결정 실리콘막(2')은 일부만 녹는다. 따라서 응고시 양쪽의 다결정 실리콘으로부터 결정이 옆으로 성장하므로 중앙부분의 비정질 실리콘은 결정립이 큰 다결정 실리콘막(2')으로 변하게 된다. 또한 비정질 실리콘이 완전히 녹는 조건의 에너지 영역은 매우 넓으므로 공정 진행면에서도 장점을 갖는다. 이러한 방법으로 다결정 실리콘 박막 트랜지스터를 제조하면 채널이 형성되는 게이트 하단붕서는 결정립의 경계가 하나 또는 두 개만이 존재하게 되므로 다결정 실리콘 박막 트랜지스터의 성능 향상을 가져오게 된다. 또한 기판의 온도를 높여서 냉각비를 낮추어 주면 결정의 횡방향 성장 길이를 증가시킬 수 있으므로 채널이 형성되는 게이트 하단부에 결정립 경계를 없앨 수도 있다. [제4도 (c) 내지 (d) 및 제5도 (c) 참조]
이어 제3도 (c)에서 보는 바와 같이 기판(1) 상부에 질화막 또는 산화막을 증착하여 게이트 절연막(3)을 형성하고 기판(1) 상부에 금속 또는 다결정 실리콘을 증착하고 게이트 패턴 마스크를 이용하여 패터닝하여 게이트 절연막(3)의 중앙에 게이트(4)를 형성한다. 여기서 게이트(4)가 형성된 폭은 제5도 (d)에서 보는 바와 같이 결정립이 크게 이루어진 다결정 실리콘막(2') 중앙부분의 폭보다 작다. 기판(1) 상부에 불순물을 이온 주입하여 다결정 실리콘막(2')을 활성화하여 소스/드레인(2)을 형성한다.
그리고 기판(1) 위에 산화막 또는 질화막을 증착하고 식각하여 게이트(4) 상부에는 게이트(4)까지, 게이트(4)의 양쪽 상부에는 소스/드레인(2)까지 콘택홀를 형성한 후 기판(1) 상부 금속을 적층하고 식각으로 패터닝하여 세 부분의 콘택홀에 금속층(5, 6, 7)을 형성한다. 여기서, 게이트 상부의 금속층(5)은 게이트 전극이고 활성층(2) 상부의 금속층(6, 7)은 소스/드레인 전극이다. [제3도 라) 참조]
따라서, 본 발명에 따라 다결정 실리콘 박막 트랜지스터는 넓은 에너지 영역에서 레이저 어닐링을 실시하므로 공정 수율을 높일 수 있고 게이트 하단부에 하나 또는 두 개의 결정립 경계면이 형성되므로 성능이 향상되고 균일도와 이동도를 좋게 함으로서 대화면의 액정 패널 제작을 가능케 하는 효과가 있다.

Claims (22)

  1. 기판 위에 비정질 실리콘막을 형성하는 제1단계, 상기 비정질 실리콘막의 상부에 게이트 절연막을 형성하는 제2단계, 상기 비정질 실리콘막의 중앙 상부에 차단막을 형성하는 제3단계, 상기 비정질 실리콘을 1차 다결정화시키는 제4단계, 상기 차단막을 제거하고 상기 비정질 실리콘막을 2차 다결정화하여 다결정 실리콘막으로 변화시키는 제5단계를 포함하는 다결정 실리콘 박막 트랜지스터의 활성층 결정화 방법.
  2. 기판 위에 비정질 실리콘막을 형성하는 제1단계, 상기 비정질 실리콘막의 중앙 상부에 차단막을 형성하는 제2단계, 상기 비정질 실리콘을 1차 다결정화시키는 제3단계, 상기 차단막을 제거하고 상기 비정질 실리콘막을 2차 다결정화하여 다결정 실리콘막으로 변화시키는 제4단계를 포함하는 다결정 실리콘 박막 트랜지스터의 활성층 결정화 방법.
  3. 기판 위에 비정질 실리콘막을 형성하는 제1단계, 상기 비정질 실리콘막의 중앙 상부에 차단막을 형성하는 제2단계, 상기 비정질 실리콘을 1차 다결정화시키는 제3단계, 상기 차단막을 제거하고 상기 비정질 실리콘막을 2차 다결정화하여 다결정 실리콘막으로 변화시키는 제4단계, 상기 다결정 실리콘막 상부에 게이트 절연막을 형성하는 제5단계, 상기 다결정 실리콘막 상부에 게이트를 형성하는 제6단계, 상기 다결정 실리콘을 활성화하여 소스/드레인을 형성하는 제7단계, 상기 소스/드레인 및 게이트 전극을 형성하는 제8단계를 포함하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  4. 제3하에서, 상기 제2단계에서 상기 차단막은 알루미늄과 같은 반사율이 높은 물질로 형성하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  5. 제3항에서, 상기 차단막은 크롬과 같은 고온에서 잘 견디는 물질로 형성하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  6. 제3항에서, 상기 제2단계에서 상기 1차 다결정화는 상기 비정질 실리콘막의 중앙 부분을 제외한 양쪽에만 이루어지는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  7. 제3항에서, 상기 1차 다결정화는 레이저 어닐링을 이용하는 다결정 실리콘 박막 트랜지트의 제조 방법.
  8. 제3항에서, 상기 제4단계에서 상기 2차 다결정화는 레이저 어닐링을 이용하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  9. 제3항에서, 상기 제4단계에서 상기 2차 다결정화는 고상 결정화를 이용하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  10. 제3항에서, 상기 게이트의 폭은 상기 차단막의 폭보다 작게 형성하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  11. 제3항에서, 상기 제7단계에서 상기 소스/드레인은 이온 주입으로 형성하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  12. 제3항에서, 상기 1차 및 2차 다결정화는 상기 다결정 실리콘막의 중앙 부분의 결정립의 크기를 양쪽 부분의 결정립보다 크게 형성하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  13. 기판 위에 비정질 실리콘막을 형성하는 제1단계, 상기 비정질 실리콘막 상부에 게이트 절연막을 형성하는 제2단계, 상기 비정질 실리콘막의 중앙 상부에 차단막을 형성하는 제3단계, 상기 비정질 실리콘을 1차 다결정화시키는 제4단계, 상기 차단막을 제거하고 상기 비정질 실리콘막을 2차 다결정화하여 다결정 실리콘막으로 변화시키는 제5단계, 상기 게이트 절연막 상부에 게이트를 형성하는 제6단계, 상기 다결정 실리콘을 활성화하여 소스/드레인을 형성하는 제7단계, 상기 소스/드레인 및 게이트에 전극을 형성하는 제8단계를 포함하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  14. 제13항에서, 상기 차단막은 알루미늄과 같은 반사율이 높은 물질로 형성하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  15. 제13항에서, 상기 차단막은 크롬과 같은 고온에서 잘 견디는 물질로 형성하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  16. 제13항에서, 상기 제3단계에서 상기 1차 다결정화는 상기 비정질 실리콘막의 중앙 부분을 제외한 양쪽에만 이루어지는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  17. 제13항에서, 상기 1차 다결정화는 레이저 어닐링을 이용하는 다결정 실리콘 박막 트랜지스트의 제조 방법.
  18. 제13항에서, 상기 제4단계에서 상기 2차 다결정화는 레이저 어닐링을 이용하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  19. 제13항에서, 상기 제4단계에서 상기 2차 다결정화는 고상 결정화를 이용하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  20. 제13항에서, 상기 게이트의 폭은 상기 차단막의 폭보다 작게 형성하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  21. 제13항에서, 상기 제7단계에서 상기 소스/드레인은 이온 주입으로 형성하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
  22. 제13항에서, 상기 1차 및 2차 다결정화는 상기 다결정 실리콘막의 중앙 부분의 결정립의 크기를 양쪽 부분의 결정립보다 크게 형성하는 다결정 실리콘 박막 트랜지스터의 제조 방법.
KR1019950047982A 1995-12-08 1995-12-08 다결정 실리콘 박막 트랜지스터의 제조 방법 KR0175389B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047982A KR0175389B1 (ko) 1995-12-08 1995-12-08 다결정 실리콘 박막 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047982A KR0175389B1 (ko) 1995-12-08 1995-12-08 다결정 실리콘 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR970054260A KR970054260A (ko) 1997-07-31
KR0175389B1 true KR0175389B1 (ko) 1999-02-18

Family

ID=19438742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047982A KR0175389B1 (ko) 1995-12-08 1995-12-08 다결정 실리콘 박막 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR0175389B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100387670B1 (ko) * 2000-04-26 2003-06-18 기아자동차주식회사 자동차의 신발먼지 제거장치

Also Published As

Publication number Publication date
KR970054260A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
KR100561991B1 (ko) 박막트랜지스터를형성하기위한방법
US7781765B2 (en) Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
KR100671212B1 (ko) 폴리실리콘 형성방법
US7011911B2 (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
KR100492152B1 (ko) 실리콘 결정화방법
KR20030017302A (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
JP2004214615A (ja) 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法
KR100333275B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
US5767529A (en) Thin-film transistor having a plurality of island-like regions
KR100831227B1 (ko) 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
US6337233B2 (en) Method of manufacturing a polycrystalline silicon layer
US7015122B2 (en) Method of forming polysilicon thin film transistor
JP3864476B2 (ja) 薄膜半導体装置
KR100282233B1 (ko) 박막트랜지스터 및 그 제조방법
KR0175389B1 (ko) 다결정 실리콘 박막 트랜지스터의 제조 방법
KR100317638B1 (ko) 폴리실리콘 박막트랜지스터 소자 및 그 제조방법
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
KR100333269B1 (ko) 박막 트랜지스터와 액정 표시장치 및 그 제조방법
KR101338104B1 (ko) 박막 트랜지스터 어레이기판 제조방법
KR100579176B1 (ko) 반도체 소자 및 그 형성 방법
KR100496138B1 (ko) 실리콘 결정화방법
JPH0645607A (ja) 液晶表示装置及びその製造方法
KR100796755B1 (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
JPH11284191A (ja) 縦型薄膜トランジスタおよびその製造方法
KR100303068B1 (ko) 다결정 트랜지스터에서 레이져 어닐링으로 소스-드레인 영역의 불순물 활성화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 18

EXPY Expiration of term