KR100796755B1 - 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법 - Google Patents

다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법 Download PDF

Info

Publication number
KR100796755B1
KR100796755B1 KR1020010059317A KR20010059317A KR100796755B1 KR 100796755 B1 KR100796755 B1 KR 100796755B1 KR 1020010059317 A KR1020010059317 A KR 1020010059317A KR 20010059317 A KR20010059317 A KR 20010059317A KR 100796755 B1 KR100796755 B1 KR 100796755B1
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor layer
film transistor
amorphous silicon
laser
Prior art date
Application number
KR1020010059317A
Other languages
English (en)
Other versions
KR20030026471A (ko
Inventor
강명구
김현재
신경주
강숙영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010059317A priority Critical patent/KR100796755B1/ko
Publication of KR20030026471A publication Critical patent/KR20030026471A/ko
Application granted granted Critical
Publication of KR100796755B1 publication Critical patent/KR100796755B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

본 발명에 따른 박막 트랜지스터의 제조 방법에서는, 우선 기판의 상부에 비정질 규소를 적층하고 패터닝하여 비정질 규소 박막을 형성한다. 이어, 박막 트랜지스터의 채널 영역을 정의하며 산화 규소와 같이 레이저의 투과율을 증가시킬 수 있는 저반사 코팅막을 비정질 규소 박막의 상부에 형성한다. 이어, 비정질 규소 박막에 레이저빔을 조사하여 완전 용융 영역을 형성한 다음 그레인을 성장시키는 순차적 측면 고상 결정 공정을 진행하여 다결정 규소의 반도체층을 형성한다. 이렇게 하면 레이저 마스크를 포함하는 광학계 및 이를 이동하기 위한 스테이지가 없이도 순차적 측면 고상 결정 공정을 진행할 수 있어 제조 공정을 단순화 할 수 있으며, 전면적으로 박막 트랜지스터의 채널 영역을 균일한 결정립계로 형성할 수 있다. 이어, 게이트 절연막을 형성한 다음, 반도체층의 채널 영역 상부에 게이트 전극을 형성하고, 게이트 전극을 마스크로 하여 반도체층에 불순물을 이온 주입하여 소스 및 드레인 영역을 형성한다. 이어, 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 형성한다.
다결정, 순차적고상결정, 반사방지코팅, 반사막, 레이저

Description

다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및 그의 제조 방법{A THIN FILM TRANSISTOR FOR A DISPLAY DEVICE USING POLY SILICON AND A METHOD FOR MANUFACTURING THE SAME}
도 1a 내지 도 1c는 본 발명의 제1 실시예에 따른 저반사 코팅막을 이용하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이고,
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 레이저 반사막을 이용하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이고,
도 3은 본 발명의 실시예에 따른 다결정 규소를 이용한 표시 장치용 박막 트랜지스터의 구조를 도시한 단면도이고,
도 4a 내지 도 4d는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
이 발명은 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및 그 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 기판 및 그 사이에 주입되어 있는 액정 물질을 포함하며, 두 기판은 가장자리에 둘레에 인쇄되어 있으며 액정 물질을 가두는 봉인재로 결합되어 있으며, 두 기판 사이에 산포되어 있는 간격재에 의해 지지되고 있다.
이러한 액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 신호를 제어하기 위해 박막 트랜지스터를 사용한다.
액정 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 규소를 반도체층으로 사용한다.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5 ?? 1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널의 상부에 직접 구동 회로를 형성하기는 부적합한 단점이 있다.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20 ?? 150 ㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소박막 트랜지스터 액정 표시 장치가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 액정 패널에 내장하는 칩 인 글래스(Chip In Glass)를 구현할 수 있다.
다결정 규소의 박막을 형성하는 기술로는, 기판의 상부에 직접 다결정 규소를 고온에서 증착하는 방법, 비정질 규소를 적층하고 600℃ 정도의 고온으로 결정화하는 고상 결정화 방법, 비정질 규소를 적층하고 레이저 등을 이용하여 열처리하는 방법 등이 개발되었다. 그러나 이러한 방법들은 고온 공정이 요구되기 때문에 액정 패널용 유리 기판에 적용하기는 어려움이 있으며, 결정입계를 균일하게 조절할 수 없어 박막 트랜지스터사이의 전기적인 특성에 대한 균일도를 저하시키는 단점을 가지고 있다. 이로 인하여 다결정 규소 박막을 유기 발광 소자와 같이 전류 구동형 회로를 사용하는 경우에 화소마다 밝기가 달라 표시 장치의 표시 특성이 불균일해지는 문제점이 나타난다.
이러한 문제점을 해결하기 위해서 결정립계의 분포를 인위적으로 조절할 수 있는 순차적 측면 고상 결정(sequential lateral solidification) 공정이 개발되었다. 이는 다결정 규소의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 기술이다. 이를 위해서, 레이저빔은 슬릿 패턴을 가지는 마스크를 이용하여 국부적으로 비정질 규소를 완전히 녹여 비정질 규소층에 슬릿 모양의 액상 영역을 형성한다. 이어, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하고 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 된다. 이러한 공정을 반복적으로 마스크의 슬릿을 그레인의 성장 방향으로 이동하면서 진행하면 순차적 측면 고상 결정은 전 영역을 통하여 진행할 수 있다.
하지만, 이렇게 순차적 측면 고상 결정 공정을 진행하기 위해 슬릿 패턴을 가지는 마스크를 이용하는 다결정 규소 박막 트랜지스터의 제조 방법에서는 마스크를 포함하는 광학계가 필요하며 이러한 광학계를 이동하면서 레이저를 조사해야 하므로 별도의 스테이지(stage)가 필요하여, 제조 공정이 복잡하다는 단점이 있다.
본 발명의 목적은 전면적으로 균일한 특성을 가지는 다결정 규소를 이용한 표시 장치용 박막 트랜지스터의 제조 방법을 단순화하기 위한 것이다.
위와 같은 과제를 해결하기 위하여 본 발명에서는 국부적으로 그레인을 성장시켜 비정질 규소를 다결정 규소로 결정화할 때 특정한 부분에만 레이저의 투과율을 높일 수 있는 저반사 코팅(anti-reflection coating) 또는 특정 부위에만 레이저가 투과될 수 있도록 반사막을 이용하여 순차적 측면 고상 결정 공정을 진행한다.
이러한 제조 방법을 통하여 제조된 본 발명에 따른 표시 장치용 박막 트랜지스터는, 기판의 상부에 다결정 규소로 이루어져 있으며, 하나이하의 결정립계로 이루어진 채널 영역과 상기 채널 영역을 중심으로 양쪽에 형성되어 있는 소스 및 드레인 영역을 포함하는 반도체층이 형성되어 있다. 그 상부에는 반도체층을 덮는 게이트 절연막이 형성되어 있으며, 채널 영역의 게이트 절연막 상부에는 게이트 전극이 형성되어 있으며, 소스 및 드레인 영역과 각각 전기적으로 연결되어 있는 소스 및 드레인 전극이 형성되어 있다.
이때, 이러한 표시 장치용 박막 트랜지스터는 유기 물질을 이용하여 화상을 표시하는 유기 소자의 구동 소자로 사용되는 것이 바람직하다.
이러한 표시 장치용 박막 트랜지스터의 제조 방법에서는, 우선 절연 기판의 상부에 비정질 규소 박막을 형성한 다음, 비정질 규소 박막의 상부에 저반사 코팅막을 형성한다. 이어, 저반사 코팅막을 마스크로 레이저를 조사하여 순차적 측면 고상 결정 공정으로 저반사 코팅막 하부의 비정질 규소 박막을 결정화하여 반도체층을 형성한다. 이어, 반도체층을 덮는 게이트 절연막을 형성하고, 반도체층의 게이트 절연막의 상부에 게이트 전극을 형성한 후, 게이트 전극을 마스크로 불순을 주입하여 반도체층에 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성한다. 이어, 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성한다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및 그의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 실시예에서는 국부적으로 레이저를 이용하여 비정질 규소를 완전히 용융시켜 액상 영역을 형성할 때 빛의 투과율을 높일 수 있는 저반사 코팅막을 이용한다. 이는 비정질 규소를 완전히 녹여 액상 영역을 형성하기 위해 사용하는 엑시머 레이저의 파장대 영역에서 밴드 갭(band gap)이 커서 엑시머 레이저에 대하여 높은 투과율을 가지는 물질을 마스크로 형성하는 방법이다. 이러한 물질 중에 는 질화 규소(Si3N4) 또는 산화 규소(SiO2) 등 여러 가지가 가능하며, 단일 물질을 사용할 수도 있고 다층으로 형성할 수도 있다. 저반사 코팅막에서 가장 중요한 것은 반사를 저하시킬 수 있는 두께이다. 저반사 코팅막의 두께를 변화시켰을 때 엑시머 레이저의 투과도가 변한다. 대표적인 예로 산화 규소막을 500Å 정도의 두께로 적층한 다음 레이저를 조사하면 산화 규소막을 적층하지 않고 레이저를 조사하는 경우와 비교하여 40% 정도 레이저 투과율이 증가한다. 따라서, 질화 규소 또는 산화 규소와 같은 저반사 코팅 물질을 국부적으로 적층하고 레이저를 조사하면 저반사 코팅 물질이 적층되어 있는 부분에는 국부적으로 비정질 규소를 완전히 녹여 액상 영역을 형성할 수 있다. 이에 대하여 도면을 참조하여 상세하게 설명하기로 한다.
도 1a 내지 도 1c는 본 발명의 제1 실시예에 따른 저반사 코팅을 이용하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이다.
도 1a에서 보는 바와 같이, 기판(100)의 상부에 박막 트랜지스터의 반도체층으로 사용하기 위해 비정질 규소층(200)을 형성한 다음, 반도체층의 채널 영역으로 정의되는 상부에 산화 규소와 같은 저반사 코팅막(300)을 소정의 패턴으로 형성한다. 이어, 엑시머 레이저를 조사한다. 이때, 엑시머 레이저의 에너지 범위는 저반사 코팅막(300)을 투과하여 증가한 상태에서 비정질 규소를 완전히 녹일 수 있는 범위인 것이 바람직하다. 여기서, 상부에 저반사 코팅막(300)이 형성되어 있는 비 정질 규소층(200)의 일부는 박막 트랜지스터 구동시에는 채널 영역이 형성되는 부분이다.
그러면, 도 1b에서 보는 바와 같이, 저반사 코팅막(300)이 적층되어 있는 비정질 규소층(200)에는 국부적으로 비정질 규소를 완전히 녹아 액상 영역(210)이 형성되며, 직접 레이저가 조사된 액상 영역(210)의 양쪽에는 비정질 규소가 완전히 녹지 않은 비액상 영역(220)이 형성된다.
이어, 비정질 규소층(200)을 냉각하면, 도 1c에서 보는 바와 같이, 액상 영역(210)에서 다결정 규소의 그레인은 레이저가 충분히 조사된 액상 영역(210)과 비정질 규소가 완전히 용융되지 않은 비액상 영역(220)의 경계에서 그 경계면에 대하여 수직 방향으로 성장하며, 그레인들의 성장은 액상 영역(210)의 중앙에서 서로 만나면 멈추게 되는 순차적 측면 고상 결정이 진행되고, 비액상 영역(220)에서는 통상적인 고상 결정이 진행되어 다결정 규소층(400)이 완성된다.
이러한 본 발명의 실시예에 따른 다결정 규소층의 제조 방법에서는 저반사 코팅막(300)을 이용하여 액상 영역(210)을 형성하고 순차적 측면 고상 결정을 진행함으로써 저반사 코팅막(300)의 하부에는 결정립계의 수를 하나이하로 조절할 수 있다. 이를 박막 트랜지스터의 제조 방법에서 반도체층의 채널부를 형성할 때 적용하면 결정립계의 수가 하나이하로 조절되어 박막 트랜지스터의 특성을 전면적으로 균일하게 할 수 있으며, 박막 트랜지스터를 화소의 제어 소자로 사용하는 표시 장치의 경우에는 다수의 화소를 균일하게 구동할 수 있다 전면적으로 균일한 표시 특성을 얻을 수 있다.
한편, 반도체층에서 채널이 형성되는 채널 영역을 하나 이하의 결정립계로 형성하기 위해 국부적으로 액상 영역을 형성하는 방법으로는 레이저 반사막을 이용할 수도 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 제2 실시예에 따른 레이저 반사막을 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이다.
도 2a에서 보는 바와 같이, 기판(100)의 상부에 형성되어 있는 비정질 규소층(200) 상부에 박막 트랜지스터의 반도체층의 채널 영역을 개구부로 정의하는 레이저 반사막(500)을 형성한 다음, 레이저를 조사한다. 이때, 레이저는 제1 실시예와 다르게 비정질 규소를 충분히 녹일 수 있는 에너지로 조사한다.
그러면, 도 2b에서 보는 바와 같이, 레이저에 조사된 비정질 규소층(200)의 중앙부에는 비정질 규소가 완전히 녹아 액상 영역(210)이 형성되며, 나머지 부분은 레이저 반사막(500)에 의해 레이저가 차단되어 고상 영역(230)으로 남게된다.
이어, 비정질 규소층(200)을 냉각하면, 도 2c에서 보는 바와 같이, 액상 영역(210)에서 다결정 규소의 그레인은 레이저가 충분히 조사된 액상 영역(210)과 고상 영역(230)의 경계에서 그 경계면에 대하여 수직 방향으로 성장하며, 그레인들의 성장은 액상 영역(210)의 중앙에서 서로 만나면 멈추게 되는 순차적 측면 고상 결정이 진행되어 하나이하의 결정립계가 성장하여 다결정 규소층(450)이 형성된다.
앞에서 설명한 바와 같이, 순차적 측면 고상 결정 공정을 통하여 반도체층을 다결정 규소로 형성하되 국부적으로 레이저를 조사하여 하나 이하의 결정립계로 형 성하기 위하여 저반사 코팅막 또는 레이저 반사막을 이용하는 다결정 규소의 제조 방법은 박막 트랜지스터, 특히 표시 장치의 구동 소자로 사용되는 표시 장치용 박막 트랜지스터의 제조 방법에 동일하게 적용할 수 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 다결정 규소를 이용한 표시 장치용 박막 트랜지스터의 구조를 도시한 단면도이고, 도 4a 내지 도 4d는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
도 3에서 보는 바와 같이, 절연 기판(10)의 상부에는 하나이하의 결정립계로 이루어진 채널 영역(21)과 채널 영역(21)을 중심으로 양쪽에 각각 형성되어 있는 소스 및 드레인 영역(22, 23)을 가지며 다결정 규소로 이루어진 반도체층(20)이 형성되어 있다. 여기서, 소스 및 드레인 영역(22, 23)은 n형 또는 p형의 불순물이 도핑되어 있으며 실리사이드층을 포함할 수 있다. 기판(10)의 상부에는 반도체층 (20)을 덮는 산화 규소(SiO2)나 질화 규소(SiNx)로 이루어진 게이트 절연막(30)이 형성되어 있으며, 채널 영역(21) 상부의 게이트 절연막(30) 상부에는 게이트 전극 (40)이 형성되어 있다. 게이트 절연막(30)의 상부에는 게이트 전극(40)을 덮는 층간 절연막(50)이 형성되어 있으며 게이트 절연막(30)과 층간 절연막(50)은 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 가지고 있다. 층간 절연막(50)의 상부에는 접촉구(52)를 통하여 소스 영역(22)과 연결되어 있는 소스 전극(62)과 게이트 전극(40)을 중심으로 소스 전극(62)과 마주하며 접촉구 (53)를 통하여 드레인 영역(23)과 연결되어 있는 드레인 전극(63)이 형성되어 있다.
이때, 이러한 박막 트랜지스터는 반도체층(20) 하부에 형성되어 있는 버퍼층을 추가로 포함할 수 있다.
또한, 이러한 박막 트랜지스터가 유기 물질을 이용하여 화상을 표시하는 유기 발광 소자 또는 액정 물질을 이용하여 화상을 표시하는 액정 표시 장치의 화소 구동 소자로 이용될 수 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는, 우선 도 4a에서 보는 바와 같이 기판(10)의 상부에 비정질 규소를 저압 화학 기상 증착 또는 플라스마 화학 기상 증착 또는 스퍼터링 방법으로 적층하고 패터닝하여 비정질 규소 박막(25)을 형성한다.
이어, 도 4b에서 보는 바와 같이, 박막 트랜지스터의 채널 영역을 정의하며 산화 규소와 같이 레이저의 투과율을 증가시킬 수 있는 저반사 코팅막(35)을 비정질 규소 박막(25)의 상부에 형성한다. 이어, 비정질 규소 박막(25)에 레이저빔을 조사하여 도 1b에 도시한 바와 같이 액상 영역을 형성한 다음 그레인을 성장시키는 순차적 측면 고상 결정 공정을 진행하여 다결정 규소의 반도체층(20)을 형성한다. 이때, 채널 영역(21)은 구동시 원하지 않는 영향을 최소화하기 위해 실제로 사용되는 박막 트랜지스터의 채널 영역보다 크게 형성하다. 이렇게 하면 레이저 마스크를 포함하는 광학계 및 이를 이동하기 위한 스테이지가 없이도 순차적 측면 고상 결정 공정을 통하여 반도체층의 채널 영역(21)을 하나 이하의 결정립계로 형성할 수 있어 박막 트랜지스터의 제조 공정을 단순화 할 수 있다. 또한, 전면적으로 박막 트랜지스터의 채널 영역(21)을 균일한 결정립계로 형성할 수 있어 박막 트랜지스터의 특성을 균일하게 얻을 수 있다. 따라서, 화소의 구동 소자로서 이러한 박막 트랜지스터를 포함하는 표시 장치, 특히 하나의 화소에서 2개 또는 4개의 박막 트랜지스터를 이용하여 화상 신호를 제어하는 유기 발광 소자의 표시 특성을 균일하게 확보할 수 있다. 물론, 앞에서 설명한 바와 같이, 채널 영역(21)은 레이저 반사막을 이용하여 형성할 수도 있다.
이어, 도 4c에서 보는 바와 같이, 산화 규소(SiO2)나 질화 규소를 증착하여 게이트 절연막(30)을 형성한다. 여기서, 산화 규소를 이용하여 저반사 코팅막(35)을 형성하고 게이트 절연막(30)을 형성하는 경우에는 게이트 절연막을 형성하기 전에 저반사 코팅막(35)을 추가로 제거할 필요는 없다. 이어, 게이트 배선용 전도성 물질을 증착한 후 패터닝하여 반도체층(20)의 채널 영역(21) 상부에 게이트 전극 (40)을 형성한다.
이어, 도 4c에서 보는 바와 같이, 게이트 전극(40)을 마스크로 하여 반도체층(20)에 n형 또는 p형의 불순물을 이온 주입하고 활성화하여 소스 및 드레인 영역(22, 23)을 형성한다.
이어, 도 4d에서 보는 바와 같이, 게이트 절연막(30)의 상부에 게이트 전극(40)을 덮는 층간 절연막(50)을 형성한 다음, 게이트 절연막(30)과 함께 패터 닝하여 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 형성한다.
이어, 도 3에서 보는 바와 같이, 절연 기판(10)의 상부에 데이터 배선용 금속을 증착하고 패터닝하여, 접촉구(52, 53)를 통하여 소스 및 드레인 영역(22, 23)과 각각 연결되는 소스 및 드레인 전극(62, 63)을 형성한다.
이처럼, 본 발명에서는 저반사 코팅막 또는 레이저 반사막을 이용하여 순차적 측면 고상 경정을 진행함으로써 제조 공정을 단순화할 수 있으며, 하나 이하의 결정립계로 다결정 규소의 반도체층의 채널 영역을 형성함으로써 전면적으로 박막 트랜지스터의 특성을 균일하여 유기 발광 소자의 표시 특성을 개선할 수 있다.

Claims (4)

  1. 다결정 규소로 이루어져 있으며, 하나이하의 결정립계로 이루어진 채널 영역과 상기 채널 영역을 중심으로 양쪽에 형성되어 있는 소스 및 드레인 영역을 포함하는 반도체층,
    상기 반도체층의 상기 채널 영역 위에 형성되어 있는 저반사 코팅막,
    상기 반도체층을 덮는 게이트 절연막,
    상기 채널 영역의 상기 저반사 코팅막 상부에 형성되어 있는 게이트 전극,
    상기 소스 및 드레인 영역과 각각 전기적으로 연결되어 있는 소스 및 드레인 전극
    을 포함하는 표시 장치용 박막 트랜지스터.
  2. 제1항에서,
    상기 표시 장치용 박막 트랜지스터는 유기 물질을 이용하여 화상을 표시하는 유기 발광 소자의 구동 소자로 사용되는 표시 장치용 박막 트랜지스터.
  3. 절연 기판의 상부에 비정질 규소 박막을 형성하는 단계,
    상기 비정질 규소 박막의 상부에 저반사 코팅막을 형성하는 단계,
    상기 저반사 코팅막을 마스크로 레이저를 조사하여 순차적 측면 고상 결정 공정으로 상기 저반사 코팅막 하부의 상기 비정질 규소 박막을 결정화하여 반도체층을 형성하는 단계,
    상기 반도체층을 덮는 게이트 절연막을 형성하는 단계,
    상기 반도체층의 상기 게이트 절연막의 상부에 게이트 전극을 형성하는 단계,
    상기 반도체층에 불순물을 주입하여 상기 게이트 전극을 중심으로 양쪽에 소스 및 드레인 영역을 형성하는 단계,
    상기 소스 및 드레인 영역과 각각 전기적으로 연결되는 소스 및 드레인 전극을 각각 형성하는 단계
    를 포함하는 표시 장치용 박막 트랜지스터의 제조 방법.
  4. 제1항에서,
    상기 저반사 코팅막은 산화 규소로 이루어지는 표시 장치용 박막 트랜지스터.
KR1020010059317A 2001-09-25 2001-09-25 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법 KR100796755B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010059317A KR100796755B1 (ko) 2001-09-25 2001-09-25 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010059317A KR100796755B1 (ko) 2001-09-25 2001-09-25 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030026471A KR20030026471A (ko) 2003-04-03
KR100796755B1 true KR100796755B1 (ko) 2008-01-22

Family

ID=29562164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010059317A KR100796755B1 (ko) 2001-09-25 2001-09-25 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100796755B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100728128B1 (ko) * 2005-11-30 2007-06-13 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260502A (ja) * 1993-03-04 1994-09-16 Seiko Epson Corp アクティブマトリクス基板の製造方法
KR20000001171A (ko) * 1998-06-09 2000-01-15 구본준, 론 위라하디락사 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터제조방법
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260502A (ja) * 1993-03-04 1994-09-16 Seiko Epson Corp アクティブマトリクス基板の製造方法
KR20000001171A (ko) * 1998-06-09 2000-01-15 구본준, 론 위라하디락사 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터제조방법
JP2000208771A (ja) * 1999-01-11 2000-07-28 Hitachi Ltd 半導体装置、液晶表示装置およびこれらの製造方法

Also Published As

Publication number Publication date
KR20030026471A (ko) 2003-04-03

Similar Documents

Publication Publication Date Title
KR100796758B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100561991B1 (ko) 박막트랜지스터를형성하기위한방법
KR100816344B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100878240B1 (ko) 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
KR100496139B1 (ko) 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법
KR100831227B1 (ko) 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
JP2005513785A5 (ko)
KR100916656B1 (ko) 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
KR100796755B1 (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
US7026201B2 (en) Method for forming polycrystalline silicon thin film transistor
KR100767380B1 (ko) 박막 트랜지스터
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
KR100878243B1 (ko) 다결정 규소 박막 트랜지스터의 제조 방법
KR20030031398A (ko) 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법
KR100496138B1 (ko) 실리콘 결정화방법
KR20050045983A (ko) 비정질 실리콘 결정화용 광학 마스크
KR101348759B1 (ko) 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법
KR100992143B1 (ko) 규소 결정화 시스템 및 규소 결정화 방법
KR20050057923A (ko) 결정화용 레이저빔 조사 장치, 이를 이용한 결정화 방법및 이를 포함하는 박막 트랜지스터 표시판의 제조 방법
KR20050083303A (ko) 다결정 규소 박막 트랜지스터 및 그의 제조 방법
KR20050052764A (ko) 결정화용 레이저 조사 장치 및 이를 이용한 다결정 규소박막 트랜지스터의 제조 방법
KR20060018139A (ko) 비정질 규소층의 결정화 방법과 이를 이용한박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee