JPH06260502A - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法Info
- Publication number
- JPH06260502A JPH06260502A JP4409493A JP4409493A JPH06260502A JP H06260502 A JPH06260502 A JP H06260502A JP 4409493 A JP4409493 A JP 4409493A JP 4409493 A JP4409493 A JP 4409493A JP H06260502 A JPH06260502 A JP H06260502A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- active matrix
- region
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
ぽり入るようにエキシマレーザを照射することによりシ
リコン薄膜を結晶化する。この方法で形成された多結晶
シリコン薄膜が活性層である薄膜トランジスタをスイッ
チング素子にしてアクティブマトリクス基板を製造す
る。 【効果】 特性が著しく優れた薄膜トランジスタでスイ
ッチングできるので、高速駆動CMOS回路を内蔵した
高密度、高精細、高品位の表示が可能なアクティブマト
リクス基板を製造できる。
Description
ディスプレイの製造方法に関する。
ブマトリクス型液晶ディスプレイは、研究開発の速度を
早め、CRT並の表示品質と画面サイズを持つまでに至
っている。
る素子は薄膜トランジスタであることが多い。アモルフ
ァスシリコンを活性層に利用した薄膜トランジスタは、
オン状態における電流が小さいものの、オフ状態のリー
ク電流が著しく小さいために、オン/オフ比が7から8
桁もある優れた画素スイッチング素子である。従来の画
素サイズは100から200μmで、画素密度は100
個/mm2程度であった。
レビジョンのように、画素密度が1000個/mm2と
高密度である場合、スイッチング時間が非常に短くなる
ためアモルファスシリコンタイプの薄膜トランジスタで
は、オン状態の電流が不足する。そこで、この電流がア
モルファスシリコン型薄膜トランジスタの10から10
0倍もある多結晶シリコンを活性層に利用した薄膜トラ
ンジスタを画素のスイッチング素子に用いた液晶ディス
プレイが研究され、一部では小型の液晶ディスプレイで
商品化されている。
晶ディスプレイは、画素のスイッチング素子をコントロ
ールする周辺駆動回路を内蔵していた。周辺駆動回路を
構成する薄膜トランジスタは、CMOS回路が構成でき
るよう多結晶シリコン薄膜トランジスタであった。商品
化されたアクティブマトリクス型液晶ディスプレイの薄
膜トランジスタは、大規模集積回路を模倣した1000
℃以上の温度を利用するプロセスであるため、透明基板
には石英が用いられている。
で、厚みが1mmのA4サイズ以上の広い面積の基板
で、一度に多くの小型の周辺回路内蔵のアクティブマト
リクス基板を製造することはできなかった。このため石
英基板を利用する限り、コストの高いアクティブマトリ
クス基板になっていた。
ストの安い耐熱性ガラス基板上に高性能の多結晶シリコ
ン薄膜トランジスタで周辺駆動回路を内蔵した小型のア
クティブマトリクス基板の製造プロセスが研究されてい
る。グレンサイズが大きく、結晶欠陥の少ない多結晶シ
リコンは、シリコン薄膜にエネルギービームを照射して
形成できる。このエネルギービームは、エキシマレーザ
ビームが適当である。
は、出力が小さく、たとえばA4サイズの基板の全領域
を一括して照射できず、均一な結晶化シリコン層ができ
ない欠点があった。
ルスビームを照射した領域FSPのシリコン薄膜は多結
晶シリコン薄膜になる。次のパルスビームはLsの間隔
でLvの重なりをもって領域SSPのシリコン薄膜を多
結晶シリコン薄膜にする。このように、エキシマレーザ
のパルスビームをLsずつずらして、各々の照射領域を
重ねるようにして、多結晶シリコン薄膜を形成するのが
一般的な方法であった。
に、パルスビームの境界で、境界以外の領域PCRより
粒径が小さな微結晶シリコンMCRが形成されるため、
アクティブマトリクス基板の製造領域で形成される結晶
化シリコン薄膜の均一性が低い欠点があった。
回応用物理学関係連合講演会講演予稿集673ページ3
0p−T−7「エキシマレーザーアニールを用いたpo
ly−SiTFTの作製」がある。この方法では、シリ
コン薄膜に照射するエキシマレーザの強度を2つのレベ
ルに設定して、レーザ結晶化シリコンの均質性の向上を
試みている。
形であり、エネルギー分布は図17(a)に示すように
矩形で、強度の大きなところで±5%以内の強度分布を
持っている。
LS上に減圧化学気相成長法で非晶質シリコン薄膜SL
Rを形成し、図18(c)のように1回目のKrFエキ
シマレーザFLSを270mJcm-2の強度で、図17
の方法で照射して多結晶シリコンFPLを形成し、次に
図18(d)に示すように2回目のKrFエキシマレー
ザSLSを450mJcm-2の強度で照射して1回目に
形成した多結晶シリコン薄膜FPLよりも大きな粒径の
多結晶シリコン薄膜SPLになる。
化したシリコン薄膜を活性層に用いた薄膜トランジスタ
の特性は、通常、移動度で100cm2V-1s-1以上の
特性が得られるのにも関わらず、この従来例では、60
cm2V-1s-1程度に低下し、レーザアニール法による
シリコン薄膜結晶化の利点を損なう欠点があった。
ティブマトリクス基板の製造にはレーザアニール法が有
力な採用技術である。しかし、従来のレーザアニール法
によるシリコン薄膜の結晶化ではできあがった多結晶シ
リコン薄膜が不均一な品質である問題点があった。
100cm2V-1s-1以上の移動度の薄膜トランジスタ
で構成された駆動回路内蔵のアクティブマトリクス基板
の製造方法が求められていた。
域の素子を駆動する駆動回路を内蔵するアクティブマト
リクス基板を複数個製造する工程において、基板上にシ
リコン薄膜を形成する工程と、シリコン薄膜のパターニ
ング前、あるいはパターニング後にエネルギービームの
照射領域と非照射領域の境界が駆動回路と表示領域に掛
からないように、一枚の基板上の個々のアクティブマト
リクス基板の駆動回路と表示領域の全領域、あるいは表
示領域、駆動回路形成領域の各領域を一括してエネルギ
ービ−ムを照射することによりシリコン薄膜を結晶化す
る工程を含むことを特徴とするアクティブマトリクス基
板の製造方法。
説明する。
方形のガラス基板上に、短辺が14mm、長辺が10.
5mmの長方形の表示領域をもつ信号側駆動回路と走査
側駆動回路を表示領域と同じ基板上に形成するアクティ
ブマトリクス基板を縦に4列、横に6行並べて合計24
個のアクティブマトリクス基板を製造する例を説明す
る。
酸化シリコン薄膜製のパッシベーション膜UNLを電子
サイクロトロン共鳴化学気相成長法あるいは減圧化学気
相成長法、常圧化学気相成長法により200nmの厚み
で形成し、次に、シリコン薄膜SLRを減圧化学気相成
長法、スパッタ法、プラズマ化学気相成長法のいずれか
の方法で50nmの厚みで上記酸化シリコン薄膜UNL
上に被着形成する。
レーザLSRをシリコン薄膜SLRに照射し多結晶シリ
コン薄膜を形成する。
学気相成長法の基板温度550℃でシリコン薄膜SLR
が形成された場合には、180mJcm-2から270m
Jcm-2の強度で真空中あるいは不活性ガス雰囲気、大
気中でXeClエキシマレーザLSRを照射すればよ
く、この結果、シリコン薄膜SLRは、粒径が200n
m〜500nmの結晶で構成された多結晶シリコン薄膜
になる。シリコン薄膜の結晶化に用いるレーザはXeC
lエキシマレーザばかりでなく、ArF、KrF、F2
エキシマレーザやYAGレーザでもよい。凸レンズや凹
レンズや蒲鉾型のレンズの組み合わせによる光学系にレ
ーザビームを透過することにより、このエキシマレーザ
ビームは強度95%以上のエネルギー均一性が±5%以
下である領域が18.5mmある空間的なエネルギー分
布を持つ。
と走査側駆動回路YCRと表示領域DSSで構成された
アクティブマトリクス基板を図2(a)に示すように、
基板をセットしてあるステージを走査しながら順次アニ
ールし、図2(b)に示すように基板上の全てのアクテ
ィブマトリクス基板形成領域のシリコン層を多結晶シリ
コン層にする。
シマレーザビームを照射する斜視図を示している。エキ
シマレーザビームLSBの照射領域RLRの中に、アク
ティブマトリクス基板の信号側駆動回路XDRと走査側
駆動回路YDRと表示領域DSSが入っている。エキシ
マレーザビームLSBの境界は、個々のアクティブマト
リクス基板の切断線DCLにある。
シマレーザビームの照射の様子を断面図で図4の断面図
に示す。ガラス基板GLS上に酸化シリコン薄膜UNL
とシリコン薄膜SLRを順次形成し、アクティブマトリ
クス基板領域RLCにエキシマレーザビームLSRを照
射する。エキシマレーザビームLSRの照射領域は、図
4のRLRであるが、このうち、強度95%以上のエネ
ルギー強度でその均一性が±5%以下であるエネルギー
領域はRMXであり、この領域RMXの中にアクティブ
マトリクス基板領域RLCが入っている。レーザビーム
のエッジの影響を避けるため、アクティブマトリクス基
板の形成領域RLCと隣のアクティブマトリクス基板の
シリコン層に照射するエキシマレーザビームLSRの照
射領域RLRの距離DRCは0.5mmある。このた
め、従来問題だったレーザビームの境界領域の微結晶シ
リコン薄膜の形成が回避されるので、アクティブマトリ
クス基板全体に渡って良好な多結晶シリコン薄膜が形成
される。
構成面積は147mm2であるので、レーザ発振器から
基板までの光学系の透過率が70%である場合、レーザ
発振器エキシマレーザの出力は600mJ以上あれば十
分である。
を説明する。
トリクス基板形成領域の多結晶シリコン層PSLを図1
(c)に示すようにリソグラフィー法によりパターニン
グする。
ングした多結晶シリコン層を覆うように、電子サイクロ
トロン共鳴化学減圧化学気相成長法により、薄膜トラン
ジスタのゲート絶縁膜GSDになる酸化シリコン薄膜を
120nmの厚みで形成する。このゲート絶縁膜GSD
の形成法は、上記の他に、常圧化学気相成長法、減圧化
学気相成長法で形成された酸化シリコン薄膜でも本発明
を利用することができる。
ようにゲート絶縁膜GSDの上にゲート電極GTDを6
00nmの厚みで形成する。このゲート電極の材料は、
不純物を含んだ半導体、あるいは金属、シリサイド、ポ
リアセチレン、ポリピロールなどの導電性物質である。
次に、ソース・ドレイン領域を形成するため、多結晶シ
リコン薄膜PSL中に不純物を注入IMPする。不純物
の注入方法としては、質量分離式のイオン注入方法や、
バケットタイプの質量非分離方式のイオン注入方法があ
る。N型トランジスタを形成する場合、前者のイオン注
入方法では、31P+を3×1015cm2の注入量で、80
keVのエネルギーで注入する。また、後者の質量比分
離方式のイオン注入方法では、水素とホスヒンPH3の
混合ガスを反応ガスにして、80keVのエネルギーで
多結晶シリコン薄膜PSL中にイオン注入する。
質量分離型のイオン注入法では11B+を3×1015cm2
の量を多結晶シリコン薄膜PSLに注入する。一方質量
非分離型のイオン注入法では、水素とジボランの混合ガ
スを反応ガスにして、B原子を3×1015cm2の濃度
になるように多結晶シリコン薄膜中に注入する。
0から1000℃の温度で熱処理して活性化する。この
熱処理工程により、ソース領域SCRとドレイン領域D
RRが形成される。
SDを覆うように、酸化シリコン薄膜を500nmの厚
みで層間絶縁膜ISDを被着形成し、ソース領域SSD
とドレイン領域DRR上に配線のためのスルーホールを
形成する。表示領域の画素のスイッチング用の薄膜トラ
ンジスタのためには、アルミニウム材料でソース電極S
SDを形成し、次に、ソース電極SSDを覆うように酸
化シリコン薄膜あるいは耐熱性の有機薄膜でパッシベー
ション膜PVSを形成し、さらにこのパッシベーション
膜に、配線用のスルーホールを形成し、ドレイン領域D
RRに到達するようにドレイン電極TEDを形成する。
タのためには、層間絶縁膜ISDとゲート絶縁膜GSD
にスルーホールを形成した後にアルミニウム材料でソー
ス電極とドレイン電極と薄膜トランジスタ間の配線を同
時に形成する。
当に配線で接続することによりCMOS回路を構成す
る。
ながら詳細に説明する。
基板GLS上に酸化シリコン薄膜製のパッシベーション
膜UNLを被着形成し、さらに、このパッシベーション
膜UNL上に、減圧化学気相成長法、電子サイクロトロ
ン共鳴化学気相成長法、スパッタ法などによりシリコン
薄膜SLRを被着形成する。
LRに照射して多結晶シリコン薄膜PSRを形成する。
5から図7を示しながら説明する。
クス基板形成領域ALCは、信号側駆動回路形成領域X
DRと走査側駆動回路形成領域YDRと表示領域DSS
で構成されている。まず、表示領域DSSにあるパター
ニングされたシリコン薄膜をエキシマレーザビームを照
射して多結晶シリコン薄膜にする。図5(b)のPDS
は、多結晶シリコン薄膜が形成された表示領域を示す。
次に、信号側駆動回路形成領域XDRのシリコン薄膜を
270mJcm-2のエネルギー強度のエキシマレーザビ
ームを照射して結晶化する。図5(c)のPXDは、信
号側駆動回路形成領域のシリコン薄膜が、レーザ照射に
よって多結晶シリコン薄膜になったことを示す。さら
に、走査側駆動回路形成領域YDRのシリコン薄膜をエ
キシマレーザビームを照射して結晶化する。図5(d)
のPYDは、走査側駆動回路形成領域のシリコン薄膜
が、レーザ照射によって多結晶シリコン薄膜になったこ
とを示す。
YDRより信号側駆動回路形成領域XDRのシリコン薄
膜を先にエキシマレーザを照射したが、走査側駆動回路
形成領域のシリコン薄膜を先にエキシマレーザを照射し
て多結晶シリコン薄膜を形成しても良い。
号線側駆動回路形成領域XDR、走査線側駆動回路形成
領域YDRのシリコン薄膜に照射するエキシマレーザの
エネルギー強度の大きさは互いに同じである。
り、アクティブマトリクス基板のシリコン薄膜が、石垣
状の結晶形態である200〜500nmの粒径の多結晶
シリコン薄膜になる。
マレーザビームの照射の斜視図を示す。図5(b)に図
6(a)が、図5(c)に図6(b)が、図5(c)に
図6(c)がそれぞれ対応している。
式的な基板断面図を使って説明する。
ン薄膜UNLとシリコン薄膜SLRを順次を被着形成す
る。
表示領域RLCを充分覆うように、RLRの範囲でエキ
シマレーザビームLSRを照射しシリコン薄膜を結晶化
する。結晶化に必要なレーザビームのエネルギーが照射
された領域RMXのみ結晶化し、多結晶シリコン薄膜P
SLになる。
形成領域RLRのシリコン薄膜にエキシマレーザビーム
DLRを照射して、多結晶シリコン薄膜DPLを形成す
る。図7(b)の領域RLCはエキシマレーザビームの
照射領域であり、領域RMXは、シリコン薄膜が結晶化
する領域である。領域RLRは実際に駆動回路が形成さ
れ、粒径が200〜500nm程度で結晶形態が石垣状
にそろっている領域である。
図7(c)に示すアクティブマトリクス領域ALCのシ
リコン薄膜は、多結晶シリコン薄膜PSL・DPLな
る。また、隣合うアクティブマトリクス基板ALCの間
隔PTCは、0.5〜2mm程度である。
た、レーザビームの照射境界で発生した微結晶シリコン
の悪影響が回避でき、しかも、駆動回路と表示領域のそ
れぞれで一括にエキシマレーザビームの照射するので、
非常に高品位の多結晶シリコン薄膜をアクティブマトリ
クス基板全体で得られる。
路のエキシマレーザビームのシリコン薄膜上の照射エネ
ルギー強度は同じである。表示領域と駆動回路の薄膜ト
ランジスタの移動度が同じであれば、表示領域と駆動回
路の設計が非常に簡単になる利点がある。
実施例と同じである。
シマレーザの照射強度と、信号線側駆動回路形成領域お
よび走査側駆動回路形成領域のシリコン薄膜へのエキシ
マレーザの照射強度が異なる。
グ素子に使う薄膜トランジスタを構成するシリコン薄膜
の結晶化には、200mJcm-2の強度のエキシマレー
ザビームを照射する。そのn型薄膜トランジスタの電気
的特性は、移動度が12cm2V-1sec-1であり、ゲ
ート長10μm、ゲート幅10μmの構造で、ソース電
極に対してゲート電位が−10V、ドレイン電位が4V
であるときのリーク電流が2x10-12Aリーク電流が
著しく小さくなる。一方、駆動回路の薄膜トランジスタ
を構成するシリコン薄膜の結晶化には270mJcm-2
のエネルギー強度で照射する。この駆動回路のn型薄膜
トランジスタの電気的特性は、ゲート長10μm、ゲー
ト幅10μmの構造で、ソース電極に対してゲート電位
が−10V、ドレイン電位が4Vであるときのリーク電
流が1x10-11Aであり、移動度が100cm2V-1s
ec-1となる。
LS上に酸化シリコン薄膜のパッシベーション膜UNL
を被着形成し、さらに、この酸化シリコン薄膜上に、減
圧化学気相成長法、電子サイクロトロン共鳴化学気相成
長法、スパッタ法などによりシリコン薄膜を被着形成す
る。
照射して多結晶シリコン薄膜を形成する。
述した第2の発明の図5から図7の説明と同じである。
非常に高速な駆動回路を必要とするアクティブマトリク
ス基板を製造する場合に有効である。
動回路形成領域のシリコン薄膜の結晶化のレーザ強度が
大きな場合を説明したが、逆に駆動回路形成領域より表
示領域のシリコン薄膜の結晶化のレーザ強度が大きい場
合でも良い。
シリコン薄膜に照射するエキシマレーザのエネルギー強
度と、信号線側駆動回路形成領域のシリコン薄膜に照射
するエネルギー強度と、走査線側駆動回路形成領域のシ
リコン薄膜に照射するエネルギー強度が、互いに異なる
点である。
グ素子に使う薄膜トランジスタを構成するシリコン薄膜
の結晶化には、200mJcm-2の強度のエキシマレー
ザビームを照射する。そのn型の薄膜トランジスタの電
気的特性は、移動度が12cm2V-1sec-1であり、
ゲート長10μm、ゲート幅10μmの構造で、ソース
電極に対してゲート電位が−10V、ドレイン電位が4
Vであるときのリーク電流が2x10-12Aリーク電流
が著しく小さくなる。一方、走査線側駆動回路の薄膜ト
ランジスタを構成するシリコン薄膜の結晶化には230
mJcm-2のエネルギー強度で照射する。このn型の薄
膜トランジスタの電気的特性は、ゲート長10μm、ゲ
ート幅10μmの構造で、ソース電極に対してゲート電
位が−10V、ドレイン電位が4Vであるときのリーク
電流が5x10-12Aであり、移動度が60cm2V-1s
ec-1となる。さらに、信号線側駆動回路の薄膜トラン
ジスタを構成するシリコン薄膜の結晶化には270mJ
cm-2のエネルギー強度で照射する。このn型の薄膜ト
ランジスタの電気的特性は、ゲート長10μm、ゲート
幅10μmの構造で、ソース電極に対してゲート電位が
−10V、ドレイン電位が4Vであるときのリーク電流
が1x10-11Aであり、移動度が100cm2V-1se
c-1となる。
射強度を変えてシリコン薄膜を結晶化して、利用目的に
応じた特性の薄膜トランジスタを形成することができ
る。
コン薄膜のレーザ照射の結晶化は行わないが、駆動回路
形成領域のシリコン薄膜をレーザビームの照射により結
晶化することである。
S上に酸化シリコン薄膜UNLを200nm被着形成す
る。さらに、酸化シリコン薄膜UNL上にシリコン薄膜
を50nmの厚みで被着形成する。このシリコン薄膜
は、モノシランを反応ガスにした減圧化学気相成長法
で、温度510℃で形成する。さらに、600℃8時間
の窒素雰囲気中でいわゆる固相成長法でシリコン薄膜を
多結晶化する。この方法で形成された多結晶シリコン薄
膜SPCは、結晶形状が樹状であり、大きさが長径1μ
m程度の結晶となる。
路形成領域の多結晶シリコン薄膜SPCにエキシマレー
ザビームDLRを照射して結晶化する。XeClエキシ
マレーザを照射する場合には、このレーザビームの強度
は多結晶シリコン薄膜上で230〜300mJcm-2の
間で選べば良い。このレーザビームの照射により、樹状
の結晶形態である多結晶シリコン薄膜SPCは、石垣状
の結晶形態である多結晶シリコン薄膜DPLに変化す
る。この石垣状の結晶は、結晶粒内の欠陥が少なく電子
や正孔の移動度が高い。図8(b)に示すように、レー
ザビームが照射される領域はRLCであるが、多結晶シ
リコン薄膜SPCがレーザビームの照射により再結晶化
する領域はRMXであり、さらに、駆動回路が形成され
る領域はRLRである。エキシマレーザビームの空間的
なエネルギー分布は、特殊な光学系により図17(a)
に示すように、台形状になっているので、駆動回路が形
成される領域のシリコン層に照射されるレーザビームの
エネルギーは均一である。
ィブマトリクス基板が形成される領域ALCの間隔は、
PTCであり、その幅は500μmから2mmである。
平面図で示した。
S上の信号側駆動回路XDRと走査側駆動回路YDRと
表示領域DSSに形成されたシリコン薄膜を、600℃
の温度で8時間の時間をかけて、図9(b)に示すよう
に多結晶シリコン薄膜SPCを形成する。次に、図10
(a)の斜視図に示すように、信号側駆動回路形成領域
XDRの多結晶シリコン薄膜SPCにエキシマレーザビ
ームを照射して、再結晶化して図9(c)に示すように
多結晶シリコン薄膜SXDを形成する。次に、図10
(b)の斜視図に示すように走査側駆動回路形成領域Y
DRの多結晶シリコン薄膜SPCにエキシマレーザビー
ムを照射して、再結晶化して図9(d)に示すように多
結晶シリコン薄膜SYDを形成する。
より信号側駆動回路形成領域のシリコン薄膜を先にエキ
シマレーザを照射したが、走査側駆動回路形成領域のシ
リコン薄膜を先にエキシマレーザを照射して多結晶シリ
コン薄膜を形成しても良い。
固相成長法により形成された多結晶シリコン薄膜である
が、駆動回路のシリコン薄膜はレーザ照射により形成さ
れた多結晶シリコン薄膜になる。
シリコン薄膜の形成以後のアクティブマトリクス基板の
工程は、第1の実施例と同じである。
薄膜の結晶化において、走査側駆動回路形成領域と信号
側駆動回路形成領域のレーザ照射強度が、第4の実施例
と異なる場合である。
する。
に12個のアクティブマトリクス基板ALCを製作する
場合について説明する。
基板に酸化シリコン膜によるパッシベーション膜を形成
し、このパッシベーション膜状に、シリコン膜を形成す
る。シリコン薄膜の形成方法としては、減圧化学気相成
長法、プラズマ化学気相成長法、蒸着法、スパッタ法な
どの方法がある。シリコン薄膜の厚みは50nmであ
る。図11の実施例では、表示部の上辺と下辺に信号側
駆動回路を形成し、左辺と右辺に走査側駆動回路を形成
する。この信号側駆動回路と走査側駆動回路を一括し
て、XeClエキシマレーザを図11(a)の領域RL
Rに照射する。このとき表示領域のシリコン薄膜にはレ
ーザビームを照射しない。また、このレーザビームの照
射領域と非照射領域の境界は、駆動回路と表示領域の間
に存在する。
マレーザを照射して、粒径300nm以上の良質な多結
晶シリコン膜を形成するには、シリコン薄膜表面で24
0〜270mJcm-2のエネルギーでよい。レーザ照射
領域の面積が2.4cm2であれば、580〜650m
Jのレーザビームのエネルギーが有れば良い。このレー
ザビームの照射により、図11(b)に示すように信号
側駆動回路形成領域の多結晶シリコン膜PXDと走査側
行動回路の多結晶シリコン膜PYDが形成される。
のパターニング前でも、パターニング後でも良い。
(b)に示したように駆動回路形成領域の多結晶シリコ
ン膜を形成した後に、表示領域のシリコン薄膜を結晶化
するためXeClエキシマレーザを照射する。このエキ
シマレーザの照射でも、レーザビームの照射領域RLR
と非照射領域の境界は、駆動回路形成領域と表示領域の
間にある。表示領域の多結晶シリコン膜を形成するため
のレーザビームの強度は、駆動回路形成領域と同じでも
良いが、表示領域の画素のスイッチングする薄膜トラン
ジスタの性能によっては、駆動回路形成領域の照射強度
と異なってもよい。
のパターニング前でも、パターニング後でも良い。
晶化を駆動回路形成領域と表示領域で別々にレーザ照射
して実施したが、次の第7の実施例に説明する図13と
図14の様に照射しても良い。
路形成領域と表示領域のシリコン薄膜を一括して、Xe
Clエキシマレーザを照射して多結晶シリコン膜を形成
する。個のレーザビームの照射の際にもレーザビームの
照射領域RLRと非照射領域の境界は、表示領域と走査
側駆動回路形成領域の間にあり、表示領域や駆動回路形
成領域には存在しない。このレーザ照射により図13
(b)に示すように、信号側駆動回路形成領域の多結晶
シリコン膜PXDと表示領域の多結晶シリコン膜PDS
が形成される。次に図14(a)に示すように、走査側
駆動回路形成領域YDRにレーザビームを照射して、図
14(b)に示すように多結晶シリコン膜PYDを形成
する。このレーザビームの照射領域RLRと非照射領域
の境界は、走査側駆動回路形成領域と表示領域の間に存
在する。
によるアクティブマトリクス基板の多結晶シリコン膜の
形成方法では、信号側駆動回路形成領域と表示領域のシ
リコン薄膜を一括してレーザビームを照射する事により
多結晶シリコン膜を形成したが、走査側駆動回路と表示
領域のシリコン膜を一括してレーザビームを照射して多
結晶シリコン膜を形成してもよい。
動回路を構成する薄膜トランジスタと表示領域の画素の
スイッチング素子である薄膜トランジスタの性能が同じ
場合に、非常に便利な方法である。
レーザビームの照射は、シリコン薄膜のパターニング前
でも後でも可能である。
れ1つずつ内蔵されたアクティブマトリクス基板の場合
でも本発明を実施する事が出来る。
つの信号側駆動回路と走査側駆動回路が構成された実施
例を説明したが、次の第8の実施例のように、1つの表
示領域に対し1つずつの信号側駆動回路と走査側駆動回
路が構成された場合でも本発明を利用することができ
る。
形成領域XDRと走査側駆動回路形成領域YDRを一括
して、XeClエキシマレーザを照射して多結晶シリコ
ン膜を形成する。このとき表示領域のシリコン薄膜には
レーザビームを照射しない。レーザビームの照射領域R
LRと非照射領域の境界は表示領域と、それぞれの駆動
回路形成領域の間に存在する。このレーザビームの照射
により、図15(b)に示すように信号側駆動回路の多
結晶シリコン膜PXDと走査側駆動回路の多結晶シリコ
ン膜PYDが形成される。
のシリコン薄膜にXeClエキシマレーザを照射して結
晶化するこのレーザビームの照射領域RLRと非照射領
域の境界は、表示領域と駆動回路形成領域の間に存在す
る。
回路形成領域と表示領域に、きわめて均一性が高く、粒
径が300nm程度の欠陥が少ない良質な多結晶シリコ
ン膜が形成される。
ビームの照射により、高移動度の薄膜トランジスタによ
って構成された駆動回路を内蔵する液晶表示対応のアク
ティブマトリクス基板を製造する事が出来る。
膜を利用した薄膜トランジスタの特性は、移動度で10
0cm2V-1s-1以上の特性が得られるのにも関わら
ず、従来の方法では移動度が60cm2V-1s-1程度に
低下し、レーザアニール法によるシリコン薄膜結晶化の
利点を損なう欠点があった。
を走査して照射領域を重ねる方法で発生する微結晶シリ
コンの影響がなく、結晶粒径が大きく結晶欠陥がない高
品質の多結晶シリコン薄膜がアクティブマトリクス基板
の作製領域全体で均一に得られる。従って、レーザアニ
ールの利点を生かした100cm2V-1s-1以上の移動
度の薄膜トランジスタで構成された駆動回路を内蔵し、
高速で画素をスイッチングできるアクティブマトリクス
基板を製造できる。
板を一括して、あるいは表示領域、駆動回路領域を一括
してエキシマレーザビームによりシリコン薄膜を結晶化
できると、表示領域全体に渡って均一な表示でさらに、
低圧電源で誤動作しない高速駆動の駆動回路を内蔵する
アクティブマトリクス基板を製造できる。
のスイッチング素子である薄膜トランジスタと、高速動
作の駆動回路を内蔵する本発明のアクティブマトリクス
基板は画素が1000個cm-2以上ある高密度で、高精
細であり、高品位の表示が可能となる。
図。
図。
図。
図。
図。
図。
図。
図。
図。
程図。
程図。
程図。
程図。
程図。
程図。
程図。
図。
ンの製造図。
クティブマトリックス基板形成領域のシリコン薄膜を結
晶化するためのレーザビームの照射領域との距離 DRR…ドレイン領域 DSS…表示領域 FLS…図5の方法による1回目のエキシマレーザビー
ムの照射 FPL…1回目のエキシマレーザビームの照射で形成さ
れた多結晶シリコン薄膜 FSP…1パルス目のレーザビーム照射領域 GLS…ガラス基板 GSD…ゲート絶縁膜 GTD…ゲート電極 IMP…イオン注入 ISD…第一の層間絶縁膜 Ls…レーザビーム走査ピッチ LSB…エキシマレーザビーム LSR…レーザ照射 Lv …1回目と2回目のエキシマレーザビームの照射
領域の重なり幅 MCR…エキシマレーザビームの境界領域の照射で形成
された微結晶シリコン薄膜 NSP…Nパルス目のレーザビーム照射領域 PCR…大粒径の結晶粒で構成された多結晶シリコン薄
膜 PDS…表示領域の多結晶シリコン薄膜 PSL…多結晶シリコン薄膜 PTC…隣接アクティブマトリクス基板距離 PVS…パッシベーション膜 PYD…走査線側駆動回路形成領域の多結晶シリコン薄
膜 PXD…信号線側駆動回路形成領域の多結晶シリコン薄
膜 RLC…アクティブマトリクス基板形成領域 RLR…レーザビーム照射領域 RMX…多結晶シリコン薄膜形成領域 SCR…ソース領域 SLR…シリコン薄膜 SLS…図5の方法による2回目のエキシマレーザビー
ムの照射 SPC…固相成長法により形成された多結晶シリコン薄
膜 SPL…2回目のエキシマレーザビームの照射で形成さ
れた多結晶シリコン薄膜 SSD…ソース電極 SSP…2パルス目のレーザビーム照射領域 TED…画素電極 UNL…パッシベーション膜 XDR…信号線側駆動回路形成領域 YDR…走査線側駆動回路形成領域
Claims (9)
- 【請求項1】 一枚の基板上に、表示領域と駆動回路で
構成されたアクティブマトリクス基板を複数個製造する
工程において、基板上にシリコン薄膜を形成する工程
と、エネルギービームの照射領域と非照射領域の境界が
駆動回路形成領域あるいは表示領域に掛からないよう
に、エネルギービ−ムを照射することによりシリコン薄
膜を結晶化する工程と、上記結晶化したシリコン薄膜を
パターニングする工程とを含むことを特徴とするアクテ
ィブマトリクス基板の製造方法。 - 【請求項2】 一枚の基板上に、表示領域と駆動回路で
構成されたアクティブマトリクス基板を複数個製造する
工程において、基板上にシリコン薄膜を形成する工程
と、上記シリコン薄膜をパターニングする工程と、エネ
ルギービームの照射領域と非照射領域の境界が駆動回路
形成領域あるいは表示領域に掛からないように、エネル
ギービ−ムの照射することによりシリコン薄膜を結晶化
する工程とを含むことを特徴とするアクティブマトリク
ス基板の製造方法。 - 【請求項3】 請求項1および請求項2のアクティブマ
トリクス基板の製造方法において、複数の駆動回路形成
領域と表示領域から少なくとも1つの領域のシリコン薄
膜をエネルギービームの照射によりシリコン薄膜を結晶
化する工程を含むことを特徴とするアクティブマトリク
ス基板の製造方法。 - 【請求項4】 請求項1および請求項2のアクティブマ
トリクス基板の製造方法において、複数の駆動回路形成
領域と表示領域から少なくとも2つの領域を一括してエ
ネルギービームを照射してシリコン薄膜を結晶化する工
程を含むことを特徴とするアクティブマトリクス基板の
製造方法。 - 【請求項5】 請求項1および請求項2のアクティブマ
トリクス基板の製造方法において、1つのアクティブマ
トリクス基板を構成する複数の駆動回路形成領域と表示
領域を一括してエネルギービームを照射してシリコン薄
膜を結晶化する工程を含むことを特徴とするアクティブ
マトリクス基板の製造方法。 - 【請求項6】 請求項3および請求項4のアクティブマ
トリクス基板の製造方法において、複数のエネルギービ
ームの照射領域がある場合、少なくとも1つの照射領域
へのエネルギービームの照射強度と、他のエネルギービ
ームの照射領域へのエネルギービームの照射強度とが異
なって、シリコン薄膜を結晶化する工程とを含むことを
特徴とするアクティブマトリクス基板の製造方法。 - 【請求項7】 一枚の基板上に、表示領域のみで構成さ
れたアクティブマトリクス基板を複数個製造する工程に
おいて、基板上にシリコン薄膜を形成する工程と、エネ
ルギービームの照射領域と非照射領域の境界が駆動回路
形成領域あるいは表示領域に掛からないように、エネル
ギービ−ムを照射することによりシリコン薄膜を結晶化
する工程と、上記結晶化したシリコン薄膜をパターニン
グする工程とを含むことを特徴とするアクティブマトリ
クス基板の製造方法。 - 【請求項8】 一枚の基板上に、表示領域のみで構成さ
れたアクティブマトリクス基板を複数個製造する工程に
おいて、基板上にシリコン薄膜を形成する工程と、上記
シリコン薄膜をパターニングする工程と、エネルギービ
ームの照射領域と非照射領域の境界が駆動回路形成領域
あるいは表示領域に掛からないように、エネルギービ−
ムを照射することにより上記パターニングしたシリコン
薄膜を結晶化する工程とを含むことを特徴とするアクテ
ィブマトリクス基板の製造方法。 - 【請求項9】 請求項1および請求項2、請求項3、請
求項4、請求項5、請求項6、請求項7、請求項8のア
クティブマトリクス基板の製造方法において、エネルギ
ービームがパルスレーザであることを特徴とするアクテ
ィブマトリクス基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4409493A JP3599355B2 (ja) | 1993-03-04 | 1993-03-04 | アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4409493A JP3599355B2 (ja) | 1993-03-04 | 1993-03-04 | アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001256896A Division JP3467698B2 (ja) | 2001-08-27 | 2001-08-27 | アクティブマトリクス基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06260502A true JPH06260502A (ja) | 1994-09-16 |
JP3599355B2 JP3599355B2 (ja) | 2004-12-08 |
Family
ID=12682039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4409493A Expired - Lifetime JP3599355B2 (ja) | 1993-03-04 | 1993-03-04 | アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3599355B2 (ja) |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11219133A (ja) * | 1998-02-02 | 1999-08-10 | Tdk Corp | 画像表示装置 |
US6509212B1 (en) | 1994-03-09 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for laser-processing semiconductor device |
US6723590B1 (en) | 1994-03-09 | 2004-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for laser-processing semiconductor device |
US6872607B2 (en) | 2000-03-21 | 2005-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
JP2006516356A (ja) * | 2002-08-19 | 2006-06-29 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造 |
KR100796755B1 (ko) * | 2001-09-25 | 2008-01-22 | 삼성전자주식회사 | 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법 |
US8012861B2 (en) | 2007-11-21 | 2011-09-06 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
US8221544B2 (en) | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
US8278659B2 (en) | 1996-05-28 | 2012-10-02 | The Trustees Of Columbia University In The City Of New York | Uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon |
US8415670B2 (en) | 2007-09-25 | 2013-04-09 | The Trustees Of Columbia University In The City Of New York | Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films |
US8426296B2 (en) | 2007-11-21 | 2013-04-23 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
US8445365B2 (en) | 2003-09-19 | 2013-05-21 | The Trustees Of Columbia University In The City Of New York | Single scan irradiation for crystallization of thin films |
US8479681B2 (en) | 2002-08-19 | 2013-07-09 | The Trustees Of Columbia University In The City Of New York | Single-shot semiconductor processing system and method having various irradiation patterns |
US8557040B2 (en) | 2007-11-21 | 2013-10-15 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparation of epitaxially textured thick films |
US8569155B2 (en) | 2008-02-29 | 2013-10-29 | The Trustees Of Columbia University In The City Of New York | Flash lamp annealing crystallization for large area thin films |
US8598588B2 (en) | 2005-12-05 | 2013-12-03 | The Trustees Of Columbia University In The City Of New York | Systems and methods for processing a film, and thin films |
US8614471B2 (en) | 2007-09-21 | 2013-12-24 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
US8663387B2 (en) | 2003-09-16 | 2014-03-04 | The Trustees Of Columbia University In The City Of New York | Method and system for facilitating bi-directional growth |
US8715412B2 (en) | 2003-09-16 | 2014-05-06 | The Trustees Of Columbia University In The City Of New York | Laser-irradiated thin films having variable thickness |
US8734584B2 (en) | 2004-11-18 | 2014-05-27 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
US8796159B2 (en) | 2003-09-16 | 2014-08-05 | The Trustees Of Columbia University In The City Of New York | Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions |
US8802580B2 (en) | 2008-11-14 | 2014-08-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for the crystallization of thin films |
US8889569B2 (en) | 2009-11-24 | 2014-11-18 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral soldification |
US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
-
1993
- 1993-03-04 JP JP4409493A patent/JP3599355B2/ja not_active Expired - Lifetime
Cited By (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6509212B1 (en) | 1994-03-09 | 2003-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Method for laser-processing semiconductor device |
US6723590B1 (en) | 1994-03-09 | 2004-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for laser-processing semiconductor device |
US7504288B1 (en) | 1994-03-09 | 2009-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Method for laser-processing semiconductor device |
US8278659B2 (en) | 1996-05-28 | 2012-10-02 | The Trustees Of Columbia University In The City Of New York | Uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon |
US8680427B2 (en) | 1996-05-28 | 2014-03-25 | The Trustees Of Columbia University In The City Of New York | Uniform large-grained and gain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon |
US8859436B2 (en) | 1996-05-28 | 2014-10-14 | The Trustees Of Columbia University In The City Of New York | Uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors formed using sequential lateral solidification and devices formed thereon |
JPH11219133A (ja) * | 1998-02-02 | 1999-08-10 | Tdk Corp | 画像表示装置 |
US6872607B2 (en) | 2000-03-21 | 2005-03-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7229864B2 (en) | 2000-03-21 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7384832B2 (en) | 2000-03-21 | 2008-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
KR100796755B1 (ko) * | 2001-09-25 | 2008-01-22 | 삼성전자주식회사 | 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법 |
US8479681B2 (en) | 2002-08-19 | 2013-07-09 | The Trustees Of Columbia University In The City Of New York | Single-shot semiconductor processing system and method having various irradiation patterns |
JP4873858B2 (ja) * | 2002-08-19 | 2012-02-08 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造 |
US8411713B2 (en) | 2002-08-19 | 2013-04-02 | The Trustees Of Columbia University In The City Of New York | Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions |
JP2006516356A (ja) * | 2002-08-19 | 2006-06-29 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | エッジ領域を最小にするために基板のフィルム領域のレーザ結晶化処理方法及び装置並びにそのようなフィルム領域の構造 |
US8883656B2 (en) | 2002-08-19 | 2014-11-11 | The Trustees Of Columbia University In The City Of New York | Single-shot semiconductor processing system and method having various irradiation patterns |
US8796159B2 (en) | 2003-09-16 | 2014-08-05 | The Trustees Of Columbia University In The City Of New York | Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions |
US9466402B2 (en) | 2003-09-16 | 2016-10-11 | The Trustees Of Columbia University In The City Of New York | Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions |
US8715412B2 (en) | 2003-09-16 | 2014-05-06 | The Trustees Of Columbia University In The City Of New York | Laser-irradiated thin films having variable thickness |
US8663387B2 (en) | 2003-09-16 | 2014-03-04 | The Trustees Of Columbia University In The City Of New York | Method and system for facilitating bi-directional growth |
US8445365B2 (en) | 2003-09-19 | 2013-05-21 | The Trustees Of Columbia University In The City Of New York | Single scan irradiation for crystallization of thin films |
US8734584B2 (en) | 2004-11-18 | 2014-05-27 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
US8617313B2 (en) | 2005-04-06 | 2013-12-31 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
US8221544B2 (en) | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
US8598588B2 (en) | 2005-12-05 | 2013-12-03 | The Trustees Of Columbia University In The City Of New York | Systems and methods for processing a film, and thin films |
US8614471B2 (en) | 2007-09-21 | 2013-12-24 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
US9012309B2 (en) | 2007-09-21 | 2015-04-21 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
US8415670B2 (en) | 2007-09-25 | 2013-04-09 | The Trustees Of Columbia University In The City Of New York | Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films |
US8012861B2 (en) | 2007-11-21 | 2011-09-06 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
US8871022B2 (en) | 2007-11-21 | 2014-10-28 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparation of epitaxially textured thick films |
US8557040B2 (en) | 2007-11-21 | 2013-10-15 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparation of epitaxially textured thick films |
US8426296B2 (en) | 2007-11-21 | 2013-04-23 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
US8569155B2 (en) | 2008-02-29 | 2013-10-29 | The Trustees Of Columbia University In The City Of New York | Flash lamp annealing crystallization for large area thin films |
US8802580B2 (en) | 2008-11-14 | 2014-08-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for the crystallization of thin films |
US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
US8889569B2 (en) | 2009-11-24 | 2014-11-18 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral soldification |
Also Published As
Publication number | Publication date |
---|---|
JP3599355B2 (ja) | 2004-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3599355B2 (ja) | アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法 | |
JP4403599B2 (ja) | 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法 | |
KR100379859B1 (ko) | 표시용반도체칩의제조방법 | |
US7612375B2 (en) | Semiconductor device and method for fabricating the same | |
US7352002B2 (en) | Semiconductor device including semiconductor thin films having different crystallinity, substrate of the same, and manufacturing method of the same, and liquid crystal display and manufacturing method of the same | |
US7816196B2 (en) | Laser mask and crystallization method using the same | |
US7217642B2 (en) | Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask | |
JPH1117191A (ja) | 薄膜トランジスタの製造方法 | |
JP2000058841A (ja) | 半導体装置及びその作製方法 | |
JP2003092262A (ja) | 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法 | |
US20020055207A1 (en) | Method for fabricating thin-film transistor | |
JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
JP2007134648A (ja) | 表示装置とその製造方法 | |
JP3467698B2 (ja) | アクティブマトリクス基板の製造方法 | |
JPH06104432A (ja) | 薄膜状半導体装置およびその作製方法 | |
JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
JPH09213965A (ja) | 半導体装置の製造方法 | |
JP2001320056A (ja) | 薄膜トランジスタの製造方法及び薄膜半導体装置 | |
KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
JP3326650B2 (ja) | 半導体装置の製造方法 | |
EP1509948B1 (en) | Manufacture of active matrix display devices | |
JP3413709B2 (ja) | 表示用薄膜半導体装置の製造方法 | |
JPH09260286A (ja) | 半導体装置の製造方法 | |
JPH1117190A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040914 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |